CN114496925B - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN114496925B
CN114496925B CN202210336009.4A CN202210336009A CN114496925B CN 114496925 B CN114496925 B CN 114496925B CN 202210336009 A CN202210336009 A CN 202210336009A CN 114496925 B CN114496925 B CN 114496925B
Authority
CN
China
Prior art keywords
type
voltage transistor
deep
mask
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210336009.4A
Other languages
English (en)
Other versions
CN114496925A (zh
Inventor
孟娟
许春龙
杨宗凯
陈信全
李波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Nexchip Semiconductor Corp
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd, Nexchip Semiconductor Corp filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202210336009.4A priority Critical patent/CN114496925B/zh
Publication of CN114496925A publication Critical patent/CN114496925A/zh
Application granted granted Critical
Publication of CN114496925B publication Critical patent/CN114496925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体结构及其制备方法，所述半导体结构的制备方法包括：提供一衬底；提供第一光阻层，以第一光阻层为掩膜对衬底进行刻蚀和填充，形成多个浅沟槽隔离结构；未用光罩对衬底进行P型离子注入，形成无光罩P型阱；提供第二光阻层，以第二光阻层为掩膜进行N型离子注入，形成多个间隔分布的中压晶体管N型区域以及位于每个中压晶体管N型区域下方的深N型阱区；提供第三光阻层，以第三光阻层为掩膜进行P型离子和N型离子注入，形成多个中压晶体管P型区域以及位于每个中压晶体管P型区域下方的深N型阱区；对衬底进行高温退火，使得深N型阱区连接在一起。本发明的半导体结构的制备方法可以节省使用的光罩数量，缩短工艺周期。

Description

半导体结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构及其制备方法。
背景技术
显示驱动芯片（Display Driver IC，简称“DDIC”）是面板的主要控制元件之一，主要功能是以电信号的形式向显示面板发送驱动信号和数据，通过对屏幕亮度和色彩的控制，使得诸如字母、图片等图像信息得以在屏幕上呈现。作为联结处理器和显示屏的关键部件，在图像显示方面，DDIC芯片发挥着非常重要的作用。
现有的 DDIC芯片的制备，例如90nm 1.32V/6V芯片，以1P4M为例需要29张光罩,每个结构层都需要光罩，例如黄光，蚀刻，离子注入，清洗等制程。整个工艺过程需要数个月的时间，周期很长。
发明内容
本发明的目的在于提供一种半导体结构及其制备方法，以简化现有的DDIC芯片的制备方法，节省使用的光罩数量，缩短工艺周期。
为了实现上述目的以及其他相关目的，本发明提供一种半导体结构的制备方法，包括以下步骤：
提供一衬底；
提供第一光阻层，且以所述第一光阻层为掩膜对所述衬底进行刻蚀和填充，以形成多个浅沟槽隔离结构；
未用光罩对所述衬底进行P型离子注入，以形成无光罩P型阱；
提供第二光阻层，且以所述第二光阻层为掩膜进行N型离子注入，以在部分所述无光罩P型阱中形成多个间隔分布的中压晶体管N型区域以及位于每个所述中压晶体管N型区域下方的深N型阱区；
提供第三光阻层，且以所述第三光阻层为掩膜进行P型离子和N型离子注入，以在部分剩余所述无光罩P型阱中形成多个中压晶体管P型区域以及位于每个所述中压晶体管P型区域下方的深N型阱区，所述中压晶体管P型区域和所述中压晶体管N型区域通过浅沟槽隔离结构隔开；
对所述衬底进行高温退火工艺，以使位于每个所述中压晶体管N型区域下方的深N型阱区与位于每个所述中压晶体管P型区域下方的深N型阱区连接在一起。
可选的，在所述的半导体结构的制备方法中，所述高温退火工艺的温度范围为900~1300℃ 。
可选的，在所述的半导体结构的制备方法中，所述高温退火工艺的时间为15min~50min。
可选的，在所述的半导体结构的制备方法中，对所述衬底进行高温退火工艺的步骤之后，所述半导体结构的制备方法还包括：栅极氧化层、栅极、源漏极、金属阻挡层、金属层以及钝化层的形成工艺。
可选的，在所述的半导体结构的制备方法中，以所述第二光阻层为掩膜进行N型离子注入形成的深N型阱区与以所述第三光阻层为掩膜进行N型离子注入形成的深N型阱区位于同一水平面上。
可选的，在所述的半导体结构的制备方法中，以所述第二光阻层为掩膜进行N型离子注入形成的深N型阱区与以所述第三光阻层为掩膜进行N型离子注入形成的深N型阱区之间存在间隔。
可选的，在所述的半导体结构的制备方法中，以所述第二光阻层为掩膜进行N型离子注入形成的深N型阱区与以所述第三光阻层为掩膜进行N型离子注入形成的深N型阱区之间存在的间隔距离为0.5μm~1.3μm。
可选的，在所述的半导体结构的制备方法中，所述衬底包括P型衬底。
为了实现上述目的以及其他相关目的，本发明还提供了一种半导体结构，采用上述所述的半导体结构的制备方法制备得到。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明通过在半导体结构的制备方法中，先在衬底上形成多个浅沟槽隔离结构，定义出有源区，可以节省现有技术中形成校准标记时采用的光罩；而且通过移除现有技术中的高压晶体管P型区域，在无光罩的情况下形成无光罩P型阱，可以节省现有技术中形成高压晶体管P型区域时采用的光罩；用中压晶体管N型区域代替现有技术中的高压晶体管N型区域，在中压晶体管N型区域的光罩下形成了中压晶体管N型区域和中压晶体管N型区域下方的深N型阱区，可以节省现有技术中形成高压晶体管N型区域和深N型阱区时采用的光罩。即通过本发明的半导体结构的制备方法完成半导体结构制作的同时，可以节省四张光罩及相应的工艺步骤，缩短了工艺周期。
附图说明
图1是一种半导体结构的结构示意图；
图2~图8是一种半导体结构的制备方法中各步骤的结构示意图；
图9是本发明一实施例的半导体结构的制备方法的流程图；
图10~图14是本发明一实施例的半导体结构的制备方法中各步骤结构示意图；
图1~图8中；
10-衬底，101-深N型阱区，102-高压晶体管P型区域，103-高压晶体管N型区域，104-中压晶体管P型区域，105-中压晶体管N型区域，106-浅沟槽隔离结构；
图9~图14中；
20-衬底，201-深N型阱区，202-无光罩P型阱，203-中压晶体管N型区域，204-中压晶体管P型区域，205-浅沟槽隔离结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体结构及其制备方法作进一步详细说明。根据下面说明书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均采用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1，示出了现有技术中的一种半导体结构的结构示意图，所述半导体结构优选为DDIC芯片。所述半导体结构包括：衬底10、位于所述衬底10中的深N型阱区101、位于所述深N型阱区101上的中压晶体管N型区域(MVN)105、与所述中压晶体管N型区域105两侧紧邻的中压晶体管P型区域（MVP）104、与所述中压晶体管P型区域104的远离所述中压晶体管N型区域105一侧紧邻的高压晶体管N型区域（HVN）103、与所述高压晶体管N型区域103的远离所述中压晶体管P型区域104一侧紧邻的高压晶体管P型区域（HVP）102以及浅沟槽隔离结构（STI）106。所述浅沟槽隔离结构106位于相邻的晶体管区域之间，具体为，所述浅沟槽隔离结构106位于所述中压晶体管P型区域104与所述中压晶体管N型区域105的之间、所述中压晶体管P型区域104与所述高压晶体管N型区域103之间以及所述高压晶体管N型区域103与所述高压晶体管P型区域102之间。即所述中压晶体管P型区域104和所述中压晶体管N型区域105通过浅沟槽隔离结构106隔开，所述中压晶体管P型区域104和所述高压晶体管N型区域103通过浅沟槽隔离结构106隔开，所述高压晶体管N型区域103和所述高压晶体管P型区域102之间通过浅沟槽隔离结构106隔开。
需要说明的是，本发明中所述高压晶体管区域也可以成为高压区域或者高压阱区，中压晶体管区域也可以称为中压区域或者中压阱区，低压晶体管区域也可以称为低压区域或者低压阱区。
所述半导体结构的制备方法请参见图2~图8，具体如下：
步骤S11：提供一衬底10；
步骤S12：提供第一光阻层，且以所述第一光阻层为掩膜定义出校准标记107（alignment mark），便于后续离子注入层对准；
步骤S13：提供第二光阻层，且以所述第二光阻层为掩膜进行N型离子注入，形成深N型阱区101；
步骤S14：提供第三光阻层，且以所述第三光阻层为掩膜再次进行N型离子注入，形成高压晶体管N型区域（HVN）103；
步骤S15：提供第四光阻层，且以所述第四光阻层为掩膜进行P型离子注入，形成高压晶体管P型区域（HVP）102；
步骤S16：提供第五光阻层，且以所述第五光阻层为掩膜对衬底进行刻蚀和填充，形成多个浅沟槽隔离结构（STI）106，定义出有源区（AA）；
步骤S17：提供第六光阻层，且以所述第六光阻层为掩膜进行N型离子注入，形成中压晶体管N型区域（MVN）105；
步骤S18：提供第七光阻层，且以所述第七光阻层为掩膜进行P型离子注入，形成中压晶体管P型区域（MVP）104；
步骤S19：进行后续工艺。
所述后续工艺可以包括栅极氧化层、栅极、源漏极、金属阻挡层、金属层以及钝化层的形成工艺。其中，所述栅极氧化层可经由炉管氧化工艺、化学气相沉积工艺、旋转式玻璃法工艺或者其他合适的方法形成，所述栅极氧化层的材料优选为氧化硅，但不限于此。所述栅极材料优选为多晶硅，但不限于此。所述金属阻挡层可以通过SAB（金属硅化物阻挡层）工艺制备，且所述金属阻挡层的材料优选为金属硅化物阻挡层，但不限于此。所述金属层优选为多层结构，且所述金属层的材料可以包括Al，但不限于此。
所述第一光阻层、第二光阻层、第三光阻层、第四光阻层、第五光阻层、第六光阻层以及第七光阻层均为图案化的光阻层。采用光罩对光阻层进行曝光可以形成图案化的光阻层，且不同的图案化的光阻层需要不同的光罩。上述的半导体结构的制备方法采用多张光罩，即在步骤S11至步骤S19之间至少采用七张光罩，整个制备过程需要数个月的时间，工艺周期很长。
为了节省采用的光罩数目及相应的工艺步骤，缩短工艺周期，本发明提供了一种半导体结构的制备方法，所述半导体结构优选为DDIC芯片。请参阅图9，所述半导体结构的制备方法具体包括以下步骤：
步骤S21：提供一衬底；
步骤S22：提供第一光阻层，且以所述第一光阻层为掩膜对所述衬底进行刻蚀和填充，以形成多个浅沟槽隔离结构；
步骤S23：未用光罩对所述衬底注入P型离子，以形成无光罩P型阱；
步骤S24：提供第二光阻层，且以所述第二光阻层为掩膜进行N型离子注入，以在部分所述无光罩P型阱中形成多个间隔分布的中压晶体管N型区域以及位于每个所述中压晶体管N型区域下方的深N型阱；
步骤S25：提供第三光阻层，且以所述第三光阻层为掩膜进行P型离子和N型离子注入，以在部分剩余的所述无光罩P型阱中形成多个中压晶体管P型区域以及位于每个所述中压晶体管P型区域下方的深N型阱，所述中压晶体管P型区域和所述中压晶体管N型区域通过浅沟槽隔离结构隔开；
步骤S26：对所述衬底进行高温退火工艺，以使位于每个所述中压晶体管N型区域下方的深N型阱区与位于每个所述中压晶体管P型区域下方的深N型阱区连接在一起。
参阅图10，在步骤S21中，所述衬底20的材料可以包括但不仅限于单晶或多晶半导体材料，所述衬底20还可以包括本征单晶硅衬底或掺杂的硅衬底；所述衬底20可以为P型，也可以为N型，本实施例中仅以P型作为示例，即本实施例中，所述衬底20仅以P型衬底作为示例。在步骤S22中，提供第一光阻层，且以所述第一光阻层为掩膜对所述衬底20进行刻蚀和填充，以形成浅沟槽隔离结构205。所述浅沟槽隔离结构形成的数目为多个，即以所述第一光阻层为掩膜，在衬底20内形成多个浅沟槽隔离结构205，且多个所述浅沟槽隔离结构205在所述衬底20内隔离出多个间隔排列的有源区。每相邻的两个所述浅沟槽隔离结构205隔离出一个有源区。
本实施例中的所述第一光阻层、第二光阻层以及第三光阻层均为图案化的光阻层。采用光罩对光阻层进行曝光可以形成图案化的光阻层，且不同的图案化的光阻层需要不同的光罩。
所述浅沟槽隔离结构的形成步骤包括：
步骤S221：以所述第一光阻层为掩膜刻蚀所述衬底20，形成沟槽；
步骤S222：对所述沟槽进行填充，以形成所述浅沟槽隔离结构（STI）205。
继续参阅图10，在步骤S222中，在所述沟槽内填充的材料可以包括氮化硅、氧化硅或氮氧化硅等。本实施例中，所述浅沟槽隔离结构205的材料优选为氧化硅。所述浅沟槽隔离结构205纵截面的形状可以根据实际需要进行设定，本实施例中以所述浅沟槽隔离结构205纵截面的形状包括矩形作为示例。当然，在一些实施例中，所述浅沟槽隔离结构205纵截面的形状还可以为U形等等。
相对于现有技术来说，本实施例中开始先定义有源区，可以节省用于定义校准标记的的光罩。
参阅图11，在步骤S23中，在无光罩的情况下，对所述衬底20进行P型离子注入，以形成无光罩P型阱（ISO P-well blank）202（即在所述衬底20中进行无光罩P型阱202的注入）。所述无光罩P型阱202在无光罩的情况下注入整个衬底20的横截面内。优选的，在本实施例中，所述无光罩P型阱202的离子注入剂量和能量与现有技术中的高压晶体管P型区域相同。
相对于现有技术来说，本实施例中移除了高压晶体管P型区域，且无光罩P型阱202在无光罩的情况下注入整个衬底的横截面内，可以节省高压晶体管P型区域注入时采用的光罩。
参阅图12，在步骤S24中，提供第二光阻层，且以所述第二光阻层为掩膜进行N型离子注入，以在部分所述无光罩P型阱202中形成多个间隔分布的中压晶体管N型区域203以及位于每个所述中压晶体管N型区域203下方的深N型阱区201。相邻的所述中压晶体管N型区域203之间隔间开，即相邻的所述中压晶体管N型区域203之间间隔一个有源区。
相对于现有技术，本实施中用中压晶体管N型区域代替高压晶体管N型区域，用中压晶体管N型区域的光阻层（即第二光阻层）做掩膜，对所述无光罩P型阱202进行N型离子注入，以形成中压晶体管N型区域203以及位于中压晶体管N型区域203下方的深N型阱区201。即以第二光阻层为掩膜进行中压晶体管N型区域203的注入和中压晶体管N型区域203下方的深N型阱区的注入，可以节省高压晶体管N型区域和深N型阱区两张光罩。在本实施例中，可以通过调整注入的N型离子的剂量和能量，使得代替高压晶体管N型区域的中压晶体管N型区域的结构特征以及功能作用与高压晶体管N型区域相同。
参阅图13，在步骤S25中，提供第三光阻层，且以所述第三光阻层为掩膜进行N型离子和P型离子注入，以在部分剩余所述无光罩P型阱202中形成中压晶体管P型区域204以及位于中压晶体管P型区域204下方的深N型阱区201。具体的，以所述第三光阻层为掩膜，在相邻的所述中压晶体管N型区域203之间的部分有源区中注入N型离子以形成深N型阱区，然后在所述深N型阱区中注入P型离子以形成中压晶体管P型区域204。即在所述中压晶体管P型区域204的光阻层下（即第三光阻层下）形成了中压晶体管P型区域204和中压晶体管P型区域204下方的深N型阱区201。
在步骤S24和步骤S25中，以所述第二光阻层为掩膜进行N型离子注入形成的深N型阱区与以所述第三光阻层为掩膜进行N型离子注入形成深N型阱区位于同一水平面上，且他们之间存在间隔，间隔距离优选为0.5μm~1.3μm。即以所述第二光阻层为掩膜进行N型离子注入形成的中压晶体管N型区域203与相邻的以所述第三光阻层为掩膜进行P型离子注入形成的中压晶体管P型区域204之间存在间隔，且所述间隔距离优选为0.5μm~1.3μm。参阅图14，在步骤S26中，通过高温退火工艺使得位于每个所述中压晶体管N型区域203下方的深N型阱区与位于每个所述中压晶体管P型区域204下方的深N型阱区连接在一起。所述高温退火工艺的具体条件为：温度范围优选为900℃~1300℃，高温退火的时间优选为15min~50min，例如在1100℃的温度下退火30min。
在步骤S26之后，还包括后续工艺，后续工艺同原有制程相同，例如，在衬底上形成栅氧化层、栅极、源漏极、金属阻挡层、金属层以及钝化层的工艺，在此不做赘述。
本发明通过上述步骤完成半导体结构制作的同时，可以节省四张光罩及相应的工艺步骤，缩短了工艺周期，提高产能。
除此之外，本发明还提供了一种半导体结构，其采用上述所述的半导体结构的制备方法制备而成。由于可以通过注入离子的能量和剂量调整，可以使得中压晶体管N型区域代替现有技术的高压晶体管N型区域，因此，本实施例中最终形成的半导体结构的功能并不会被影响。
综上可见，本发明先在衬底上形成多个浅沟槽隔离结构，定义有源区，可以节省现有技术中形成校准标记时采用的光罩；而且通过移除现有技术中的高压晶体管P型区域，在无光罩的情况下形成无光罩P型阱，可以节省现有技术中形成高压晶体管P型区域时采用的光罩；用中压晶体管N型区域代替现有技术中的高压晶体管N型区域，在中压晶体管N型区域的光罩下形成中压晶体管N型区域和其下方的深N型阱区，可以节省现有技术中形成高压晶体管N型区域和深N型阱区时采用的光罩。相对于现有技术来说，本发明的半导体结构的制备方法完成半导体结构制作的同时，可以节省四张光罩及相应的工艺步骤，缩短了工艺周期。
此外，可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中采用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个步骤”引述意味着对一个或多个步骤的引述，并且可能包括次级步骤。应该以最广义的含义来理解采用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确。

Claims (9)

1.一种半导体结构的制备方法，其特征在于，包括以下步骤：
提供一衬底；
提供第一光阻层，且以所述第一光阻层为掩膜对所述衬底进行刻蚀和填充，以形成多个浅沟槽隔离结构；
未用光罩对所述衬底进行P型离子注入，以形成无光罩P型阱；
提供第二光阻层，且以所述第二光阻层为掩膜进行N型离子注入，以在部分所述无光罩P型阱中形成多个间隔分布的中压晶体管N型区域以及位于每个所述中压晶体管N型区域下方的深N型阱区；
提供第三光阻层，且以所述第三光阻层为掩膜进行P型离子和N型离子注入，以在部分剩余所述无光罩P型阱中形成多个中压晶体管P型区域以及位于每个所述中压晶体管P型区域下方的深N型阱区，所述中压晶体管P型区域和所述中压晶体管N型区域通过浅沟槽隔离结构隔开；
对所述衬底进行高温退火工艺，以使位于每个所述中压晶体管N型区域下方的深N型阱区与位于每个所述中压晶体管P型区域下方的深N型阱区连接在一起。
2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述高温退火工艺的温度范围为900~1300℃ 。
3.如权利要求1所述的半导体结构的制备方法，其特征在于，所述高温退火工艺的时间为15min~50min。
4.如权利要求1所述的半导体结构的制备方法，其特征在于，对所述衬底进行高温退火工艺的步骤之后，所述半导体结构的制备方法还包括：栅极氧化层、栅极、源漏极、金属阻挡层、金属层以及钝化层的形成工艺。
5.如权利要求1所述的半导体结构的制备方法，其特征在于，以所述第二光阻层为掩膜进行N型离子注入形成的深N型阱区与以所述第三光阻层为掩膜进行N型离子注入形成的深N型阱区位于同一水平面上。
6.如权利要求1所述的半导体结构的制备方法，其特征在于，以所述第二光阻层为掩膜进行N型离子注入形成的深N型阱区与以所述第三光阻层为掩膜进行N型离子注入形成的深N型阱区之间存在间隔。
7.如权利要求6所述的半导体结构的制备方法，其特征在于，以所述第二光阻层为掩膜进行N型离子注入形成的深N型阱区与以所述第三光阻层为掩膜进行N型离子注入形成的深N型阱区之间存在的间隔距离为0.5μm~1.3μm。
8.如权利要求1所述的半导体结构的制备方法，其特征在于，所述衬底包括P型衬底。
9.一种半导体结构，其特征在于，采用权利要求1~8中任一项所述的半导体结构的制备方法制备得到。
CN202210336009.4A 2022-04-01 2022-04-01 半导体结构及其制备方法 Active CN114496925B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210336009.4A CN114496925B (zh) 2022-04-01 2022-04-01 半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210336009.4A CN114496925B (zh) 2022-04-01 2022-04-01 半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114496925A CN114496925A (zh) 2022-05-13
CN114496925B true CN114496925B (zh) 2022-07-01

Family

ID=81488975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210336009.4A Active CN114496925B (zh) 2022-04-01 2022-04-01 半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114496925B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017869A (en) * 2008-10-21 2010-05-01 United Microelectronics Corp Semiconductor device and method of fabricating the same
CN112002674A (zh) * 2020-10-29 2020-11-27 晶芯成(北京)科技有限公司 一种半导体器件的制造方法
CN112103347A (zh) * 2020-11-17 2020-12-18 晶芯成(北京)科技有限公司 一种半导体结构的制造方法
CN113594238A (zh) * 2020-04-15 2021-11-02 格芯德累斯顿第一模数有限责任及两合公司 共集成的高压(hv)和中压(mv)场效应晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5385679B2 (ja) * 2008-05-16 2014-01-08 旭化成エレクトロニクス株式会社 横方向半導体デバイスおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017869A (en) * 2008-10-21 2010-05-01 United Microelectronics Corp Semiconductor device and method of fabricating the same
CN113594238A (zh) * 2020-04-15 2021-11-02 格芯德累斯顿第一模数有限责任及两合公司 共集成的高压(hv)和中压(mv)场效应晶体管
CN112002674A (zh) * 2020-10-29 2020-11-27 晶芯成(北京)科技有限公司 一种半导体器件的制造方法
CN112103347A (zh) * 2020-11-17 2020-12-18 晶芯成(北京)科技有限公司 一种半导体结构的制造方法

Also Published As

Publication number Publication date
CN114496925A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
US7385274B2 (en) High-voltage metal-oxide-semiconductor devices and method of making the same
JPH08222645A (ja) 軽くドープしたドレイン領域を形成する方法
JP2001189453A (ja) 完全空乏、完全反転、垂直チャネル、短長及びデュアル・ゲート型ｃｍｏｓ電界効果トランジスタ
JPH01101662A (ja) Ｃｍｏｓ集積回路デバイスの製造方法
JP2006179864A (ja) 半導体デバイス
US7598551B2 (en) High voltage device
JPH09102550A (ja) Ｌｄｄ ｃｍｏｓ形成方法
CN114496925B (zh) 半导体结构及其制备方法
KR100331844B1 (ko) 씨모스소자
CN111599667A (zh) 离子注入工艺的光刻定义方法
CN111584485B (zh) 半导体器件及其制作方法
KR100901648B1 (ko) 반도체 소자의 제조 방법
KR100214558B1 (ko) 적층형 인버터 및 그 제조방법
JP2979864B2 (ja) 半導体集積回路装置の製造方法
JP2001203288A (ja) 半導体装置の製造方法
US7064017B2 (en) Method of forming a CMOS transistor
JPH098238A (ja) 半導体メモリ装置及びその製造方法
JPH1117024A (ja) 半導体装置の製造方法
KR100281118B1 (ko) 반도체 소자의 제조 방법
US8461005B2 (en) Method of manufacturing doping patterns
JP4015086B2 (ja) 半導体装置の製造方法
DE102021124842A1 (de) Ko-integrierte hochspannungs (hv)- und mittelspannungs (mv)- feldeffekttransistoren mit defektpräventionsstrukturen
JPS63252461A (ja) Ｃｍｏｓ型半導体装置の製造方法
JP2003264278A (ja) 半導体装置及びその製造方法
JPH03270165A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant