CN114121093A - 半导体存储装置以及编程方法 - Google Patents

半导体存储装置以及编程方法 Download PDF

Info

Publication number
CN114121093A
CN114121093A CN202110817738.7A CN202110817738A CN114121093A CN 114121093 A CN114121093 A CN 114121093A CN 202110817738 A CN202110817738 A CN 202110817738A CN 114121093 A CN114121093 A CN 114121093A
Authority
CN
China
Prior art keywords
programming
program
pulse
voltage
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110817738.7A
Other languages
English (en)
Inventor
矢野胜
竹下利章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN114121093A publication Critical patent/CN114121093A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种半导体存储装置以及编程方法，其通过经改善的ISPP来进行存储单元的编程。本发明的NAND型闪速存储器的编程方法包括选择存储单元阵列的页面，对已选择的页面施加基于ISPP的编程脉冲的步骤。由ISPP施加的编程脉冲包含编程检验因最初的编程脉冲而变成不合格的牺牲性的编程脉冲、及具有比其他编程脉冲的任一者的增加部分均大的增加部分的最后的编程脉冲。

Description

半导体存储装置以及编程方法
技术领域
本发明涉及一种与非(NAND)型闪速存储器，尤其涉及一种半导体存储装置以及编程方法。
背景技术
在NAND型闪速存储器中，编程是将电子存积在浮栅(floating gate)中，使存储单元的阈值电压朝正方向移动，擦除是将电子从浮栅中放出，使存储单元的阈值电压朝负方向移动。
为了控制存储单元的阈值分布，存储单元的编程使用增量步进脉冲编程(Incremental Step Pulse Program，ISPP)方式。如图1所示，ISPP对选择页面施加编程脉冲Vpgm0，对在编程检验中被判定为不合格的存储单元施加比编程脉冲Vpgm0高一个阶跃电压(step voltage)的编程脉冲Vpgm1，并对在所述编程检验中被判定为不合格的存储单元施加比编程脉冲Vpgm1高一个阶跃电压的编程脉冲Vpgm2。使编程脉冲逐渐增加，使对应于阶跃电压的存储单元的阈值变化，由此实现阈值分布范围的窄带化(例如，专利文献1：日本专利5583185号公报)。
在闪速存储器中，若编程/擦除的循环数增加，则Gm(跨导)的劣化变得显著，电流变得难以流入存储单元。换言之，随着编程/擦除的循环数增加，存储单元的阈值上升。对存储单元进行编程会使存储单元的阈值上升，意味着存储单元的编程因循环数的增加变得容易，即存储单元的编程速度变快、或进行编程的能力加速。
图2是表示编程/擦除的循环特性的图表，纵轴是存储单元的阈值，横轴是编程/擦除的循环数。上方的折线是编程状态的存储单元的阈值，下方的折线是擦除状态的存储单元的阈值。此处，示出了关于世代不同的四个制品的循环特性。编程/擦除的循环特性例如可通过重复施加具有固定电压的编程脉冲与具有固定电压的擦除脉冲来获得。如此图所示，可知至循环次数为1K附近为止，编程状态或擦除状态的存储单元的阈值几乎不变化，但从超过1K的附近起，阈值逐渐地朝正的方向移动。推测其原因之一是随着编程/擦除的循环数增加，电子被栅极氧化膜捕捉、或栅极氧化膜本身因电子的隧穿(tunneling)而劣化。
若循环数变成100K附近，则编程状态的存储单元的阈值与新的存储单元时的阈值相比大幅度地上升，编程速度或编程能力得到加速。若编程检验电压相同，则循环数为100K的存储单元在更低的编程电压下编程检验合格。
在图3中示出了以往的基于ISPP的编程脉冲的一例。此处的编程脉冲是一致的阶跃电压(ΔV＝0.6V)，初期电压为14.0V。阶跃电压规定存储单元的阈值的移动量，通过使阶跃电压变成一致，而控制存储单元的阈值的移动量，实现阈值分布的窄带化。例如，循环数未满1K的存储单元或新的存储单元在编程电压为15.2V下编程检验合格，但循环数为100K附近的存储单元在编程电压为14.0V下编程检验合格。
利用ISPP的编程理想的是通过编程脉冲的多次的施加来控制存储单元的阈值变化，但如上所述，编程速度因循环数的增加而得到加速的存储单元通过一次的编程脉冲而检验合格。这意味着对于编程速度快的存储单元而言编程电压过大，阈值的移动量变得过大，未由ISPP来控制。换言之，此种存储单元的阈值变得容易脱离阈值分布。另外，编程速度快的存储单元受到大的编程压力，因此劣化进一步加剧，编程速度进一步得到加速。其结果，也使耐久特性(数据的可改写次数)下降。
发明内容
本发明的半导体存储装置具有：NAND型存储单元阵列；以及编程部件，为了对所述存储单元阵列的经选择的页面进行编程，而施加基于ISPP的编程脉冲；由所述编程部件施加的编程脉冲包含编程检验因最初的编程脉冲而变成不合格的牺牲性的编程脉冲。
本发明的NAND型闪速存储器的编程方法包括为了对存储单元阵列的经选择的页面进行编程，而施加基于ISPP的编程脉冲的步骤，被施加的编程脉冲包含编程检验因最初的编程脉冲而变成不合格的牺牲性的编程脉冲。
根据本发明，施加编程检验因最初的编程脉冲而变成不合格的牺牲性的编程脉冲，因此即便是编程速度因编程/擦除的循环数的增加而快的存储单元，也将阈值的移动量控制成固定以下，由此可实现编程状态的存储单元的阈值的窄带化。另外，可抑制编程速度快的存储单元的劣化，改善存储单元的耐久特性。
附图说明
图1是说明现有的闪速存储器的利用ISPP的编程的图；
图2是表示编程/擦除循环与阈值变化的关系的图表；
图3是表示以往的基于ISPP的编程脉冲电压的具体例的图；
图4是表示本发明的实施例的NAND型闪速存储器的结构的框图；
图5是本发明的实施例的基于ISPP的编程脉冲电压的例示；
图6是说明本发明的实施例的编程动作的顺序的流程图；
图7是表示本发明的第二实施例的NAND型闪速存储器的结构的框图；
图8是说明本发明的第二实施例的编程方法的流程图。
[符号的说明]
100、100A：闪速存储器
110：存储单元阵列
120：输入/输出缓冲器
130：地址寄存器
140：控制器
150：字线选择电路
160：页面缓冲器/感测电路
170：列选择电路
180：内部电压产生电路
190：计数器
Ax：行地址信息
Ay：列地址信息
BLK(0)、BLK(1)、…、BLK(m－1)：区块
P_FAST：牺牲性的编程脉冲(编程脉冲)
P_NORMAL、P_SLOW、Vpgm0、Vpgm1、…、Vpgm(n)：编程脉冲S100、S110、S120、S130、S140、S150、S200、S210、S220、S230：步骤
Vers：擦除电压
Vread：读出电压
Vpass：通过电压
Vpgm：编程电压
具体实施方式
图4是表示本发明的实施例的NAND型闪速存储器的结构的框图。如此图所示，本实施例的闪速存储器100包括如下构件而构成：存储单元阵列110，形成有多个存储单元；输入/输出缓冲器120，与外部输入/输出端子I/O连接；地址寄存器130，从输入/输出缓冲器120接收地址数据；控制器140，从输入/输出缓冲器120接收指令数据等，控制各部；字线选择电路150，从地址寄存器130接收行地址信息Ax，根据行地址信息Ax的解码结果来进行区块的选择及字线的选择等；页面缓冲器/感测电路160，保持由字线选择电路150所选择的页面的读出数据、或保持应编程至所选择的页面的编程数据；列选择电路170，从地址寄存器130接收列地址信息Ay，根据列地址信息Ay的解码结果来选择页面缓冲器/感测电路160内的列等；以及内部电压产生电路180，生成为了读出、编程及擦除等而需要的各种电压(编程电压Vpgm、读出电压Vread、擦除电压Vers、通过电压Vpass等)。
存储单元阵列110具有m个区块BLK(0)、BLK(1)、…、BLK(m-1)，在一个区块形成多个NAND串。一个NAND串包含经串联连接的多个存储单元、位线侧选择晶体管、以及源极线侧选择晶体管。NAND串可以是形成在基板表面的二维结构，也可以是从基板表面朝垂直方向形成的三维结构。
控制器140包括包含只读存储器(Read Only Memory，ROM)/随机存取存储器(Random Access Memory，RAM)的微控制器或状态机。在本发明的一实施方式中，控制器140通过执行已被保存在ROM中的程序，来控制读出动作、编程动作、擦除动作等。
在读出动作中，对位线施加正的电压，对选择字线例如施加0V，对非选择字线施加通过电压，将位线侧选择晶体管及源极线侧选择晶体管导通，对共用源极线施加0V。
在编程动作中，对选择字线施加高电压的编程电压Vpgm，对非选择的字线施加中间电位，使位线侧选择晶体管导通，使源极线侧选择晶体管关断，将对应于“0”或“1”的数据的电压供给至位线。在编程动作中，使用在施加编程脉冲后，对在编程检验变成不合格的存储单元施加比上次更高的阶跃电压的编程脉冲的所谓的ISPP方式。
在擦除动作中，选择区块，对已选择的区块内的经选择的字线施加0V，对P阱施加高电压，以区块为单位擦除数据。
继而，对本实施例的编程动作进行说明。基于本实施例的ISPP并不通过一致的阶跃电压来使编程电压线性地增加，而考虑由编程/擦除的循环数所产生的阈值的增加量或编程能力的加速，施加改善了编程脉冲的初期电压及阶跃电压的编程脉冲。
在存储单元中，因制造上的偏差等因素，而存在编程速度相对快的存储单元(阈值的移动量大的存储单元)、编程速度相对慢的存储单元(阈值的移动量小的存储单元)。以往的ISPP以编程/擦除的循环数少、或新的存储单元的状态为基准，设定编程脉冲的初期电压值及阶跃电压，即便是编程速度快的存储单元或编程速度慢的存储单元，也以可进行利用ISPP的阈值控制的方式，使编程电压阶段性地线性地增加。但是，若编程/擦除的循环数增加，则编程速度快的存储单元的编程速度进一步得到加速，其结果，通过一次的编程脉冲而检验合格。其脱离利用ISPP的阈值控制，生成大的阈值分布。
本实施例为了可进行如上所述的编程速度快的存储单元的利用ISPP的阈值控制，而对存储单元施加一个或多个牺牲性的编程脉冲。牺牲性的编程脉冲具有使编程速度快的存储单元的阈值略微地移动的初期电压及阶跃电压。换言之，是编程速度快的存储单元通过至少一次的编程脉冲的施加而检验不合格的初期电压及阶跃电压。另一方面，若因包含此种牺牲性的编程脉冲，而导致编程脉冲最终到达的电压电平变得过小，则存在原本应在检验中合格的编程速度慢的存储单元变成不合格的担忧。因此，使最后施加的编程脉冲的阶跃电压变大，来抑制编程速度慢的存储单元在检验中变成不合格。
图5表示基于本实施例的ISPP的编程脉冲的一例。此处，以通过六次编程脉冲而检验合格为前提。在此图中，P_FAST是包含对于编程速度快的存储单元而言检验不合格的初期电压及阶跃电压的牺牲性的编程脉冲。P_SLOW是具有对于编程速度慢的存储单元而言检验合格的阶跃电压的编程脉冲。P_NORMAL是具有对于编程速度标准的存储单元而言检验合格的阶跃电压的编程脉冲。
在以往的图3中所示的ISPP中，当编程/擦除的循环数已到达100K附近时，编程速度快的存储单元例如在最初的14.0V下检验合格。为了应付此情况，在图5中所示的ISPP中，将编程脉冲P_FAST的初期电压设定成13.0V，将阶跃电压设定成0.5V。此初期电压及阶跃电压比图3中所示的编程脉冲的初期电压及阶跃电压更小。其结果，编程速度快的存储单元在最初的编程脉冲中检验不合格，估计应该在施加了第三个14.0V的编程脉冲时检验合格。
编程速度标准的存储单元应该在被施加了编程脉冲P_NORMAL时检验合格，所述编程脉冲P_NORMAL具有比编程脉冲P_FAST更高的编程电压及阶跃电压。
编程脉冲P_SLOW的阶跃电压为2.0V，以最后施加大的编程电压的方式设定。其结果，编程速度慢的存储单元应该在被施加了编程脉冲P_SLOW时检验合格。编程脉冲P_SLOW的阶跃电压比编程脉冲P_NORMAL的阶跃电压大2V、且编程电压(18V)也比图3中所示的编程电压(17V)更大。通过施加此种编程脉冲P_SLOW，而对编程速度慢的存储单元施加大的编程压力，编程得到加速。
如此，本实施例的基于ISPP的编程脉冲从初期电压及阶跃电压低且缓慢地增加的编程脉冲P_FAST开始，接下来变成使阶跃电压稍微变大的编程脉冲P_NORMAL，最后变成使阶跃电压变得非常大的编程脉冲P_SLOW。可实际地实施元件的循环测试，根据从所述循环测试的结果获得的编程/擦除的循环数与阈值的关系(例如，图2中所示的图表)，决定本实施例的编程脉冲的初期电压或阶跃电压的设定。
另外，NAND型闪速存储器通常将用于设定动作电压或动作时机等参数的设定信息保存在熔丝存储器(fuse memory)中。在通电动作时，已从熔丝存储器中读出的设定信息被载入至配置寄存器等中，控制器140根据已被设置在配置寄存器中的设定信息，设定ISPP的初期电压或阶跃电压。熔丝存储器例如设置在不由存储单元阵列110的用户使用的区域。
图6是表示本实施例的编程动作的流程图。控制器140若从外部经由输入/输出缓冲器120而接收编程指令、地址及应进行编程的数据(S100)，则开始编程顺序。通过字线选择电路150来对选择页面的字线施加编程脉冲，通过页面缓冲器/感测电路160来对位线设定与应进行编程的数据对应的电压，对选择页面施加编程脉冲(S110)。继而，若对选择页面施加编程脉冲，则进行编程检验(S120)。在选择页面的所有存储单元的编程已合格的情况下(S130)，结束编程。
另一方面，在存在编程不合格的存储单元的情况下(S130)，判定编程脉冲的施加次数是否已到达NMAX(S140)。此处，所谓NMAX，是指编程中所容许的最大时间或编程中所容许的最大的编程脉冲的施加次数。通常，就编程干扰的观点而言，允许对同一页面连续地进行编程的次数(编程数(Number of Program，NOP))存在限制。
在编程脉冲的施加次数已到达NMAX的情况下，编程失败的状态被通知给外部的主机装置，并且此区块被作为坏区块来管理。若未到达NMAX，则按照ISPP来增加编程脉冲，即通过内部电压产生电路180来生成具有比上次的编程脉冲大ΔV的阶跃电压的编程脉冲(S150)，并对选择页面施加此编程脉冲(S110)。对检验已合格的存储单元的位线施加禁止编程电压。
继而，对本发明的第二实施例进行说明。在所述实施例中，考虑由编程/擦除的循环数的增加所产生的阈值的移动量或编程速度的加速而事先设定ISPP的编程脉冲，但第二实施例对应于编程/擦除的循环数而动态地变更ISPP的编程脉冲。
在第二实施例中，如图7所示，闪速存储器100A包括对编程/擦除的循环数进行计数的计数器190。每当实施编程动作及擦除动作时，控制器140将计数器190增加一个。或者，在计数器190包括编程用的计数器与擦除用的计数器的情况下，控制器140在进行编程动作时将编程用的计数器增加一个，在进行擦除动作时将擦除用的计数器增加一个。而且，控制器140在计数器190的计数值已到达事先决定的数量时，对与编程/擦除的循环数对应的ISPP的编程脉冲变更设定。
图8是表示本实施例的编程动作的流程图。编程/擦除的循环数由计数器190来计数(S200)，控制器140若检测到计数值已到达固定数(S210)，则改写已被设置在配置寄存器中的设定信息(S220)，进行编程脉冲的初期电压、阶跃电压的变更(S230)。例如，当编程/擦除的循环数未满固定数时，基于ISPP的编程脉冲如图3所示，阶跃电压一致，初期电压被设定成14.0V，最终的电压被设定成17.0V。若编程/擦除的循环数到达固定数，则基于ISPP的编程脉冲如图5所示，被变更成具有编程速度快的存储单元在检验中不合格的初期电压及阶跃电压的编程脉冲P_FAST、编程速度标准的存储单元在检验中合格的编程脉冲P_NORMAL、具有编程速度慢的存储单元在检验中合格的大的阶跃电压的编程脉冲P_SLOW。
在所述第二实施例中，示出了以两阶段动态地变更基于ISPP的编程脉冲的设定的例子，但并不限定于此，也能够以多阶段(例如，三阶段或四阶段)监视编程/擦除的循环数，当已分别到达多阶段的循环数时变更编程脉冲的设定。进而，也能够以区块为单位来对编程/擦除的循环数进行计数，并以区块为单位来变更基于ISPP的编程脉冲的设定。当在区块间循环数存在偏差时，有效的是针对各区块变更基于ISPP的编程脉冲的设定。
继而，对本发明的第三实施例进行说明。第三实施例与使在第一实施例或第二实施例中所设定的基于ISPP的P_FAST的初期电压最佳化相关。在第三实施例中，在编程检验中，判定选择页面的所有数据是否已通过作为编程脉冲P_FAST的范围的牺牲性的编程脉冲而合格，在所有数据(存储单元)已合格的情况下，在寄存器中设置旗标。所有数据通过牺牲性的编程脉冲而合格意味着编程脉冲P_FAST的初期电压过高，牺牲性的编程脉冲未发挥功能。
在编程动作的开始时，控制器140判定在寄存器中是否设置有旗标，当设置有旗标时，将编程脉冲P_FAST的初期电压降低固定电压(例如，若以图5的例子而言，则将初期电压从13.0V降低1V至12.0V)。由此，使选择页面的所有数据不通过牺牲性的编程脉冲而合格。另一方面，当在寄存器中未设置旗标时，施加事先设定的编程脉冲P_FAST。
如此，根据本实施例，在选择页面的所有数据通过牺牲性的编程脉冲的施加而合格的情况下，降低编程脉冲P_FAST的初期电压，由此可实现编程脉冲P_FAST的最佳化。另外，在所述例子中，当所有数据已通过编程脉冲P_FAST而合格时设置旗标，但除此以外，例如也可以在选择页面中的固定数以上(例如，过半数以上)的数据已通过编程脉冲P_FAST的最初施加的编程脉冲而合格的情况下(最终所有数据已检验合格时)，设置旗标。另外，在所述例子中，降低编程脉冲P_FAST的初期电压，但也可以降低编程脉冲P_FAST中的多个编程脉冲的电压。
在所述实施例中，示出了最多施加六次编程脉冲的例子，但其为一例，也可以是比其更多的次数或更少的次数的编程脉冲的施加。另外，应注意图3或图5中所示的编程脉冲的电压或阶跃电压只不过是例示。
对本发明的优选的实施方式进行了详述，但本发明并不限定于特定的实施方式，可在权利要求中记载的发明的主旨的范围内进行各种变形及变更。

Claims (12)

1.一种半导体存储装置，包括：
与非型存储单元阵列；以及
编程部件，为了对所述存储单元阵列的经选择的页面进行编程，而施加基于增量步进脉冲编程的编程脉冲；
由所述编程部件施加的编程脉冲包含编程检验因最初的编程脉冲而变成不合格的牺牲性的编程脉冲。
2.根据权利要求1所述的半导体存储装置，其中所述牺牲性的编程脉冲是比编程/擦除的循环已到达固定数的存储单元通过最初的编程脉冲而编程检验合格时的编程脉冲更低的电压。
3.根据权利要求1所述的半导体存储装置，其中当所述牺牲性的编程脉冲为多个编程脉冲时，所述牺牲性的编程脉冲间的第一阶跃电压比其他编程脉冲间的第二阶跃电压更小。
4.根据权利要求3所述的半导体存储装置，其中由所述编程部件施加的最后的编程脉冲与其之前的编程脉冲之间的第三阶跃电压比所述第一阶跃电压及所述第二阶跃电压更大。
5.根据权利要求1所述的半导体存储装置，其中所述编程部件包含对编程的次数或擦除的次数进行计数的计数部件，所述编程部件根据由所述计数部件所计数的次数，对所述牺牲性的编程脉冲的初期电压进行变更。
6.根据权利要求1所述的半导体存储装置，其中所述编程部件判定选择页面的固定数以上的存储单元是否已通过所述牺牲性的编程脉冲而合格，在已合格的情况下，降低在下一个编程动作时施加的牺牲性的编程脉冲的初期电压。
7.一种编程方法，是与非型闪速存储器的编程方法，包括为了对存储单元阵列的经选择的页面进行编程，而施加基于增量步进脉冲编程的编程脉冲的步骤，
被施加的编程脉冲包含编程检验因最初的编程脉冲而变成不合格的牺牲性的编程脉冲。
8.根据权利要求7所述的编程方法，其中所述牺牲性的编程脉冲是比编程/擦除的循环已到达固定数的存储单元通过最初的编程脉冲而编程检验合格时的编程脉冲更低的电压。
9.根据权利要求7所述的编程方法，其中当所述牺牲性的编程脉冲为多个编程脉冲时，所述牺牲性的编程脉冲间的第一阶跃电压比其他编程脉冲间的第二阶跃电压更小。
10.根据权利要求9所述的编程方法，其中被施加的最后的编程脉冲与其之前的编程脉冲之间的第三阶跃电压比所述第一阶跃电压及所述第二阶跃电压更大。
11.根据权利要求7所述的编程方法，其中编程方法还包括对编程的次数或擦除的次数进行计数的步骤，所述施加编程脉冲的步骤根据所述经计数的次数，对所述牺牲性的编程脉冲的初期电压进行变更。
12.根据权利要求7所述的编程方法，其中编程方法还包括判定选择页面的固定数以上的存储单元是否已通过所述牺牲性的编程脉冲而合格的步骤，在判定已合格的情况下，所述施加编程脉冲的步骤降低在下一个编程动作时施加的牺牲性的编程脉冲的初期电压。
CN202110817738.7A 2020-08-31 2021-07-20 半导体存储装置以及编程方法 Pending CN114121093A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-145274 2020-08-31
JP2020145274A JP2022040515A (ja) 2020-08-31 2020-08-31 フラッシュメモリおよびプログラミング方法

Publications (1)

Publication Number Publication Date
CN114121093A true CN114121093A (zh) 2022-03-01

Family

ID=80357764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110817738.7A Pending CN114121093A (zh) 2020-08-31 2021-07-20 半导体存储装置以及编程方法

Country Status (5)

Country Link
US (1) US11798628B2 (zh)
JP (1) JP2022040515A (zh)
KR (1) KR102646459B1 (zh)
CN (1) CN114121093A (zh)
TW (1) TWI758206B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235080A1 (en) * 2002-06-20 2003-12-25 Toshitake Yaegashi Nonvolatile semiconductor memory device
CN101162610A (zh) * 2006-10-10 2008-04-16 三星电子株式会社 对非易失性存储器件生成编程电压的电路和方法
CN101213613A (zh) * 2005-06-03 2008-07-02 桑迪士克股份有限公司 借助非易失性存储器的循环的开始编程电压偏移
CN101399083A (zh) * 2007-09-27 2009-04-01 海力士半导体有限公司 非易失性存储装置及其操作方法
US20090122615A1 (en) * 2007-11-09 2009-05-14 Hynix Semiconductor Inc. Non-volatile memory device and method of operating the same
CN101587748A (zh) * 2008-05-23 2009-11-25 海力士半导体有限公司 非易失性存储器的编程方法
US20100124122A1 (en) * 2008-11-14 2010-05-20 Byoung Kwan Jeong Method of operating nonvolatile memory device
KR20100054468A (ko) * 2008-11-14 2010-05-25 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소거방법 및 프로그램 방법
KR20110001101A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 동작 방법
US20110161571A1 (en) * 2009-12-28 2011-06-30 Samsung Electronics Co., Ltd. Flash memory device and method of programming flash memory device
US20120008407A1 (en) * 2010-07-09 2012-01-12 Hynix Semiconductor Inc. Semiconductor memory device and method of programming the same
CN107025943A (zh) * 2015-10-30 2017-08-08 爱思开海力士有限公司 用于闪速存储器的增量阶跃脉冲编程的自适应方案

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741110Y2 (zh) 1978-12-04 1982-09-09
JPH11110977A (ja) 1997-10-06 1999-04-23 Sony Corp 不揮発性半導体記憶装置
JPH11134879A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 不揮発性半導体記憶装置
JP4071967B2 (ja) * 2002-01-17 2008-04-02 株式会社ルネサステクノロジ 不揮発性半導体記憶装置及びそのデータ消去方法
JP2004023044A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 不揮発性半導体記憶装置
US20050235080A1 (en) * 2004-04-16 2005-10-20 Mohamad El-Batal Speed matching data storage system
TWI267864B (en) * 2004-05-06 2006-12-01 Samsung Electronics Co Ltd Method and device for programming control information
KR100632940B1 (ko) * 2004-05-06 2006-10-12 삼성전자주식회사 프로그램 사이클 시간을 가변시킬 수 있는 불 휘발성반도체 메모리 장치
KR100719368B1 (ko) 2005-06-27 2007-05-17 삼성전자주식회사 플래시 메모리 장치의 적응적 프로그램 방법 및 장치
US7495966B2 (en) * 2006-05-01 2009-02-24 Micron Technology, Inc. Memory voltage cycle adjustment
KR101263818B1 (ko) * 2007-06-19 2013-05-14 삼성전자주식회사 플래시 메모리 소자의 프로그램 방법
KR101575851B1 (ko) 2009-03-13 2015-12-10 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR101662309B1 (ko) * 2010-02-08 2016-10-04 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR101222063B1 (ko) * 2011-02-28 2013-01-15 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작방법
US8638607B2 (en) * 2011-10-06 2014-01-28 Micron Technology, Inc. Disturb verify for programming memory cells
JP2013125574A (ja) * 2011-12-16 2013-06-24 Samsung Electronics Co Ltd 不揮発性半導体記憶装置、および不揮発性半導体記憶装置における動作条件制御方法
US20130159610A1 (en) * 2011-12-16 2013-06-20 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device related method of operation
US9082489B2 (en) 2012-01-13 2015-07-14 Stec, Inc. Programming algorithm for improved flash memory endurance and retention
JP5583185B2 (ja) * 2012-10-12 2014-09-03 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
KR102007007B1 (ko) * 2012-12-10 2019-08-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102137075B1 (ko) 2013-09-10 2020-07-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 프로그램 방법
JP6238378B2 (ja) * 2016-02-09 2017-11-29 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6249504B1 (ja) * 2016-08-24 2017-12-20 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
KR20180088190A (ko) * 2017-01-26 2018-08-03 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
TWI663600B (zh) 2017-09-08 2019-06-21 旺宏電子股份有限公司 編程非揮發性記憶體的方法及記憶體系統
JP6588116B2 (ja) * 2018-02-26 2019-10-09 ウィンボンド エレクトロニクス コーポレーション レベルシフタ

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235080A1 (en) * 2002-06-20 2003-12-25 Toshitake Yaegashi Nonvolatile semiconductor memory device
CN101213613A (zh) * 2005-06-03 2008-07-02 桑迪士克股份有限公司 借助非易失性存储器的循环的开始编程电压偏移
CN101162610A (zh) * 2006-10-10 2008-04-16 三星电子株式会社 对非易失性存储器件生成编程电压的电路和方法
CN101399083A (zh) * 2007-09-27 2009-04-01 海力士半导体有限公司 非易失性存储装置及其操作方法
US20090122615A1 (en) * 2007-11-09 2009-05-14 Hynix Semiconductor Inc. Non-volatile memory device and method of operating the same
CN101587748A (zh) * 2008-05-23 2009-11-25 海力士半导体有限公司 非易失性存储器的编程方法
US20100124122A1 (en) * 2008-11-14 2010-05-20 Byoung Kwan Jeong Method of operating nonvolatile memory device
KR20100054468A (ko) * 2008-11-14 2010-05-25 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소거방법 및 프로그램 방법
KR20110001101A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 동작 방법
US20110161571A1 (en) * 2009-12-28 2011-06-30 Samsung Electronics Co., Ltd. Flash memory device and method of programming flash memory device
US20120008407A1 (en) * 2010-07-09 2012-01-12 Hynix Semiconductor Inc. Semiconductor memory device and method of programming the same
CN107025943A (zh) * 2015-10-30 2017-08-08 爱思开海力士有限公司 用于闪速存储器的增量阶跃脉冲编程的自适应方案

Also Published As

Publication number Publication date
US11798628B2 (en) 2023-10-24
KR20220029399A (ko) 2022-03-08
TWI758206B (zh) 2022-03-11
TW202211247A (zh) 2022-03-16
JP2022040515A (ja) 2022-03-11
KR102646459B1 (ko) 2024-03-12
US20220068393A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
JP4221196B2 (ja) 複数のデータ状態で動作する不揮発性メモリのストレージエレメント間の結合による影響を低減させるための動作技術
US8339864B2 (en) Method of programming nonvolatile memory device
US8711626B2 (en) Flash memory apparatus and method for generating read voltage thereof
JP2008117471A (ja) 不揮発性半導体記憶装置及び不揮発性メモリシステム
JP2012119019A (ja) 不揮発性半導体記憶装置
US20070140017A1 (en) Nonvolatile semiconductor memory device
CN107045888B (zh) 数据擦除方法
KR20050022274A (ko) 반도체 집적회로
US8072808B2 (en) Nonvolatile semiconductor memory device
CN110431633B (zh) 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
CN111933202B (zh) 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
US20220328105A1 (en) Semiconductor device and erasing method
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP5868381B2 (ja) 半導体記憶装置
CN114121093A (zh) 半导体存储装置以及编程方法
JP7309304B2 (ja) フラッシュメモリおよびプログラミング方法
KR20210111679A (ko) 반도체 메모리 장치 및 판독 방법
TWI829321B (zh) 半導體裝置及反及型快閃記憶體的抹除方法
US11119854B2 (en) Method of controlling verification operations for error correction of non-volatile memory device, and non-volatile memory device
CN116741244A (zh) 非易失性存储器的擦除方法和装置以及电子设备
KR20080099691A (ko) 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
KR20080056845A (ko) 소거 스트레스와 소거 타임을 줄인 불휘발성 반도체 메모리장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination