CN114068674A - 浮栅存储器及其制备方法 - Google Patents
浮栅存储器及其制备方法 Download PDFInfo
- Publication number
- CN114068674A CN114068674A CN202111347652.9A CN202111347652A CN114068674A CN 114068674 A CN114068674 A CN 114068674A CN 202111347652 A CN202111347652 A CN 202111347652A CN 114068674 A CN114068674 A CN 114068674A
- Authority
- CN
- China
- Prior art keywords
- layer
- floating gate
- opposite
- tunneling
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 62
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 230000005641 tunneling Effects 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000000903 blocking effect Effects 0.000 claims abstract description 35
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 8
- 229910052582 BN Inorganic materials 0.000 claims description 8
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 8
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- ROUIDRHELGULJS-UHFFFAOYSA-N bis(selanylidene)tungsten Chemical compound [Se]=[W]=[Se] ROUIDRHELGULJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910021389 graphene Inorganic materials 0.000 claims description 6
- NRJVMVHUISHHQB-UHFFFAOYSA-N hafnium(4+);disulfide Chemical compound [S-2].[S-2].[Hf+4] NRJVMVHUISHHQB-UHFFFAOYSA-N 0.000 claims description 6
- AKUCEXGLFUSJCD-UHFFFAOYSA-N indium(3+);selenium(2-) Chemical compound [Se-2].[Se-2].[Se-2].[In+3].[In+3] AKUCEXGLFUSJCD-UHFFFAOYSA-N 0.000 claims description 6
- MHWZQNGIEIYAQJ-UHFFFAOYSA-N molybdenum diselenide Chemical compound [Se]=[Mo]=[Se] MHWZQNGIEIYAQJ-UHFFFAOYSA-N 0.000 claims description 6
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 6
- 238000005566 electron beam evaporation Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000002207 thermal evaporation Methods 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- -1 copper indium phosphorus sulfide Chemical compound 0.000 claims description 4
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 8
- 230000009286 beneficial effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种浮栅存储器，包括衬底、绝缘介质层、缓冲层、沟道层、隧穿层、源极、漏极、浮栅层、阻挡层、栅极和栅极接触材料层，所述缓冲层覆盖所述绝缘介质层背向所述衬底的一面，所述沟道层覆盖所述缓冲层背向所述绝缘介质层的一面，所述隧穿层覆盖所述沟道层背向所述缓冲层的一面的部分，所述浮栅层覆盖所述隧穿层背向所述沟道层的一面，所述阻挡层覆盖所述浮栅层背向所述隧穿层的一面，所述栅极覆盖所述阻挡层背向所述浮栅层的一面，能够利用二维材料无悬挂键的优势，减小界面缺陷，降低了所述浮栅存储器的阈值电压，进而降低所述浮栅存储器的功耗。本发明还提供了所述浮栅失存储器的制备方法。
Description
技术领域
本发明涉及存储器技术领域，尤其涉及一种浮栅存储器及其制备方法。
背景技术
浮栅存储器的存储时间和使用寿命较长，但其在擦写过程中工作电压较高，导致浮栅存储器的功耗较大，传统浮栅存储器的硅体材表面存在大量的界面悬挂键，从而造成浮栅存储器性能的严重退化降低了浮栅存储器的可靠性，限制了浮栅存储器的进一步发展。
因此，有必要开发一种新型的浮栅存储器及其制备方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种浮栅存储器及其制备方法，以降低所述浮栅存储器的功耗和进一步提升所述浮栅存储器的擦写速度和可靠性。
为实现上述目的，本发明提供了一种浮栅存储器，包括衬底、绝缘介质层、缓冲层、沟道层、隧穿层、源极、漏极、浮栅层、阻挡层、栅极和栅极接触材料层，所述绝缘介质层覆盖所述衬底的一面，所述缓冲层覆盖所述绝缘介质层背向所述衬底的一面，所述沟道层覆盖所述缓冲层背向所述绝缘介质层的一面，所述隧穿层覆盖所述沟道层背向所述缓冲层的一面的部分，所述源极和所述漏极覆盖所述沟道层背向所述缓冲层的一面的部分，所述源极和所述漏极相对设置于所述隧穿层两侧，所述浮栅层覆盖所述隧穿层背向所述沟道层的一面，所述阻挡层覆盖所述浮栅层背向所述隧穿层的一面，所述栅极覆盖所述阻挡层背向所述浮栅层的一面，所述栅极接触材料层覆盖所述栅极背向所述阻挡层的一面的部分，其中，所述栅极、所述阻挡层、所述浮栅层、所述隧穿层、所述沟道层和所述缓冲层的材料为二维材料。
本发明的所述的浮栅存储器的有益效果在于：所述缓冲层覆盖所述绝缘介质层背向所述衬底的一面，所述沟道层覆盖所述缓冲层背向所述绝缘介质层的一面，所述隧穿层覆盖所述沟道层背向所述缓冲层的一面的部分，所述源极和所述漏极覆盖所述沟道层背向所述缓冲层的一面的部分，所述源极和所述漏极相对设置于所述隧穿层两侧，所述浮栅层覆盖所述隧穿层背向所述沟道层的一面，所述阻挡层覆盖所述浮栅层背向所述隧穿层的一面，所述栅极覆盖所述阻挡层背向所述浮栅层的一面，所述栅极接触材料层覆盖所述栅极背向所述阻挡层的一面的部分，其中，所述栅极、所述阻挡层、所述浮栅层、所述隧穿层、所述沟道层和所述缓冲层的材料为二维材料，通过在所述绝缘介质层背向所述衬底的一面设置材料为二维材料的所述缓冲层，避免了所述沟道层与所述衬底之间出现界面缺陷，提高了所述浮栅存储器的可靠性，通过设置材料为二维材料的所述栅极、所述阻挡层、所述浮栅层、所述隧穿层和所述沟道层，能够利用二维材料无悬挂键的优势，减小界面缺陷，降低所述浮栅存储器的阈值电压进而降低所述存储器的功耗，并且使得所述沟道层中的电荷能够进一步被被所述浮栅层所俘获，进而提升了所述浮栅存储器的擦写速度。
可选的，所述缓冲层、所述隧穿层和所述阻挡层的材料为铜铟磷硫、氮化硼中的至少一种。其有益效果在于：能够利用二维材料铜铟磷硫、氮化硼无悬挂键的优势，减小界面缺陷，降低了所述浮栅存储器的阈值电压，进而降低所述浮栅存储器的功耗。
可选的，所述沟道层和所述浮栅层的材料为硒化铟、二硫化铪、二硫化钼、二硒化钨、二硒化钼中的任意一种。其有益效果在于：能够利用二维材料减小界面缺陷，进而降低所述浮栅存储器的功耗，且能够使得所述沟道层中的电荷进一步被被所述浮栅层所俘获，进而提升了所述浮栅存储器的擦写速度。
可选的，所述栅极的材料为石墨烯。其有益效果在于：能够利用二维材料石墨烯无悬挂键的优势，减小界面缺陷，降低了所述浮栅存储器的阈值电压，进而降低所述浮栅存储器的功耗。
可选的，所述衬底的材料为硅，所述绝缘介质层的材料为二氧化硅。
可选的，所述源极、所述漏极和所述栅极接触材料层的材料为Ti/Au叠层、Cr/Au叠层、Ti/Pt叠层中的任意一种。
本发明还提供了一种浮栅失存储器的制备方法，包括以下步骤：
S1：提供衬底，在所述衬底的一面形成绝缘介质层；
S2：在所述绝缘介质层背向所述衬底的一面形成缓冲层，然后在所述缓冲层背向所述绝缘介质层的一面形成沟道层，然后在所述沟道层背向所述缓冲层的一面的部分形成隧穿层，然后在所述隧穿层背向所述沟道层的一面形成浮栅层，然后在所述浮栅层背向所述隧穿层的一面形成阻挡层，然后在所述阻挡层背向所述浮栅层的一面形成栅极，所述栅极、所述阻挡层、所述浮栅层、所述隧穿层、所述沟道层和所述缓冲层的材料为二维材料；
S3：在所述沟道层背向所述缓冲层的一面的部分形成相对设置于所述隧穿层两侧的源极和漏极，然后在所述栅极背向所述阻挡层的一面的部分形成栅极接触材料层。
本发明所述浮栅失存储器的制备方法的有益效果在于：在所述绝缘介质层背向所述衬底的一面形成缓冲层，然后在所述缓冲层背向所述绝缘介质层的一面形成沟道层，然后在所述沟道层背向所述缓冲层的一面的部分形成隧穿层，然后在所述隧穿层背向所述沟道层的一面形成浮栅层，然后在所述浮栅层背向所述隧穿层的一面形成阻挡层，然后在所述阻挡层背向所述浮栅层的一面形成栅极，所述栅极、所述阻挡层、所述浮栅层、所述隧穿层、所述沟道层和所述缓冲层的材料为二维材料，通过在所述绝缘介质层背向所述衬底的一面设置材料为二维材料的所述缓冲层，避免了所述沟道层与所述衬底之间出现界面缺陷，提高了所述浮栅存储器的可靠性，通过设置材料为二维材料的所述栅极、所述阻挡层、所述浮栅层、所述隧穿层和所述沟道层，能够利用二维材料无悬挂键的优势，减小界面缺陷，降低所述浮栅存储器的阈值电压进而降低所述存储器的功耗，并且使得所述沟道层中的电荷能够进一步被被所述浮栅层所俘获，进而提升了所述浮栅存储器的擦写速度。
可选的，所述步骤S1还包括：通过丙酮、乙醇和去离子水对所述衬底进行清洁，然后对清洁后的所述衬底进行烘干。
可选的，所述步骤S3还包括：
在所述沟道层背向所述缓冲层的一面的部分涂覆光刻胶，通过用电子束曝光机在所述沟道层涂覆光刻胶的一面的部分形成源电极图形和漏电极图形，所述源电极图形和所述漏电极图形相对设置于所述隧穿层两侧，通过电子束蒸发法或热蒸发法在所述源电极图形背向所述沟道层的一面形成源极和在所述漏电极图形背向所述沟道层的一面形成漏极。
可选的，所述在所述栅极背向所述阻挡层的一面的部分形成栅极接触材料层，包括：
通过电子束蒸发法或热蒸发法在所述栅极背向所述阻挡层的一面的部分形成栅极接触材料层。
附图说明
图1为本发明实施例的浮栅存储器的结构示意图；
图2为本发明实施例的浮栅存储器的制备方法的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
为解决现有技术存在的问题，本发明实施例提供了一种包括衬底、绝缘介质层、缓冲层、沟道层、隧穿层、源极、漏极、浮栅层、阻挡层、栅极和栅极接触材料层的浮栅存储器，以及所述浮栅存储器的制备方法，以降低所述浮栅存储器的功耗和进一步提升所述浮栅存储器的擦写速度和可靠性。
图1为本发明实施例的浮栅存储器的结构示意图。
本发明实施例中，参照图1，所述的浮栅存储器包括衬底200、绝缘介质层201、缓冲层202、沟道层203、隧穿层204、源极208、漏极209、浮栅层205、阻挡层206、栅极207和栅极接触材料层210，所述绝缘介质层201覆盖所述衬底200的一面，所述缓冲层202覆盖所述绝缘介质层201背向所述衬底200的一面，所述沟道层203覆盖所述缓冲层202背向所述绝缘介质层201的一面，所述隧穿层204覆盖所述沟道层203背向所述缓冲层202的一面的部分，所述源极208和所述漏极209覆盖所述沟道层203背向所述缓冲层202的一面的部分，所述源极208和所述漏极209相对设置于所述隧穿层204两侧，所述浮栅层205覆盖所述隧穿层204背向所述沟道层203的一面，所述阻挡层206覆盖所述浮栅层205背向所述隧穿层204的一面，所述栅极207覆盖所述阻挡层206背向所述浮栅层205的一面，所述栅极接触材料层210覆盖所述栅极207背向所述阻挡层206的一面的部分，其中，所述栅极207、所述阻挡层206、所述浮栅层205、所述隧穿层204、所述沟道层203和所述缓冲层202的材料为二维材料。
一些实施例中，所述二维材料是指电子仅在两个维度的纳米尺度上自由运动的材料。具体的，所述二维材料可为氮化硼、铜铟磷硫、硒化铟、二硫化铪、二硫化钼、二硒化钨、二硒化钼和石墨烯，但又不限于此。
一些实施例中，所述缓冲层、所述隧穿层和所述阻挡层的材料为铜铟磷硫、氮化硼中的至少一种。
一些实施例中，所述沟道层和所述浮栅层的材料为硒化铟、二硫化铪、二硫化钼、二硒化钨、二硒化钼中的任意一种。
一些实施例中，所述栅极的材料为石墨烯。
一些实施例中，所述衬底的材料为硅，所述绝缘介质层的材料为二氧化硅。
一些实施例中，所述源极、所述漏极和所述栅极接触材料层的材料为Ti/Au叠层、Cr/Au叠层、Ti/Pt叠层中的任意一种。
图2为本发明实施例的浮栅存储器的制备方法的流程示意图。
参照图1和图2，所述浮栅存储器的制备方法包括以下步骤：
S1：提供衬底200，在所述衬底200的一面形成绝缘介质层201；
S2：在所述绝缘介质层201背向所述衬底200的一面形成缓冲层202，然后在所述缓冲层202背向所述绝缘介质层201的一面形成沟道层203，然后在所述沟道层203背向所述缓冲层202的一面的部分形成隧穿层204，然后在所述隧穿层204背向所述沟道层203的一面形成浮栅层205，然后在所述浮栅层205背向所述隧穿层204的一面形成阻挡层206，然后在所述阻挡层206背向所述浮栅层205的一面形成栅极207，所述栅极207、所述阻挡层206、所述浮栅层205、所述隧穿层204、所述沟道层203和所述缓冲层202的材料为二维材料；
S3：在所述沟道层203背向所述缓冲层202的一面的部分形成相对设置于所述隧穿层204两侧的源极208和漏极209，然后在所述栅极207背向所述阻挡层206的一面的部分形成栅极接触材料层210。
以下通过具体的实施例对本发明技术方案进行详细阐述。
实施例提供了一种浮栅存储器，所述浮栅存储器为基于二维材料的浮栅存储器。
一些实施例中，参照图1，所述步骤S1包括：提供单晶硅作为所述浮栅存储器的所述衬底200。
一些实施例中，参照图1，所述步骤S1还包括：通过丙酮、乙醇和去离子水对所述衬底200进行清洁，然后对清洁后的所述衬底200进行烘干。具体的，分别用丙酮、乙醇和去离子水为溶剂，在超声清洗机中超声清洗15min以去除所述衬底200表面吸附的颗粒和有机物杂质，再将所述衬底200放入烘箱中烘干。
一些实施例中，参照图1，在热氧化温度为950℃、氧化剂为O2和H2O、O2的流量为50L/min和热氧化时间为2h的条件下，通过热氧化法在烘干后的所述衬底200的一面生长二氧化硅以作为所述绝缘介质层201。一些可选实施例中，还可通过化学气相沉积法在干燥的所述衬底200的一面形成二氧化硅以作为所述绝缘介质层201。
一些实施例中，参照图1，所述步骤S2包括：通过机械剥离法在所述绝缘介质层201背向所述衬底200的一面形成氮化硼、铜铟磷硫中的至少一种以作为所述缓冲层202。
一些实施例中，参照图1，通过机械剥离法在所述缓冲层202背向所述绝缘介质层201的一面形成硒化铟以作为所述沟道层203。一些可选实施例中，还可通机械剥离法在所述缓冲层202背向所述绝缘介质层201的一面形成二硫化铪、二硫化钼、二硒化钨、二硒化钼中的任意一种以作为所述沟道层203。
一些实施例中，参照图1，通过机械剥离法在所述沟道层203背向所述缓冲层202的一面的部分形成氮化硼以作为所述隧穿层204。一些可选实施例中，还可通机械剥离法在所述沟道层203背向所述缓冲层202的一面的部分形成铜铟磷硫、氮化硼中的至少一种以作为所述隧穿层204。
一些实施例中，参照图1，通过机械剥离法在所述隧穿层204背向所述沟道层203的一面形成硒化铟以作为所述浮栅层205。一些可选实施例中，还可通机械剥离法在所述隧穿层204背向所述沟道层203的一面形成二硫化铪、二硫化钼、二硒化钨、二硒化钼中的任意一种以作为所述浮栅层205。
一些实施例中，参照图1，通过机械剥离法在所述浮栅层205背向所述隧穿层204的一面形成氮化硼以作为所述阻挡层206。一些可选实施例中，还可通机械剥离法在所述浮栅层205背向所述隧穿层204的一面形成铜铟磷硫、氮化硼中的至少一种以作为所述阻挡层206。
一些实施例中，参照图1，通过机械剥离法或化学气相沉积法在所述阻挡层206背向所述浮栅层205的一面形成石墨烯以作为所述栅极207。
一些实施例中，参照图1，所述步骤S3包括：在所述沟道层203背向所述缓冲层202的一面的部分涂覆光刻胶，通过用电子束曝光机对所述光刻胶进行曝光以在所述沟道层203涂覆光刻胶的一面的部分形成源电极图形和漏电极图形，所述源电极图形和所述漏电极图形相对设置于所述隧穿层204两侧，通过电子束蒸发法或热蒸发法在所述源电极图形背向所述沟道层203的一面形成Ti/Au叠层、Cr/Au叠层、Ti/Pt叠层中的任意一种以作为所述源极208和在所述漏电极图形背向所述沟道层的一面形成Ti/Au叠层、Cr/Au叠层、Ti/Pt叠层中的任意一种以作为所述漏极209。
一些实施例中，参照图1，通过电子束蒸发法或热蒸发法在所述栅极207背向所述阻挡层206的一面的部分形成Ti/Au叠层、Cr/Au叠层、Ti/Pt叠层中的任意一种以作为所述栅极接触材料层210。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (10)
1.一种浮栅存储器，包括衬底、绝缘介质层、缓冲层、沟道层、隧穿层、源极、漏极、浮栅层、阻挡层、栅极和栅极接触材料层，所述绝缘介质层覆盖所述衬底的一面，所述缓冲层覆盖所述绝缘介质层背向所述衬底的一面，所述沟道层覆盖所述缓冲层背向所述绝缘介质层的一面，所述隧穿层覆盖所述沟道层背向所述缓冲层的一面的部分，所述源极和所述漏极覆盖所述沟道层背向所述缓冲层的一面的部分，所述源极和所述漏极相对设置于所述隧穿层两侧，所述浮栅层覆盖所述隧穿层背向所述沟道层的一面，所述阻挡层覆盖所述浮栅层背向所述隧穿层的一面，所述栅极覆盖所述阻挡层背向所述浮栅层的一面，所述栅极接触材料层覆盖所述栅极背向所述阻挡层的一面的部分，其中，所述栅极、所述阻挡层、所述浮栅层、所述隧穿层、所述沟道层和所述缓冲层的材料为二维材料。
2.根据权利要求1所述的浮栅存储器，其特征在于，所述缓冲层、所述隧穿层和所述阻挡层的材料为铜铟磷硫、氮化硼中的至少一种。
3.根据权利要求1所述的浮栅存储器，其特征在于，所述沟道层和所述浮栅层的材料为硒化铟、二硫化铪、二硫化钼、二硒化钨、二硒化钼中的任意一种。
4.根据权利要求1所述的浮栅存储器，其特征在于，所述栅极的材料为石墨烯。
5.根据权利要求1所述的浮栅存储器，其特征在于，所述衬底的材料为硅，所述绝缘介质层的材料为二氧化硅。
6.根据权利要求1所述的浮栅存储器，其特征在于，所述源极、所述漏极和所述栅极接触材料层的材料为Ti/Au叠层、Cr/Au叠层、Ti/Pt叠层中的任意一种。
7.一种如权利要求1-6任一项所述浮栅存储器的制备方法，其特征在于，包括以下步骤：
S1：提供衬底，在所述衬底的一面形成绝缘介质层；
S2：在所述绝缘介质层背向所述衬底的一面形成缓冲层，然后在所述缓冲层背向所述绝缘介质层的一面形成沟道层，然后在所述沟道层背向所述缓冲层的一面的部分形成隧穿层，然后在所述隧穿层背向所述沟道层的一面形成浮栅层，然后在所述浮栅层背向所述隧穿层的一面形成阻挡层，然后在所述阻挡层背向所述浮栅层的一面形成栅极，所述栅极、所述阻挡层、所述浮栅层、所述隧穿层、所述沟道层和所述缓冲层的材料为二维材料；
S3：在所述沟道层背向所述缓冲层的一面的部分形成相对设置于所述隧穿层两侧的源极和漏极，然后在所述栅极背向所述阻挡层的一面的部分形成栅极接触材料层。
8.根据权利要求7所述的浮栅存储器的制备方法，其特征在于，所述步骤S1还包括：通过丙酮、乙醇和去离子水对所述衬底进行清洁，然后对清洁后的所述衬底进行烘干。
9.根据权利要求7所述的浮栅存储器的制备方法，其特征在于，所述步骤S3还包括：
在所述沟道层背向所述缓冲层的一面的部分涂覆光刻胶，通过用电子束曝光机在所述沟道层涂覆光刻胶的一面的部分形成源电极图形和漏电极图形，所述源电极图形和所述漏电极图形相对设置于所述隧穿层两侧，通过电子束蒸发法或热蒸发法在所述源电极图形背向所述沟道层的一面形成源极和在所述漏电极图形背向所述沟道层的一面形成漏极。
10.根据权利要求7所述的浮栅存储器的制备方法，其特征在于，所述在所述栅极背向所述阻挡层的一面的部分形成栅极接触材料层，包括：
通过电子束蒸发法或热蒸发法在所述栅极背向所述阻挡层的一面的部分形成栅极接触材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111347652.9A CN114068674A (zh) | 2021-11-15 | 2021-11-15 | 浮栅存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111347652.9A CN114068674A (zh) | 2021-11-15 | 2021-11-15 | 浮栅存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114068674A true CN114068674A (zh) | 2022-02-18 |
Family
ID=80272001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111347652.9A Pending CN114068674A (zh) | 2021-11-15 | 2021-11-15 | 浮栅存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114068674A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187544A (ja) * | 1997-09-12 | 1999-03-30 | Hiroshima Univ | 量子構造体を用いた半導体記憶装置 |
| US20150155287A1 (en) * | 2013-11-29 | 2015-06-04 | Samsung Electronics Co., Ltd. | Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same |
| CN105742291A (zh) * | 2016-03-09 | 2016-07-06 | 复旦大学 | 一种浮栅存储器及其制备和控制方法 |
| US20160336439A1 (en) * | 2015-05-11 | 2016-11-17 | Samsung Electronics Co., Ltd. | Nonvolatile memory device using two-dimensional material and method of manufacturing the same |
| US20170047223A1 (en) * | 2015-08-13 | 2017-02-16 | The Regents Of The University Of California | Epitaxial growth of gallium arsenide on silicon using a graphene buffer layer |
| CN107768235A (zh) * | 2017-10-25 | 2018-03-06 | 中国工程物理研究院电子工程研究所 | 一种基于二硫化钼‑石墨烯复合缓冲层的氮化镓外延结构的制备方法 |
| CN109860061A (zh) * | 2019-01-22 | 2019-06-07 | 南开大学 | 卤化物为缓冲层的金属硫属化合物半导体材料的掺杂方法 |
| CN111725326A (zh) * | 2019-03-18 | 2020-09-29 | 中国科学院物理研究所 | 一种基于二维材料的非易失存储器及其操作方法 |
| CN112670157A (zh) * | 2019-10-15 | 2021-04-16 | 原子能和辅助替代能源委员会 | 用于感兴趣的半导体材料在硅衬底上的异质集成的工艺 |
| CN113206003A (zh) * | 2021-04-07 | 2021-08-03 | 北京大学 | 一种在任意自支撑衬底上生长单晶氮化镓薄膜的方法 |
-
2021
- 2021-11-15 CN CN202111347652.9A patent/CN114068674A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187544A (ja) * | 1997-09-12 | 1999-03-30 | Hiroshima Univ | 量子構造体を用いた半導体記憶装置 |
| US20150155287A1 (en) * | 2013-11-29 | 2015-06-04 | Samsung Electronics Co., Ltd. | Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same |
| US20160336439A1 (en) * | 2015-05-11 | 2016-11-17 | Samsung Electronics Co., Ltd. | Nonvolatile memory device using two-dimensional material and method of manufacturing the same |
| US20170047223A1 (en) * | 2015-08-13 | 2017-02-16 | The Regents Of The University Of California | Epitaxial growth of gallium arsenide on silicon using a graphene buffer layer |
| CN105742291A (zh) * | 2016-03-09 | 2016-07-06 | 复旦大学 | 一种浮栅存储器及其制备和控制方法 |
| CN107768235A (zh) * | 2017-10-25 | 2018-03-06 | 中国工程物理研究院电子工程研究所 | 一种基于二硫化钼‑石墨烯复合缓冲层的氮化镓外延结构的制备方法 |
| CN109860061A (zh) * | 2019-01-22 | 2019-06-07 | 南开大学 | 卤化物为缓冲层的金属硫属化合物半导体材料的掺杂方法 |
| CN111725326A (zh) * | 2019-03-18 | 2020-09-29 | 中国科学院物理研究所 | 一种基于二维材料的非易失存储器及其操作方法 |
| CN112670157A (zh) * | 2019-10-15 | 2021-04-16 | 原子能和辅助替代能源委员会 | 用于感兴趣的半导体材料在硅衬底上的异质集成的工艺 |
| CN113206003A (zh) * | 2021-04-07 | 2021-08-03 | 北京大学 | 一种在任意自支撑衬底上生长单晶氮化镓薄膜的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104192835B (zh) | 一种石墨烯闪存存储器的制备方法 | |
| CN107275218B (zh) | 一种避免光刻胶沾污的二维材料器件制造方法 | |
| CN107919396B (zh) | 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法 | |
| CN114068564A (zh) | 浮栅存储器及其制备方法 | |
| CN107919394A (zh) | 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法 | |
| CN104882490B (zh) | 一种基于金属异质量子点的浮栅存储器的制备方法 | |
| CN114068674A (zh) | 浮栅存储器及其制备方法 | |
| CN105023950A (zh) | 一种具有高开关电流比的石墨烯晶体管及其制备方法 | |
| CN107919388A (zh) | 降低二维材料场效应晶体管接触电阻的方法 | |
| JP2010062221A (ja) | 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法 | |
| CN103840003B (zh) | 以三氧化二铝为栅介质的双栅石墨烯晶体管及其制备方法 | |
| CN101399289A (zh) | 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法 | |
| CN101330008A (zh) | 一种制作金属纳米晶非挥发性存储器的方法 | |
| CN105006488A (zh) | 基于有机场效应晶体管的多晶硅浮栅存储器及其制备方法 | |
| CN110416290B (zh) | 金刚石晶体管制备方法 | |
| CN114551585B (zh) | 一种基于纳米晶颗粒的场效应晶体管存储器及其制作方法 | |
| CN105336595A (zh) | 一种隧穿氧化层的制造方法和具有该隧穿氧化层的快闪存储器 | |
| CN112164656B (zh) | 一种通过利用ito作为源漏极来改进闪存单元性能的方法 | |
| CN112820826B (zh) | 一种基于MXene/MoSe2/PMMA/MXene结构的非易失性存储器件 | |
| CN100583400C (zh) | 非挥发存储器的制备方法 | |
| CN108054168B (zh) | 闪存单元结构及其制造方法 | |
| TW201724222A (zh) | 垂直真空密封奈米碳管場效電晶體及其製造方法 | |
| CN115241198A (zh) | 基于二硫化钼/二硒化锗异质结的存储器件及其制备方法 | |
| Kudoh et al. | Influence of Si (100) surface flattening process on nonvolatile memory characteristics of Hf-based MONOS structures | |
| Wang et al. | Iridium Nanocrystal Thin-Film Transistor Nonvolatile Memory with Si3N4/SiO2 Stack of Asymmetric Tunnel Barrier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220218 |
|
| RJ01 | Rejection of invention patent application after publication |