CN113990790A - 键合系统和键合方法 - Google Patents

键合系统和键合方法 Download PDF

Info

Publication number
CN113990790A
CN113990790A CN202111594258.5A CN202111594258A CN113990790A CN 113990790 A CN113990790 A CN 113990790A CN 202111594258 A CN202111594258 A CN 202111594258A CN 113990790 A CN113990790 A CN 113990790A
Authority
CN
China
Prior art keywords
die
bonding
wafer
assembly
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111594258.5A
Other languages
English (en)
Other versions
CN113990790B (zh
Inventor
田应超
刘天建
曹瑞霞
汪松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei 3d Semiconductor Integrated Innovation Center Co ltd
Hubei Jiangcheng Laboratory
Original Assignee
Hubei 3d Semiconductor Integrated Innovation Center Co ltd
Hubei Jiangcheng Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei 3d Semiconductor Integrated Innovation Center Co ltd, Hubei Jiangcheng Laboratory filed Critical Hubei 3d Semiconductor Integrated Innovation Center Co ltd
Priority to CN202111594258.5A priority Critical patent/CN113990790B/zh
Priority to EP21946241.3A priority patent/EP4227979A4/en
Priority to PCT/CN2021/142026 priority patent/WO2023115612A1/zh
Publication of CN113990790A publication Critical patent/CN113990790A/zh
Application granted granted Critical
Publication of CN113990790B publication Critical patent/CN113990790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75725—Electrostatic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/7999—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本公开实施例公开了一种键合系统和键合方法。所述键合系统包括：键合组件、晶圆承载台、第一对准组件和第二对准组件；晶圆承载台，用于根据第一对准组件确定的第一偏差值和第二对准组件确定的第二偏差值，驱动承载的晶圆移动，以使第二管芯对准第一管芯；键合组件，用于键合第一管芯和第二管芯；该键合系统还包括第三对准组件，位于晶圆承载台相对远离键合组件的一侧，用于确定已完成键合的第一管芯的位置与第二管芯的位置之间的第三偏差值；键合组件，还用于在第三偏差值大于预设阈值时，解键合第一管芯与第二管芯。

Description

键合系统和键合方法
技术领域
本公开实施例涉及但不限于半导体制造领域，尤其涉及一种键合系统和键合方法。
背景技术
在半导体制造领域，采用键合技术可实现半导体器件的三维集成。通过将两个或多个功能相同或不同的半导体结构进行键合，可以提高芯片的性能，同时也可以大幅度缩短待键合对象之间的金属互联，减小发热、功耗和延迟。
键合制程可按键合对象区分，包括晶圆到晶圆（wafer to wafer）键合、芯片（或称为管芯）到晶圆（die to wafer）键合以及芯片到芯片（die to die）键合。
发明内容
根据本公开实施例的第一方面，提供一种键合系统，包括：
键合组件，包括：用于拾取第一管芯的键合头，以及贯穿所述键合头的第一光通路；其中，所述第一光通路的第一端位于所述键合头拾取所述第一管芯的拾取面；
晶圆承载台，用于承载晶圆；
第一对准组件，位于所述第一光通路的第二端，用于根据所述第一光通路内传输的检测光信号，确定所述第一管芯的当前位置与第一目标位置之间的第一偏差值；
第二对准组件，位于所述晶圆承载台相对远离所述键合组件的一侧，用于确定所述晶圆上第二管芯的当前位置与第二目标位置的第二偏差值；
所述晶圆承载台，还用于根据所述第一偏差值和所述第二偏差值，驱动承载的所述晶圆相对所述拾取面移动，以使所述第二管芯对准所述第一管芯；
所述键合组件，还用于键合所述第一管芯和所述第二管芯；
第三对准组件，位于所述晶圆承载台相对远离所述键合组件的一侧，用于确定已完成键合的所述第一管芯的位置与所述第二管芯的位置之间的第三偏差值；
所述键合组件，还用于在所述第三偏差值大于预设阈值时，解键合所述第一管芯与所述第二管芯。
在一些实施例中，所述第三对准组件，位于所述第二对准组件的相邻位置，其中，所述第二对准组件的检测视野覆盖所述第二管芯时，所述第三对准组件的检测视野覆盖与所述第二管芯相邻的第三管芯；所述第三管芯为所述晶圆上已完成键合的管芯；所述第三管芯与第四管芯已完成键合。
在一些实施例中，所述晶圆承载台，还用于在所述第三管芯的位置与所述第四管芯的位置之间的第四偏差值大于所述预设阈值时，相对所述拾取面移动，以使所述第四管芯对准所述键合组件的所述拾取面。
在一些实施例中，所述键合组件，还用于在所述第四管芯对准所述拾取面时，拾取所述第四管芯，并向所述第四管芯提供拉力，以使所述第四管芯与所述第三管芯解键合。
在一些实施例中，所述键合系统包括：
两组所述第三对准组件，分别位于所述第二对准组件两侧的相邻位置；其中，所述键合组件沿所述晶圆上管芯分布的第一方向进行键合时，与所述键合组件沿所述晶圆上管芯分布的第二方向进行键合时使用不同的所述第三对准组件；其中，所述第一方向与第二方向为沿所述晶圆表面的相反方向。
在一些实施例中，所述第三对准组件与所述第二对准组件由同一组镜头组件构成；
所述镜头组件用于在所述第一管芯与所述第二管芯键合前，确定所述第二偏差值，且用于在所述第一管芯与所述第二管芯键合后，确定所述第三偏差值。
根据本公开实施例的第二方面，提供一种键合方法，包括：
确定拾取的第一管芯的当前位置与第一目标位置之间的第一偏差值；
确定晶圆上的第二管芯的当前位置与第二目标位置之间的第二偏差值；
根据所述第一偏差值和所述第二偏差值，移动所述晶圆，以对准所述第一管芯和所述第二管芯；
在所述第一管芯和所述第二管芯对准后，键合所述第一管芯和所述第二管芯；
确定键合后的所述第一管芯的位置和所述第二管芯的位置之间的第三偏差值；
在所述第三偏差值大于预设阈值时，解键合所述第一管芯和所述第二管芯。
在一些实施例中，所述键合所述第一管芯和所述第二管芯后，所述键合方法还包括：
沿第一方向移动所述晶圆，以使晶圆上的下一待键合管芯与拾取的下一待键合管芯位于相对位置；
执行所述确定键合后的所述第一管芯的位置和所述第二管芯的位置之间的第三偏差值的步骤。
在一些实施例中，所述在所述第三偏差值大于预设阈值时，解键合所述第一管芯和所述第二管芯，包括：
在所述第三偏差值大于预设阈值时，沿第二方向移动所述晶圆，以使所述第一管芯和所述第二管芯的位置位于拾取位置；其中，所述第二方向为所述第一方向的相反方向；所述拾取位置为拾取所述第一管芯的键合头的对应位置；
利用拾取所述第一管芯的键合头，解键合所述第一管芯和所述第二管芯。
在一些实施例中，所述键合方法还包括：
在所述第一管芯与所述第二管芯位于相对位置时，确定所述晶圆上与所述第二管芯相邻的第三管芯的位置、与已键合在所述第三管芯上的第四管芯位置之间的第四偏差值；
在所述第四偏差值大于所述预设阈值时，解键合所述第三管芯和所述第四管芯。
本公开实施例中，通过设置第一对准组件，可确定第一管芯的当前位置与第一目标位置之间的第一偏差值，设置第二对准组件，可确定晶圆上第二管芯的当前位置与第二目标位置的第二偏差值，以及设置第三对准组件，可确定已完成键合的所述第一管芯的位置与所述第二管芯的位置之间的第三偏差值，并在第三偏差值大于预设阈值时，解键合所述第一管芯与所述第二管芯。这样，便于及时返工键合异常的管芯，进而提升管芯到晶圆键合的良率。
附图说明
图1是根据一示例性实施例示出的一种芯片到晶圆的示意图；
图2a是根据本公开实施例示出的一种键合系统的示意图一；
图2b是根据本公开实施例示出的一种键合系统的局部示意图；
图2c是根据本公开实施例示出的一种键合系统的示意图二；
图2d是根据本公开实施例示出的一种键合系统的示意图三；
图2e是根据本公开实施例示出的一种键合系统的示意图四；
图2f是根据本公开实施例示出的一种键合系统的示意图五；
图3是根据本公开实施例示出的一种键合系统的示意图六；
图4是根据本公开实施例示出的一种键合系统的示意图七；
图5是根据本公开实施例示出的一种键合系统的示意图八；
图6是根据本公开实施例示出的一种键合系统的示意图九；
图7是根据本公开实施例示出的一种键合系统的示意图十；
图8是根据本公开实施例示出的一种键合方法的流程示意图；
图9a是根据本公开实施例示出的一种键合方法对应的结构示意图一；
图9b是根据本公开实施例示出的一种键合方法对应的结构示意图二；
图9c是根据本公开实施例示出的一种键合方法对应的结构示意图三；
图9d是根据本公开实施例示出的一种键合方法对应的结构示意图四。
具体实施方式
下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
在半导体制造领域，混合键合（Hybrid Bonding）作为新兴的键合技术，将键合工序由后段（Back End）封装逐渐转移到前段（Front End）晶圆制作，并较后段封装的凹凸键合（Bump Bonding）有着诸多优势，例如工艺简单、尺寸更小、I/O密度更大、没有电迁移失效问题等。混合键合更加适用于制作高能耗、高带宽的芯片，例如HBM（High BandwidthMemory，高带宽存储器）、NPU（Nrtword Processing Unit，网络处理器）或AI（ArtificialIntelligence，人工智能）芯片等。
混合键合制程的基本工序为：清洗、等离子体激活、混合键合以及退火。通常在退火前，键合界面之间通过范德华力连接，若检测到键合异常（例如，位移偏差），则可执行解键合操作并后续返工；而在退火后，键合界面之间通过共价键连接，若再执行解键合则会直接破坏键合界面，导致产品失效。
在晶圆到晶圆的混合键合工艺中，由于晶圆是一个整体，键合异常的检测以及解键合的操作相对容易。然而在芯片到晶圆混合键合工艺中，晶圆被切割为成千上百颗芯片，若芯片全部键合之后再检测返工，则键合的耗时较长，返工后的键合界面的激活早已失效；另一方面，芯片的数量较多，重新检测的耗时较长，经济效益低。
示例性地，图1示出了一种芯片到晶圆键合结构的示意图。参照图1所示，多个芯片10依次键合到晶圆20上对应位置，多个芯片10之间可以为相同的类型，即都为存储芯片、控制芯片或其他同类型芯片，这样可以在执行混合键合工艺之前，统一地进行等离子体激活操作。
具体地，将多个同类型芯片（例如，存储器芯片）置于等离子体氛围中，以使芯片表面激活，进而便于后续与晶圆表面的原子通过范德华力连接。示例性地，这里的等离子体氛围可以由等离子体激活机提供。由于等离子体激活的效果与芯片表面的布局以及芯片类型等因素相关，因此，采用同类型芯片可以单批次有效地激活多个芯片，提高键合效率。
可以理解的是，图1中仅示出了芯片10到晶圆20键合结构的局部，在实际键合操作中，单批次等离子体激活并执行键合操作的芯片可以选大于图1中所示的芯片数量。进一步地，在当前已激活的芯片被键合到晶圆20上对应位置后，可以继续激活下一批次、下一类型的芯片（例如，控制芯片），并将其键合到晶圆上。
另一方面，参照图1所示，在完成键合操作后，可以检测已完成键合操作的芯片是否发生键合异常，若检测到该芯片发生位移偏差或局部损坏等键合异常，则执行解键合操作，将该芯片返工。例如，发生位移偏差的芯片需要位置补偿、重新对准并键合；发生损坏的芯片需要替换并重新键合。这里，本公开不做过多限制。
进一步地，若上述返工是在芯片键合完成后执行，则待键合的芯片数量较多，键合的耗时较长，导致返工后的键合界面的激活早已失效；另一方面，使得检测的耗时也较长，导致键合效率低，经济效益也低。
有鉴于此，本公开实施例提供一种键合系统和键合方法。
图2a至图2f是根据本公开实施例示出的一种键合系统300的示意图，参照图2a所示，所述键合系统300包括：
键合组件，包括：用于拾取第一管芯11的键合头301，以及贯穿所述键合头301的第一光通路302；其中，所述第一光通路302的第一端302a位于所述键合头301拾取所述第一管芯11的拾取面301b；
晶圆承载台303，用于承载晶圆20；
第一对准组件304，位于所述第一光通路302的第二端302b，用于根据所述第一光通路302内传输的检测光信号，确定所述第一管芯11的当前位置与第一目标位置之间的第一偏差值；
第二对准组件305，位于所述晶圆承载台303相对远离所述键合组件的一侧，用于确定所述晶圆20上第二管芯21的当前位置与第二目标位置的第二偏差值；
所述晶圆承载台303，还用于根据所述第一偏差值和所述第二偏差值，驱动承载的所述晶圆20相对所述拾取面301b移动，以使所述第二管芯21对准所述第一管芯11；
所述键合组件，还用于键合所述第一管芯11和所述第二管芯21；
第三对准组件306，位于所述晶圆承载台303相对远离所述键合组件的一侧，用于确定已完成键合的所述第一管芯11的位置与所述第二管芯21的位置之间的第三偏差值；
所述键合组件，还用于在所述第三偏差值大于预设阈值时，解键合所述第一管芯11与所述第二管芯21。
本公开实施例中的键合头301可以为图2a中的圆柱形结构，对应的拾取面301b与顶面301a为圆形，第一光通路302位于圆柱形结构的内部，进而贯穿所述键合头301，这样第一光通路302的第一端302a和第二端302b可以位于键合头301的表面。
第一光通路302包括第一端302a和第二端302b，第一端302a用于输出检测光信号和接收反射光信号，第二端302b用于接收检测光信号和输出反射光信号。第一光通路302允许检测光信号和反射光信号通过，可以是设置于键合头301内的透明窗口，还可以是设置于键合头301内的光传输介质，例如，光纤或波导等。
在第一光通路302的内部包括第一反射镜3021，第一反射镜3021位于第一光通路302的第一端302a和第一光通路302的第二端302b之间，用于将第一光通路302的第二端302b接收的检测光信号反射至第一光通路302的第一端302a，还用于将第一光通路302的第一端302a接收的反射光信号反射至第一光通路302的第二端302b。
需要说明的是，在另一些实施例中，上述第一光通路302可以沿图2a中z方向，即垂直于拾取面301b与顶面301a的方向，直接贯穿键合头301，则第一光通路302的第二端302b对应地设置在键合头301的顶面301a，这样第一光通路302可不设置第一反射镜3021。
键合头301可通过真空吸附或静电吸附的方式吸附第一管芯11。第一管芯11可包括相对设置的键合面和非键合面，在进行管芯到晶圆键合时，拾取面301b通过吸附第一管芯11的非键合面，以拾取第一管芯11。
第一管芯11包括：半导体芯片，例如，存储芯片，通信芯片、人工智能芯片、LED（Light-emitting Diode，发光二极管）芯片、传感芯片或显示芯片等。参照图2a所示，第一管芯11包括沿z方向相对设置的正面和背面，当第一管芯11的正面设置有功能结构时，第一管芯11的正面为键合面，第一管芯11的背面为非键合面。
需要强调的是，第一管芯11、晶圆20以及第二管芯21并未包括在键合系统300中，图2a中第一管芯11、晶圆20以及第二管芯21（虚线所示）仅为示意，以便于理解在进行管芯到晶圆键合时，待键合管芯与键合头以及晶圆之间的位置关系。
在一些实施例中，键合组件还包括：固定单元307和移动单元308，其中，固定单元307固定连接键合头301的顶面301a和移动单元308，移动单元308用于相对晶圆承载台303移动键合头301。
晶圆承载台303可包括：卡盘（图中未示出），例如，静电吸盘（ESC chuck），用于吸附晶圆20。
在一些实施例中，晶圆承载台303用于承载晶圆20的台面本身不可移动，但晶圆承载台303包括能够相对拾取面301b移动的装载针（Lift pin），通过驱动该装载针相对拾取面301b移动，进而可驱动晶圆20相对拾取面301b移动，实现晶圆20的位置调整。装载针上可设置有真空孔，通过真空吸附晶圆。装载针可在平行于晶圆20的平面内移动，以驱动晶圆20的移动，从而调整晶圆20的位置。
具体地，以晶圆承载台303包括静电吸盘为例，静电吸盘包括固定基板和装载针，装载针沿静电吸盘的轴向穿过固定基板，且可沿垂直于固定基板的方向和平行于固定基板的方向移动。当静电吸盘承载有晶圆20时，装载针可与该晶圆20接触。当装载针沿垂直于固定基板的方向朝向拾取面301b运动时，承载的晶圆20被装载针顶起进而与固定基板分离，且承载的晶圆20跟随装载针进行运动。
晶圆20包括多个第二管芯21，每个第二管芯21包括衬底和位于衬底上的功能结构（例如，存储阵列或功能电路），相邻的两个第二管芯21之间设置有切割道。
参照图2b所示，第一对准组件304可以包括对准器3041以及第二光通路3042，其中，对准器3041用于发出检测光信号、接收反射光信号、并确定第一管芯11的当前位置与第一目标位置之间的第一偏差值。示例性地，在键合组件位于第一位置时，对准器3041发出检测光信号，检测光信号经由第二光通路3042和第一光通路302传输至第一管芯11的定位标记（图2b中“十”字型所示），并形成反射光信号，反射光信号再经由第一光通路302和第二光通路3042传输回对准器3041。
本公开实施例中所涉及的第一对准组件304位于晶圆承载台303与键合组件相对的一侧，并且通过检测光信号与反射光信号来确定第一偏差值。相对地，参照图2a所示，第二对准组件305和第三对准组件306位于晶圆承载台303与键合组件相背的一侧，即晶圆承载台303相对远离所述键合组件的一侧。可以理解的是，本公开实施例中所涉及的第二对准组件305和第三对准组件306可以是同一组对准组件，也可以是相互独立的两组对准组件。
具体地，第二对准组件305可以根据晶圆20上第二管芯21的定位标记确定第二管芯21的当前位置与第二目标位置的第二偏差值，第三对准组件306可以根据完成键合后第一管芯11上的定位标记与第二管芯21上的定位标记来确定第三偏差值。
示例性地，参照图2a所示，在键合组件的键合头301拾取第一管芯11后，可沿水平方向（例如，x方向或y方向）移动键合组件，并将键合组件调整至第一位置。这里，第一位置表示的是第一光通路302的第二端302b能够接收到第一对准组件304发射的检测光信号的位置。
示例性地，参照图2a和图2b所示，在键合组件位于第一位置时，第一对准组件304发送检测光信号，检测光信号经由第一光通路302的第二端302b和第一端302a传输至第一管芯11的定位标记。这里的定位标记可以是由金属材料或其他具有反光能力的材料组成的图案化结构，以使得检测光信号在定位标记的表面形成反射光信号，该反射光信号再经由第一光通路302的第一端302a和第二端302b传输回第一对准组件304。
示例性地，第一对准组件304在接收到反射光信号后，可根据反射光信号确定第一管芯11的当前位置（x1，y1）与第一目标位置（x0，y0）之间的第一偏差值（ΔxT，ΔyT），其中，ΔxT=x1-x0，ΔyT=y1-y0。需要说明的是，第一偏差值通过光学对准得到，为水平方向的位移偏差，且数值ΔxT以及ΔyT并不表示坐标值，而是表示第一管芯11分别在x轴以及y轴上的坐标点与第一目标位置对应的坐标点之间的距离，且数值结果具有正负，这里的正负表示方向。例如，若第一偏差值中的ΔxT的结果为正，则表示第一管芯11在x轴上的坐标位于第一目标位置沿x轴的正方向上，距离大小为ΔxT的绝对值；反之亦然，若第一偏差值中的ΔxT的结果为负，则表示第一管芯11在x轴上的坐标位于第一目标位置沿x轴的负方向上，距离大小同样为ΔxT的绝对值。
示例性地，参照图2a所示，可利用第二对准组件305确定晶圆20上第二管芯21的当前位置（x2，y2）与第二目标位置（x0’，y0’）之间的第二偏差值（ΔxB，ΔyB），其中，ΔxB=x2-x0’，ΔyT=y2-y0’。可以理解的是，这里的第二偏差值也为水平方向的位移偏差，且其中的数值ΔxB以及ΔyB表示的含义与上述第一偏差值中对应数值的含义相同。
需要指出的是，第一目标位置和第二目标位置在水平方向上的位置相同、竖直方向上的位置不同。即x0与x0’相同，y0与y0’相同，第一目标位置和第二目标位置z方向的坐标不同，不同的附图标记仅是为了便于区分第一目标位置和第二目标位置，而不用于限制本公开。
进一步地，在管芯到晶圆键合前，可利用标准管芯对第一对准组件、第二对准组件以及键合组件的位置进行校正，以保证第一对准组件能够与第一光通路的第二端对准、且保证第二对准组件能够与标准管芯朝向晶圆承载台的表面的定位标记对准，进而确定第一目标位置和第二目标位置。这里，第一目标位置表示的是校正后标准管芯的位置，水平方向的坐标记为（x0，y0），与第一目标位置竖直方向相距预设距离的位置记为第二目标位置，第二目标位置水平方向的坐标记为（x0，y0），这里，预设距离大于零。可以理解的是，第一目标位置和第二目标位置虽然水平方向（x方向和y方向）上的位置相同，但在三维空间内并不是同一位置，第一目标位置和第二目标位置在竖直方向（z方向）上的位置不同。
可以理解的是，在标准管芯校正后，第一管芯11与第一目标位置位于同一水平面上，第二管芯21与第二目标位置位于同一水平面上。因此，后续的对准操作可根据第一偏差值（ΔxT，ΔyT）和第二偏差值（ΔxB，ΔyB）来执行。
进一步地，当第一管芯11位于第一目标位置，第二管芯21位于第二目标位置时，可认为第一管芯11和第二管芯21对准，即沿铅垂线方向，第一管芯11在晶圆表面的投影与第二管芯21重叠。
需要强调的是，第一管芯11的当前位置表示的是将键合组件调整至第一位置时，第一管芯11的实际位置，其相对于第一目标位置可能存在偏差。第二管芯21的当前位置表示的是将晶圆20置于晶圆承载台303、且确定晶圆20上需要键合的管芯为第二管芯21时，第二管芯21的实际位置，其相对于第二目标位置可能存在偏差。
在第一管芯11的当前位置为第一目标位置、第二管芯21的当前位置为第二目标位置时，第一偏差值和第二偏差值均为零，通过竖直向上移动晶圆20或竖直向下移动键合头301，即可实现第一管芯11与第二管芯21的精准对位键合。
示例性地，若保持键合组件固定（即保持第一管芯11固定），则根据第一偏差值和第二偏差值可以确定第一管芯11和第二管芯21之间的位移偏差为：（ΔxT-ΔxB，ΔyT-ΔyB）。晶圆承载台303根据位移偏差驱动晶圆20水平移动（ΔxT-ΔxB，ΔyT-ΔyB），以使得第一管芯11和第二管芯21对准，即第一管芯11和第二管芯21在水平方向上的位置相同。
这里，可根据ΔxT-ΔxB的正负确定晶圆承载台303驱动晶圆20移动的方向，例如，在ΔxT-ΔxB为负值时，晶圆承载台303驱动晶圆20沿x轴负方向移动，移动的距离为（ΔxT-ΔxB）的绝对值。在ΔxT-ΔxB为正值时，晶圆承载台303驱动晶圆20沿x轴正方向移动，移动的距离为（ΔxT-ΔxB）。
类似地，可根据ΔyT-ΔyB的正负确定晶圆承载台303驱动晶圆20移动的方向，例如，在ΔyT-ΔyB为负值时，晶圆承载台303驱动晶圆20沿y轴负方向移动，移动的距离为（ΔyT-ΔyB）的绝对值。在ΔyT-ΔyB为正值时，晶圆承载台303驱动晶圆20沿y轴正方向移动，移动的距离为（ΔyT-ΔyB）。
虽然在本示例中，晶圆承载台303驱动晶圆20相对拾取面301b移动，但在其它示例中，可利用键合组件，相对晶圆20移动，以使第一管芯11对准第二管芯21。例如，可保持晶圆20固定（即保持第二管芯21固定），键合组件根据位移偏差水平移动（ΔxT-ΔxB，ΔyT-ΔyB），以使得第一管芯11和第二管芯21对准。
这里，可根据ΔxT-ΔxB的正负确定键合组件移动的方向，例如，在ΔxT-ΔxB为负值时，键合组件沿x轴正方向移动，移动的距离为（ΔxT-ΔxB）的绝对值。在ΔxT-ΔxB为正值时，键合组件沿x轴负方向移动，移动的距离为（ΔxT-ΔxB）。
类似地，可根据ΔyT-ΔyB的正负确定键合组件移动的方向，例如，在ΔyT-ΔyB为负值时，键合组件沿y轴正方向移动，移动的距离为（ΔyT-ΔyB）的绝对值。在ΔyT-ΔyB为正值时，键合组件沿y轴负方向移动，移动的距离为（ΔyT-ΔyB）。
示例性地，参照图2c所示，在第一管芯11和第二管芯21对准后，键合组件可以驱动键合头301沿z轴方向竖直向下（图中箭头所示）移动以执行键合操作。
本公开实施例中的第一对准组件304、第二对准组件305以及第三对准组件306设置于键合组件之外，这样不会额外增加键合组件的重量，可使得键合组件的惯性较小；并且，可保证键合组件在竖直方向上高频率、高精度地运动，提高键合精度的同时，还可提高键合效率。
参照图2d所示，键合后的第一管芯11与第二管芯21通过范德华力在晶圆20的表面上连接。键合过程中，键合头301在竖直方向移动，可能产生位移偏差，因此通过第三对准组件306可以确定已完成键合的第一管芯11的位置与第二管芯21的位置之间的第三偏差值，进而确定第一管芯11与第二管芯21是否达到键合要求，需要返工。
示例性地，图2d示出了本公开实施例完成键合操作的第一管芯11与第二管芯21。参照图2e所示，本公开实施例的定位标记包括：位于第一管芯11上的第一定位标记110，和位于第二管芯21上第二定位标记210。这里的第一定位标记110与第二定位标记210都可以是图案化结构，并且可以由金属材料或其他具有反光能力的材料制成，以使得检测光信号能在定位标记处形成反射光信号。
第三对准组件306位于晶圆承载台303与键合组件相背的一侧，可以发射检测光信号。这里的检测光信号可以是红外光，透射晶圆20、第一管芯11以及第二管芯21上的硅材料，却被定位标记反射。
类似地，在定位标记处形成的反射光信号再传输回第三对准组件306，进而获得第一定位标记110与第二定位标记210之间的投影图像。这里，检测光信号可以由光发射器发出，例如，发光二极管或激光二极管等；反射光信号可以由光探测器接收，例如，光电二极管或光电倍增管等。进一步地，光探测器可以与图像传感器连接，该图像传感器用于将接收的反射光信号转化为可视化的投影图像，根据该投影图像可确定第一管芯11的位置与第二管芯21的位置之间的第三偏差值。上述光发射器和光探测器也可以集成在同一电子器件中，本公开在此不做过多限定。
可以理解的是，晶圆承载台303可以包括透明窗口，用于透过第三对准组件306发出的检测光信号，或者位于检测光信号的光路之外，以使检测光信号能照射到晶圆20与晶圆承载台303的接触面。
具体地，参照图2e所示，第一定位标记110包括：遮光部分110a和透光部分110b；第二定位标记210包括：遮光部分210a和透光部分210b。第三对准组件中的光发射器发出检测光信号，并照射到第二定位标记210上，其中，部分检测光信号在遮光部分210a形成发射光信号，剩余检测光信号通过透光部分210b继续照射到第一定位标记110上。
进一步地，剩余检测光信号在第一定位标记110的遮光部分110a上形成反射光信号，并与在第二定位标记210遮光部分210a上形成的发射光信号一起传输回第三对准组件306的光探测器中，最终在于光探测器连接的图像传感器上生成第一定位标记110与第二定位标记210对应的投影图像。
这里，若投影图像满足预设图案，则可以确定第三偏差值小于预设阈值；若投影图像不满足预设图案，则可以确定第三偏差值大于预设阈值。图2e示出了两种可能的第一定位标记110、第二定位标记210和预设图案。
以第一定位标记110的遮光部分110a为“十”字型为例，第二定位标记210的透光部分210b对应地也为“十”字型。若投影图像中遮光部分110a的中心与透光部分210b的中心重合，且遮光部分110a的各边缘与透光部分210b的各边缘之间的距离相等，则确定第三偏差值小于预设阈值。反之，则说明第一管芯11与第二管芯21之间产生水平位移偏差，投影图像中的坐标点可以确定第三偏差值，且在第三偏差值大于预设阈值时，需要将第一管芯11解键合并返工，重新执行键合操作。
可以在第一管芯11与第二管芯21的键合面上得到第一定位标记110透光部分110b的第一投影，以及第二定位标记210透光部分210b的第二投影。进一步地，观察第一投影与第二投影组成的图案是否满足预设图案，可以确定第一管芯11与第二管芯21之间是否满足键合条件。
可以理解的是，图2e中第一定位标记110的透光部分110a可以不与第二定位标记210的遮光部分210a对应，通过投影图像判断第三偏差值与预设阈值大小关系的方案都应该属于本公开所要求保护的范围。
进一步地，参照图2f所示，在第三偏差值大于预设阈值时，键合组件驱动键合头303重新拾取第一管芯11，并沿z轴正方向竖直向上（图中箭头所示）移动，以使第一管芯11与第二管芯21解键合。
需要指出的是，若第二对准组件305与第三对准组件306为同一组对准组件，则键合、确认第三偏差值以及解键合操作可以依次进行。若第二对准组件305与第三对准组件306为不同组对准组件，则键合第一管芯11与第二管芯21后，需要移动晶圆承载台303驱动晶圆20，以使第二管芯21与第三对准组件306对准，并确认第三偏差值。同步地，可对下一组待键合管芯进行键合，在下一组待键合管芯的键合完成，且第一管芯11与第二管芯21之间的第三偏差值大于预设阈值时，再执行第一管芯11与第二管芯21的解键合。
本公开实施例中，通过设置第一对准组件304，可确定第一管芯11的当前位置与第一目标位置之间的第一偏差值，设置第二对准组件305，可确定晶圆上第二管芯21的当前位置与第二目标位置的第二偏差值，以及设置第三对准组件306，可确定已完成键合的所述第一管芯11的位置与所述第二管芯21的位置之间的第三偏差值，并在第三偏差值大于预设阈值时，解键合所述第一管芯11与所述第二管芯21。这样，便于及时返工键合异常的管芯，进而提升管芯到晶圆键合的良率。
在一些实施例中，参照图3所示，所述第三对准组件306，位于所述第二对准组件305的相邻位置，其中，所述第二对准组件305的检测视野覆盖所述第二管芯21时，所述第三对准组件306的检测视野覆盖与所述第二管芯21相邻的第三管芯31；所述第三管芯31为所述晶圆上已完成键合的管芯；所述第三管芯31与第四管芯41已完成键合。
本公开实施例中的管芯到晶圆键合包括将多个同批次、同类型等离子体激活的管芯依次键合到晶圆20上对应的位置。参照图3所示，在对第一管芯11和第二管芯21进行键合操作的过程中，在x轴方向上与第二管芯21相邻的第三管芯31已经与对应的第四管芯41完成键合。这里的第三管芯31与第二管芯21都是位于晶圆20的键合面上，用于与外部芯片（例如，第一管芯11和第四管芯41）实现混合键合的结构。第四管芯41是经过等离子体激活，类型与第一管芯11相同的芯片，包括但不限于半导体芯片（例如，存储芯片或通信芯片等）、人工智能芯片、LED芯片、传感芯片或显示芯片等。
在利用键合头301在z轴方向竖直向下移动第一管芯11时，可以同步地对第三管芯31和第四管芯41的键合情况进行检测。具体地，第二对准组件305发出的检测光信号照射到第二管芯21上，以使第二管芯21上对应的第二定位标记210暴露在检测视野内，从而进行键合前第二偏差值的确定。
对应地，第三对准组件306与第二对准组件305相邻，第三管芯31与第二管芯21相邻，并且包括第三定位标记。通过第三对准组件306发出的检测光信号照射到第三管芯31上，可以使得第三管芯31上对应的第三定位标记暴露在检测视野内，从而进行键合后第三偏差值的确定。
可以理解的是，第一管芯11上的第一定位标记110与第二管芯21上的第二定位标记210对应，第四管芯41上的第四定位标记与第三管芯31上的第三定位标记对应，且第一管芯11与第四管芯41上的定位标记可以相同或不同，这里只需第二对准组件305与第三对准组件306的检测视野内覆盖对应的定位标记完成偏差值的确定即可。
示例性地，若第一管芯11为矩形，则第一定位标记110可以位于第一管芯11的四个角，且图案化形状可以为“十”字、“L”型或菱形等。第二定位标记210位于第二管芯21上，第二对准组件305发出的检测光信号覆盖第二定位标记210，形成的第二定位标记210的投影图像与第一定位标记110的投影图像可以组成对应的预设图像。
示例性地，第四管芯41为矩形，且第四定位标记也可以位于第四管芯41的四个角，图案化形状可以与第一定位标记110相同。这样，第三对准组件306发出的检测光信号覆盖第三管芯上的第三定位标记，形成的第三定位标记的投影图像与第四定位标记的投影图像可以组成对应的预设图像，且上述两个预设图像应该相同。
这样，与第二对准组件305相邻的第三对准组件306可以与第二对准组件305的结构相同，即镜头数量、镜头间距和镜头位置等相同。因此，第二对准组件305与第三对准组件306之间的功能可以相互替换。
示例性地，在第三对准组件306的检测视野覆盖所述第二管芯21时，所述第二对准组件305的检测视野覆盖与第二管芯21相邻的第三管芯31，且第三管芯31与第四管芯41已完成键合。
可以理解的是，本公开实施例中的第三对准组件306可以位于第二对准组件305在y轴方向上的相邻位置，或者包括至少两个，分别位于第二对准组件305在x轴和y轴方向上的相邻位置，这需要根据实际键合过程中管芯到晶圆的键合顺序确定。
本公开实施例采用相邻的第二对准组件305与第三对准组件306，其中一组用于对准当前执行键合操作的管芯，同步地，另一组用于检测已完成键合的管芯。这样，大大提高了检测与键合效率，并且可以及时解键合，返工不满足键合条件的管芯，增加产品的良率。
在一些实施例中，参照图4所示，所述晶圆承载台303，还用于在所述第三管芯31的位置与所述第四管芯41的位置之间的第四偏差值大于所述预设阈值时，相对所述拾取面301b移动，以使所述第四管芯41对准所述键合组件的所述拾取面301b。
本公开实施例中的对准操作通过移动晶圆承载台303来执行，具体地，晶圆承载台303，用于根据第一偏差值和第二偏差值的水平偏移，驱动承载的晶圆20相对拾取面301b移动，以使第二管芯21对准第一管芯11。这是由于本公开实施例中键合头301的尺寸较小，容易发生波动，可能相对水平面倾斜，导致键合头301拾取的管芯倾斜，影响对准，降低键合精度。而晶圆20的尺寸相对键合头301的尺寸较大，在承载台303驱动晶圆20移动的过程中，晶圆20的键合面在水平面发生波动的几率较小，即与第一管芯11键合的第二管芯21较为水平，有利于提高管芯到晶圆的键合精度。
本公开实施例中的键合操作通过移动键合头301来执行，具体地，键合组件，用于根据第一目标位置与第二目标位置之间的竖直距离，驱动键合头301竖直向下移动，以使键合头301拾取的第一管芯11与晶圆20上的第二管芯21键合。这是由于键合头301相对于晶圆承载台303的尺寸与质量都较小，因此惯性较小，可以快速、高频地移动，有利于提供管芯到晶圆的键合效率。
示例性地，在第三管芯31与第四管芯41键合完成后，通过第三对准组件306确定第三管芯31的位置与第四管芯41的位置之间的第四偏差值。这里的第四偏差值的确认方法与上述实施例中第一管芯11的位置与第二管芯21的位置之间的第三偏差值的确认方法可以相同，即根据反射光信号，将第三管芯31和第四管芯41上的定位标记的投影转化为可视化的图像，并根据投影图像中的位置坐标确定第四偏差值。
若第四偏差值小于预设阈值，则说明第三管芯31与第四管芯41满足键合条件，无需执行返工操作。若第四偏差值大于预设阈值，则说明第三管芯31与第四管芯41之间发生位移偏差，需要执行返工操作。这里的返工操作是指在管芯表面材料还处于等离子体激活的状态下，将第三管芯31与第四管芯41解键合，并重新对准后键合。
参照图4所示，键合组件在执行完当前键合操作，即第一管芯11与第二管芯21的键合后，需要向上提升一定高度，以避免晶圆承载台303在驱动晶圆20移动过程中，键合头301与已键合管芯的接触。进一步地，在键合组件驱动键合头301竖直向上移动一定距离后，保持固定不动，沿箭头方向驱动晶圆20相对键合头301的拾取面301b移动，以将已完成键合的第四管芯41对准拾取面301b。
可以理解的是，在晶圆承载台303驱动晶圆20移动的过程中，键合组件、第一对准组件304、第二对准组件305和第三对准组件306保持固定不动。在晶圆20的移动完成后，可以再利用第一对准组件304确定第四管芯41是否与拾取面301b对准。
示例性地，参照图5所示，第一对准组件304利用对准器3041发出检测光信号，检测光信号经由第二光通路3041传输至第一光通路302，并从第一光通路302的第二端302b接收，经由第一反射镜3021调整光路方向，从第一光通路302的第一端302a传输至第四管芯41的定位标记（图中未示出），从而形成反射光信号，反射光信号再经由第一光通路302和第二光通路3042传输回对准器3041。当第四管芯41位于第一目标位置时，说明第四管芯41与键合头301的拾取面301b对准，可执行后续的解键合操作。
在一些实施例中，参照图6所示，所述键合组件，还用于在所述第四管芯41对准所述拾取面301b时，拾取所述第四管芯41，并向所述第四管芯41提供拉力，以使所述第四管芯41与所述第三管芯31解键合。
本公开实施例在第四管芯41与键合头301的拾取面301b对准后，键合组件驱动键合头301竖直向下移动，直至键合头301的拾取面301b与第四管芯41接触，以重新拾取第四管芯41。
示例性地，键合头301的拾取面301b上可以包括孔洞或自由电荷，以使键合头301可通过真空吸附或静电吸附的方式重新吸附第四管芯41。第四管芯41可包括相对设置的键合面和非键合面，在进行重新拾取操作时，拾取面通过301b吸附第四管芯41的非键合面，以重新拾取第四管芯41。
进一步地，键合组件可利用移动单元308驱动键合头301沿图6中箭头方向竖直向上移动，并使键合头301向第四管芯41施加拉力，进而产生向上运动的趋势。在键合头301向第四管芯41施加的拉力大于第四管芯41与第三管芯31之间的范德华力时，第四管芯41与第三管芯31发生解键合。
需要强调的是，上述操作是在第一管芯11与第二管芯21键合时，对已键合的第三管芯31与第四管芯41执行解键合。进一步地，本公开实施例还可在下一组待键合芯片键合时，对已键合的第一管芯11与第二管芯21执行解键合。
由于范德华力是微观作用力，其作用相对较弱，因此本公开实施例采用键合组件向已键合管芯施加拉力，从而实现管芯与晶圆之间解键合。该解键合操作发生在退火操作之前，这样既方便快捷，又可以减少对管芯上功能结构的损耗，进而提高键合与返工的效率。
在一些实施例中，参照图7所示，所述键合系统300包括：
两组所述第三对准组件306，分别位于所述第二对准组件305两侧的相邻位置；其中，所述键合组件沿所述晶圆20上管芯分布的第一方向进行键合时，与所述键合组件沿所述晶圆20上管芯分布的第二方向进行键合时使用不同的所述第三对准组件306；其中，所述第一方向与第二方向为沿所述晶圆20表面的相反方向。
参照图1所示，本公开实施例中的晶圆20上可以分布有管芯阵列，即沿x轴和y轴方向分布的多个管芯，包括第二管芯21和第三管芯31等。在将外部管芯（例如，第一管芯11或第三管芯31等）依次键合到晶圆20上对应管芯的过程中，可以利用晶圆承载台303驱动晶圆20沿x轴方向或y轴方向移动，以实现管芯之间的对准，再利用键合组件驱动键合头303执行键合操作。
需要强调的是，本公开实施例中的第二对准组件305用于确定当前晶圆20上待键合管芯（例如，图7中第二管芯21）的当前位置与第二目标位置之间的第二偏差值，进而与待拾取芯片（例如，图7中第一管芯11）对准。本公开实施例中的第三对准组件306用于确定已完成键合的管芯（例如，图7中第三管芯31和第四管芯41）之间的第三偏差值，进而判断是否需要解键合，并执行返工操作。
参照图7所示，晶圆承载台303驱动晶圆20沿图中箭头方向移动，用于依次对准第三管芯31与第四管芯41，第一管芯11与第二管芯21，以及下一待拾取管芯（图中未示出）与一下待键合管芯51。这里，箭头方向可以是坐标系中x轴的负方向，因此，两组第三对准组件306在x轴方向上分别位于第二对准组件305两侧的相邻位置。
示例性地，晶圆20上的多个管芯依次分布在x轴负方向上，分别为下一待键合管芯51、第二管芯21以及第三管芯31，并且第三管芯31与第四管芯41已完成键合，第一管芯11与第二管芯21在执行当前的对准、键合操作。进一步地，与第三管芯31对应的第三对准组件306用于检测第三管芯31与第四管芯41之间是否满足键合条件，同步地，第二对准组件305用于确定第二管芯21的当前位置与第二目标位置之间的第二偏差值。
示例性地，在第三管芯31与第四管芯41满足键合条件，即第三偏差值小于预设阈值，且第一管芯11与第二管芯21完成键合操作后，晶圆承载台303驱动晶圆20沿x轴负方向移动一定距离，使得第二键合组件305的检测视野覆盖下一待键合管芯51上的定位标记，以确认下一待键合管芯51的当前位置与第二目标位置之间的第二偏差值。同步地，键合组件可以驱动键合头301重新拾取一个新的待拾取管芯（图中未示出），并利用第一对准组件确定第一偏差值，便于后续对准、键合操作。这里，先前与第三管芯31对应的第三对准组件306可用于检测第一管芯11与第二管芯21之间是否满足键合条件。
示例性地，当待键合管芯51为该方向上晶圆20的最后一个管芯时，说明晶圆20上的一行管芯已完成键合，需要晶圆承载台303驱动晶圆20在y轴方向上移动一定距离，以继续键合下一行管芯。
可以理解的是，在键合下一行管芯时，键合顺序由沿x轴负方向变为沿x轴正方向，即已完成键合的第三管芯31与第四管芯41位于图7中下一待键合管芯51的位置，且通过图7中与下一待键合管芯51对应的第三键合组件306来确认第三偏差值。重复上述操作，直至将该批次管芯依次与晶圆20键合。
在上述实施例中，第一方向和第二方向分别为x轴的两个相反方向。
在另一些实施例中，两组第三对准组件306可以沿y轴方向分别位于第二对准组件305两侧的相邻位置，这里，第一方向和第二方向分别为y轴的两个相反方向。
因此，在本公开实施例中，可以沿晶圆20表面分布的管芯阵列的x轴或y轴方向依次键合，利用两组第三对准组件306可以减少晶圆20的移动距离，从而节约步骤，减少位移偏差，提高键合精度。
在一些实施例中，所述第三对准组件306与所述第二对准组件305由同一组镜头组件构成；
所述镜头组件用于在所述第一管芯11与所述第二管芯21键合前，确定所述第二偏差值，且用于在所述第一管芯11与所述第二管芯21键合后，确定所述第三偏差值。
本公开实施例中，与第一对准组件304类似的，第二对准组件305与第三对准组件306也可以通过光学对准来分别确定第二偏差值和第三偏差值。进一步地，可以通过光学镜头来实现光学对准，且第三对准组件306与第二对准组件305的光学镜头可以是数量相同、间距相同以及位置与定位标记对应的同一组镜头组件。
示例性地，这一组镜头组件中可以包括光发射器，例如，发光二极管或激光二极管等，用于发出检测光信号。这一组镜头组件中还可以包括光探测器，例如，光电二极管或光电倍增管等，用于接收反射光信号。进一步地，光探测器可以与图像传感器连接，该图像传感器用于将接收的反射光信号转化为可视化的投影图像。
可以理解的是，上述光发射器和光探测器也可以集成在同一镜头组件中。其中，光发射器发出的检测光信号覆盖管芯上的定位标记，且在一些实施例中，管芯上的每一个定位标记都可对应设置一个上述镜头组件。
示例性地，参照图2a所示，以键合第一管芯11与第二管芯21为例。在第一管芯11与第二管芯21键合前，第二对准组件305发出检测光信号，并照射到第二管芯21上的定位标记，形成反射光信号并传输回第二对准组件305，以确认第二管芯21的当前位置与第二目标位置之间的第二偏差值。
进一步地，在第一管芯11与第二管芯21键合后，晶圆承载台303驱动晶圆20以使第三对准组件306与第二管芯21对应。这里，第一对准组件304确定下一待拾取管芯的当前位置与第一目标位置之间的第一偏差值，第二对准组件305确定与下一待键合管芯的当前位置与第二目标位置之间的第二偏差值。同步地，第三对准组件306用于确认已完成键合的第一管芯11与第二管芯21之间的第三偏差值。
具体地，第三对准组件306发出检测光信号（例如，红外光），分别在第二管芯21与第一管芯11上的定位标记形成反射光信号，该反射光信号传输回第三对准组件306，再通过图像传感器将反射光信号转化为可视化的投影图像，进而可以确定第一管芯11的位置与第二管芯21的位置之间的第三偏差值。
本公开实施例，通过由同一组镜头组件构成的对准组件，可以减少操作步骤，提高键合效率。
根据本公开实施例的第二方面，参照图8所示，提供一种键合方法。所述键合方法包括以下步骤：
步骤S100：确定拾取的第一管芯的当前位置与第一目标位置之间的第一偏差值；
步骤S200：确定晶圆上的第二管芯的当前位置与第二目标位置之间的第二偏差值；
步骤S300：根据所述第一偏差值和所述第二偏差值，移动所述晶圆，以对准所述第一管芯和所述第二管芯；
步骤S400：在所述第一管芯和所述第二管芯对准后，键合所述第一管芯和所述第二管芯；
步骤S500：确定键合后的所述第一管芯的位置和所述第二管芯的位置之间的第三偏差值；
步骤S600：在所述第三偏差值大于预设阈值时，解键合所述第一管芯和所述第二管芯。
在步骤S100中，参照图2a、图2b和图9a所示，可利用第一对准组件304确定第一管芯11的当前位置（x1，y1）与第一目标位置（x0，y0）之间的第一偏差值（ΔxT，ΔyT），其中，ΔxT=x1-x0，ΔyT=y1-y0。
在步骤S200中，在确定第一偏差值后，将晶圆20传输至承载台303上，可利用第二对准组件305确定晶圆20上第二管芯21的当前位置（x2，y2）与第二目标位置（x0’，y0’）之间的第二偏差值（ΔxB，ΔyB），其中，ΔxB=x2-x0’，ΔyT=y2-y0’。
需要指出的是，第一目标位置和第二目标位置在水平方向上的位置相同、竖直方向上的位置不同。即x0与x0’相同，y0与y0’相同，第一目标位置和第二目标位置z方向的坐标不同，不同的附图标记仅是为了便于区分第一目标位置和第二目标位置，而不用于限制本公开。
在步骤S300中，根据第一偏差值和第二偏差值确定第一管芯11和第二管芯21之间的位移偏差为（ΔxT-ΔxB，ΔyT-ΔyB），可保持键合组件固定（即保持第一管芯11固定），晶圆承载台303驱动晶圆20根据位移偏差水平移动（ΔxT-ΔxB，ΔyT-ΔyB），以使得第一管芯11和第二管芯21对准，即第一管芯11和第二管芯21水平方向上的位置相同。
在步骤S400中，参照图2c和图9b所示，在第一管芯11和第二管芯21对准后，键合组件驱动键合头301竖直向下移动，以将第一管芯11与第二管芯21键合。
在步骤S500中，参照图2d和图9c所示，在第一管芯11与第二管芯21键合完成后，可通过光学对准的方式将光信号可视化为投影图像，并根据图像上坐标确定第一管芯11与第二管芯21之间的第三偏差值，这里的第三偏差值为水平位移偏差。
在步骤S600中，参照图2f和图9d所示，在第三偏差值大于预设阈值，即第一管芯11与第二管芯21之间的水平位移偏差大于预设阈值时，通过键合组件驱动键合头301向第一管芯11施加拉力，从而实现管芯与晶圆之间解键合。
在一些实施例中，第一管芯11与第二管芯21键合完成后，可立即确认第一管芯11与第二管芯21之间的第三偏差值是否大于预设阈值，若是，则执行解键合。
在另一实施例中，第一管芯11与第二管芯21键合完成后，可移动承载台303驱动晶圆20，以对下一组待键合芯片进行键合操作。在下一组待键合芯片键合过程中，确认第一管芯11与第二管芯21之间的第三偏差值是否大于预设阈值，若是，则在下一组待键合芯片键合完成后，执行第一管芯11与第二管芯21的解键合。
需要强调的是，本公开实施例中的第一管芯11是独立于晶圆20存在的管芯。在半导体器件的制作过程中，通常在晶圆20上形成多个管芯，这里，第一管芯11指的是承载有多个管芯的晶圆20切割后形成的独立管芯。可以理解的是，第一管芯11的尺寸远小于晶圆20的尺寸。
本公开实施例中，通过确定第一管芯的当前位置与第一目标位置之间的第一偏差值、晶圆上第二管芯的当前位置与第二目标位置的第二偏差值以及已完成键合的所述第一管芯的位置与所述第二管芯的位置之间的第三偏差值，并在第三偏差值大于预设阈值时，解键合所述第一管芯与所述第二管芯。这样，可便于及时返工键合异常的管芯，进而提升管芯到晶圆键合的良率。
在一些实施例中，所述键合所述第一管芯和所述第二管芯后，所述键合方法还包括：
沿第一方向移动所述晶圆，以使晶圆上的下一待键合管芯与拾取的下一待键合管芯位于相对位置；
执行所述确定键合后的所述第一管芯的位置和所述第二管芯的位置之间的第三偏差值的步骤。
在执行步骤S400之后，晶圆承载台303驱动晶圆20沿预设的键合方向移动，以使已完成键合的第一管芯11与第二管芯21移走，进而对准晶圆上的下一组待键合管芯与拾取的下一待键合管芯，并继续执行键合操作。
这里，晶圆上的下一组待键合管芯与第二管芯21可以是晶圆20上相邻的管芯，在执行下一待键合管芯的键合操作过程中，可以执行步骤S500以确定第一管芯11与第二管芯21之间的第三偏差值。
需要强调的是，本公开实施例中的第一方向为实际键合顺序的方向，在依次键合完第一方向后的管芯后，第一方向可反向，并继续执行键合操作。
在一些实施例中，所述在所述第三偏差值大于预设阈值时，解键合所述第一管芯和所述第二管芯，包括：
在所述第三偏差值大于预设阈值时，沿第二方向移动所述晶圆，以使所述第一管芯和所述第二管芯的位置位于拾取位置；其中，所述第二方向为所述第一方向的相反方向；所述拾取位置为拾取所述第一管芯的键合头的对应位置；
利用拾取所述第一管芯的键合头，解键合所述第一管芯和所述第二管芯。
在步骤S600中，若检测到第三偏差值大于预设阈值，则晶圆承载台303驱动晶圆20沿实际第一方向的反方向，即上述第二方向移动，以重新将已完成键合的第一管芯11与第二管芯21置于键合组件的对应位置。这里的第一方向为实际键合顺序的方向，第二方向为实际键合顺序的反方向。
示例性地，当第一方向为x轴正方向时，第二方向为x轴负方向；当第一方向为y轴正方向时，第二方向为y轴负方向。
进一步地，在调整第二管芯21重新位于与键合头301的拾取面301b对准的位置时，通过键合组件驱动键合头301向第一管芯11施加拉力，从而实现管芯与晶圆之间解键合。
在一些实施例中，所述键合方法还包括：
在所述第一管芯与所述第二管芯位于相对位置时，确定所述晶圆上与所述第二管芯相邻的第三管芯的位置、与已键合在所述第三管芯上的第四管芯位置之间的第四偏差值；
在所述第四偏差值大于所述预设阈值时，解键合所述第三管芯和所述第四管芯。
本公开实施例中，参照图3至图7所示，若当前待键合管芯为第一管芯11与第二管芯21，则可检测之前已完成键合的第三管芯31与第四管芯41，以确定其位置之间的第四偏差值。
类似地，这里的第四偏差值也可通过光学对准的方式将光信号可视化为投影图像，并根据图像上坐标确定。
在第四偏差值大于预设阈值，即第三管芯31与第四管芯41之间的水平位移偏差大于预设阈值时，通过键合组件驱动键合头301向第四管芯41施加拉力，从而实现管芯与晶圆之间解键合。
在本公开所提供的实施例中，应该理解到，所揭露的装置、系统与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种键合系统，其特征在于，包括：
键合组件，包括：用于拾取第一管芯的键合头，以及贯穿所述键合头的第一光通路；其中，所述第一光通路的第一端位于所述键合头拾取所述第一管芯的拾取面；
晶圆承载台，用于承载晶圆；
第一对准组件，位于所述第一光通路的第二端，用于根据所述第一光通路内传输的检测光信号，确定所述第一管芯的当前位置与第一目标位置之间的第一偏差值；
第二对准组件，位于所述晶圆承载台相对远离所述键合组件的一侧，用于确定所述晶圆上第二管芯的当前位置与第二目标位置的第二偏差值；
所述晶圆承载台，还用于根据所述第一偏差值和所述第二偏差值，驱动承载的所述晶圆相对所述拾取面移动，以使所述第二管芯对准所述第一管芯；
所述键合组件，还用于键合所述第一管芯和所述第二管芯；
第三对准组件，位于所述晶圆承载台相对远离所述键合组件的一侧，用于确定已完成键合的所述第一管芯的位置与所述第二管芯的位置之间的第三偏差值；
所述键合组件，还用于在所述第三偏差值大于预设阈值时，解键合所述第一管芯与所述第二管芯。
2.根据权利要求1所述的键合系统，其特征在于，
所述第三对准组件，位于所述第二对准组件的相邻位置，其中，所述第二对准组件的检测视野覆盖所述第二管芯时，所述第三对准组件的检测视野覆盖与所述第二管芯相邻的第三管芯；所述第三管芯为所述晶圆上已完成键合的管芯；所述第三管芯与第四管芯已完成键合。
3.根据权利要求2所述的键合系统，其特征在于，
所述晶圆承载台，还用于在所述第三管芯的位置与所述第四管芯的位置之间的第四偏差值大于所述预设阈值时，相对所述拾取面移动，以使所述第四管芯对准所述键合组件的所述拾取面。
4.根据权利要求3所述的键合系统，其特征在于，
所述键合组件，还用于在所述第四管芯对准所述拾取面时，拾取所述第四管芯，并向所述第四管芯提供拉力，以使所述第四管芯与所述第三管芯解键合。
5.根据权利要求2所述的键合系统，其特征在于，所述键合系统包括：
两组所述第三对准组件，分别位于所述第二对准组件两侧的相邻位置；其中，所述键合组件沿所述晶圆上管芯分布的第一方向进行键合时，与所述键合组件沿所述晶圆上管芯分布的第二方向进行键合时使用不同的所述第三对准组件；其中，所述第一方向与第二方向为沿所述晶圆表面的相反方向。
6.根据权利要求1所述的键合系统，其特征在于，所述第三对准组件与所述第二对准组件由同一组镜头组件构成；
所述镜头组件用于在所述第一管芯与所述第二管芯键合前，确定所述第二偏差值，且用于在所述第一管芯与所述第二管芯键合后，确定所述第三偏差值。
7.一种键合方法，其特征在于，包括：
确定拾取的第一管芯的当前位置与第一目标位置之间的第一偏差值；
确定晶圆上的第二管芯的当前位置与第二目标位置之间的第二偏差值；
根据所述第一偏差值和所述第二偏差值，移动所述晶圆，以对准所述第一管芯和所述第二管芯；
在所述第一管芯和所述第二管芯对准后，键合所述第一管芯和所述第二管芯；
确定键合后的所述第一管芯的位置和所述第二管芯的位置之间的第三偏差值；
在所述第三偏差值大于预设阈值时，解键合所述第一管芯和所述第二管芯。
8.根据权利要求7所述的方法，其特征在于，所述键合所述第一管芯和所述第二管芯后，所述键合方法还包括：
沿第一方向移动所述晶圆，以使晶圆上的下一待键合管芯与拾取的下一待键合管芯位于相对位置；
执行所述确定键合后的所述第一管芯的位置和所述第二管芯的位置之间的第三偏差值的步骤。
9.根据权利要求8所述的方法，其特征在于，所述在所述第三偏差值大于预设阈值时，解键合所述第一管芯和所述第二管芯，包括：
在所述第三偏差值大于预设阈值时，沿第二方向移动所述晶圆，以使所述第一管芯和所述第二管芯的位置位于拾取位置；其中，所述第二方向为所述第一方向的相反方向；所述拾取位置为拾取所述第一管芯的键合头的对应位置；
利用拾取所述第一管芯的键合头，解键合所述第一管芯和所述第二管芯。
10.根据权利要求7至9任一所述的方法，其特征在于，所述键合方法还包括：
在所述第一管芯与所述第二管芯位于相对位置时，确定所述晶圆上与所述第二管芯相邻的第三管芯的位置、与已键合在所述第三管芯上的第四管芯位置之间的第四偏差值；
在所述第四偏差值大于所述预设阈值时，解键合所述第三管芯和所述第四管芯。
CN202111594258.5A 2021-12-24 2021-12-24 键合系统和键合方法 Active CN113990790B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111594258.5A CN113990790B (zh) 2021-12-24 2021-12-24 键合系统和键合方法
EP21946241.3A EP4227979A4 (en) 2021-12-24 2021-12-28 CONNECTION SYSTEM AND CONNECTION PROCEDURE
PCT/CN2021/142026 WO2023115612A1 (zh) 2021-12-24 2021-12-28 键合系统和键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111594258.5A CN113990790B (zh) 2021-12-24 2021-12-24 键合系统和键合方法

Publications (2)

Publication Number Publication Date
CN113990790A true CN113990790A (zh) 2022-01-28
CN113990790B CN113990790B (zh) 2022-03-18

Family

ID=79734269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111594258.5A Active CN113990790B (zh) 2021-12-24 2021-12-24 键合系统和键合方法

Country Status (3)

Country Link
EP (1) EP4227979A4 (zh)
CN (1) CN113990790B (zh)
WO (1) WO2023115612A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313971A (zh) * 2023-05-17 2023-06-23 拓荆键科(海宁)半导体设备有限公司 通过边缘检测来进行晶圆键合对准的方法
CN116364636A (zh) * 2023-05-31 2023-06-30 广东鸿浩半导体设备有限公司 一种基于红外成像辅助的激光解键合方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764366A (en) * 1995-11-30 1998-06-09 Lucent Technologies Inc. Method and apparatus for alignment and bonding
CN1893012A (zh) * 2005-07-06 2007-01-10 台湾积体电路制造股份有限公司 三维集成电路装置以及集成电路基板的对准方法
KR20180055118A (ko) * 2016-11-16 2018-05-25 주식회사 엠에스텍 기판 위치정렬 방법 및 그 방법을 사용하는 합착기
US20190393067A1 (en) * 2018-06-22 2019-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Bond alignment method for high accuracy and high throughput
CN111133556A (zh) * 2017-11-02 2020-05-08 株式会社尼康 层叠基板的制造方法、制造装置以及程序
JP2020194865A (ja) * 2019-05-28 2020-12-03 東京エレクトロン株式会社 接合装置及び接合方法
CN112151444A (zh) * 2020-09-28 2020-12-29 武汉新芯集成电路制造有限公司 晶圆的匹配设计方法、晶圆键合结构以及芯片键合结构
TW202127568A (zh) * 2019-12-10 2021-07-16 奧地利商Ev集團E塔那有限公司 對準基板之方法及裝置
CN113314451A (zh) * 2021-06-10 2021-08-27 哈尔滨工业大学 一种基于莫尔条纹的晶圆键合对准系统及方法
KR20210123161A (ko) * 2020-04-02 2021-10-13 주식회사 엘트린 기판 접합 장치.
CN113681146A (zh) * 2021-10-25 2021-11-23 宁波尚进自动化科技有限公司 一种全自动引线键合机的bto智能校正装置及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727800B2 (en) * 2005-12-12 2010-06-01 Asm Assembly Automation Ltd. High precision die bonding apparatus
KR20090057654A (ko) * 2007-12-03 2009-06-08 삼성전자주식회사 정렬 검사 방법 및 정렬 검사 장치
CN102275869B (zh) * 2011-08-03 2014-04-09 苏州大学 一种单芯片和晶圆的键合设备及键合方法
KR102379168B1 (ko) * 2014-09-16 2022-03-29 삼성전자주식회사 반도체 칩 본딩 장치
CN109451763B (zh) * 2018-05-16 2019-11-08 长江存储科技有限责任公司 用于晶圆键合对准补偿的方法和系统
DE102018115144A1 (de) * 2018-06-23 2019-12-24 Besi Switzerland Ag Stellantrieb für einen Bondkopf
JP7391733B2 (ja) * 2020-03-17 2023-12-05 キオクシア株式会社 半導体製造装置及び半導体装置の製造方法
CN111668092A (zh) * 2020-04-24 2020-09-15 北京华卓精科科技股份有限公司 晶圆键合的方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764366A (en) * 1995-11-30 1998-06-09 Lucent Technologies Inc. Method and apparatus for alignment and bonding
CN1893012A (zh) * 2005-07-06 2007-01-10 台湾积体电路制造股份有限公司 三维集成电路装置以及集成电路基板的对准方法
KR20180055118A (ko) * 2016-11-16 2018-05-25 주식회사 엠에스텍 기판 위치정렬 방법 및 그 방법을 사용하는 합착기
CN111133556A (zh) * 2017-11-02 2020-05-08 株式会社尼康 层叠基板的制造方法、制造装置以及程序
US20190393067A1 (en) * 2018-06-22 2019-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Bond alignment method for high accuracy and high throughput
JP2020194865A (ja) * 2019-05-28 2020-12-03 東京エレクトロン株式会社 接合装置及び接合方法
TW202127568A (zh) * 2019-12-10 2021-07-16 奧地利商Ev集團E塔那有限公司 對準基板之方法及裝置
KR20210123161A (ko) * 2020-04-02 2021-10-13 주식회사 엘트린 기판 접합 장치.
CN112151444A (zh) * 2020-09-28 2020-12-29 武汉新芯集成电路制造有限公司 晶圆的匹配设计方法、晶圆键合结构以及芯片键合结构
CN113314451A (zh) * 2021-06-10 2021-08-27 哈尔滨工业大学 一种基于莫尔条纹的晶圆键合对准系统及方法
CN113681146A (zh) * 2021-10-25 2021-11-23 宁波尚进自动化科技有限公司 一种全自动引线键合机的bto智能校正装置及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313971A (zh) * 2023-05-17 2023-06-23 拓荆键科(海宁)半导体设备有限公司 通过边缘检测来进行晶圆键合对准的方法
CN116313971B (zh) * 2023-05-17 2023-10-20 拓荆键科(海宁)半导体设备有限公司 通过边缘检测来进行晶圆键合对准的方法
CN116364636A (zh) * 2023-05-31 2023-06-30 广东鸿浩半导体设备有限公司 一种基于红外成像辅助的激光解键合方法
CN116364636B (zh) * 2023-05-31 2023-07-28 广东鸿浩半导体设备有限公司 一种基于红外成像辅助的激光解键合方法

Also Published As

Publication number Publication date
WO2023115612A1 (zh) 2023-06-29
EP4227979A1 (en) 2023-08-16
EP4227979A8 (en) 2024-04-10
EP4227979A4 (en) 2024-04-10
CN113990790B (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
CN113990790B (zh) 键合系统和键合方法
CN114005778B (zh) 键合系统和键合补偿方法
JP6712647B2 (ja) チップボンディング装置及び方法
CN110364455B (zh) 芯片贴装装置及半导体装置的制造方法
US6208419B1 (en) Method of and apparatus for bonding light-emitting element
JP4128540B2 (ja) ボンディング装置
CN109906029B (zh) 电子部件安装装置以及电子部件安装方法
CN107134419B (zh) 倒装芯片键合装置及其键合方法
CN113223992B (zh) 用于光学器件的测试设备
CN107086199B (zh) 包括拾取臂校正模块的拾取和放置装置
TWI803128B (zh) 面板級封裝中半導體晶粒的接合後檢測方法及系統
JP3448960B2 (ja) 発光デバイスの組立装置及びその組立方法
TWI723492B (zh) 黏取元件、微型發光二極體光學檢修設備及光學檢修方法
CN114005777B (zh) 键合装置和键合方法
JP2018152375A (ja) ダイボンディング装置および半導体装置の製造方法
CN114005779B (zh) 键合装置和键合方法
JP2003152037A (ja) ウェハ検査方法、検査装置及び検査用赤外線撮像装置
TWI815662B (zh) 用於頂抵電子元件的設備
JP6118801B2 (ja) 光量測定装置及び光量測定方法
US20230065638A1 (en) Workpiece handling system, method of calibrating workpiece handling system and method of manufacturing semiconductor package
JPH06283819A (ja) 光素子のダイボンディング方法及びそのダイボンディング装置
JP2022079965A (ja) ウェハ接合装置
JP2006351874A (ja) 半導体モジュールの製造方法および半導体モジュールの製造装置
JP2002222937A (ja) 半導体装置、半導体装置の製造方法および半導体装置の製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant