CN111668092A - 晶圆键合的方法 - Google Patents

晶圆键合的方法 Download PDF

Info

Publication number
CN111668092A
CN111668092A CN202010511286.5A CN202010511286A CN111668092A CN 111668092 A CN111668092 A CN 111668092A CN 202010511286 A CN202010511286 A CN 202010511286A CN 111668092 A CN111668092 A CN 111668092A
Authority
CN
China
Prior art keywords
wafer
bonding
area
cleaning
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010511286.5A
Other languages
English (en)
Inventor
刘效岩
张凇铭
王建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing U Precision Tech Co Ltd
Original Assignee
Beijing U Precision Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing U Precision Tech Co Ltd filed Critical Beijing U Precision Tech Co Ltd
Publication of CN111668092A publication Critical patent/CN111668092A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明公开了一种晶圆键合的方法，属于集成电路芯片制造领域。该方法在集成电路芯片制造厂依次进行清洗工艺和烘烤工艺；通过晶圆键合设备进行如下键合工艺：机械手传送区将晶圆从晶圆存取区取出；晶圆ID阅读器和晶圆预对准器读取晶圆ID并预对准晶圆；对准预键合单元对晶圆进行对准和预键合；视觉检测区检测预键合后的晶圆对是否存在键合缺陷，若存在，则解键合单元对晶圆对进行解键合后将晶圆放到晶圆存取区；否则，直接将晶圆对放到晶圆存取区。键合工艺中，通过机械手传送区和/或后置机械手对晶圆和晶圆对进行传输。本发明优化了晶圆的键合方法，提高了键合工艺的产能，晶圆键合设备结构紧凑、占地面积小、成本低。

Description

晶圆键合的方法
技术领域
本发明涉及集成电路芯片制造领域，特别是指一种晶圆键合的方法。
背景技术
3D集成是将多个芯片堆叠在一起，芯片间采用垂直通孔实现电连接的集成电路，已被广泛视为一种“超越摩尔”的途径。目前随着工艺尺寸的减小，芯片尺寸却在逐渐增加，对于电路性能起决定作用的因素逐渐由器件转向互连引线。工艺尺寸的不断减小造成芯片内布线的寄生电阻及电容增加，从而增加了互连延迟；另一方面，芯片复杂度的提高，也造成了引线长度增加。这些因素造成了互连引线延迟及功耗增加。更重要的是随着互连层数增加，TSV(Through Silicon Via)通孔的深宽比越来越大，传统的刻蚀工艺已经很难满足技术指标的要求。
为此国际半导体技术路线图(ITRS)已将3D互连方式作为解决互连引线瓶颈问题的一种优选方案。SoC(System-on-a-Chip)是在单个芯片上实现芯片多功能化的一种解决方案，而实现SoC的很重要的一个手段就是晶圆级键合。在3D集成技术中，晶圆级键合是实现该技术中最为重要的一个环节。
现有技术中通过等离子活化技术对晶圆进行活化清洗，等离子活化技术是通过等离子体轰击晶圆表面达到活化清洗的目的，这样会导致晶圆表面存在微缺陷，这种微缺陷在后续的键合过程中会导致键合界面出现缺陷。
等离子体活化技术要求晶圆键合设备上包括等离子单元(一般为2个)，并且等离子体活化工艺同时会造成晶圆表面污染，所以现有技术的晶圆键合设备还需要增加清洗单元(一般为2个)。但是清洗中用的超纯水会导致有铜互连的晶圆表面腐蚀而出现小空洞，进一步导致后续的接触电阻增加等问题出现。
因此，现有技术的晶圆键合方法由于使用等离子体活化技术，并需要使用超纯水清洗，会导致晶圆键合工艺流程长，晶圆键合设备的产能低，且设备的占地面积大，成本高昂。
发明内容
为解决上述技术问题，本发明提供一种晶圆键合的方法，本发明优化了晶圆的键合方法，提高了键合工艺的产能，并使得晶圆键合设备结构紧凑、占地面积小、成本低。
本发明提供技术方案如下：
第一方面，提供一种晶圆键合的方法，所述方法包括：
在集成电路芯片制造厂依次对晶圆进行清洗工艺和烘烤工艺；
通过晶圆键合设备对晶圆进行键合工艺；
所述晶圆键合设备包括机台，所述机台上设置有机械手传送区、晶圆存取区、对准预键合单元、视觉检测区、解键合单元、后置机械手、晶圆ID阅读器和晶圆预对准器；
所述键合工艺包括：
通过机械手传送区将待键合的两个晶圆从晶圆存取区取出；
通过晶圆ID阅读器和晶圆预对准器读取晶圆ID并对两个晶圆进行预对准；
通过对准预键合单元对两个晶圆进行对准以及预键合；
通过视觉检测区检测预键合后的晶圆对是否存在键合缺陷，若存在键合缺陷，则通过解键合单元对晶圆对进行解键合，将解键合后得到的两个晶圆放置到晶圆存取区，重新进行键合工艺；若不存在键合缺陷，则直接将晶圆对放置到晶圆存取区；
其中，键合工艺的过程中，通过机械手传送区和/或后置机械手对晶圆和晶圆对进行传输。
进一步的，所述清洗工艺包括化学表面活化清洗工艺或清洗工艺，其中：
所述化学表面活化清洗工艺包括：
使用化学药液对晶圆进行活化清洗；
晶圆干转；
使用水对晶圆进行清洗；
使用氮气对晶圆进行吹干；
所述清洗工艺包括：
使用水对晶圆进行清洗；
使用氮气对晶圆进行吹干；
所述烘烤工艺包括：
对晶圆进行烘烤；
对晶圆进行冷却。
进一步的，使用化学药液对晶圆进行活化清洗的时间为20-60s，晶圆干转的时间为3-10s，使用水对晶圆进行清洗的时间为20-60s，使用氮气对晶圆进行吹干的时间为10-30s，对晶圆进行烘烤的温度为100-400℃，烘烤时间为10s-90s。
进一步的，所述化学药液的PH范围为8-10，所述化学药液由以下全部或部分物质组成：
Figure BDA0002528381220000031
进一步的，所述晶圆存取区、晶圆ID阅读器和晶圆预对准器位于所述机台的左部区域，所述对准预键合单元位于所述机台的右部区域，所述视觉检测区、解键合单元和后置机械手位于所述机台的中部区域；所述所述解键合单元位于所述中部区域的上部，所述后置机械手位于所述中部区域的中部，所述视觉检测区位于所述中部区域的下部。
第二方面，提供一种晶圆键合的方法，所述方法包括：
在集成电路芯片制造厂对晶圆进行清洗工艺；
通过晶圆键合设备对晶圆进行键合工艺；
所述晶圆键合设备包括机台，所述机台上设置有机械手传送区、晶圆存取区、烘烤单元、对准预键合单元、视觉检测区、解键合单元、后置机械手、晶圆ID阅读器和晶圆预对准器；
所述键合工艺包括：
通过机械手传送区将待键合的两个晶圆从晶圆存取区取出；
通过晶圆ID阅读器和晶圆预对准器读取晶圆ID并对两个晶圆进行预对准；
通过烘烤单元对晶圆进行烘烤；
通过晶圆预对准器对两个晶圆进行预对准；
通过对准预键合单元对两个晶圆进行对准以及预键合；
通过视觉检测区检测预键合后的晶圆对是否存在键合缺陷，若存在键合缺陷，则通过解键合单元对晶圆对进行解键合，将解键合后得到的两个晶圆放置到晶圆存取区，重新进行键合工艺；若不存在键合缺陷，则直接将晶圆对放置到晶圆存取区；
其中，键合工艺的过程中，通过机械手传送区和/或后置机械手对晶圆和晶圆对进行传输。
进一步的所述清洗工艺包括化学表面活化清洗工艺或清洗工艺，其中：
所述化学表面活化清洗工艺包括：
使用化学药液对晶圆进行活化清洗；
晶圆干转；
使用水对晶圆进行清洗；
使用氮气对晶圆进行吹干；
所述清洗工艺包括：
使用水对晶圆进行清洗；
使用氮气对晶圆进行吹干。
进一步的，使用化学药液对晶圆进行活化清洗的时间为20-60s，晶圆干转的时间为3-10s，使用水对晶圆进行清洗的时间为20-60s，使用氮气对晶圆进行吹干的时间为10-30s。
进一步的，所述化学药液的PH范围为8-10，所述化学药液由以下全部或部分物质组成：
Figure BDA0002528381220000051
进一步的，所述晶圆存取区、晶圆ID阅读器和晶圆预对准器位于所述机台的左部区域，所述对准预键合单元位于所述机台的右部区域，所述烘烤单元、视觉检测区、解键合单元和后置机械手位于所述机台的中部区域；所述烘烤单元的数量为两个，所述解键合单元位于所述中部区域的左上部，所述后置机械手位于所述中部区域的中部，所述视觉检测区位于所述中部区域的左下部，一个烘烤单元位于所述中部区域的右上部，另一个烘烤单元位于所述中部区域的右下部。
本发明具有以下有益效果：
1.利用集成电路芯片制造厂本身的设备和工艺流程，用制造厂内的清洗工艺替键合设备内的等离子单元，克服了等离子体工艺由于自身技术特点带来的铜互连表面的金属铜腐蚀等缺陷。
2.由于不使用等离子体技术在晶圆键合的设备上进行活化，所以键合设备内的清洗模块也省略掉了，简化了键合设备的工艺步骤。
3.利用集成电路芯片制造厂本身的设备和工艺不会为制造厂带来费用的增加。
4.因为键合工艺是制造厂限制产品的关键工艺，所以本发明优化的键合方法提高了键合工艺的产能。
5.晶圆键合设备结构紧凑，降低了制造厂购买键合设备的费用和占地面积。
附图说明
图1为实施例1所示的晶圆键合设备的结构图；
图2为实施例1所示的晶圆键合设备的工艺流程图；
图3为实施例2所示的晶圆键合设备的结构图；
图4为实施例2所示的晶圆键合设备的工艺流程图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
实施例1：
本发明实施例提供一种晶圆键合的方法，该方法包括：
S1：在集成电路芯片制造厂依次对晶圆进行清洗工艺和烘烤工艺。
S2：通过晶圆键合设备对晶圆进行键合工艺。
其中，如图1所示，该晶圆键合设备包括机台100，机台100上设置有机械手传送区101(EFEM)、晶圆存取区102(buffer station)、对准预键合单元103(alignment/pre-bonding)、视觉检测区104(AVM)、解键合单元105(Debonding)、后置机械手106(backrobot)、晶圆ID阅读器107(wafer id reader)和晶圆预对准器108(pre-aligner)。
本发明中，晶圆键合设备与现有技术相比减少了两个等离子模块和两个水清洗模块，对于机台的紧凑性、设备的占地面积和成本都会大大的降低。
如图2所示，前述的键合工艺包括：
S21：通过机械手传送区101将待键合的两个晶圆从晶圆存取区102取出。
晶圆存取区内设置有第一存储位，待键合的晶圆存储在第一存储位中，优选的，第一存储位可以为两个，分别用于存储待键合的第一晶圆和第二晶圆，第一晶圆和第二晶圆可以都为多个。
S22：通过晶圆ID阅读器107和晶圆预对准器108读取晶圆ID并对两个晶圆进行预对准。
S23：通过对准预键合单元103对两个晶圆进行对准以及预键合。
S24：通过视觉检测区104检测预键合后的晶圆对是否存在键合缺陷(气泡或对准等)，若存在键合缺陷，则通过解键合单元105对晶圆对进行解键合，得到分离的第一晶圆和第二晶圆，并对两个晶圆各自做适当的处理，然后将解键合后得到的两个晶圆放置到晶圆存取区102，重新进行键合工艺。
若不存在键合缺陷，则直接将晶圆对放置到晶圆存取区102，晶圆存储区内设置有用于放置预键合后的晶圆对的第二存储位；某些工艺可能需要退火，需要退火时，若不存在问题，则进行退火操作。
其中，键合工艺的过程中，通过机械手传送区101和/或后置机械手106对晶圆和晶圆对进行传输。
本发明将晶圆在集成电路芯片制造厂先进行清洗工艺和烘烤工艺。然后再使用晶圆键合设备进行键合，键合的工艺包括前述的S21～S24。并且，键合时，通过视觉检测区检测键合的缺陷，通过解键合单元对键合后存在缺陷的晶圆对进行解键合，解键合后的两片晶圆可以再重复使用。
综上所述，本发明具有以下优点：
1.利用集成电路芯片制造厂本身的设备和工艺流程，用制造厂内的清洗工艺代替键合设备内的等离子单元，克服了等离子体工艺由于自身技术特点带来的铜互连表面的金属铜腐蚀等缺陷。
2.由于不使用等离子体技术在晶圆键合的设备上进行活化，所以键合设备内的清洗模块也省略掉了，简化了键合设备的工艺步骤。
3.利用集成电路芯片制造厂本身的设备和工艺不会为制造厂带来费用的增加。
4.因为键合工艺是制造厂限制产品的关键工艺，所以本发明优化的键合方法提高了键合工艺的产能。
5.晶圆键合设备结构紧凑，降低了制造厂购买键合设备的费用和占地面积。
前述的清洗工艺包括化学表面活化清洗工艺或清洗工艺，化学表面活化清洗工艺或清洗工艺可以根据不同的工艺要求进行选择，其中：
化学表面活化清洗工艺包括：
S11：使用化学药液对晶圆进行活化清洗，清洗的时间为20-60s。
S12：晶圆干转，时间为3-10s。
S13：使用水对晶圆进行清洗，时间为20-60s。
S14：使用氮气对晶圆进行吹干，时间为10-30s。
清洗工艺包括：
S15：使用水对晶圆进行清洗，时间可以为20-60s。
S16：使用氮气对晶圆进行吹干，时间可以为10-30s。
前述的烘烤工艺包括：
S17：对晶圆进行烘烤，根据不同应用可选择不同的烘烤温度和时间，示例性的，烘烤温度可以为100-400℃，烘烤时间可以为10s-90s。
S18：对晶圆进行冷却。
前述的化学药液的PH范围可以为8-10，化学药液可以由以下全部或部分物质组成(重量百分比)：
Figure BDA0002528381220000081
前述的化学表面活化清洗工艺以及化学药液的组分具有较好的活化清洗效果。
为使得设备结构紧凑，占地面面积小，晶圆键合设备的具体布局如下：
晶圆存取区102、晶圆ID阅读器107和晶圆预对准器108位于机台100的左部区域110，对准预键合单元103位于机台的右部区域120，视觉检测区104、解键合单元105和后置机械手106位于机台的中部区域130。解键合单元105位于中部区域130的上部，后置机械手106位于中部区域130的中部并可以左右移动，视觉检测区104位于中部区域130的下部，机械手传送区位于机台上并可以左右移动。
实施例2：
本发明实施例提供另一种晶圆键合的方法，该方法包括：
S1'：在集成电路芯片制造厂对晶圆进行清洗工艺。
S2'：通过晶圆键合设备对晶圆进行键合工艺。
其中，如图3所示，该晶圆键合设备包括机台200，机台200上设置有机械手传送区201、晶圆存取区202、烘烤单元203、203'、对准预键合单元205、视觉检测区206、解键合单元207和后置机械手208、晶圆ID阅读器209和晶圆预对准器204。
如图4所示，前述的键合工艺包括：
S21'：通过机械手传送区将待键合的两个晶圆从晶圆存取区取出。
S22'：通过晶圆ID阅读器和晶圆预对准器读取晶圆ID并对两个晶圆进行预对准。
S23'：通过烘烤单元对晶圆进行烘烤。
S24'：通过晶圆预对准器对两个晶圆进行预对准。
S25'：通过对准预键合单元对两个晶圆进行对准以及预键合。
S26'：通过视觉检测区检测预键合后的晶圆对是否存在键合缺陷，若存在键合缺陷，则通过解键合单元对晶圆对进行解键合，将解键合后得到的两个晶圆放置到晶圆存取区，重新进行键合工艺；若不存在键合缺陷，则直接将晶圆对放置到晶圆存取区。
其中，键合工艺的过程中，通过机械手传送区和/或后置机械手对晶圆和晶圆对进行传输。
本发明将晶圆在集成电路芯片制造厂先进行清洗工艺，然后再使用晶圆键合设备进行键合，键合的工艺包括前述的S21'～S26'。并且，键合时，通过视觉检测区检测键合的缺陷，通过解键合单元对键合后存在缺陷的晶圆对进行解键合，解键合后的两片晶圆可以再重复使用。
本发明实施例的优点参见前述实施例1的阐述，本实施例不再赘述。
前述的清洗工艺包括化学表面活化清洗工艺或清洗工艺，化学表面活化清洗工艺或清洗工艺可以根据不同的工艺要求进行选择，其中：
化学表面活化清洗工艺包括：
S11'：使用化学药液对晶圆进行活化清洗，清洗的时间为20-60s。
S12'：晶圆干转，干转的时间为3-10s。
S13'：使用水对晶圆进行清洗，时间为20-60s。
S14'：使用氮气对晶圆进行吹干，时间为10-30s。
清洗工艺包括：
S15'：使用水对晶圆进行清洗，时间可以为20-60s。
S16'：使用氮气对晶圆进行吹干，时间可以为10-30s。
前述的化学药液的PH范围可以为8-10，化学药液可以由以下全部或部分物质组成(重量百分比)：
Figure BDA0002528381220000101
为使得设备结构紧凑，占地面面积小，晶圆键合设备的具体布局如下：
晶圆存取区202、晶圆ID阅读器209和晶圆预对准器204位于机台200的左部区域210，对准预键合单元205位于机台200的右部区域220，烘烤单元203、203'、视觉检测区206、解键合单元207和后置机械手208位于机台200的中部区域230。烘烤单元203、203'的数量为两个，解键合单元207位于中部区域230的左上部，后置机械手208位于中部区域230的中部，视觉检测区206位于中部区域230的左下部，一个烘烤单元203位于中部区域230的右上部，另一个烘烤单元203位于中部区域230的右下部。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种晶圆键合的方法，其特征在于，所述方法包括：
在集成电路芯片制造厂依次对晶圆进行清洗工艺和烘烤工艺；
通过晶圆键合设备对晶圆进行键合工艺；
所述晶圆键合设备包括机台，所述机台上设置有机械手传送区、晶圆存取区、对准预键合单元、视觉检测区、解键合单元、后置机械手、晶圆ID阅读器和晶圆预对准器；
所述键合工艺包括：
通过机械手传送区将待键合的两个晶圆从晶圆存取区取出；
通过晶圆ID阅读器和晶圆预对准器读取晶圆ID并对两个晶圆进行预对准；
通过对准预键合单元对两个晶圆进行对准以及预键合；
通过视觉检测区检测预键合后的晶圆对是否存在键合缺陷，若存在键合缺陷，则通过解键合单元对晶圆对进行解键合，将解键合后得到的两个晶圆放置到晶圆存取区，重新进行键合工艺；若不存在键合缺陷，则直接将晶圆对放置到晶圆存取区；
其中，键合工艺的过程中，通过机械手传送区和/或后置机械手对晶圆和晶圆对进行传输。
2.根据权利要求1所述的晶圆键合的方法，其特征在于，所述清洗工艺包括化学表面活化清洗工艺或清洗工艺，其中：
所述化学表面活化清洗工艺包括：
使用化学药液对晶圆进行活化清洗；
晶圆干转；
使用水对晶圆进行清洗；
使用氮气对晶圆进行吹干；
所述清洗工艺包括：
使用水对晶圆进行清洗；
使用氮气对晶圆进行吹干；
所述烘烤工艺包括：
对晶圆进行烘烤；
对晶圆进行冷却。
3.根据权利要求2所述的晶圆键合的方法，其特征在于，使用化学药液对晶圆进行活化清洗的时间为20-60s，晶圆干转的时间为3-10s，使用水对晶圆进行清洗的时间为20-60s，使用氮气对晶圆进行吹干的时间为10-30s，对晶圆进行烘烤的温度为100-400℃，烘烤时间为10s-90s。
4.根据权利要求3所述的晶圆键合的方法，其特征在于，所述化学药液的PH范围为8-10，所述化学药液由以下全部或部分物质组成：
Figure FDA0002528381210000021
5.根据权利要求1-4任一所述的晶圆键合的方法，其特征在于，所述晶圆存取区、晶圆ID阅读器和晶圆预对准器位于所述机台的左部区域，所述对准预键合单元位于所述机台的右部区域，所述视觉检测区、解键合单元和后置机械手位于所述机台的中部区域；所述所述解键合单元位于所述中部区域的上部，所述后置机械手位于所述中部区域的中部，所述视觉检测区位于所述中部区域的下部。
6.一种晶圆键合的方法，其特征在于，所述方法包括：
在集成电路芯片制造厂对晶圆进行清洗工艺；
通过晶圆键合设备对晶圆进行键合工艺；
所述晶圆键合设备包括机台，所述机台上设置有机械手传送区、晶圆存取区、烘烤单元、对准预键合单元、视觉检测区、解键合单元、后置机械手、晶圆ID阅读器和晶圆预对准器；
所述键合工艺包括：
通过机械手传送区将待键合的两个晶圆从晶圆存取区取出；
通过晶圆ID阅读器和晶圆预对准器读取晶圆ID并对两个晶圆进行预对准；
通过烘烤单元对晶圆进行烘烤；
通过晶圆预对准器对两个晶圆进行预对准；
通过对准预键合单元对两个晶圆进行对准以及预键合；
通过视觉检测区检测预键合后的晶圆对是否存在键合缺陷，若存在键合缺陷，则通过解键合单元对晶圆对进行解键合，将解键合后得到的两个晶圆放置到晶圆存取区，重新进行键合工艺；若不存在键合缺陷，则直接将晶圆对放置到晶圆存取区；
其中，键合工艺的过程中，通过机械手传送区和/或后置机械手对晶圆和晶圆对进行传输。
7.根据权利要求6所述的晶圆键合的方法，其特征在于，所述清洗工艺包括化学表面活化清洗工艺或清洗工艺，其中：
所述化学表面活化清洗工艺包括：
使用化学药液对晶圆进行活化清洗；
晶圆干转；
使用水对晶圆进行清洗；
使用氮气对晶圆进行吹干；
所述清洗工艺包括：
使用水对晶圆进行清洗；
使用氮气对晶圆进行吹干。
8.根据权利要求7所述的晶圆键合的方法，其特征在于，使用化学药液对晶圆进行活化清洗的时间为20-60s，晶圆干转的时间为3-10s，使用水对晶圆进行清洗的时间为20-60s，使用氮气对晶圆进行吹干的时间为10-30s。
9.根据权利要求8所述的晶圆键合的方法，其特征在于，所述化学药液的PH范围为8-10，所述化学药液由以下全部或部分物质组成：
Figure FDA0002528381210000041
10.根据权利要求6-9任一所述的晶圆键合的方法，其特征在于，所述晶圆存取区、晶圆ID阅读器和晶圆预对准器位于所述机台的左部区域，所述对准预键合单元位于所述机台的右部区域，所述烘烤单元、视觉检测区、解键合单元和后置机械手位于所述机台的中部区域；所述烘烤单元的数量为两个，所述解键合单元位于所述中部区域的左上部，所述后置机械手位于所述中部区域的中部，所述视觉检测区位于所述中部区域的左下部，一个烘烤单元位于所述中部区域的右上部，另一个烘烤单元位于所述中部区域的右下部。
CN202010511286.5A 2020-04-24 2020-06-08 晶圆键合的方法 Pending CN111668092A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010331326 2020-04-24
CN2020103313268 2020-04-24

Publications (1)

Publication Number Publication Date
CN111668092A true CN111668092A (zh) 2020-09-15

Family

ID=72385783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010511286.5A Pending CN111668092A (zh) 2020-04-24 2020-06-08 晶圆键合的方法

Country Status (1)

Country Link
CN (1) CN111668092A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735999A (zh) * 2020-12-30 2021-04-30 上海至纯洁净系统科技股份有限公司 一种通用型晶圆传递机构及其传递方法
CN114927538A (zh) * 2022-07-20 2022-08-19 合肥晶合集成电路股份有限公司 晶圆键合方法以及背照式图像传感器的形成方法
WO2023076249A1 (en) * 2021-10-28 2023-05-04 Applied Materials, Inc. Modular mainframe layout for supporting multiple semiconductor process modules or chambers
WO2023115612A1 (zh) * 2021-12-24 2023-06-29 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735999A (zh) * 2020-12-30 2021-04-30 上海至纯洁净系统科技股份有限公司 一种通用型晶圆传递机构及其传递方法
CN112735999B (zh) * 2020-12-30 2022-12-16 上海至纯洁净系统科技股份有限公司 一种通用型晶圆传递机构及其传递方法
WO2023076249A1 (en) * 2021-10-28 2023-05-04 Applied Materials, Inc. Modular mainframe layout for supporting multiple semiconductor process modules or chambers
WO2023115612A1 (zh) * 2021-12-24 2023-06-29 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法
CN114927538A (zh) * 2022-07-20 2022-08-19 合肥晶合集成电路股份有限公司 晶圆键合方法以及背照式图像传感器的形成方法
CN114927538B (zh) * 2022-07-20 2022-11-11 合肥晶合集成电路股份有限公司 晶圆键合方法以及背照式图像传感器的形成方法

Similar Documents

Publication Publication Date Title
CN111668092A (zh) 晶圆键合的方法
US10727219B2 (en) Techniques for processing devices
US20200321307A1 (en) Die processing
US20220139869A1 (en) Direct bonding methods and structures
US10354972B2 (en) Hybrid bonding systems and methods for semiconductor wafers
KR20230097121A (ko) 직접 접합 방법 및 구조체
US8269341B2 (en) Cooling structures and methods
TW201505088A (zh) 用於混合接合法的半導體晶圓清潔方法、半導體晶圓之混合接合法，以及用於混合接合法的整合系統
WO2020077649A1 (zh) 一种cmp晶圆清洗设备
US20220285156A1 (en) Apparatus and method for wafer bonding
Gao et al. Die to wafer hybrid bonding for chiplet and heterogeneous integration: Die size effects evaluation-small die applications
US20110110062A1 (en) Stack-type semiconductor device having chips having different backside structure and electronic apparatus including the same
US20210205952A1 (en) Polishing and loading/unloading component module
CN212648187U (zh) 晶圆键合的设备和系统
US20050221581A1 (en) Wafer stacking using copper structures of substantially uniform height
US20090085202A1 (en) Methods and Apparatus for Assembling Integrated Circuit Device Utilizing a Thin Si Interposer
CN212907664U (zh) 一种晶圆低温键合系统
TWI836575B (zh) 用於處理裝置的技術
KR20220077764A (ko) 서포팅 캐리어를 사용하는 반도체 패키지 제조 방법
KR20230102439A (ko) 본딩 장치 및 본딩 방법
JP2021103698A (ja) 基板処理システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100176 floor 2, building 2, yard 19, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing (Yizhuang group, high-end industrial area of Beijing Pilot Free Trade Zone)

Applicant after: BEIJING U-PRECISION TECH Co.,Ltd.

Address before: 100176 4th floor, building 10, No.156 courtyard, Jinghai 4th Road, economic and Technological Development Zone, Daxing District, Beijing

Applicant before: BEIJING U-PRECISION TECH Co.,Ltd.