CN212648187U - 晶圆键合的设备和系统 - Google Patents

晶圆键合的设备和系统 Download PDF

Info

Publication number
CN212648187U
CN212648187U CN202021030799.6U CN202021030799U CN212648187U CN 212648187 U CN212648187 U CN 212648187U CN 202021030799 U CN202021030799 U CN 202021030799U CN 212648187 U CN212648187 U CN 212648187U
Authority
CN
China
Prior art keywords
wafer
bonding
unit
area
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021030799.6U
Other languages
English (en)
Inventor
刘效岩
张凇铭
王建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing U Precision Tech Co Ltd
Original Assignee
Beijing U Precision Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing U Precision Tech Co Ltd filed Critical Beijing U Precision Tech Co Ltd
Application granted granted Critical
Publication of CN212648187U publication Critical patent/CN212648187U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本实用新型公开了一种晶圆键合的设备和系统,属于集成电路芯片制造领域。该设备包括机台,所述机台上设置有机械手传送区、晶圆存取区、对准预键合单元、视觉检测区、解键合单元、后置机械手、晶圆ID阅读器和晶圆预对准器。本实用新型利用集成电路芯片制造厂本身的设备,减少了两个等离子模块和两个水清洗模块,具有结构紧凑、占地面积小、成本低的优点。

Description

晶圆键合的设备和系统
技术领域
本实用新型涉及集成电路芯片制造领域,特别是指一种晶圆键合的设备和系统。
背景技术
3D集成是将多个芯片堆叠在一起,芯片间采用垂直通孔实现电连接的集成电路,已被广泛视为一种“超越摩尔”的途径。目前随着工艺尺寸的减小,芯片尺寸却在逐渐增加,对于电路性能起决定作用的因素逐渐由器件转向互连引线。工艺尺寸的不断减小造成芯片内布线的寄生电阻及电容增加,从而增加了互连延迟;另一方面,芯片复杂度的提高,也造成了引线长度增加。这些因素造成了互连引线延迟及功耗增加。更重要的是随着互连层数增加,TSV通孔的深宽比越来越大,传统的刻蚀工艺已经很难满足技术指标的要求。
为此国际半导体技术路线图(ITRS)已将3D互连方式作为解决互连引线瓶颈问题的一种优选方案。SoC(System-on-a-Chip)是在单个芯片上实现芯片多功能化的一种解决方案,而实现SoC的很重要的一个手段就是晶圆级键合。在3D集成技术中,晶圆级键合是实现该技术中最为重要的一个环节。
现有技术中晶圆键合的设备中通过等离子活化单元(一般为2个)进行活化清洗,等离子活化单元是通过等离子体轰击晶圆表面达到活化清洗的目的,这样会导致晶圆表面存在微缺陷,这种微缺陷在后续的键合过程中会导致键合界面出现缺陷。
并且等离子体活化工艺同时会造成晶圆表面污染,所以现有技术的晶圆键合设备还需要增加清洗单元(一般为2个)。但是清洗中用的超纯水会导致有铜互连的晶圆表面腐蚀而出现小空洞,进一步导致后续的接触电阻增加等问题出现。
因此,现有技术的晶圆键合设备由于存在等离子体活化单元和等离子体活化后的清洗单元,导致晶圆键合工艺流程长,设备的产能低,且设备的占地面积大,成本高昂。
实用新型内容
为解决上述技术问题,本实用新型提供一种晶圆键合的设备和系统,本实用新型利用集成电路芯片制造厂本身的设备,具有结构紧凑、占地面积小、成本低的优点。
本实用新型提供技术方案如下:
第一方面,提供一种晶圆键合的设备,包括机台,所述机台上设置有机械手传送区、晶圆存取区、对准预键合单元、视觉检测区、解键合单元、后置机械手、晶圆ID阅读器和晶圆预对准器。
进一步的,所述晶圆存取区、晶圆ID阅读器和晶圆预对准器位于所述机台的左部区域,所述对准预键合单元位于所述机台的右部区域,所述视觉检测区、解键合单元和后置机械手位于所述机台的中部区域。
进一步的,所述解键合单元位于所述中部区域的上部,所述后置机械手位于所述中部区域的中部,所述视觉检测区位于所述中部区域的下部。
第二方面,提供一种晶圆键合的系统,包括第一方面所述的晶圆键合的设备以及位于集成电路芯片制造厂中的清洗设备和烘烤设备。
进一步的,所述清洗设备包括化学表面活化清洗设备或清洗设备,所述化学表面活化清洗设备包括化学药液活化清洗装置、晶圆干转装置、第一水清洗装置和第一氮气吹干装置,所述清洗设备包括第二水清洗装置和第二氮气吹干装置。
第三方面,提供一种晶圆键合的设备,包括机台,所述机台上设置有机械手传送区、晶圆存取区、烘烤单元、对准预键合单元、视觉检测区、解键合单元、后置机械手、晶圆ID阅读器和晶圆预对准器。
进一步的,所述晶圆存取区、晶圆ID阅读器和晶圆预对准器位于所述机台的左部区域,所述对准预键合单元位于所述机台的右部区域,所述烘烤单元、视觉检测区、解键合单元和后置机械手位于所述机台的中部区域。
进一步的,所述烘烤单元的数量为两个,所述解键合单元位于所述中部区域的左上部,所述后置机械手位于所述中部区域的中部,所述视觉检测区位于所述中部区域的左下部,一个烘烤单元位于所述中部区域的右上部,另一个烘烤单元位于所述中部区域的右下部。
第四方面,提供一种晶圆键合的系统,包括第三方面所述的晶圆键合的设备以及位于集成电路芯片制造厂中的清洗设备。
进一步的,所述清洗设备包括化学表面活化清洗设备或清洗设备,所述化学表面活化清洗设备包括化学药液活化清洗装置、晶圆干转装置、第一水清洗装置和第一氮气吹干装置,所述清洗设备包括第二水清洗装置和第二氮气吹干装置。
本实用新型具有以下有益效果:
1.利用集成电路芯片制造厂本身的设备和工艺流程,用制造厂内的化学表面活化清洗设备(或清洗设备)和工艺代替键合设备内等离子单元,克服了等离子体工艺由于自身技术特点带来的铜互连表面的金属铜腐蚀等缺陷。
2.由于不使用等离子体技术在晶圆键合的设备上进行活化,所以键合设备内的清洗模块也省略掉了,简化了键合设备的工艺步骤。
3.利用集成电路芯片制造厂本身的设备和工艺不会为制造厂带来费用的增加。
4.因为键合工艺是制造厂限制产品的关键工艺,所以本实用新型优化的键合设备及工艺提高了键合工艺的产能。
5.本实用新型结构紧凑,降低了制造厂购买键合设备的费用和占地面积。
附图说明
图1为实施例一所示的晶圆键合的设备的结构图;
图2为实施例一所示的晶圆键合的设备的工艺流程图;
图3为实施例三所示的晶圆键合的设备的结构图;
图4为实施例三所示的晶圆键合的设备的工艺流程图。
具体实施方式
为使本实用新型要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
实施例一:
本实用新型实施例提供一种晶圆键合的设备,如图1所示,该设备包括机台100,机台100上设置有机械手传送区101、晶圆存取区102、对准预键合单元103、视觉检测区104、解键合单元105、后置机械手106、晶圆ID阅读器107和晶圆预对准器108。
本实用新型的晶圆键合的设备包括1套机械手传送区(EFEM),1个晶圆存取区(buffer station),1个解键合单元(Debonding),1个视觉检测区(AVM),一个对准预键合单元(alignment/pre-bonding)、1个后置机械手(back robot)和晶圆ID阅读器(wafer idreader)和晶圆预对准器 (pre-aligner)。
本实用新型配合集成电路芯片制造厂中的清洗设备和烘烤设备使用,晶圆在制造厂先进行清洗工艺和烘烤(bake)工艺,然后再使用本实用新型的晶圆键合的设备进行键合。前述的清洗工艺包括化学表面活化清洗工艺或清洗工艺,化学表面活化清洗工艺或清洗工艺可以根据不同的工艺要求进行选择。
如图2所示,键合的过程如下:
晶圆存取区内设置有第一存储位,待键合的晶圆存储在第一存储位中,优选的,第一存储位为两个,分别用于存储待键合的第一晶圆和第二晶圆,第一晶圆和第二晶圆可以都为多个。
机械手传送区将待键合的两个晶圆(第一晶圆和第二晶圆)从晶圆存取区取出,并通过晶圆ID阅读器和晶圆预对准器读取晶圆ID以及对晶圆进行预对准。然后待键合的两个晶圆通过机械手传送区和/或后置机械手进行输送,输送到对准预键合单元进行对准以及预键合。
预键合后的晶圆对输送到视觉检测区检测晶圆对是否存在气泡或对准等问题,若不存在问题,则将该晶圆对输送到晶圆存取区内暂存(某些工艺可能需要退火,需要退火时,若不存在问题,则进行退火操作),晶圆存储区内设置有用于放置预键合后的晶圆对的第二存储位;若存在问题,则将晶圆对输送到解键合单元进行解键合,得到分离的第一晶圆和第二晶圆,并对两个晶圆各自做适当的处理后输送到晶圆存取区内的第一存储位进行存储,重新对其进行键合。
本实用新型的晶圆键合的设备与现有技术相比减少了两个等离子模块和两个水清洗模块,对于机台的紧凑性、设备的占地面积和成本都会大大的降低。并且,本实用新型通过视觉检测区检测键合的缺陷,通过解键合单元对键合后存在缺陷的晶圆对进行解键合,解键合后的两片晶圆可以再重复使用。
为使得设备结构紧凑,占地面面积小,本实用新型的具体布局如下:
晶圆存取区102、晶圆ID阅读器107和晶圆预对准器108位于机台 100的左部区域110,对准预键合单元103位于机台的右部区域120,视觉检测区104、解键合单元105和后置机械手106位于机台的中部区域130。解键合单元105位于中部区域130的上部,后置机械手106位于中部区域 130的中部并可以左右移动,视觉检测区104位于中部区域130的下部,机械手传送区位于机台上并可以左右移动。
综上所述,本实用新型具有以下优点:
1.利用集成电路芯片制造厂本身的设备和工艺流程,用制造厂内的化学表面活化清洗设备(或清洗设备)和工艺代替键合设备内等离子单元,克服了等离子体工艺由于自身技术特点带来的铜互连表面的金属铜腐蚀等缺陷。
2.由于不使用等离子体技术在晶圆键合的设备上进行活化,所以键合设备内的清洗模块也省略掉了,简化了键合设备的工艺步骤。
3.利用集成电路芯片制造厂本身的设备和工艺不会为制造厂带来费用的增加。
4.因为键合工艺是制造厂限制产品的关键工艺,所以本实用新型优化的键合设备及工艺提高了键合工艺的产能。
5.本实用新型结构紧凑,降低了制造厂购买键合设备的费用和占地面积。
实施例二:
本实用新型实施例提供一种晶圆键合的系统,其包括前述实施例一所述的晶圆键合的设备100以及位于集成电路芯片制造厂中的清洗设备和烘烤设备。
其中,清洗设备包括化学表面活化清洗设备或清洗设备,化学表面活化清洗设备包括化学药液活化清洗装置、晶圆干转装置、第一水清洗装置和第一氮气吹干装置,清洗设备包括第二水清洗装置和第二氮气吹干装置,烘烤设备包括烘烤装置和冷却装置。
本实用新型实施例的工艺方法和工艺流程包括:
晶圆首先在集成电路芯片制造厂内进行清洗工艺和烘烤(bake)工艺,清洗工艺包括化学表面活化清洗工艺或清洗工艺,化学表面活化清洗工艺或清洗工艺可以根据不同的工艺要求进行选择。该清洗工艺和烘烤工艺来代替原有键合机台上的等离子体模块和清洗模块。
本实用新型不限制清洗工艺和烘烤工艺的工艺流程,示例性的,化学表面活化清洗工艺包括四步,第一步在表面活化清洗设备中使用化学药液活化清洗20-60s,第二步通过晶圆干转装置使得晶圆干转3-10s,第三步通过水清洗装置使用水对晶圆清洗20-60s,第四步通过氮气吹干装置吹干 10-30s。清洗工艺包括:通过水清洗装置使用水对晶圆清洗20-60s,通过氮气吹干装置吹干10-30s。完成清洗工艺后到烘烤设备,根据不同的工艺要求设定温度和烘烤时间,例如,可以在100-400℃的温度下烘烤10s-90s,最后冷却。
完成上述清洗工艺和烘烤工艺后,晶圆输送到实施例一所述的晶圆键合的设备进行键合工艺,具体工艺参见实施例一,本实施例不再赘述。
示例性的,前述的化学药液的PH在8-10之间,所包含的物质由以下全部或部分物质组成(重量百分比),水:70-90%,杂环类化合物:1- 15%,取代胺:1-15%,氨类化合物:1-10%,无机酸:1-10%,无机盐<1%。该组分的化学药液具有较好的活化清洗效果。
综上所述,本实用新型集成了集成电路芯片制造厂本身的设备,利用集成电路芯片制造厂本身具备的化学表面活化清洗设备(或清洗设备)和烘烤的设备,优化了晶圆键合设备和工艺流程。
实施例三:
本实用新型实施例提供一种晶圆键合的设备,如图3所示,其包括机台200,机台200上设置有机械手传送区201、晶圆存取区202、烘烤单元 203、203'、对准预键合单元205、视觉检测区206、解键合单元207和后置机械手208、晶圆ID阅读器209和晶圆预对准器204。
本实施例与实施例一相比,在机台上增加了烘烤单元,本实用新型配合集成电路芯片制造厂中的清洗设备使用,晶圆在制造厂先进行清洗工艺,然后再使用本实用新型的晶圆键合的设备进行键合。
具体的键合过程与实施例一类似,不同点为:在读取晶圆ID以及对晶圆进行预对准后通过烘烤单元对晶圆进行烘烤,烘烤之后再进行一次预对准,然后通过对准预键合单元进行对准以及预键合,如图4所示。
本实用新型的晶圆键合的设备与现有技术相比减少了两个等离子模块和两个水清洗模块,对于机台的紧凑性、设备的占地面积和成本都会大大的降低。
为使得设备结构紧凑,占地面面积小,本实用新型的具体布局如下:
晶圆存取区202、晶圆ID阅读器209和晶圆预对准器204位于机台200的左部区域210,对准预键合单元205位于机台200的右部区域220,烘烤单元203、203'、视觉检测区206、解键合单元207和后置机械手208 位于机台200的中部区域230。烘烤单元203、203'的数量为两个,解键合单元207位于中部区域230的左上部,后置机械手208位于中部区域230 的中部,视觉检测区206位于中部区域230的左下部,一个烘烤单元203 位于中部区域230的右上部,另一个烘烤单元203位于中部区域230的右下部。
实施例四:
本实用新型实施例提供一种晶圆键合的系统,其包括实施例三所述的晶圆键合的设备200以及位于集成电路芯片制造厂中的清洗设备。
其中,清洗设备包括化学表面活化清洗设备或清洗设备,化学表面活化清洗设备包括化学药液活化清洗装置、晶圆干转装置、第一水清洗装置和第一氮气吹干装置,清洗设备包括第二水清洗装置和第二氮气吹干装置。
本实用新型实施例的工艺方法和工艺流程包括:
晶圆首先在制造厂内根据不同的工艺要求,进行化学表面活化清洗工艺或清洗工艺等,该清洗工艺来代替原有键合机台上的等离子体模块。清洗工艺的具体过程参见实施例二的阐述。
完成上述清洗工艺后,晶圆输送到实施例三所述的晶圆键合的设备进行键合工艺,具体工艺参见实施例三,本实施例不再赘述。
本实用新型的晶圆键合的设备与现有技术相比减少了两个等离子模块和两个水清洗模块,对于机台的紧凑性、设备的占地面积和成本都会大大的降低。
以上所述是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种晶圆键合的设备,其特征在于,包括机台,所述机台上设置有机械手传送区、晶圆存取区、对准预键合单元、视觉检测区、解键合单元、后置机械手、晶圆ID阅读器和晶圆预对准器。
2.根据权利要求1所述的晶圆键合的设备,其特征在于,所述晶圆存取区、晶圆ID阅读器和晶圆预对准器位于所述机台的左部区域,所述对准预键合单元位于所述机台的右部区域,所述视觉检测区、解键合单元和后置机械手位于所述机台的中部区域。
3.根据权利要求2所述的晶圆键合的设备,其特征在于,所述解键合单元位于所述中部区域的上部,所述后置机械手位于所述中部区域的中部,所述视觉检测区位于所述中部区域的下部。
4.一种晶圆键合的系统,其特征在于,包括权利要求1-3任一所述的晶圆键合的设备以及位于集成电路芯片制造厂中的清洗设备和烘烤设备。
5.根据权利要求4所述的晶圆键合的系统,其特征在于,所述清洗设备包括化学表面活化清洗设备或清洗设备,所述化学表面活化清洗设备包括化学药液活化清洗装置、晶圆干转装置、第一水清洗装置和第一氮气吹干装置,所述清洗设备包括第二水清洗装置和第二氮气吹干装置。
6.一种晶圆键合的设备,其特征在于,包括机台,所述机台上设置有机械手传送区、晶圆存取区、烘烤单元、对准预键合单元、视觉检测区、解键合单元、后置机械手、晶圆ID阅读器和晶圆预对准器。
7.根据权利要求6所述的晶圆键合的设备,其特征在于,所述晶圆存取区、晶圆ID阅读器和晶圆预对准器位于所述机台的左部区域,所述对准预键合单元位于所述机台的右部区域,所述烘烤单元、视觉检测区、解键合单元和后置机械手位于所述机台的中部区域。
8.根据权利要求7所述的晶圆键合的设备,其特征在于,所述烘烤单元的数量为两个,所述解键合单元位于所述中部区域的左上部,所述后置机械手位于所述中部区域的中部,所述视觉检测区位于所述中部区域的左下部,一个烘烤单元位于所述中部区域的右上部,另一个烘烤单元位于所述中部区域的右下部。
9.一种晶圆键合的系统,其特征在于,包括权利要求6-8任一所述的晶圆键合的设备以及位于集成电路芯片制造厂中的清洗设备。
10.根据权利要求9所述的晶圆键合的系统,其特征在于,所述清洗设备包括化学表面活化清洗设备或清洗设备,所述化学表面活化清洗设备包括化学药液活化清洗装置、晶圆干转装置、第一水清洗装置和第一氮气吹干装置,所述清洗设备包括第二水清洗装置和第二氮气吹干装置。
CN202021030799.6U 2020-04-24 2020-06-08 晶圆键合的设备和系统 Active CN212648187U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202020634739 2020-04-24
CN2020206347399 2020-04-24

Publications (1)

Publication Number Publication Date
CN212648187U true CN212648187U (zh) 2021-03-02

Family

ID=74791304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021030799.6U Active CN212648187U (zh) 2020-04-24 2020-06-08 晶圆键合的设备和系统

Country Status (1)

Country Link
CN (1) CN212648187U (zh)

Similar Documents

Publication Publication Date Title
CN111668092A (zh) 晶圆键合的方法
US11037919B2 (en) Techniques for processing devices
US20210233888A1 (en) Die processing
US10354972B2 (en) Hybrid bonding systems and methods for semiconductor wafers
US20220139869A1 (en) Direct bonding methods and structures
US10153252B2 (en) Wafer to wafer structure and method of fabricating the same
TWI547990B (zh) 用於混合接合法的半導體晶圓清潔方法、半導體晶圓之混合接合法,以及用於混合接合法的整合系統
US9331032B2 (en) Hybrid bonding and apparatus for performing the same
KR101793294B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
US20170062399A1 (en) Method and structure for low-k face-to-face bonded wafer dicing
Gao et al. Die to wafer hybrid bonding for chiplet and heterogeneous integration: Die size effects evaluation-small die applications
US11348790B2 (en) Apparatus and method for wafer bonding
CN212648187U (zh) 晶圆键合的设备和系统
CN113140483A (zh) 一种晶圆的传片方法和传片平台
CN209981183U (zh) 晶舟清洗装置
US7268015B2 (en) Method for wafer stacking using copper structures of substantially uniform height
KR100858890B1 (ko) 기판 처리 장치와 기판 처리 방법
CN212907664U (zh) 一种晶圆低温键合系统
CN217479566U (zh) 一种电镀设备
CN218891676U (zh) 一种化学机械抛光系统
US20240071984A1 (en) Next generation bonding layer for 3d heterogeneous integration
US20200194297A1 (en) Track system and method of processing semiconductor wafers
KR100583948B1 (ko) 반도체 장치 및 그 제조방법
CN116845041A (zh) 一种集成电路子芯和集成电路组件
CN116845042A (zh) 一种集成电路母芯和集成电路组件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant