JP2002222937A - 半導体装置、半導体装置の製造方法および半導体装置の製造装置 - Google Patents
半導体装置、半導体装置の製造方法および半導体装置の製造装置Info
- Publication number
- JP2002222937A JP2002222937A JP2001020263A JP2001020263A JP2002222937A JP 2002222937 A JP2002222937 A JP 2002222937A JP 2001020263 A JP2001020263 A JP 2001020263A JP 2001020263 A JP2001020263 A JP 2001020263A JP 2002222937 A JP2002222937 A JP 2002222937A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- light
- semiconductor device
- semiconductor substrate
- reflecting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Head (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 水平基準が出ていない面上でも部品の高さ情
報を検出することができ、他の部品との相互位置を正
し、正しく部品を配置することが可能な半導体装置の実
現を課題とする。 【解決手段】 半導体素子１１を形成する半導体基板の
表面および裏面の所定の位置にこの半導体基板を透過可
能な波長の光を反射する光反射部１３を設け、この光反
射部１３からの反射光を検出することによって、その厚
み、高さ位置情報および姿勢情報を得るようにする。
報を検出することができ、他の部品との相互位置を正
し、正しく部品を配置することが可能な半導体装置の実
現を課題とする。 【解決手段】 半導体素子１１を形成する半導体基板の
表面および裏面の所定の位置にこの半導体基板を透過可
能な波長の光を反射する光反射部１３を設け、この光反
射部１３からの反射光を検出することによって、その厚
み、高さ位置情報および姿勢情報を得るようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、半導
体装置の製造方法および半導体装置の製造装置に関し、
特に複合半導体装置、複合半導体装置の製造方法および
複合半導体装置の製造装置に関する。
体装置の製造方法および半導体装置の製造装置に関し、
特に複合半導体装置、複合半導体装置の製造方法および
複合半導体装置の製造装置に関する。
【０００２】
【従来の技術】複合半導体装置の組立プロセスには、近
年ますます高機能な付加価値を求められつつある。例え
ば、光メディア用の複合光学集積デバイスでは、用途が
ＣＤからＭＤ、ＤＶＤ、更には青色光源用メディアに進
化するにつれ、その検出信号は微小かつ複雑になる一
方、その装置サイズは強い市場要求に後押しされて縮小
・薄型化の一途を辿っている。
年ますます高機能な付加価値を求められつつある。例え
ば、光メディア用の複合光学集積デバイスでは、用途が
ＣＤからＭＤ、ＤＶＤ、更には青色光源用メディアに進
化するにつれ、その検出信号は微小かつ複雑になる一
方、その装置サイズは強い市場要求に後押しされて縮小
・薄型化の一途を辿っている。
【０００３】ソニー株式会社では、１９９３年にＣＤ用
の複合光学集積デバイス用のラインを敷設した。このラ
インでは半導体プロセスをハイブリットのアセンブリ工
程に応用したもので、パッケージ内の２次元平面におい
て認識パターンによる画像処理を駆使し、各部品（発光
素子、受光素子、ビームスプリッタなど）の位置決めを
μｍオーダーで行うものである。この２次元平面におけ
る位置合わせは、ＣＤ用複合集積デバイスの生産で大き
な実績をあげた。しかしながら、その後、ＭＤ、ＤＶ
Ｄ、さらには青色光源用メディアに用いられる複合光学
集積デバイスの生産工程を模索するにあたっては、２次
元平面内のみでは十分でなく、残る１次元、すなわち部
品の高さ方向の検出と制御が不可欠な状況となってい
る。
の複合光学集積デバイス用のラインを敷設した。このラ
インでは半導体プロセスをハイブリットのアセンブリ工
程に応用したもので、パッケージ内の２次元平面におい
て認識パターンによる画像処理を駆使し、各部品（発光
素子、受光素子、ビームスプリッタなど）の位置決めを
μｍオーダーで行うものである。この２次元平面におけ
る位置合わせは、ＣＤ用複合集積デバイスの生産で大き
な実績をあげた。しかしながら、その後、ＭＤ、ＤＶ
Ｄ、さらには青色光源用メディアに用いられる複合光学
集積デバイスの生産工程を模索するにあたっては、２次
元平面内のみでは十分でなく、残る１次元、すなわち部
品の高さ方向の検出と制御が不可欠な状況となってい
る。
【０００４】さて部品の高さ方向の検出と制御は、高さ
基準の出たステージ上に部品を一旦移動して光学的ある
いは物理的に測定し、このデータをもとにパッケージ内
に位置決めし、固定する方法が一般に考えられている。
しかし、高さ測定用のステージを設けるために設備が複
雑化する上に、ステージ上あるいは部品裏に入り込む異
物等の影響を受けやすい。また、さらにパッケージ内の
既配置の部品の高さ情報をもとに他の部品を配置したい
場合、高さの基準をパッケージ下面に設定するのが一般
的であるが、この面が必ずしも水平基準を保証されてい
る面とは限らず、誤差を生む原因となりうる。
基準の出たステージ上に部品を一旦移動して光学的ある
いは物理的に測定し、このデータをもとにパッケージ内
に位置決めし、固定する方法が一般に考えられている。
しかし、高さ測定用のステージを設けるために設備が複
雑化する上に、ステージ上あるいは部品裏に入り込む異
物等の影響を受けやすい。また、さらにパッケージ内の
既配置の部品の高さ情報をもとに他の部品を配置したい
場合、高さの基準をパッケージ下面に設定するのが一般
的であるが、この面が必ずしも水平基準を保証されてい
る面とは限らず、誤差を生む原因となりうる。
【０００５】本発明は上記の問題を解決するものであ
る。本発明を用いればステージ等の水平基準の出ていな
い面上での部品の高さ情報を、部品裏の異物等の誤差を
除いて正確に検出することが出来る。したがって例えば
部品トレーからパッケージへの直接マウントが可能にな
る。またパッケージ内に既配置の部品の高さ情報、さら
には、あおり等の姿勢情報も基準面の取り方に関係無く
正確に測定することができる。
る。本発明を用いればステージ等の水平基準の出ていな
い面上での部品の高さ情報を、部品裏の異物等の誤差を
除いて正確に検出することが出来る。したがって例えば
部品トレーからパッケージへの直接マウントが可能にな
る。またパッケージ内に既配置の部品の高さ情報、さら
には、あおり等の姿勢情報も基準面の取り方に関係無く
正確に測定することができる。
【０００６】
【発明が解決しようとする課題】上述のごとく、光メデ
ィア用の複合光学集積デバイスは、使用する光の波長が
短くなるなどの要因から、より微細な精度が要求される
ようになってきている。このため、従来の平面的な位置
制御では十分ではなく、３次元的な位置の検出と制御が
必要になってきている。本発明は、この問題を解決し
て、水平基準が出ていない面上でも部品の高さ情報を検
出することができ、他の部品との相互位置を正し、正し
く部品を配置することが可能な半導体装置およびこのよ
うな半導体装置の製造方法、さらにこのような製造方法
を実行することができる半導体装置の製造装置の実現を
課題とする。
ィア用の複合光学集積デバイスは、使用する光の波長が
短くなるなどの要因から、より微細な精度が要求される
ようになってきている。このため、従来の平面的な位置
制御では十分ではなく、３次元的な位置の検出と制御が
必要になってきている。本発明は、この問題を解決し
て、水平基準が出ていない面上でも部品の高さ情報を検
出することができ、他の部品との相互位置を正し、正し
く部品を配置することが可能な半導体装置およびこのよ
うな半導体装置の製造方法、さらにこのような製造方法
を実行することができる半導体装置の製造装置の実現を
課題とする。
【０００７】
【課題を解決するための手段】上記課題を達成するた
め、本発明は、半導体基板に形成された半導体装置にお
いて、前記半導体基板の表面および裏面の所定の位置に
前記半導体基板を透過可能な波長の光を反射する反射部
を設けたことを特徴とする。これにより、反射部からの
反射光を検出することによって、その厚みおよび高さ位
置情報を容易に得ることが可能な半導体装置を実現する
ことができる。また、前記半導体装置を構成要素とする
複合半導体装置を構成することもできる。
め、本発明は、半導体基板に形成された半導体装置にお
いて、前記半導体基板の表面および裏面の所定の位置に
前記半導体基板を透過可能な波長の光を反射する反射部
を設けたことを特徴とする。これにより、反射部からの
反射光を検出することによって、その厚みおよび高さ位
置情報を容易に得ることが可能な半導体装置を実現する
ことができる。また、前記半導体装置を構成要素とする
複合半導体装置を構成することもできる。
【０００８】また、半導体素子と複数の他の構成要素か
らなる複合半導体装置の製造方法において、前記半導体
素子を構成する半導体基板の表面および裏面の所定の位
置に前記半導体基板を透過可能な波長の光を反射する反
射部を形成する反射部形成工程と、記反射部形成工程で
形成された前記反射部に前記半導体基板を透過可能な波
長の光を照射する照射工程と、前記照射工程で照射され
た前記半導体基板を透過可能な光の前記反射部からの反
射光を検出して前記半導体素子の厚みと厚み方向の位置
および姿勢を検出する検出工程と、前記検出工程での検
出結果から前記半導体素子と前記他の構成要素の相対位
置を制御する位置制御工程とを有することを特徴とす
る。これにより、半導体素子の位置を３次元的に検出
し、これを反映して他の構成要素の相対位置を制御する
ことが可能な複合半導体装置の製造方法を実現すること
ができる。
らなる複合半導体装置の製造方法において、前記半導体
素子を構成する半導体基板の表面および裏面の所定の位
置に前記半導体基板を透過可能な波長の光を反射する反
射部を形成する反射部形成工程と、記反射部形成工程で
形成された前記反射部に前記半導体基板を透過可能な波
長の光を照射する照射工程と、前記照射工程で照射され
た前記半導体基板を透過可能な光の前記反射部からの反
射光を検出して前記半導体素子の厚みと厚み方向の位置
および姿勢を検出する検出工程と、前記検出工程での検
出結果から前記半導体素子と前記他の構成要素の相対位
置を制御する位置制御工程とを有することを特徴とす
る。これにより、半導体素子の位置を３次元的に検出
し、これを反映して他の構成要素の相対位置を制御する
ことが可能な複合半導体装置の製造方法を実現すること
ができる。
【０００９】さらに、半導体素子と複数の他の構成要素
からなる複合半導体装置の製造装置において、前記半導
体素子を構成する半導体基板の表面および裏面の所定の
位置に前記半導体基板を透過可能な波長の光を反射する
反射部を形成する反射部形成手段と、前記反射部形成手
段によって形成された前記反射部に前記半導体基板を透
過可能な波長の光を照射する照射手段と、前記照射手段
によって照射された前記半導体基板を透過可能な光の前
記反射部からの反射光を検出して前記半導体素子の厚み
と厚み方向の位置および姿勢を検出する検出手段と、前
記検出手段による検出結果から前記半導体素子と前記他
の構成要素の相対位置を制御して相互に配置する位置制
御手段とを有することを特徴とする。これにより、半導
体素子の位置を３次元的に検出し、これを反映して他の
構成要素の相対位置を制御することが可能な複合半導体
装置の製造装置を実現することができる。
からなる複合半導体装置の製造装置において、前記半導
体素子を構成する半導体基板の表面および裏面の所定の
位置に前記半導体基板を透過可能な波長の光を反射する
反射部を形成する反射部形成手段と、前記反射部形成手
段によって形成された前記反射部に前記半導体基板を透
過可能な波長の光を照射する照射手段と、前記照射手段
によって照射された前記半導体基板を透過可能な光の前
記反射部からの反射光を検出して前記半導体素子の厚み
と厚み方向の位置および姿勢を検出する検出手段と、前
記検出手段による検出結果から前記半導体素子と前記他
の構成要素の相対位置を制御して相互に配置する位置制
御手段とを有することを特徴とする。これにより、半導
体素子の位置を３次元的に検出し、これを反映して他の
構成要素の相対位置を制御することが可能な複合半導体
装置の製造装置を実現することができる。
【００１０】
【発明の実施の形態】以下、本発明にかかる半導体装
置、半導体装置の製造方法および半導体装置の製造装置
を添付図面を参照にして詳細に説明する。
置、半導体装置の製造方法および半導体装置の製造装置
を添付図面を参照にして詳細に説明する。
【００１１】図１に複合光学集積デバイスの一例とし
て、光学ピックアップなどに用いられるレーザカプラの
構造を示す。図１において、符号１はレーザダイオー
ド、符号２はＰＩＮダイオード、符号３はプリズム、符
号４はフォトＩＣ、符号５はセラミックパッケージ、符
号１０はレーザカプラ、符号２０はレーザ発光機能部、
符号３０は光検出機能部、符号４０は光学ピックアップ
である。
て、光学ピックアップなどに用いられるレーザカプラの
構造を示す。図１において、符号１はレーザダイオー
ド、符号２はＰＩＮダイオード、符号３はプリズム、符
号４はフォトＩＣ、符号５はセラミックパッケージ、符
号１０はレーザカプラ、符号２０はレーザ発光機能部、
符号３０は光検出機能部、符号４０は光学ピックアップ
である。
【００１２】このレーザカプラ１０はレーザダイオード
１と、このレーザダイオード１のパワーモニタとして働
くＰＩＮダイオード２とで構成されるレーザ発光機能部
（ＬＯＰ：Laser-On-Photodiode ）２０と、この発光機
能部２０からのレーザ光を光メディアに向けて照射し、
光メディアからの反射光を検出するプリズム３とフォト
ＩＣ４とからなる光検出機能部３０と、これらを収納す
るセラミックパッケージ５とで構成され、最終的に光学
ピックアップ４０に収納されて光メディアから光学的に
情報を読み取る目的などに用いられる。
１と、このレーザダイオード１のパワーモニタとして働
くＰＩＮダイオード２とで構成されるレーザ発光機能部
（ＬＯＰ：Laser-On-Photodiode ）２０と、この発光機
能部２０からのレーザ光を光メディアに向けて照射し、
光メディアからの反射光を検出するプリズム３とフォト
ＩＣ４とからなる光検出機能部３０と、これらを収納す
るセラミックパッケージ５とで構成され、最終的に光学
ピックアップ４０に収納されて光メディアから光学的に
情報を読み取る目的などに用いられる。
【００１３】図２に、このレーザカプラ１０の生産工程
を示す。図２において、符号２−１はＰＩＮダイオード
ウェハ、符号４−１はフォトＩＣ基板、符号６はマルチ
パッケージ基板、符号７はカバーガラスであり、これ以
外は図１の符号と同じである。このレーザカプラ１０の
生産に当たっては、まず、ステップ１０１でレーザチッ
プをＰＩＮダイオードウエーハ２−１上にマウントし
て、その後、個々にダイシングしてＬＯＰ２０を構成す
る。次に、ステップ１０２でこのＬＯＰ２０から良品を
選別する。次に、ステップ１０３で選別されたＬＯＰ２
０をフォトＩＣ基板４−１上にマウントする。さらに、
ステップ１０４でこのフォトＩＣ基板４−１上にプリズ
ム３もマウントする。
を示す。図２において、符号２−１はＰＩＮダイオード
ウェハ、符号４−１はフォトＩＣ基板、符号６はマルチ
パッケージ基板、符号７はカバーガラスであり、これ以
外は図１の符号と同じである。このレーザカプラ１０の
生産に当たっては、まず、ステップ１０１でレーザチッ
プをＰＩＮダイオードウエーハ２−１上にマウントし
て、その後、個々にダイシングしてＬＯＰ２０を構成す
る。次に、ステップ１０２でこのＬＯＰ２０から良品を
選別する。次に、ステップ１０３で選別されたＬＯＰ２
０をフォトＩＣ基板４−１上にマウントする。さらに、
ステップ１０４でこのフォトＩＣ基板４−１上にプリズ
ム３もマウントする。
【００１４】ついで、ステップ１０５でフォトＩＣ基板
４−１をダイシングし、ダイシングされたこのフォトＩ
Ｃ基板４をステップ１０６でマルチパッケージ基板６に
ダイボンディングし、ステップ１０７で布線をワイヤボ
ンディングする。さらにステップ１０８でこのマルチパ
ッケージ基板６の各素子上にカバーガラス７でガラスシ
ールを施す。そうしてステップ１０９でガラスシールを
施した素子を分割し、ステップ１１０で最終的に光学的
な測定と素子特性の測定を行い、合格したものを選びだ
して終了する。
４−１をダイシングし、ダイシングされたこのフォトＩ
Ｃ基板４をステップ１０６でマルチパッケージ基板６に
ダイボンディングし、ステップ１０７で布線をワイヤボ
ンディングする。さらにステップ１０８でこのマルチパ
ッケージ基板６の各素子上にカバーガラス７でガラスシ
ールを施す。そうしてステップ１０９でガラスシールを
施した素子を分割し、ステップ１１０で最終的に光学的
な測定と素子特性の測定を行い、合格したものを選びだ
して終了する。
【００１５】この工程中で、レーザチップ１をＰＩＮダ
イオードウエーハ２−１上にマウントしてＬＯＰ２０構
成する工程、さらに、ＬＯＰ２０をフォトＩＣ基板４−
１上にマウントする工程などで、部品の取付位置および
姿勢の精度良い制御が必要になる。本発明では、水平基
準の出ていない面上での部品の高さ情報、既配置の部品
の高さ情報、さらには、部品の姿勢情報も基準面の取り
方に関係無く正確に測定することを目的にしている。
イオードウエーハ２−１上にマウントしてＬＯＰ２０構
成する工程、さらに、ＬＯＰ２０をフォトＩＣ基板４−
１上にマウントする工程などで、部品の取付位置および
姿勢の精度良い制御が必要になる。本発明では、水平基
準の出ていない面上での部品の高さ情報、既配置の部品
の高さ情報、さらには、部品の姿勢情報も基準面の取り
方に関係無く正確に測定することを目的にしている。
【００１６】ところで、半導体はバンド構造を持ってい
る。光を半導体に当てた場合、このバンド幅によりエネ
ルギーの低い波長の光は半導体基板を透過する。例え
ば、波長１．０μｍ以上の赤外光にとってＳｉあるいは
ＧａＡｓの半導体基板は透明である。本発明は、この性
質を利用し、半導体の裏面および表面に検出用のパター
ンを設け、これに半導体基板を透過する波長の光をモニ
タとして照射することで、半導体部品の厚さ情報、また
はパッケージ等にダイマウントされた半導体部品のあお
り（立体的な傾き）などの姿勢情報を精度良く検出する
ものである。
る。光を半導体に当てた場合、このバンド幅によりエネ
ルギーの低い波長の光は半導体基板を透過する。例え
ば、波長１．０μｍ以上の赤外光にとってＳｉあるいは
ＧａＡｓの半導体基板は透明である。本発明は、この性
質を利用し、半導体の裏面および表面に検出用のパター
ンを設け、これに半導体基板を透過する波長の光をモニ
タとして照射することで、半導体部品の厚さ情報、また
はパッケージ等にダイマウントされた半導体部品のあお
り（立体的な傾き）などの姿勢情報を精度良く検出する
ものである。
【００１７】図３に、本発明の半導体装置の一実施の形
態の要部の構成を示す。図３において、符号１１は半導
体素子、符号１２は高さ検出部、符号１３は光反射部で
ある。本発明の実施の形態では、図３（ａ）に示すよう
に、半導体素子１１に高さ検出部１２を設ける。この検
出部１２には、図３（ｂ）に示すように、その半導体素
子１１の裏面および表面にモニタ用の光反射部１３が設
けられている。このモニタ用光反射部１３は、例えば金
属薄膜等で形成される。また、検出部１２にはこれ以外
のモニタ光を遮るもの、例えば配線等は設けられていな
い。通常、半導体素子１１のサイズは数１００μｍ程度
であり、光反射部１３の大きさは１０μｍ角程度とす
る。裏面及び表面の光反射部１３は、部品面内方向に水
平位置を若干ずらしてあり、この光反射部１３上に、モ
ニタ光をそれぞれフォーカスさせて、それぞれ高さを検
出し、これに基づいて厚さを検出する。この方法では、
部品の水平度は検出精度に影響しないため、部品の納入
トレー上など、水平基準の出ていない場所においても測
定が行える。この厚さの情報は例えば光集積素子の製造
工程においては、後に続く当該部品のパッケージ内のダ
イマウント位置にフイードバックされる。
態の要部の構成を示す。図３において、符号１１は半導
体素子、符号１２は高さ検出部、符号１３は光反射部で
ある。本発明の実施の形態では、図３（ａ）に示すよう
に、半導体素子１１に高さ検出部１２を設ける。この検
出部１２には、図３（ｂ）に示すように、その半導体素
子１１の裏面および表面にモニタ用の光反射部１３が設
けられている。このモニタ用光反射部１３は、例えば金
属薄膜等で形成される。また、検出部１２にはこれ以外
のモニタ光を遮るもの、例えば配線等は設けられていな
い。通常、半導体素子１１のサイズは数１００μｍ程度
であり、光反射部１３の大きさは１０μｍ角程度とす
る。裏面及び表面の光反射部１３は、部品面内方向に水
平位置を若干ずらしてあり、この光反射部１３上に、モ
ニタ光をそれぞれフォーカスさせて、それぞれ高さを検
出し、これに基づいて厚さを検出する。この方法では、
部品の水平度は検出精度に影響しないため、部品の納入
トレー上など、水平基準の出ていない場所においても測
定が行える。この厚さの情報は例えば光集積素子の製造
工程においては、後に続く当該部品のパッケージ内のダ
イマウント位置にフイードバックされる。
【００１８】また、本発明の他の実施の形態では、図４
（ａ）のような光を反射する同形の光反射パターン１４
を、部品表面および裏面に中心位置をそろえて形成して
姿勢検出部１５にする。この時、図４（ｂ）のように、
垂直上方向からモニタ光で観測し、図４（ｃ）のように
姿勢検出部１５の光反射パターン１４からの光の観測状
況であおりの有無が判定できる。これにより、部品のマ
ウント後のあおりなどの姿勢情報を精度良く検出するこ
とができる。例えば、光集積素子の製造工程において
は、パッケージ内でのダイマウント後の姿勢制御に有効
である。この姿勢情報は、続けてパッケージ内にダイマ
ウントされる他の構成部品の配置位置等にフィードバッ
クされて相互位置が改善される。
（ａ）のような光を反射する同形の光反射パターン１４
を、部品表面および裏面に中心位置をそろえて形成して
姿勢検出部１５にする。この時、図４（ｂ）のように、
垂直上方向からモニタ光で観測し、図４（ｃ）のように
姿勢検出部１５の光反射パターン１４からの光の観測状
況であおりの有無が判定できる。これにより、部品のマ
ウント後のあおりなどの姿勢情報を精度良く検出するこ
とができる。例えば、光集積素子の製造工程において
は、パッケージ内でのダイマウント後の姿勢制御に有効
である。この姿勢情報は、続けてパッケージ内にダイマ
ウントされる他の構成部品の配置位置等にフィードバッ
クされて相互位置が改善される。
【００１９】以上、主に本発明の半導体装置とこの半導
体装置を用いた複合導体装置の製造方法について述べた
が、このような製造方法を実行する半導体装置の製造装
置をも本発明の対象とするものである。
体装置を用いた複合導体装置の製造方法について述べた
が、このような製造方法を実行する半導体装置の製造装
置をも本発明の対象とするものである。
【００２０】
【発明の効果】以上説明したように本発明の請求項１の
発明では、半導体装置を形成する半導体基板の表面およ
び裏面の所定の位置にこの半導体基板を透過可能な波長
の光を反射する反射部を設ける。これにより、反射部か
らの反射光を検出することによって、その厚み、高さ位
置情報および姿勢情報を容易に得ることが可能な半導体
装置を実現することができる。
発明では、半導体装置を形成する半導体基板の表面およ
び裏面の所定の位置にこの半導体基板を透過可能な波長
の光を反射する反射部を設ける。これにより、反射部か
らの反射光を検出することによって、その厚み、高さ位
置情報および姿勢情報を容易に得ることが可能な半導体
装置を実現することができる。
【００２１】本発明の請求項２の発明は、請求項１の半
導体装置を複合半導体装置の素子として用いる。これに
より、光学集積素子などの複合半導体装置の製造歩留ま
りを向上させ、コストを削減することができる。
導体装置を複合半導体装置の素子として用いる。これに
より、光学集積素子などの複合半導体装置の製造歩留ま
りを向上させ、コストを削減することができる。
【００２２】本発明の請求項３の発明は、複合半導体装
置の製造方法において、半導体素子に反射部を形成する
工程と、反射部に半導体基板を透過可能な波長の光を照
射する工程と、反射部からの反射光を検出して半導体素
子の厚みと厚み方向の位置および姿勢を検出する工程
と、検出結果に合わせて半導体素子と他の構成要素の相
対位置を制御する工程とを設ける。これにより、光学集
積素子などの複合半導体装置の製造歩留まりを向上さ
せ、工程能力を向上させ、コストを削減することが可能
な複合半導体装置の製造方法を実現することができる。
置の製造方法において、半導体素子に反射部を形成する
工程と、反射部に半導体基板を透過可能な波長の光を照
射する工程と、反射部からの反射光を検出して半導体素
子の厚みと厚み方向の位置および姿勢を検出する工程
と、検出結果に合わせて半導体素子と他の構成要素の相
対位置を制御する工程とを設ける。これにより、光学集
積素子などの複合半導体装置の製造歩留まりを向上さ
せ、工程能力を向上させ、コストを削減することが可能
な複合半導体装置の製造方法を実現することができる。
【００２３】本発明の請求項４の発明は、複合半導体装
置の製造装置において、半導体素子に反射部を形成する
手段と、反射部に半導体基板を透過可能な波長の光を照
射する手段と、反射部からの反射光を検出して半導体素
子の厚みと厚み方向の位置および姿勢を検出する手段
と、検出結果に合わせて半導体素子と他の構成要素の相
対位置を制御する手段とを設ける。これにより、光学集
積素子などの複合半導体装置の製造歩留まりを向上さ
せ、工程能力を向上させ、コストを削減することが可能
で、かつ簡略化が可能な複合半導体装置の製造装置を実
現することができる。
置の製造装置において、半導体素子に反射部を形成する
手段と、反射部に半導体基板を透過可能な波長の光を照
射する手段と、反射部からの反射光を検出して半導体素
子の厚みと厚み方向の位置および姿勢を検出する手段
と、検出結果に合わせて半導体素子と他の構成要素の相
対位置を制御する手段とを設ける。これにより、光学集
積素子などの複合半導体装置の製造歩留まりを向上さ
せ、工程能力を向上させ、コストを削減することが可能
で、かつ簡略化が可能な複合半導体装置の製造装置を実
現することができる。
【図１】本発明が適用される複合半導体装置の一例のレ
ーザカプラの構造を示す図。
ーザカプラの構造を示す図。
【図２】図１のレーザカプラの生産工程を示す説明図。
【図３】本発明の半導体装置の一実施の形態の要部構成
を示す図。
を示す図。
【図４】本発明の半導体装置の他の実施の形態の要部構
成を示す図。
成を示す図。
１…レーザダイオード、２…ＰＩＮダイオード、２−１
…ＰＩＮダイオードウェハ、３…プリズム、４…フォト
ＩＣ、４−１…フォトＩＣ基板、５…セラミックパッケ
ージ、６…マルチパッケージ基板、７…カバーガラス、
１０…レーザカプラ、１１…半導体素子、１２…高さ検
出部、１３…光反射部、１４…光反射パターン、１５…
姿勢検出部、２０…レーザ発光機能部（ＬＯＰ）、３０
…光検出機能部、４０…光学ピックアップ。
…ＰＩＮダイオードウェハ、３…プリズム、４…フォト
ＩＣ、４−１…フォトＩＣ基板、５…セラミックパッケ
ージ、６…マルチパッケージ基板、７…カバーガラス、
１０…レーザカプラ、１１…半導体素子、１２…高さ検
出部、１３…光反射部、１４…光反射パターン、１５…
姿勢検出部、２０…レーザ発光機能部（ＬＯＰ）、３０
…光検出機能部、４０…光学ピックアップ。
Claims (4)
- 【請求項１】 半導体基板に形成された半導体装置にお
いて、 前記半導体基板の表面および裏面の所定の位置に前記半
導体基板を透過可能な波長の光を反射する反射部を設け
たことを特徴とする半導体装置。 - 【請求項２】 半導体素子と複数の他の構成要素からな
る複合半導体装置において、 半導体基板に形成された半導体装置であって、前記半導
体基板の表面および裏面の所定の位置に前記半導体基板
を透過可能な波長の光を反射する反射部を設けてなる半
導体装置を前記半導体素子とすることを特徴とする半導
体装置。 - 【請求項３】 半導体素子と複数の他の構成要素からな
る複合半導体装置の製造方法において、 前記半導体素子を構成する半導体基板の表面および裏面
の所定の位置に前記半導体基板を透過可能な波長の光を
反射する反射部を形成する反射部形成工程と、 前記反射部形成工程で形成された前記反射部に前記半導
体基板を透過可能な波長の光を照射する照射工程と、 前記照射工程で照射された前記半導体基板を透過可能な
光の前記反射部からの反射光を検出して前記半導体素子
の厚みと、厚み方向の位置および姿勢を検出する検出工
程と、 前記検出工程での検出結果から前記半導体素子と前記他
の構成要素の相対位置を制御する位置制御工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体素子と複数の他の構成要素からな
る複合半導体装置の製造装置において、 前記半導体素子を構成する半導体基板の表面および裏面
の所定の位置に前記半導体基板を透過可能な波長の光を
反射する反射部を形成する反射部形成手段と、 前記反射部形成手段によって形成された前記反射部に前
記半導体基板を透過可能な波長の光を照射する照射手段
と、 前記照射手段によって照射された前記半導体基板を透過
可能な光の前記反射部からの反射光を検出して前記半導
体素子の厚みと、厚み方向の位置および姿勢を検出する
検出手段と、 前記検出手段による検出結果から前記半導体素子と前記
他の構成要素の相対位置を制御して相互に配置する位置
制御手段とを有することを特徴とする半導体装置の製造
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001020263A JP4924857B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体装置の製造方法および半導体装置の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001020263A JP4924857B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体装置の製造方法および半導体装置の製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002222937A true JP2002222937A (ja) | 2002-08-09 |
| JP4924857B2 JP4924857B2 (ja) | 2012-04-25 |
Family
ID=18885999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001020263A Expired - Fee Related JP4924857B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体装置の製造方法および半導体装置の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4924857B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263402A (ja) * | 1987-04-21 | 1988-10-31 | Toyobo Co Ltd | 膜厚測定方法 |
| JPH06342932A (ja) * | 1993-04-06 | 1994-12-13 | Hitachi Cable Ltd | フォトカプラ |
| JPH11145519A (ja) * | 1997-09-02 | 1999-05-28 | Toshiba Corp | 半導体発光素子、半導体発光装置および画像表示装置 |
| JP2000315825A (ja) * | 1999-04-30 | 2000-11-14 | Rohm Co Ltd | チップ型半導体発光素子 |
-
2001
- 2001-01-29 JP JP2001020263A patent/JP4924857B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263402A (ja) * | 1987-04-21 | 1988-10-31 | Toyobo Co Ltd | 膜厚測定方法 |
| JPH06342932A (ja) * | 1993-04-06 | 1994-12-13 | Hitachi Cable Ltd | フォトカプラ |
| JPH11145519A (ja) * | 1997-09-02 | 1999-05-28 | Toshiba Corp | 半導体発光素子、半導体発光装置および画像表示装置 |
| JP2000315825A (ja) * | 1999-04-30 | 2000-11-14 | Rohm Co Ltd | チップ型半導体発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4924857B2 (ja) | 2012-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6780661B1 (en) | Integration of top-emitting and top-illuminated optoelectronic devices with micro-optic and electronic integrated circuits | |
| US9213155B2 (en) | Light steering for silicon photonic devices | |
| US4671446A (en) | Method and system for automatically bonding a leadwire on a semiconductor | |
| JP7187689B2 (ja) | マルチチャネルモノスタティックレンジファインダ | |
| CN113990790B (zh) | 键合系统和键合方法 | |
| TW201220508A (en) | Optical receiver architecture using a mirrored substrate | |
| WO2022126676A1 (zh) | 半导体检测装置及检测方法 | |
| JPH11339295A (ja) | 統合したミラ―と反射回折光を用いたレ―ザ／ディテクタ―集積装置 | |
| US5570184A (en) | Method and apparatus for locating the position of lasing gaps for precise alignment and placement of optoelectric components | |
| US6827502B2 (en) | Twin VCSEL array for separate monitoring and coupling of optical power into fiber in an optical subassembly | |
| US7223952B2 (en) | Optical sensing head and method for fabricating the sensing head | |
| JP4924857B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JP2003188454A (ja) | 半導体レーザ装置および集積化光ピックアップ | |
| JP2620723B2 (ja) | 半導体装置の製造方法 | |
| CN112198602A (zh) | 光接收器以及调节芯片的位置的方法 | |
| JP7494753B2 (ja) | 電子装置の測定方法、測定装置および測定プログラム | |
| US6922425B2 (en) | Semiconductor laser device and optical pickup device | |
| JP2000123391A (ja) | 光導波路ユニット、およびこれを用いた光学ヘッド | |
| WO2023014647A1 (en) | Laser die packaging for an rgb light source | |
| US20240051067A1 (en) | Laser processing device and laser processing method | |
| JP5034345B2 (ja) | 半導体レーザ装置の製造方法および製造装置 | |
| JPH0149017B2 (ja) | ||
| JPH11296894A (ja) | 光学装置およびその製造方法 | |
| JPH04155976A (ja) | 半導体レーザ装置及び光ピックアップ装置 | |
| JP2003158737A (ja) | 赤外線撮像装置とその光源装置とバンドパスフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090930 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |