CN113707674A - 一种显示面板及其制备方法、显示装置 - Google Patents

一种显示面板及其制备方法、显示装置 Download PDF

Info

Publication number
CN113707674A
CN113707674A CN202111011984.XA CN202111011984A CN113707674A CN 113707674 A CN113707674 A CN 113707674A CN 202111011984 A CN202111011984 A CN 202111011984A CN 113707674 A CN113707674 A CN 113707674A
Authority
CN
China
Prior art keywords
layer
signal line
display panel
inorganic
binding region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111011984.XA
Other languages
English (en)
Other versions
CN113707674B (zh
Inventor
孟昱婷
孟庆阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Mianyang BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111011984.XA priority Critical patent/CN113707674B/zh
Publication of CN113707674A publication Critical patent/CN113707674A/zh
Application granted granted Critical
Publication of CN113707674B publication Critical patent/CN113707674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开是关于显示技术领域，公开一种显示面板及其制备方法、显示装置。该显示面板包括绑定区，显示面板还包括：衬底基板；第二源漏层，位于衬底基板的一侧，第二源漏层包括位于绑定区的第一信号线；平坦化层，位于第二源漏层背离衬底基板的一侧，平坦化层上形成有位于绑定区的开口槽；第一无机层，形成于开口槽内，且第一无机层至少覆盖第一信号线侧壁。本公开提供的显示面板，通过在绑定区的平坦化层设置开口槽，再在该开口槽内形成第一无机层，相当于在绑定区中的平坦化层中使用无机材料替换原来的有机材料，并且让所形成的第一无机层覆盖第一信号线的侧壁，由此隔断了第一信号线与水汽的接触，从而可避免绑定区中出现膜层剥离现象。

Description

一种显示面板及其制备方法、显示装置
技术领域
本公开涉及显示技术领域，具体而言，涉及一种显示面板及其制备方法、显示装置。
背景技术
COP(chip on plastic)是对柔性OLED产品驱动芯片IC进行封装的一种方式。相关技术中，使用平坦化层覆盖COP区域，在进入后续后，平坦化层裸露在大气中，导致此区域吸水(平坦化层材料具有吸水性)，后续再进行CVD(Chemical Vapor Deposition，化学气相沉积工艺)工艺时高温导致PLN2(平坦化层)内的水汽溢出，最终导致CVD工艺形成的膜层脱落，进而在做信赖性测试时存在Rainbow不良。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足，提供一种显示面板及其制备方法、显示装置。
根据本公开的一个方面，提供一种显示面板，包括绑定区，所述显示面板还包括：
衬底基板；
源漏层，位于所述衬底基板的一侧，所述源漏层包括位于所述绑定区的第一信号线；
平坦化层，位于所述源漏层背离所述衬底基板的一侧，所述平坦化层上形成有位于所述绑定区的开口槽；
第一无机层，形成于所述开口槽内，且所述第一无机层至少覆盖所述第一信号线侧壁。
在本公开的一种示例性实施例中，所述显示面板包括位于所述绑定区一侧的显示区，所述显示面板还包括：
电极层，位于所述显示区中所述平坦化层背离所述衬底基板的一侧；
像素界定层，位于所述显示区中所述电极层背离所述平坦化层的一侧；
第二无机层，位于所述绑定区中所述第一无机层背离所述衬底基板的一侧。
在本公开的一种示例性实施例中，所述第一无机层的厚度大于所述第二无机层的厚度。
在本公开的一种示例性实施例中，所述第一信号线沿第一方向延伸且在第二方向间隔分布，所述第一方向与所述第二方向相交。
在本公开的一种示例性实施例中，所述源漏层包括第一源漏层和第二源漏层，所述第一信号线位于所述第二源漏层，所述显示面板还包括：
栅极层，位于所述衬底基板和所述第二源漏层之间，所述栅极层包括位于所述绑定区的第二信号线；
介电层，位于所述栅极层与所述第二源漏层之间；
第一源漏层，位于所述第二源漏层和所述介电层之间，所述第一源漏层包括位于所述绑定区的第三信号线；
其中，所述第三信号线通过过孔连接所述第二信号线，且所述第一信号线在所述衬底基板的正投影、所述第二信号线在所述衬底基板的正投影和所述第三信号线在所述衬底基板的正投影至少部分重叠。
在本公开的一种示例性实施例中，所述第一信号线包括第一边沿，所述第一边沿具有面向相邻第一信号线的侧壁，所述第一无机层至少覆盖所述第一边沿的侧壁。
在本公开的一种示例性实施例中，所述第一无机层在第三方向的凸起高度与所述第一信号线在所述第三方向的凸起高度相同，所述第三方向垂直于所述衬底基板所在平面。
在本公开的一种示例性实施例中，所述第一无机层为SiNX层或SiOX层。
在本公开的一种示例性实施例中，相邻所述第一信号线在所述第二方向不连接，且所述开口槽的底部在所述衬底基板的正投影位于相邻所述第一信号线在所述衬底基板的正投影位之间。
根据本公开的第二方面，还提供一种显示面板制备方法，包括：
提供衬底基板，所述衬底基板包括绑定区；
在所述衬底基板的一侧形成源漏层，其中，所述源漏层包括位于所述绑定区的第一信号线；
对所述源漏层进行平坦化处理，形成平坦化层；
使用刻蚀工艺刻蚀所述平坦化层位于所述绑定区的部分，以在所述绑定区形成开口槽；
使用构图工艺在所述开口槽内填充无机材料，形成第一无机层，且所述第一无机层至少覆盖所述第一信号线侧壁；
在所述平坦化层背离所述衬底基板的一侧形成电极层。
根据本公开的第三方面，还提供一种显示装置，包括本公开任意实施例所述的显示面板。
本公开提供的显示面板，通过在绑定区的平坦化层设置开口槽，再在该开口槽内形成第一无机层，相当于在绑定区中的平坦化层中使用无机材料替换原来的有机材料，并且让所形成的第一无机层覆盖第一信号线的侧壁，由此隔断了第一信号线与水汽的接触，从而可避免绑定区中出现膜层剥离现象。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开显示面板的结构示意图；
图2为图1中沿AA’方向的剖视图；
图3为在形成第一无机层之前沿图1中AA’方向的剖视图；
图4为图1中沿BB’方向的剖视图；
图5为本公开显示面板制备方法的流程图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
本公开提供一种显示面板，图1所示为本公开显示面板的结构示意图，图2所示为图1中沿AA’方向的剖视图，图3所示为在形成第一无机层之前沿图1中AA’方向的剖视图，参考图1～图3，该显示面板可包括：衬底基板1，包括显示区100和位于显示区100一侧的绑定区200，显示区100可包括多个子像素。该显示面板还可包括：第二源漏层18、平坦化层和第一无机层30，第二源漏层18位于衬底基板1的一侧，第二源漏层18包括位于绑定区200的第一信号线181；平坦化层位于第二源漏层18背离衬底基板1的一侧，平坦化层上形成有位于绑定区200的开口槽182；第一无机层30形成于开口槽182内，且第一无机层30至少覆盖第一信号线181侧壁。
本公开提供的显示面板，通过在绑定区的平坦化层设置开口槽，再在该开口槽内形成第一无机层，相当于在绑定区中的平坦化层中使用无机材料替换原来的有机材料，并且让所形成的第一无机层覆盖第一信号线的侧壁，由此隔断了第一信号线与水汽的接触，从而可避免绑定区中出现膜层剥离现象。
如图2和图3所示，本示例性实施例中，平坦化层中的开口槽182可在平坦化层形成后之后使用构图工艺将绑定区200的平坦化层挖空而形成。然后再通过在该开口槽182内填充无机材料而形成第一无机层30，并且让第一无机层30覆盖第一信号线181的侧壁。因为第一无机层30不具有吸水性，这样，可避免在制备显示面板的后续工艺中出现因为平坦化层吸水而造成的膜层剥离问题。
需要注意的是，本示例性实施例中，第一信号线181通常为TiAlTi三层结构，后续的阳极刻蚀工艺中，若是刻蚀液接触第一信号线181中的铝材料，则刻蚀液中的银离子会与铝离子发生置换反应而析出第一信号线181中的铝离子，导致第一信号线181出现空芯夹层结构，而该空芯夹层结构会在后续的PDL工艺中造成部分PDL残留，而PDL材料也是有机材料，其同样会吸水而导致局部的膜层剥离。为了避免在第一信号线181形成空芯夹层结构，本示例性实施例中的第一无机层30是在后续的阳极刻蚀工艺之前形成，让第一无机层30覆盖第一信号线181的侧壁以对第一信号线181起到隔离作用，这样，再进行阳极刻蚀工艺时，第一无机层30可阻挡刻蚀液与第一信号线181中的铝结构层接触，从而可避免第一信号线181出现空心夹层结构，因此可避免绑定区出现膜层剥离问题。
如图3所示，本示例性实施例中，相邻的第一信号线181之间具有沟道区，第一信号线181在沟道区区域断开，形成了第一信号线181和沟道区在第二方向交替间隔分布的结构。相关技术通常是在该沟道区内填充有机材料形成平坦化层，本示例性实施例通过刻蚀工艺将该沟道区内的平坦化层挖除形成开口槽182，露出相邻的第一信号线181，再使用无机材料填充该开口槽182而形成第一无机层30，并且让第一无机层30覆盖第一信号线181的侧壁。应当理解的是，第一信号线181在第一方向具有一定的延伸长度，因而第一无机层30在第一方向也应该延伸至少相同的长度，以在第一方向完全覆盖第一信号线181的侧壁。
如图1所示，本示例性实施例中，第一信号线181沿第一方向延伸且在第二方向间隔分布，第一方向与第二方向相交，其中，第一方向可以为图中所示Y方向，第二方向可以为图中所示X方向。第一信号线181在第二方向间隔分布，表明第一信号线181在第二方向是不连续的，即相邻的第一信号线181之间是不连接的。如上所述，第一信号线181是TiAlTi三层结构，这样，第一信号线181在第二方向的端面处，中间层的Al材料被露出，若是不对第一信号线181的在第二方向的端面处进行隔离保护，露出的铝材料会与后续阳极蚀刻工艺中的蚀刻液中的银离子发生置换反应而带走第一信号线181中间层的铝离子，而导致第一信号线181出现空芯夹层结构。因而，本示例性实施例中，所形成的第一无机层30需要至少覆盖该第一信号线181的在第二方向的端面，以对第一信号线181中的铝材料进行隔离。如图3所示，第一信号线181在第二方向具有一延伸段183，该延伸段183具有朝向相邻第一信号线181的侧壁，显然，第一信号线181在该侧壁位置会露出中间的铝结构层，因而本示例性实施例中第一无机层30需要至少覆盖第一信号线181的延伸段183侧壁以阻挡露出的铝结构层与后续的刻蚀液接触，从而可避免第一信号线181出现空芯夹层结构。
结合图2和图3，本示例性实施例中，第一无机层30在第二方向可以为连续分布或不连续分布。示例性的，第一无机层30可仅在开口槽182中在第一信号线181的侧壁位置沿第一方向进行延伸并覆盖第一信号线181的侧壁，而在开口槽182的中间位置则没有第一无机层30，如可以在开口槽182的其他位置使用有机材料进行填充等。或者，第一无机层30也可以在第二方向连续分布并覆盖两侧的第一信号线181的侧壁。
如图2所示，本示例性实施例中，第一无机层30在第三方向应该具有一定的厚度，第三方向垂直于衬底基板1所在平面。示例性的，第一无机层30在第三方向的凸起高度可与第一信号线181在第三方向的凸起高度相同。或者，第一无机层30在第三方向的凸起高度也可以与第一信号线181在第三方向的凸起高度不同，如第一无机层30在第三方向的凸起高度仅高出图3所示的第一信号线181在第一方向的延伸段183的高度，或者第一无机层30在第三方向的凸起高度为第一信号线181在第三方向的一半高度等。此外，可以理解的是，不同开口槽182内的第一无机层30在第三方向的凸起高度可以设置为相同或不同。
下面结合附图对本示例性实施例中显示面板的膜层结构进行说明。如图4所示为图1中沿BB’方向的剖视图，图4示出了显示区100的一个发光元件，本示例性实施例中，显示区100可包括驱动结构层、发光结构层和封装结构层。衬底基板1与驱动结构层之间可具有阻挡层2(Barrier)和缓冲层3(Buffer)。驱动结构层可包括：有源层17、第一栅极绝缘层4(GI1)、栅极层23/第一电容电极21、第二栅极绝缘层5(GI2)、第二电容电极20、介电层6(ILD)、第一源漏层16(SD1)、第二源漏层18(SD2)、钝化层7(PVX)、第一平坦化层8(PLN1)，此外，驱动结构层上还设置有第二平坦化层9(PLN2)，第二平坦化层9(PLN2)覆盖第二源漏层18(SD2)。栅极层23可用于形成显示面板中晶体管的栅极，有源层17、栅极层23、第一源漏层16(SD1)和第二源漏层18(SD2)组成晶体管，第一电容电极21和第二电容电极20组成存储电容。发光结构层可包括：像素界定层10(PDL)和隔垫物11(PS)，所述像素界定层10包括多个开口，所述开口中设置有电极层和有机发光层15，电极层包括阳极层19和阴极层12，且阳极层19和阴极层12位于不同层，并通过绝缘层进行隔离。封装层可包括有机封装层14和无机封装层13。FMLOC膜层可包括缓冲层24(Buffer)、第一触控金属层25(Bridge)、层间介电层26(ILD)、第二触控金属层27、保护层28(OC)。
如图2所示，绑定区200可包括：栅极层23、介电层6(ILD)、第一源漏层16、第二源漏层18、第一无机层30、第二无机层31和金属网格层32(TMB)，其中，栅极层23可包括位于绑定区200的第二信号线171。介电层6(ILD)位于栅极层23与第二源漏层18之间，用于隔绝栅极层23和第二源漏层。第一源漏层16位于第二源漏层18和介电层6之间，第一源漏层16可包括位于绑定区200的第三信号线161，并且第三信号线161可通过过孔连接栅极层23中的第二信号线171。此外，第一信号线181在衬底基板1的正投影、第二信号线171在衬底基板1的正投影和第三信号线161在衬底基板1的正投影至少部分重叠。此外，金属网格层32(TMB)可覆盖部分第二源漏层18和部分第二无机层31。
应该理解的是，绑定区200的电极层、像素界定层10(PDL)会在后续工艺中被刻蚀掉，并且在刻蚀电极层和像素界定层10(PDL)之前，本示例性实施例还刻蚀绑定区200的第二平坦化层9(PLN2)，形成开口槽182，然后使用无机材料填充该开口槽182，以形成第一无机层30。
第二无机层31位于第一无机层30背离衬底基板1的一侧，应当理解的是，第二无机层31在是在形成第一无机层30之后形成。即本示例性实施例提供的显示面板，在绑定区200的相邻第一信号线181之间具有两层无机层。此外，本示例性实施例中的第一无机层30的厚度可设置为与第二无机层31的厚度不同，如将第一无机层30的厚度设置为大于第二无机层31的厚度。当然，在其他示例性实施例中，第二无机层31也可以设置为与第一无机层30厚度相同，或者第二无机层31的厚度设置为大于第一无机层30的厚度。
此外，应当理解的是，本示例性实施例中绑定区200可与显示区100共用膜层结构，结合图2和图4，图4所示的第二无机层31可以为层间绝缘层(TLD)，其可对应图2中FMLOC膜层中的层间介电层26(ILD)，图4中的其他膜层与图2中背板的对应膜层同层设置。
本示例性实施例中，第一无机层30可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)和/或氮氧化硅(SiON)的无机材料；第二无机层31的材料也可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)和/或氮氧化硅(SiON)的无机材料，当然，在其他示例性实施例中，第一无机层30、第二无机层31也可以使用其他的无机材料。此外，需要注意的是，本示例性实施例中，第一无机层30的材料和第二无机层31的材料不同。示例性的，若是第一无机层30由SiOx形成，则第二无机层31可由SiNx或SiON形成。或者，若是第一无机层30由SiNx形成，则第二无机层31可由SiOx或SiON形成。并且，本示例性实施例中的第一无机层30和第二无机层31均可以为单层或多层。
此外，本公开还提供一种显示面板制备方法，图5所示为该方法的流程图，该制备方法包括如下步骤：
S110、提供衬底基板，衬底基板包括绑定区；
S120、在衬底基板的一侧形成第二源漏层，其中，第二源漏层包括位于绑定区的第一信号线；
S130、对第二源漏层进行平坦化处理，形成平坦化层；
S140、使用刻蚀工艺刻蚀平坦化层位于绑定区的部分，以在绑定区形成开口槽；
S150、使用构图工艺在开口槽内填充无机材料，形成第一无机层，且第一无机层至少覆盖第一信号线侧壁；
S160、在平坦化层背离衬底基板的一侧形成电极层。
本示例性实施例中，应该在形成电极层之前形成第一无机层。具体而言，先形成第二源漏层，进而对第二源漏层进行平坦化处理，形成平坦化层。在形成电极层之前对绑定区的平坦化层进行刻蚀处理，形成第一无机层。这样做的目的在于，第一信号线为TiAlTi三层结构，在对绑定区的阳极进行刻蚀时，刻蚀液中的银离子会与第一信号线中露出的铝结构层进行置换反应析出铝离子，而使得第一信号线形成空芯夹层结构，这样后续的PDL工艺会在该空芯夹层结构中存在PDL残留，而PDL也是有机材料，其会在后续的水工艺中因为吸水而出现膜层剥离的问题，因此，本示例性实施例在形成电极层之前，增加一道额外的刻蚀工艺，将绑定区相邻第一信号线之间的平坦化层挖空而形成图3所示的开口槽182，并进而填充无机材料而形成第一无机层。示例性的，可使用PR Mask工艺，即先涂覆PR胶，然后使用Mask覆盖第一信号线(保护第一信号线不被刻蚀)，挖空绑定区相邻第一信号线之间的平坦化层而形成图3所示的开口槽182。当然，在其他示例性实施例中，也可以使用其他的工艺形成开口槽结构。
在形成开口槽结构后，再通过构图工艺在开口槽内填充氧化硅(SiOx)或氮化硅(SiNx)或氮氧化硅(SiON)等无机材料形成第一无机层，并使得该第一无机层覆盖第一信号线的侧壁，以将第一信号线裸露的铝结构包裹住，这样，在后续进行阳极蚀刻工艺时，刻蚀液不会接触第一信号线中的铝材料，因而不会造成刻蚀液中的银离子与铝离子发生置换反应，即不会在第一信号线形成空芯夹层结构，这样，在后续进行PDL工艺时，可避免因为PDL残留在空芯夹层内而导致的膜层剥离问题。
本示例性实施例通过在形成电极层之前增加一道刻蚀工艺，将绑定区相邻第一信号线之间的平坦化层挖空并进而填充无机材料，形成第一无机层，并且第一无机层覆盖第一信号线的侧壁，从而对第一信号线进行隔离保护，因为第一无机层不会吸水，进而使产品在暴露在空气中时不会进行吸水，则进行后端工艺时不会产生膜层剥离，从而可有效解决相关技术中因平坦化层吸水而导致的绑定区膜层剥离问题，保证产品在最终进行信赖性测试时无问题，无彩虹纹风险。
此外，本公开还提供一种显示装置，该显示装置包括上述任意实施例所述的显示面板，因此，本示例性实施例也包括上述任意实施例所描述的有益效果。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种显示面板，其特征在于，包括绑定区，所述显示面板还包括：
衬底基板；
源漏层，位于所述衬底基板的一侧，所述源漏层包括位于所述绑定区的第一信号线；
平坦化层，位于所述源漏层背离所述衬底基板的一侧，所述平坦化层上形成有位于所述绑定区的开口槽；
第一无机层，形成于所述开口槽内，且所述第一无机层至少覆盖所述第一信号线侧壁。
2.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括位于所述绑定区一侧的显示区，所述显示面板还包括：
电极层，位于所述显示区中所述平坦化层背离所述衬底基板的一侧；
像素界定层，位于所述显示区中所述电极层背离所述平坦化层的一侧；
第二无机层，位于所述绑定区中所述第一无机层背离所述衬底基板的一侧。
3.根据权利要求2所述的显示面板，其特征在于，所述第一无机层的厚度大于所述第二无机层的厚度。
4.根据权利要求1所述的显示面板，其特征在于，所述第一信号线沿第一方向延伸且在第二方向间隔分布，所述第一方向与所述第二方向相交。
5.根据权利要求1所述的显示面板，其特征在于，所述源漏层包括第一源漏层和第二源漏层，所述第一信号线位于所述第二源漏层，所述显示面板还包括：
栅极层，位于所述衬底基板和所述第二源漏层之间，所述栅极层包括位于所述绑定区的第二信号线；
介电层，位于所述栅极层与所述第二源漏层之间；
第一源漏层，位于所述第二源漏层和所述介电层之间，所述第一源漏层包括位于所述绑定区的第三信号线；
其中，所述第三信号线通过过孔连接所述第二信号线，且所述第一信号线在所述衬底基板的正投影、所述第二信号线在所述衬底基板的正投影和所述第三信号线在所述衬底基板的正投影至少部分重叠。
6.根据权利要求1所述的显示面板，其特征在于，所述第一信号线包括第一边沿，所述第一边沿具有面向相邻第一信号线的侧壁，所述第一无机层至少覆盖所述第一边沿的侧壁。
7.根据权利要求1所述的显示面板，其特征在于，所述第一无机层在第三方向的凸起高度与所述第一信号线在所述第三方向的凸起高度相同，所述第三方向垂直于所述衬底基板所在平面。
8.根据权利要求1所述的显示面板，其特征在于，所述第一无机层为SiNX层或SiOX层；
相邻所述第一信号线在所述第二方向不连接，且所述开口槽的底部在所述衬底基板的正投影位于相邻所述第一信号线在所述衬底基板的正投影位之间。
9.一种显示面板制备方法，其特征在于，包括：
提供衬底基板，所述衬底基板包括绑定区；
在所述衬底基板的一侧形成源漏层，其中，所述源漏层包括位于所述绑定区的第一信号线；
对所述源漏层进行平坦化处理，形成平坦化层；
使用刻蚀工艺刻蚀所述平坦化层位于所述绑定区的部分，以在所述绑定区形成开口槽；
使用构图工艺在所述开口槽内填充无机材料，形成第一无机层，且所述第一无机层至少覆盖所述第一信号线侧壁；
在所述平坦化层背离所述衬底基板的一侧形成电极层。
10.一种显示装置，其特征在于，包括权利要求1-8任一项所述的显示面板。
CN202111011984.XA 2021-08-31 2021-08-31 一种显示面板及其制备方法、显示装置 Active CN113707674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111011984.XA CN113707674B (zh) 2021-08-31 2021-08-31 一种显示面板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111011984.XA CN113707674B (zh) 2021-08-31 2021-08-31 一种显示面板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN113707674A true CN113707674A (zh) 2021-11-26
CN113707674B CN113707674B (zh) 2024-05-07

Family

ID=78657946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111011984.XA Active CN113707674B (zh) 2021-08-31 2021-08-31 一种显示面板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN113707674B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851520A (zh) * 2021-11-29 2021-12-28 荣耀终端有限公司 显示面板及其制作方法、终端设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878500A (zh) * 2018-07-13 2018-11-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110970484A (zh) * 2019-12-20 2020-04-07 京东方科技集团股份有限公司 显示基板及显示装置
WO2020181634A1 (zh) * 2019-03-13 2020-09-17 武汉华星光电半导体显示技术有限公司 Oled 显示装置及制备方法
CN111755463A (zh) * 2020-06-24 2020-10-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111769155A (zh) * 2020-07-31 2020-10-13 京东方科技集团股份有限公司 显示面板和显示装置
CN111785757A (zh) * 2020-07-14 2020-10-16 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN112366225A (zh) * 2020-11-25 2021-02-12 厦门天马微电子有限公司 一种显示面板及显示装置
CN113130822A (zh) * 2021-04-20 2021-07-16 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN113224084A (zh) * 2021-05-31 2021-08-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、以及柔性显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878500A (zh) * 2018-07-13 2018-11-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2020181634A1 (zh) * 2019-03-13 2020-09-17 武汉华星光电半导体显示技术有限公司 Oled 显示装置及制备方法
CN110970484A (zh) * 2019-12-20 2020-04-07 京东方科技集团股份有限公司 显示基板及显示装置
CN111755463A (zh) * 2020-06-24 2020-10-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111785757A (zh) * 2020-07-14 2020-10-16 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN111769155A (zh) * 2020-07-31 2020-10-13 京东方科技集团股份有限公司 显示面板和显示装置
CN112366225A (zh) * 2020-11-25 2021-02-12 厦门天马微电子有限公司 一种显示面板及显示装置
CN113130822A (zh) * 2021-04-20 2021-07-16 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN113224084A (zh) * 2021-05-31 2021-08-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、以及柔性显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851520A (zh) * 2021-11-29 2021-12-28 荣耀终端有限公司 显示面板及其制作方法、终端设备

Also Published As

Publication number Publication date
CN113707674B (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
CN109742121B (zh) 一种柔性基板及其制备方法、显示装置
KR100334046B1 (ko) 액정 표시 장치 및 그 제조 방법
US7211498B2 (en) Method of manufacturing an isolation layer of a flash memory
CN111564482A (zh) 显示基板及制备方法、显示装置
CN112038389A (zh) 显示基板及其制备方法、显示装置
US11489028B2 (en) Display substrate, method for fabricating the same, and display device
CN110649069B (zh) 显示面板及显示面板的制作方法
KR100275551B1 (ko) 반도체 메모리 장치의 콘택 형성 방법
CN113707674A (zh) 一种显示面板及其制备方法、显示装置
CN111627933B (zh) 主动元件基板及其制造方法
CN115036271B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置
CN219919629U (zh) 一种显示基板及显示装置
KR20100013948A (ko) 반도체 소자 및 그 제조 방법
KR100944357B1 (ko) 반도체소자 및 그 형성방법
US20070148954A1 (en) Method of manufacturing semiconductor device
CN115461675A (zh) 显示面板及显示装置
KR20000065823A (ko) 반도체 메모리 장치의 비트 라인 구조
JP2023109135A (ja) 表示装置及び表示装置の製造方法
CN114203814A (zh) 半导体结构及其形成方法
CN117580389A (zh) 显示面板、显示面板的制备方法及显示装置
CN118119215A (zh) 显示面板及其制备方法、显示装置
KR100609523B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
CN115768207A (zh) 一种显示基板及其制造方法、显示装置
KR100532981B1 (ko) 반도체소자 식각방법
KR19990000624A (ko) 매몰 커패시터를 갖는 soi dram 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant