CN113467561A - 参考电压生成电路 - Google Patents

参考电压生成电路 Download PDF

Info

Publication number
CN113467561A
CN113467561A CN202010821058.8A CN202010821058A CN113467561A CN 113467561 A CN113467561 A CN 113467561A CN 202010821058 A CN202010821058 A CN 202010821058A CN 113467561 A CN113467561 A CN 113467561A
Authority
CN
China
Prior art keywords
current
node
voltage
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010821058.8A
Other languages
English (en)
Other versions
CN113467561B (zh
Inventor
陆永燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113467561A publication Critical patent/CN113467561A/zh
Application granted granted Critical
Publication of CN113467561B publication Critical patent/CN113467561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本公开涉及一种参考电压生成电路。该参考电压生成电路可以包括：第一参考电流路径，通过第一节点和第一晶体管形成；第二参考电流路径，通过第二节点和第二晶体管形成；第一反馈回路，被配置为将第一电流反馈到第一参考电流路径和第二参考电流路径，使得第一节点和第二节点的电压电平保持相同；以及第二反馈回路，被配置为根据第二电流控制流过第一晶体管和第二晶体管的电流。

Description

参考电压生成电路
相关申请的交叉引用
本申请要求于2020年3月31日向韩国知识产权局提交的申请号为10-2020-0038832的韩国申请的优先权，其通过引用整体并入本文。
技术领域
各个实施例通常涉及一种半导体电路，并且更特别地，涉及一种参考电压生成电路。
背景技术
半导体电路必须使用参考电压以便处理各种信号并供应电力。
在例如诸如动态随机存取存储器(DRAM)的易失性存储器、诸如NAND闪存的非易失性存储器或用于控制存储器的存储器控制器的半导体电路中，无论外部电压变化如何或/和温度变化如何都需要恒定地保持参考电压电平，以提高包含半导体电路的产品的操作性能可靠性。
发明内容
各个实施例涉及一种能够生成稳定电平的参考电压的参考电压生成电路。
在实施例中，一种参考电压生成电路可以包括：第一参考电流路径，通过第一节点和第一晶体管形成；第二参考电流路径，通过第二节点和第二晶体管形成；第一反馈回路，被配置为将第一电流反馈到第一参考电流路径和第二参考电流路径，使得第一节点和第二节点的电压电平保持相同；以及第二反馈回路，被配置为根据第二电流控制流过第一晶体管和第二晶体管的电流。
在实施例中，一种参考电压生成电路可以包括：参考电路，被配置为生成第一内部电压、第二内部电压和预参考电压，通过根据第一电流和第二电流补偿由温度变化和电压变化中的至少一个引起的偏移来将第一内部电压、第二内部电压和预参考电压中的每一个控制为目标值；放大器电路，被配置为放大第一内部电压和第二内部电压之间的电压差，并输出放大信号；以及电流控制电路，被配置为根据放大信号控制第一电流和第二电流。
在实施例中，一种参考电压生成电路可以包括：参考电路，被配置为生成第一内部电压、第二内部电压和预参考电压，通过根据第一电流和第二电流补偿由温度变化和电压变化中的至少一个引起的偏移来将第一内部电压、第二内部电压和预参考电压中的每一个控制为目标值，其中第一电流和第二电流中的每一个具有第一特性，并且第三电流具有第一特性但具有与第一电流和第二电流中的任一个不同的电流变化率；放大器电路，被配置为放大第一内部电压和第二内部电压之间的电压差，并输出放大信号；以及电流控制电路，被配置为根据放大信号控制第一电流和第二电流。
附图说明
图1是示出根据实施例的参考电压生成电路的配置的示图。
图2是示出诸如图1的放大器电路的配置的示图。
图3是示出诸如图1的电压控制电路的配置的示图。
图4是示出根据实施例的参考电压生成电路的配置的示图。
具体实施方式
在下文中，参照附图更详细地描述本公开的各个实施例。在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
图1是示出根据实施例的参考电压生成电路100的配置的示图。
参照图1，参考电压生成电路100可以包括参考电路110、放大器电路130、电流控制电路150和电压控制电路170。
参考电压生成电路100可以进一步包括偏置电路190。
参考电路110可以生成第一内部电压VINT1、第二内部电压VINT2和预参考电压BGOUT，通过根据第一电流ICTAT1和第二电流ICTAT2补偿由温度变化和电压变化引起的偏移来控制生成第一内部电压VINT1、第二内部电压VINT2和预参考电压BGOUT中的每一个并将第一内部电压VINT1、第二内部电压VINT2和预参考电压BGOUT中的每一个保持在目标值。
参考电路110可以包括第一至第四电阻器111、112、115和116以及第一晶体管113和第二晶体管114。
第一电阻器111可以具有联接到电流控制电路150并且被配置为接收第一电流ICTAT1的一端和联接到第一节点A1的另一端。
第一内部电压VINT1可以被施加到第一节点A1。
第二电阻器112可以具有联接到电流控制电路150并且被配置为接收第一电流ICTAT1的一端和联接到第二节点A11的另一端。
第一电阻器111和第二电阻器112可以被设计为具有相同的电阻值。
第二内部电压VINT2可以被施加到第二节点A11。
第一晶体管113和第二晶体管114中的每一个可以被配置为双极结型晶体管(BJT)。
第一晶体管113可以具有联接到第一节点A1的集电极和联接到第三节点A2的基极。
第三电流IPTAT1流过通过第一电阻器111、第一节点A1以及第一晶体管113的集电极形成的电流路径，该电流路径可以称为第一参考电流路径。
预参考电压可以被施加到第三节点A2。
第二晶体管114具有联接到第二节点A11的集电极和联接到第三节点A2的基极。
第四电流IPTAT2流过通过第二电阻器112、第二节点A11以及第二晶体管114的集电极形成的电流路径，该电流路径可以称为第二参考电流路径。
第三电阻器115可以具有联接到第二晶体管114的发射极的一端。
第四电阻器116可以是可变电阻器，其电阻值被设置为默认值，并且该电阻值可以根据外部控制而变化。
第四电阻器116的一端可以联接到由第一晶体管113的发射极和第三电阻器115的下游端形成的节点，第四电阻器116的另一端可以联接到接地端子。
参考电路110可以进一步包括第三晶体管117。
第三晶体管117可以是MOS晶体管。
第三晶体管117可以具有联接到电流控制电路150并且被配置为接收第一电流ICTAT1的源极和联接到第四电阻器116的一端的栅极。
第三晶体管117可以具有联接到偏置电路190的漏极。
将通过第三晶体管117流入偏置电路190的电流表示为第五电流ICTAT3。
第一电流ICTAT1、第二电流ICTAT2和第五电流ICTAT3是对绝对温度型电流的补充(CTAT型电流)，该CTAT型电流随着环境温度升高而减小。
第三电流IPTAT1和第四电流IPTAT2与绝对温度型电流成比例(PTAT型电流)，该PTAT型电流随着环境温度升高而增大。
因为具有相同电阻值的第一电阻器111和第二电阻器112分别通过第一节点A1和第二节点A11联接到第一晶体管113的集电极和第二晶体管114的集电极，所以可以将流过第一参考电流路径的第三电流IPTAT1的量和流过第二参考电流路径的第四电流IPTAT2的量控制为相同。
因为第三电流IPTAT1和第四电流IPTAT2相等，所以第一节点A1和第二节点A11的电压电平可以彼此匹配，即被控制为相同。
放大器电路130可以放大第一内部电压VINT1和第二内部电压VINT2之间的电压差，并且输出与放大后的电压差相对应的放大信号AMP_OUT。
放大器电路130可以通过第一输入端子(+)接收第一内部电压VINT1，并且可以通过第二输入端子(-)接收第二内部电压VINT2。
电流控制电路150可以根据放大信号AMP_OUT来控制第一电流ICTAT1和第二电流ICTAT2。
电流控制电路150可以包括第五电阻器151至第七电阻器153、第四晶体管154至第七晶体管157以及电容器158。
第四晶体管154至第七晶体管157中的每一个可以是MOS晶体管。
第五电阻器151至第七电阻器153中的每一个的上游端可以共同联接到电源端子VCCE。
电源端子VCCE的电压可以从外部提供。
第四晶体管154可以具有联接到第五电阻器151的下游端的源极和联接到参考电路110的第一电阻器111的漏极。
第五晶体管155可以具有联接到第六电阻器152的下游端的源极和联接到第四节点A3的漏极。
第六晶体管156可以具有联接到第七电阻器153的下游端的源极和联接到参考电路110的第三节点A2的漏极。
第四晶体管154至第六晶体管156的栅极可以共同联接到第四节点A3。
第七晶体管157可以具有联接到第五晶体管155的漏极的漏极、联接到接地端子的源极以及联接到放大器电路130的输出端子并且被配置为接收放大信号AMP_OUT的栅极。
电容器158可以联接在第七晶体管157的栅极和源极之间。
电压控制电路170可以通过根据电压控制信号CTRLVTL，控制预参考电压BGOUT的电平来生成参考电压VREF。
电压控制电路170可以联接在第三节点A2和接地端子之间。
偏置电路190可以根据第五电流ICTAT3生成偏置信号。
偏置电路190可以联接在第三晶体管117的漏极和接地端子之间。
根据实施例的参考电压生成电路100可以形成多个负反馈回路，即第一负反馈回路(第一反馈回路)161和第二负反馈回路(第二反馈回路)162。
参考电压生成电路100可以通过根据放大信号AMP_OUT驱动第一反馈回路161和第二反馈回路162来控制第一电流ICTAT1和第二电流ICTAT2，使得无论温度变化如何和/或电源电压变化如何，参考电压VREF都具有恒定电平。
第一反馈回路161可以由电流控制电路150的组件157、155和154，参考电路110的组件111和112以及放大器电路130构成。
第二反馈回路162可以由电流控制电路150的组件157和156，参考电路110的组件113和114以及放大器电路130构成。
第一反馈回路161可以执行负反馈操作，以根据放大信号AMP_OUT反馈具有与第三电流IPTAT1和第四电流IPTAT2中的每一个相反的特性的第一电流ICTAT1，使得无论温度如何变化，第一节点A1和第二节点A11的电压电平都可以保持恒定。在本实施例中，第一电流的特性是其是CTAT型电流，第三电流和第四电流的特性是其是PTAT型电流。CTAT型和PTAT型电流的特性相反，因为它们对温度变化的反应相反。
第二反馈回路162可以根据由放大信号AMP_OUT控制的第二电流ICTAT2来控制第一晶体管113和第二晶体管114的基极的电压电平。
图2是示出图1的放大器电路130的配置的示图。
参照图2，放大器电路130可以包括差分对131、共模反馈电路133和输出端子135。
差分对131可以是N沟道输入差分对。
差分对131可以包括第一晶体管131-1和第二晶体管131-2。
第一晶体管131-1和第二晶体管131-2中的每一个可以是NMOS晶体管。
第一晶体管131-1可以具有联接到第一输出节点D1的漏极、被配置为接收第一内部电压VINT1的栅极以及通过电流源137联接到接地端子的源极。
第二晶体管131-2可以具有联接到第二输出节点D11的漏极、被配置为接收第二内部电压VINT2的栅极以及通过电流源137联接到接地端子的源极。
差分对131可以是N沟道输入差分对。与P沟道输入差分对相比，N沟道输入差分对可以减小输出信号之间的偏移，即第一输出节点D1和第二输出节点D11之间的偏移。
共模反馈电路133可以包括第三晶体管133-1和第四晶体管133-2以及第一电阻器133-3和第二电阻器133-4。
第三晶体管133-1可以具有联接到电源端子VCCE的源极和联接到第一输出节点D1的漏极。
第四晶体管133-2可以具有联接到电源端子VCCE的源极和联接到第二输出节点D11的漏极。
第一电阻器133-3可以具有共同联接到第三晶体管133-1的漏极和第一输出节点D1的一端，以及共同联接到第三晶体管133-1的栅极和第四晶体管133-2的栅极的另一端。
第二电阻器133-4可以具有联接到第二输出节点D11的一端以及联接到第三晶体管133-1的栅极和第四晶体管133-2的栅极的另一端。
输出端子135可以联接在电源端子VCCE和接地端子之间，并且根据第一输出节点D1和第二输出节点D11的电压电平来驱动放大信号AMP_OUT。
共模反馈电路133可以使用第一电阻器133-3和第二电阻器133-4将第一输出节点D1和第二输出节点D11的电压电平变化反馈到第三晶体管133-1和第四晶体管133-2，从而减小第一输出节点D1和第二输出节点D11之间的偏移。
图3是示出图1的电压控制电路170的配置的示图。
参照图3，电压控制电路170可以包括电阻器171和解码器173。
电阻器171可以是可变电阻器，其电阻值由外部控制。
电阻器171的一端可以接收预参考电压BGOUT，并且另一端可以联接到接地端子。
电阻器171可以包括串联联接的多个单元电阻器。
可以将不同的电压分别施加到由电阻器171的多个单元电阻器限定的不同节点。
解码器173可以根据电压控制信号CTRLVTL将这些不同的电压中的一个作为参考电压VREF输出。
参照图1至图3，具有上述配置的参考电压生成电路100的操作描述如下。
第一电流ICTAT1、第二电流ICTAT2和第五电流ICTAT3中的每一个都是随着环境温度升高而减小的CTAT型电流。
第三和第四电流IPTAT1和IPTAT2中的每一个都是随着环境温度的升高而增大的PTAT型电流。
因为第一电阻器111和第二电阻器112是电阻值可以容易地彼此匹配的无源元件，所以可以将第一电阻器111和第二电阻器112的电阻值控制为相同的值。
因为具有相同电阻值的第一电阻器111和第二电阻器112分别通过第一节点A1和第二节点A11联接到第一晶体管113的集电极和第二晶体管114的集电极，所以可以将流过第一参考电流路径的第三电流IPTAT1的量和流过第二参考电流路径的第四电流IPTAT2的量控制为相同。
因为第三电流IPTAT1和第四电流IPTAT2相同，所以第一节点A1和第二节点A11的电压电平可以彼此匹配，即被控制为相同。
第一反馈回路161可以执行负反馈操作，以根据放大信号AMP_OUT反馈具有与第三电流IPTAT1和第四电流IPTAT2中的每一个相反的特性的第一电流ICTAT1。通过负反馈操作，无论温度如何变化，第一节点A1和第二节点A11的电压电平都可以保持恒定。
第二反馈回路162可以根据由放大信号AMP_OUT控制的第二电流ICTAT2来控制第一晶体管113和第二晶体管114的基极的电压电平。
因为第一晶体管113的基极和第二晶体管114的基极被共同联接，所以第一晶体管113的基极和第二晶体管114的基极可以被相同的电压控制。
第一反馈回路161可以将第三电流IPTAT1和第四电流IPTAT2控制为相同。第二反馈回路162可以控制彼此联接的第一晶体管113和第二晶体管114的基极的电压电平。也就是说，第二反馈回路162可以控制流过参考电路110的电流量的绝对值。
如参照图2所述，放大器电路130可以使用N沟道输入差分对以及共模反馈电路133，进一步抑制在第一输出节点D1和第二输出节点D11之间发生的偏移。
因此，无论温度变化如何和/或电源端子VCCE的电压电平的变化如何，都可以恒定地保持预参考电压BGOUT。
因为无论温度变化如何和/或电源端子VCCE的电压电平变化如何，都可以恒定地保持预参考电压BGOUT，所以无论任何这种改变和/或变化如何，都可以恒定地保持参考电压VREF。
图4是示出根据实施例的参考电压生成电路200的配置的示图。
在参照图1至图3描述的实施例中，已经例示了将参考电压生成电路100应用到使用电源电压VCCE的例如NAND闪速存储器的半导体电路。
根据本实施例，示例了将参考电压生成电路应用于使用低于VCCE的电源电压VCCQ的例如SoC NAND控制器的半导体电路。
当使用具有比VCCE更低的电平的VCCQ作为电源电压时，需要以比图1的实施例更低的电平来生成预参考电压BGOUT。作为参考，下面描述的图1的电压控制电路170和图4的电压控制电路270可以控制参考电压VREF的电平，但是不能将参考电压VREF的电平降低到使用VCCQ的半导体电路所需的电平。
因此，本实施例提供了一种参考电压生成电路，该参考电压生成电路能够以使用VCCQ的半导体电路所需的电平来生成参考电压VREF。在下文中，对参考电压生成电路200进行描述。
参照图4，参考电压生成电路200可以包括参考电路210、放大器电路230、电流控制电路250和电压控制电路270。
参考电路210可以生成第一内部电压VINT1、第二内部电压VINT2和预参考电压BGOUT，通过根据第一电流ICTAT1和第二电流ICTAT2来补偿由温度变化和/或电压变化引起的偏移而将第一内部电压VINT1、第二内部电压VINT2和预参考电压BGOUT中的每一个控制为目标值。
参考电路210可以包括第一至第六电阻器211、212、215、216、217和221以及第一至第五晶体管213、214、218、219和220。
第一电阻器211可以具有联接到电流控制电路250并且被配置为接收第一电流ICTAT1的一端，和联接到第一节点A1的另一端。
第一内部电压VINT1可以被施加到第一节点A1。
第二电阻器212可以具有联接到电流控制电路250并且被配置为接收第一电流ICTAT1的一端，和联接到第二节点A11的另一端。
第一电阻器211和第二电阻器212可以具有相同的电阻值。
第二内部电压VINT2可以被施加到第二节点A11。
第一晶体管213和第二晶体管214中的每一个可以是BJT。
第一晶体管213可以具有联接到第一节点A1的集电极和联接到第三节点A2的基极。
第二晶体管214可以具有联接到第二节点A11的集电极和联接到第三节点A2的基极。
第三电阻器215可以具有联接到第二晶体管214的发射极的一端。
第四电阻器216可以是可变电阻器，其电阻值可以在外部调节。
第四电阻器216的一端可以共同地联接到第一晶体管213的基极和第二晶体管214的基极。第四电阻器216的另一端可以共同联接到接地端子和第一晶体管213的发射极。
第五电阻器217可以具有联接到电源端子VCCQ的一端。
电源端子VCCQ的电压可以从外部电源提供，并且具有比图1的电源端子VCCE的电平更低的电平。
第三晶体管218至第五晶体管220可以是MOS晶体管。
第三晶体管218可以具有联接到第五电阻器217的另一端的源极和联接到自身栅极的漏极。
第四晶体管219可以具有联接到电流控制电路250并且被配置为接收第一电流ICTAT1的源极、联接到第三晶体管218的栅极的栅极以及联接到第三节点A2的漏极。
第五晶体管220可以具有联接到第三晶体管218的漏极的源极和联接到电流控制电路250的栅极。
预参考电压BGOUT可以被施加到第五晶体管220的栅极。
第六电阻器221可以具有联接到第五晶体管220的漏极的一端，和联接到接地端子的另一端。
第三电流2XICTAT1流过第四晶体管219。
第四电流IPTAT1流过通过第一电阻器211、第一节点A1以及第一晶体管213的集电极形成的电流路径，该电流路径可以称为第一参考电流路径。
第五电流IPTAT2流过通过第二电阻器212、第二节点A11以及第二晶体管214的集电极形成的电流路径，该电流路径可以称为第二参考电流路径。
第一电流ICTAT1、第二电流ICTAT2和第三电流2XICTAT1中的每一个都是随着环境温度的升高而减小的CTAT型电流。
第三电流2XICTAT1具有CTAT类型，但是具有与第一电流ICTAT1不同的电流变化率。第三电流2XICTAT1可以是第一电流ICTAT1的两倍。
第四电流IPTAT1和第五电流IPTAT2中的每一个都是随着环境温度升高而增大的PTAT型电流。
因为具有相同电阻值的第一电阻器211和第二电阻器212分别通过第一节点A1和第二节点A11联接到第一晶体管213的集电极和第二晶体管214的集电极，所以可以将流过第一参考电流路径的第四电流IPTAT1的量和流过第二参考电流路径的第五电流IPTAT2的量控制为相同。
因为第四电流IPTAT1和第五电流IPTAT2相同，所以第一节点A1和第二节点A11的电压电平可以彼此匹配，即被控制为相同。
放大器电路230可以放大第一内部电压VINT1和第二内部电压VINT2之间的电压差，并且输出与放大后的电压差相对应的放大信号AMP_OUT。
放大器电路230可以通过第一输入端子(+)接收第一内部电压VINT1，并且可以通过第二输入端子(-)接收第二内部电压VINT2。
放大器电路230可以以与图2相同的方式配置。
电流控制电路250可以根据放大信号AMP_OUT来控制第一电流ICTAT1和第二电流ICTAT2。
电流控制电路250可以包括第七至第九电阻器251至253、第六至第九晶体管254至257以及电容器258。
第六至第九晶体管254至257可以是MOS晶体管。
第七电阻器251至第九电阻器253中的每一个的上游端可以共同联接到电源端子VCCQ。
第六晶体管254可以具有联接到第七电阻器251的下游端的源极和联接到参考电路210的第一电阻器211的漏极。
第七晶体管255可以具有联接到第八电阻器252的下游端的源极和联接到第四节点A3的漏极。
第八晶体管256可以具有联接到第九电阻器253的下游端的源极和联接到参考电路210的第三节点A2的漏极。
第六至第八晶体管254至256的栅极可以共同联接到第四节点A3。
第九晶体管257可以具有联接到第七晶体管255的漏极的漏极、联接到接地端子的源极以及联接到放大器电路230的输出端子并且被配置为接收放大信号AMP_OUT的栅极。
电容器258可以联接在第九晶体管257的栅极和源极之间。
电压控制电路270可以通过根据电压控制信号CTRLVTL，控制预参考电压BGOUT的电平来生成参考电压VREF。
电压控制电路270可以联接在接地端子与施加有预参考电压BGOUT的节点之间。
电压控制电路270可以与图3相同的方式配置。
根据本实施例的参考电压生成电路200可以形成第一反馈回路261和第二反馈回路262。
参考电压生成电路200可以通过根据放大信号AMP_OUT驱动第一反馈回路261和第二反馈回路262来控制第一至第三电流ICTAT1、ICTAT2和2XICTAT。通过参考电压生成电路200的控制，无论温度变化如何和电源电压的变化如何，参考电压VREF都具有恒定的电平。
第一反馈回路261可以由电流控制电路250的组件257、255和254，参考电路210的组件211和212以及放大器电路230构成。
第二反馈回路262可以由电流控制电路250的组件257和256，参考电路210的组件213、214、220、218和219以及放大器电路230构成。
根据本实施例的具有上述配置的参考电压生成电路200的操作描述如下。
第一电流ICTAT1、第二电流ICTAT2和第三电流2XICTAT1中的每一个都是随着环境温度的升高而减小的CTAT型电流。
第三电流2XICTAT1可以是第一电流ICTAT1的两倍。
第四电流IPTAT1和第五电流IPTAT2中的每一个都是随着环境温度升高而增大的PTAT型电流。
因为第一电阻器211和第二电阻器212是电阻值可以容易地彼此匹配的无源元件，所以可以将第一电阻器211和第二电阻器212的电阻值控制为相同的值。
因为具有相同电阻值的第一电阻器211和第二电阻器212分别通过第一节点A1和第二节点A11联接到第一晶体管213的集电极和第二晶体管214的集电极，所以可以将流过第一参考电流路径的第四电流IPTAT1的量和流过第二参考电流路径的第五电流IPTAT2的量控制为相同。
因为第四电流IPTAT1和第五电流IPTAT2相同，所以第一节点A1和第二节点A11的电压电平可以彼此匹配，即被控制为相同。
第一反馈回路261可以执行负反馈操作，以根据放大信号AMP_OUT反馈具有与第四电流IPTAT1和第五电流IPTAT2相反的特性的第一电流ICTAT1。通过负反馈操作，无论温度变化如何，第一节点A1和第二节点A11的电压电平都可以彼此匹配。
第二反馈回路262可以根据通过由放大信号AMP_OUT控制的第二电流ICTAT2生成的第三电流2XICTAT1来控制第一晶体管213和第二晶体管214的基极的电压电平。
因为第一晶体管213的基极和第二晶体管214的基极被共同联接，所以第一晶体管213的基极和第二晶体管214的基极可以被相同的电压控制。
第一反馈回路261可以将第四电流IPTAT1和第五电流IPTAT2控制为相同。第二反馈回路262可以控制彼此联接的第一晶体管213和第二晶体管214的基极的电压电平。也就是说，第二反馈回路262可以控制流过参考电路210的电流量的绝对值。
第二反馈回路262可以负反馈作为第一电流ICTAT1的两倍的第三电流2XICTAT1。因此，与参照图1描述的实施例相比，第二反馈回路262可以将预参考电压BGOUT的电平降低到期望的电平。
根据图4的实施例，第三晶体管218至第五晶体管220可以被配置为生成作为第一电流ICTAT1的两倍的第三电流2XICTAT1，并且第二反馈回路262可以被配置为将第三电流2XICTAT1负反馈到第四电流IPTAT1和第五电流IPTAT2的路径。因此，与参照图1描述的实施例相比，第二反馈回路262可以将预参考电压BGOUT的电平降低到期望的电平。
如参照图2所描述的，放大器电路230可以进一步抑制在第一输出节点D1和第二输出节点D11之间发生的偏移。
因此，无论温度变化如何和/或电源端子VCCQ的电压电平的变化如何，都可以恒定地保持预参考电压BGOUT。
因为无论温度变化如何和/或电源端子VCCQ的电压电平的变化如何，都恒定地保持预参考电压BGOUT，所以无论任何这种改变和/或变化如何，也可以恒定地保持参考电压VREF。
虽然已经说明和描述了各个实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，本发明并不限于任何公开的实施例。相反，本发明包括落入权利要求书范围内的任何公开的实施例的所有变型和修改。

Claims (23)

1.一种参考电压生成电路，包括：
第一参考电流路径，通过第一节点和第一晶体管形成；
第二参考电流路径，通过第二节点和第二晶体管形成；
第一反馈回路，将第一电流反馈到所述第一参考电流路径和所述第二参考电流路径，使得所述第一节点和所述第二节点的电压电平保持相同；以及
第二反馈回路，根据第二电流控制流过所述第一晶体管和所述第二晶体管的电流。
2.根据权利要求1所述的参考电压生成电路，其中所述第一参考电流路径包括：
第一电阻器，具有接收所述第一电流的一端和联接到所述第一节点的另一端；以及
第一晶体管，具有联接到所述第一节点的集电极和联接到接地端子的发射极。
3.根据权利要求2所述的参考电压生成电路，其中所述第二参考电流路径包括：
第二电阻器，具有接收所述第一电流的一端和联接到所述第二节点的另一端；以及
第二晶体管，具有联接到所述第二节点的集电极、联接到所述接地端子的发射极和联接到所述第一晶体管的基极并且接收所述第二电流的基极。
4.根据权利要求1所述的参考电压生成电路，其中所述第一反馈回路反馈具有与流过所述第一参考电流路径和所述第二参考电流路径的电流中的每一个的特性相反的特性的所述第一电流，使得无论温度如何变化，所述第一节点和所述第二节点的电压电平都保持恒定。
5.根据权利要求1所述的参考电压生成电路，进一步包括：放大器电路，放大所述第一节点和所述第二节点之间的电压差并且输出用于调整所述第一电流和所述第二电流的放大信号。
6.根据权利要求1所述的参考电压生成电路，进一步包括：电压控制电路，通过根据电压控制信号，控制从所述第二反馈回路的节点输出的预参考电压的电平来生成参考电压。
7.根据权利要求1所述的参考电压生成电路，其中所述第一电流和所述第二电流中的每一个具有对应于与绝对温度型电流成比例的PTAT型电流和与绝对温度型电流互补的CTAT型电流中的任一个的特性，并且
流过所述第一参考电流路径的第三电流和流过所述第二参考电流路径的第四电流中的每一个具有对应于所述PTAT型电流和所述CTAT型电流中的另一个的特性。
8.一种参考电压生成电路，包括：
参考电路，生成第一内部电压、第二内部电压和预参考电压，通过根据第一电流和第二电流补偿由温度变化和电压变化中的至少一个引起的偏移来将所述第一内部电压、所述第二内部电压和所述预参考电压中的每一个控制为目标值；
放大器电路，放大所述第一内部电压和所述第二内部电压之间的电压差，并且输出放大信号；以及
电流控制电路，根据所述放大信号控制所述第一电流和所述第二电流。
9.根据权利要求8所述的参考电压生成电路，其中所述参考电路包括：
第一电阻器，具有接收所述第一电流的一端和联接到第一节点的另一端；
第一晶体管，具有联接到所述第一节点的集电极和联接到接地端子的发射极；
第二电阻器，具有接收所述第一电流的一端和联接到第二节点的另一端；以及
第二晶体管，具有联接到所述第二节点的集电极、联接到所述接地端子的发射极和联接到所述第一晶体管的基极并且接收所述第二电流的基极。
10.根据权利要求9所述的参考电压生成电路，其中从联接所述第一晶体管的基极和所述第二晶体管的基极的节点输出所述预参考电压。
11.根据权利要求8所述的参考电压生成电路，其中所述电流控制电路、所述参考电路和所述放大器电路的组件形成：
第一反馈回路，将所述第一电流反馈到施加有所述第一内部电压的所述第一节点和施加有所述第二内部电压的所述第二节点，使得所述第一节点和所述第二节点的电压电平保持相同；以及
第二反馈回路，根据所述第二电流来控制流过所述参考电路的电流。
12.根据权利要求11所述的参考电压生成电路，其中所述第一反馈回路反馈具有与流过所述第一节点和所述第二节点的电流中的每一个的特性相反的特性的所述第一电流，使得无论温度如何变化，所述第一节点和所述第二节点的电压电平都保持恒定。
13.根据权利要求8所述的参考电压生成电路，其中所述第一电流和所述第二电流中的每一个具有对应于与绝对温度型电流成比例的PTAT型电流和与绝对温度型电流互补的CTAT型电流中的任一个的特性，并且
流过施加有所述第一内部电压的所述第一节点的电流和流过施加有所述第二内部电压的所述第二节点的电流中的每一个具有对应于所述PTAT型电流和所述CTAT型电流中的另一个的特性。
14.根据权利要求8所述的参考电压生成电路，进一步包括：电压控制电路，通过根据电压控制信号，控制所述预参考电压的电平来生成参考电压。
15.一种参考电压生成电路，包括：
参考电路，生成第一内部电压、第二内部电压和预参考电压，通过根据第一电流和第二电流补偿由温度变化和电压变化中的至少一个引起的偏移来将所述第一内部电压、所述第二内部电压和所述预参考电压中的每一个控制为目标值，其中所述第一电流和所述第二电流中的每一个具有第一特性，并且第三电流具有所述第一特性但具有与所述第一电流和所述第二电流中的任一个不同的电流变化率；
放大器电路，放大所述第一内部电压和所述第二内部电压之间的电压差，并且输出放大信号；以及
电流控制电路，根据所述放大信号控制所述第一电流和所述第二电流。
16.根据权利要求15所述的参考电压生成电路，其中所述参考电路包括：
第一电阻器，具有接收所述第一电流的一端和联接到第一节点的另一端；
第一晶体管，具有联接到所述第一节点的集电极和联接到接地端子的发射极；
第二电阻器，具有接收所述第一电流的一端和联接到第二节点的另一端；
第二晶体管，具有联接到所述第二节点的集电极、联接到所述接地端子的发射极和联接到所述第一晶体管的基极并且接收所述第二电流的基极；
第三晶体管，具有联接到电源端子的源极和联接到所述第三晶体管的栅极的漏极；
第四晶体管，具有接收所述第一电流的源极和联接到所述第三晶体管的栅极的栅极；以及
第五晶体管，具有联接到所述第三晶体管的漏极的源极。
17.根据权利要求16所述的参考电压生成电路，其中所述第三电流流过所述第四晶体管。
18.根据权利要求16所述的参考电压生成电路，其中施加到所述第五晶体管的栅极的电压被输出为所述预参考电压。
19.根据权利要求15所述的参考电压生成电路，其中所述电流控制电路、所述参考电路和所述放大器电路的组件形成：
第一反馈回路，将所述第一电流反馈到施加有所述第一内部电压的所述第一节点和施加有所述第二内部电压的所述第二节点，使得所述第一节点和所述第二节点的电压电平保持相同；以及
第二反馈回路，根据所述第三电流控制流过所述参考电路的电流。
20.根据权利要求19所述的参考电压生成电路，其中所述第一反馈回路反馈具有与流过所述第一节点和所述第二节点的电流中的每一个的特性相反的所述第一特性的第一电流，使得无论温度如何变化，所述第一节点和所述第二节点的电压电平都保持恒定。
21.根据权利要求15所述的参考电压生成电路，其中所述第一特性对应于与绝对温度型电流成比例的PTAT型电流和与绝对温度型电流互补的CTAT型电流中的任一个，并且
流过施加有所述第一内部电压的所述第一节点的电流和流过施加有所述第二内部电压的所述第二节点的电流中的每一个具有对应于所述PTAT型电流和所述CTAT型电流中的另一个的第二特性。
22.根据权利要求15所述的参考电压生成电路，进一步包括：电压控制电路，通过根据电压控制信号，控制所述预参考电压的电平来生成参考电压。
23.一种电路，包括：
参考电路，包括电源电压端子和接地端子之间的第一并联电流路径和第二并联电流路径，所述第一并联电流路径包括通过第一节点串联联接的第一电阻器和第一晶体管，所述第二并联电流路径包括通过第二节点串联联接的第二电阻器和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极通过第三节点联接；
放大器电路，放大所述第一节点和所述第二节点之间的电压差，并且输出放大信号；
电流控制电路，包括所述放大器电路与所述第一电阻器和所述第二电阻器的连接节点之间的第一反馈回路，和在所述放大器电路和所述第三节点之间的第二反馈回路，所述第一反馈回路提供与温度成反比的电流，所述第二反馈回路提供与温度成比例的电流；以及
电压控制电路，基于电压控制信号来控制所述第三节点上的电压以生成参考电压。
CN202010821058.8A 2020-03-31 2020-08-14 参考电压生成电路 Active CN113467561B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200038832A KR20210121688A (ko) 2020-03-31 2020-03-31 기준 전압 회로
KR10-2020-0038832 2020-03-31

Publications (2)

Publication Number Publication Date
CN113467561A true CN113467561A (zh) 2021-10-01
CN113467561B CN113467561B (zh) 2022-11-25

Family

ID=77854679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010821058.8A Active CN113467561B (zh) 2020-03-31 2020-08-14 参考电压生成电路

Country Status (3)

Country Link
US (1) US11360501B2 (zh)
KR (1) KR20210121688A (zh)
CN (1) CN113467561B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3812873A1 (en) * 2019-10-24 2021-04-28 NXP USA, Inc. Voltage reference generation with compensation for temperature variation
US11392158B2 (en) * 2020-11-02 2022-07-19 Texas Instruments Incorporated Low threshold voltage transistor bias circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120169413A1 (en) * 2010-12-30 2012-07-05 Stmicroelectronics Inc. Bandgap voltage reference circuit, system, and method for reduced output curvature
CN102809979A (zh) * 2012-07-13 2012-12-05 电子科技大学 一种三阶补偿带隙基准电压源
CN106527571A (zh) * 2016-07-05 2017-03-22 络达科技股份有限公司 偏压电路
CN107728690A (zh) * 2016-08-10 2018-02-23 晶豪科技股份有限公司 能隙参考电路
CN108345336A (zh) * 2017-01-23 2018-07-31 晶豪科技股份有限公司 能隙参考电路
CN108351662A (zh) * 2015-11-20 2018-07-31 德州仪器公司 具有曲率补偿的带隙参考电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60118697D1 (de) * 2001-01-31 2006-05-24 St Microelectronics Srl Bandabstands-Referenzspannung mit niedriger Versorgungsspannung
KR100545711B1 (ko) 2003-07-29 2006-01-24 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
US7193454B1 (en) * 2004-07-08 2007-03-20 Analog Devices, Inc. Method and a circuit for producing a PTAT voltage, and a method and a circuit for producing a bandgap voltage reference
US7453252B1 (en) * 2004-08-24 2008-11-18 National Semiconductor Corporation Circuit and method for reducing reference voltage drift in bandgap circuits
KR100638487B1 (ko) 2004-11-11 2006-10-26 삼성전자주식회사 공통모드 피드백 회로를 구비한 상보형 트랜스컨덕턴스증폭기 및 트랜스컨덕턴스 증폭방법
KR100756317B1 (ko) 2006-02-06 2007-09-06 삼성전자주식회사 딥 엔웰 씨모스 공정으로 구현한 수직형 바이폴라 정션트랜지스터를 이용한 전압 기준 회로 및 전류 기준 회로
KR100792370B1 (ko) * 2006-06-29 2008-01-09 주식회사 하이닉스반도체 내부전압 발생 장치
JP5833858B2 (ja) * 2011-08-02 2015-12-16 ルネサスエレクトロニクス株式会社 基準電圧発生回路
EP2555078B1 (en) * 2011-08-03 2014-06-25 ams AG Reference circuit arrangement and method for generating a reference voltage
US8884601B2 (en) * 2011-12-29 2014-11-11 Stmicroelectronics International N.V. System and method for a low voltage bandgap reference
US8542000B1 (en) * 2012-03-19 2013-09-24 Sandisk Technologies Inc. Curvature compensated band-gap design
CN103677037B (zh) * 2012-09-11 2016-04-13 意法半导体研发（上海）有限公司 用于生成带隙基准电压的电路和方法
US9780652B1 (en) * 2013-01-25 2017-10-03 Ali Tasdighi Far Ultra-low power and ultra-low voltage bandgap voltage regulator device and method thereof
EP3021189B1 (en) * 2014-11-14 2020-12-30 ams AG Voltage reference source and method for generating a reference voltage
EP3091418B1 (en) * 2015-05-08 2023-04-19 STMicroelectronics S.r.l. Circuit arrangement for the generation of a bandgap reference voltage
FR3058568A1 (fr) * 2016-11-09 2018-05-11 STMicroelectronics (Alps) SAS Attenuation de la composante non lineaire d'une tension de bande interdite

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120169413A1 (en) * 2010-12-30 2012-07-05 Stmicroelectronics Inc. Bandgap voltage reference circuit, system, and method for reduced output curvature
CN102809979A (zh) * 2012-07-13 2012-12-05 电子科技大学 一种三阶补偿带隙基准电压源
CN108351662A (zh) * 2015-11-20 2018-07-31 德州仪器公司 具有曲率补偿的带隙参考电路
CN106527571A (zh) * 2016-07-05 2017-03-22 络达科技股份有限公司 偏压电路
CN107728690A (zh) * 2016-08-10 2018-02-23 晶豪科技股份有限公司 能隙参考电路
CN108345336A (zh) * 2017-01-23 2018-07-31 晶豪科技股份有限公司 能隙参考电路

Also Published As

Publication number Publication date
CN113467561B (zh) 2022-11-25
KR20210121688A (ko) 2021-10-08
US11360501B2 (en) 2022-06-14
US20210303012A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
KR940003406B1 (ko) 내부 전원전압 발생회로
US7586371B2 (en) Regulator circuit
JP4722502B2 (ja) バンドギャップ回路
KR100957228B1 (ko) 반도체 소자의 밴드갭 기준전압 발생회로
US9678526B2 (en) Current generation circuit, and bandgap reference circuit and semiconductor device including the same
JP2008015925A (ja) 基準電圧発生回路
US7902913B2 (en) Reference voltage generation circuit
CN113467561B (zh) 参考电压生成电路
JPH06204838A (ja) 基準電圧発生器及び基準電圧の発生方法
US5990671A (en) Constant power voltage generator with current mirror amplifier optimized by level shifters
US7764114B2 (en) Voltage divider and internal supply voltage generation circuit including the same
JP2021185516A (ja) 定電流回路
US10503197B2 (en) Current generation circuit
US6940338B2 (en) Semiconductor integrated circuit
US11500408B2 (en) Reference voltage circuit
US9385584B2 (en) Voltage regulator
KR102207264B1 (ko) 기준 전압 발생기
KR100803514B1 (ko) 반도체 소자의 전압 레귤레이터
KR100868253B1 (ko) 반도체장치의 기준전압발생회로
US20020175663A1 (en) Reference voltage generator tolerant to temperature variations
JP3507706B2 (ja) 半導体装置
US8582385B2 (en) Semiconductor memory device
KR0172436B1 (ko) 반도체 장치의 기준전압 발생회로
KR100881719B1 (ko) 반도체장치의 기준전압발생회로
KR100911149B1 (ko) 기준전압 발생 장치 및 방법, 그리고 그것을 포함하는집적회로 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant