CN113424295A - 接合基板的制造方法 - Google Patents

接合基板的制造方法 Download PDF

Info

Publication number
CN113424295A
CN113424295A CN202080013806.8A CN202080013806A CN113424295A CN 113424295 A CN113424295 A CN 113424295A CN 202080013806 A CN202080013806 A CN 202080013806A CN 113424295 A CN113424295 A CN 113424295A
Authority
CN
China
Prior art keywords
substrate
bonded
convex portion
bonding
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080013806.8A
Other languages
English (en)
Inventor
日野龙之介
岸勇藏
岸本谕卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113424295A publication Critical patent/CN113424295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0019—Flexible or deformable structures not provided for in groups B81C1/00142 - B81C1/00182
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/038—Bonding techniques not provided for in B81C2203/031 - B81C2203/037

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种能够抑制空隙的产生的接合基板的制造方法。接合基板的制造方法包括：准备具有在中央部设置了凸部的面的一个基板和另一个基板的工序；以及将一个基板的设置了凸部的面作为与另一个基板接合的接合面而将一个基板和另一个基板接合的工序。

Description

接合基板的制造方法
技术领域
本发明涉及接合了第1基板和第2基板的接合基板的制造方法。
背景技术
在专利文献1公开了如下内容，即，在将两片基板接合之前，为了以没有挠曲、形变且未残留内部应力的状态使两片基板相互重叠，对第1基板的至少多个部位进行吸附保持，并且从第1基板的背面侧支承第1基板，使得相对于对置配置的第2基板成为凸形状，使第1基板从第1基板中的相对于第2基板最突出的突出区域起与第2基板接触，一边在第1基板与第2基板的接触区域中消除凸形状，一边从突出区域向其相邻区域逐渐使第1基板对第2基板进行接触，由此将第1基板和第2基板相互重叠。
在专利文献2公开了如下内容，即，在将两片基板接合时，为了防止在基板彼此之间产生空隙，并且以高的位置精度进行接合，包括：亲水化处理工序，进行使水或含OH物质附着在第一基板以及第二基板各自的接合面的表面的亲水化处理；使基板挠曲的工序，使第一基板挠曲，使得接合面的中央部相对于外周部向第二基板侧突出；对接工序，使第一基板的接合面和第二基板的接合面在中央部彼此对接；以及粘合工序，在中央部彼此对接而使得保持一定的距离的状态下缩小第一基板的外周部和第二基板的外周部的距离，使第一基板的接合面和第二基板的接合面在整个面粘合，在对接工序前或对接工序后，对第一基板与第二基板之间的距离进行测定，缩小第一基板的外周部和所述第二基板的外周部的距离。
在专利文献3公开了如下内容，即，在将两片基板接合时，为了防止在基板彼此之间产生空隙，通过真空吸引使两片基板翘曲为凸型并使该凸型部彼此接触，解除真空，由此使基板彼此密接且整个面接合。
在先技术文献
专利文献
专利文献1：日本特开平9-283392号公报
专利文献2：国际公开第2017/155002号
专利文献3：日本特开昭63-19807号公报
发明内容
发明要解决的课题
在上述专利文献1至专利文献3记载的接合基板的制造方法中，以使基板挠曲而将中央部设为凸形状的状态将两片基板接合，因此基板的外周部难以接合，容易在接合基板产生空隙。此外，为了使基板挠曲或者使基板翘曲，接合设备的构造变得复杂。
因此，本发明的目的在于，提供一种接合设备的构造比较简易且能够抑制空隙的产生的接合基板的制造方法。
用于解决课题的技术方案
本发明涉及的接合基板的制造方法包括：
准备具有在中央部设置了凸部的面的一个基板和另一个基板的工序；以及
将所述一个基板的设置了所述凸部的面作为与所述另一个基板接合的接合面而将所述一个基板和所述另一个基板接合的工序。
发明效果
根据本发明涉及的接合基板的制造方法，准备具有在中央部设置了凸部的面的一个基板和另一个基板，并将一个基板的设置了凸部的面作为接合面而将一个基板和另一个基板接合。由此，在接合开始时，从一个基板的接合面的中央部的凸部和另一个基板的接合面的接点起进行粘合，并朝向该凸部的周边进行接合，因此不易产生空隙。此外，在接合时，无需像以往那样使基板挠曲或者使基板翘曲，因此能够用通用的接合装置进行制造。
附图说明
图1是本发明的实施方式1涉及的接合基板的制造方法的流程图。
图2是示出本发明的实施方式1涉及的接合基板的制造方法的各工序的概略剖视图。
图3是示出图2的接合后的接合基板的接合面的状态的概略剖视图。
图4是示出本发明的实施方式2涉及的接合基板的制造方法的各工序的概略剖视图。
图5是示出图4的接合后的接合基板的接合面的状态的概略剖视图。
具体实施方式
第1方式涉及的接合基板的制造方法包括：
准备具有在中央部设置了凸部的面的一个基板和另一个基板的工序；以及
将所述一个基板的设置了所述凸部的面作为与所述另一个基板接合的接合面而将所述一个基板和所述另一个基板接合的工序。
关于第2方式涉及的接合基板的制造方法，可以是，在上述第1方式中，所述一个基板的接合面的外周部比所述中央部的凸部低。
关于第3方式涉及的接合基板的制造方法，可以是，在上述第1方式中，所述一个基板具有在所述中央部的凸部的周边设置的多个凸部。
关于第4方式涉及的接合基板的制造方法，可以是，在上述第3方式中，所述中央部的凸部的高度为在所述中央部的凸部的周边设置的多个凸部的高度以上。
关于第5方式涉及的接合基板的制造方法，可以是，在上述第3方式或第4方式中，所述一个基板具有在所述接合面中的以所述中央部的凸部为中心的同心圆上设置的凸部。
根据上述结构，通过设置同心圆上的凹凸，从而能够呈同心圆状对从中央部向外周部的接合的扩展进行引导，此时空气被排掉，因此能够抑制空隙的产生。
关于第6方式涉及的接合基板的制造方法，可以是，在上述第5方式中，所述一个基板是具有包括所述中央部的凸部在内的三个以上的奇数个凸部和偶数个凹部的基板。
关于第7方式涉及的接合基板的制造方法，可以是，在上述第1至第6方式中的任一方式中，在所述一个基板中，所述中央部的凸部的高度与所述凹部的高度之差大于所述接合面的表面粗糙度且为100μm以下。
根据上述结构，凹凸的高低差至少大于面的表面粗糙度，由此可得到从中央部的凸部起进行接合的效果。此外，由于凸部与凹部的高低差为100μm以下，从而在接合从中央部的凸部向周边部的凹部扩展时，能够抑制在凹部处产生空隙。
关于第8方式涉及的接合基板的制造方法，可以是，在上述第1方式至第7方式中的任一方式中，所述另一个基板具有与所述一个基板接合的接合面，并具有在所述接合面中的关于所述一个基板的接合面面对称的位置设置的凸部。
根据上述结构，在接合时，一个基板的凸部和另一个基板的凸部相互接合，且接合向外周部逐渐扩大。
关于第9方式涉及的接合基板的制造方法，可以是，在上述第1方式至第8方式中的任一方式中，将所述一个基板和所述另一个基板通过直接接合进行接合。
关于第10方式涉及的接合基板的制造方法，可以是，在上述第1方式至第9方式中的任一方式中，所述一个基板是硅基板。
关于第11方式涉及的接合基板的制造方法，可以是，在上述第1方式至第10方式中的任一方式中，所述一个基板具有硅氧化膜。
以下，参照附图对本发明的实施方式涉及的接合基板的制造方法进行说明。另外，在图中，对于实质上相同的构件标注相同的附图标记。
(实施方式1)
图1是本发明的实施方式1涉及的接合基板的制造方法的流程图。如图1所示，该接合基板的制造方法包括以下的两个工序。
(1)准备具有在中央部设置了凸部的面的一个基板和另一个基板(基板准备工序)。
(2)将一个基板的设置了凸部的面作为与另一个基板接合的接合面而将一个基板和另一个基板接合(基板接合工序)。
以下，对该接合基板的制造方法的各工序进行说明。
<基板准备工序>
在该基板调准备过程中，首先，准备一个基板和另一个基板。
<一个基板>
一个基板设为具有在中央部设置了凸部的面的基板。在一个基板中，设置了凸部的面是与另一个基板接合的接合面。该一个基板的接合面的外周部可以比所述中央部的凸部低。此外，在接合面设置的凸部的数目不限于一个，例如，除了在中央部设置的凸部以外，还可以具有在中央部的凸部的周边设置的多个凸部。在该情况下，中央部的凸部的高度优选为在中央部的凸部的周边设置的多个凸部的高度以上。在该情况下，在接合开始时，一个基板和另一个基板从一个基板的在接合面的中央部设置的凸部与另一个基板的接合面的接点起朝向在中央部设置的凸部的周边进行接合。进而，一个基板除了在中央部设置的凸部以外，还可以具有在接合面中的以中央部的凸部为中心的同心圆上设置的凸部。通过在接合面中的以中央部的凸部为中心的同心圆上设置的凸部，能够使得一个基板与另一个基板的接合部分从中央部向外周部呈同心圆状扩展。此时空气被排掉，因此能够抑制空隙的产生。进而，一个基板也可以设为具有包括中央部的凸部在内的三个以上的奇数个凸部和偶数个凹部的基板。
此外，在一个基板中，中央部的凸部的高度与凹部的高度之差可以大于接合面的表面粗糙度Ra(例如，0.1nm～0.2nm)且为100μm以下。进而，高度之差优选为50μm以下，更优选为30μm以下。此外，进一步地，高度之差进一步优选为5μm以下，更进一步优选为0.5μm以下。通过使中央部的凸部的高度与在中央部的凸部的周围设置的凹部的高度之差大于接合面的表面粗糙度Ra，从而可得到如下效果，即，在接合开始时，一个基板与另一个基板的接合部分从中央部的凸部起向周边部扩展。此外，通过使中央部的凸部的高度与凹部的高度之差为100μm以下，从而能够抑制一个基板与另一个基板的接合部分从中央部的凸部起向周边部扩展时在凹部产生空隙。
另外，虽然在此设为一个基板具有像上述的那样在接合面的中央部设置的凸部，但是不限于此，也可以是，一个基板和另一个基板的双方具有在接合面的中央部设置的凸部。
<另一个基板>
进而，关于另一个基板，可以是，具有与一个基板接合的接合面，并具有在接合面中的关于一个基板的接合面面对称的位置设置的凸部。由此，在接合时，在一个基板的凸部和另一个基板的凸部相互接触之后进行接合，因此一个基板和另一个基板的接合部分从中央部向外周部逐渐扩大。
图2是示出本发明的实施方式1涉及的接合基板的制造方法的各工序的概略剖视图。图3是示出图2的接合后的接合基板的接合面的状态的概略剖视图。
该基板准备工序进一步包括例如基板配置工序、研磨工序、化学机械研磨(CMP)工序、以及根据需要包括热氧化工序。
接合基板可用于MEMS(MicroElectro Mechanical Systems，微机电系统)器件等。一个基板在制造MEMS器件时成为在制造工序中被保持的操作基板，另一个基板成为设置MEMS器件的构造部的器件基板。在以下的例子中，作为一个基板的第1基板设为作为操作基板的第1硅基板，作为另一个基板的第2基板设为作为器件基板的第2硅基板。此外，对于两个基板分别在接合面的中央部设置有凸部。
<基板配置工序>
准备作为操作基板的第1硅基板1以及作为器件基板的第2硅基板5，各自的下表面被吸附于研磨机的吸盘(图2的(a)、图2的(e))。通常，第1硅基板1以及第2硅基板5的表面具有不规则的凹凸。
<研磨工序>
通过研磨工序在第1硅基板1以及第2硅基板5形成凸部、凹部。例如，在第1硅基板1中，通过对研磨机的吸盘的倾斜度进行调整，从而在侧视下在一个面的中央部形成凸部2，使外周部3的高度低于凸部2的高度(图2的(b))。同样地，在第2硅基板5中，通过对研磨机的吸盘的倾斜度进行调整，从而在侧视下在一个面的中央部形成凸部6，使外周部7的高度低于凸部6的高度(图2的(f))。
<化学机械研磨(CMP)工序>
通过化学机械研磨工序，将第1硅基板1以及第2硅基板5的表面镜面化(图2的(c)、图2的(g))。另外，通过变更对第1硅基板1以及第2硅基板5施加的载荷，从而还能够保持在研磨工序中形成的第1硅基板1以及第2硅基板5的形状。关于研磨量，最好是能够除去在研磨工序中在第1硅基板1以及第2硅基板5形成的损伤层的程度的量，此外，最好是不损伤研磨轮廓的程度以下的量。例如，研磨量优选为500nm以上且3μm以下。
<热氧化工序>
通过热氧化工序，在作为操作基板的第1硅基板1的表面形成硅氧化膜4(图2的(d))。硅氧化膜4例如具有2μm程度的厚度。另外，在此，仅在第1硅基板1设置有硅氧化膜。
<基板接合工序>
接着，将像上述那样准备的在中央部具有凸部2的第1硅基板1和在中央部具有凸部6的第2硅基板5接合(图2的(h))。在接合时，也可以对准凸部2和凸部6的位置。在该情况下，只要凸部2的一部分和凸部6的一部分实质上对准即可，也可以不完全对准。
如图3的(a)所示，在第1硅基板1和第2硅基板5的接合开始时，第1硅基板1和第2硅基板5仅有凸部2和凸部6接触。然后，第1硅基板1以及第2硅基板5的接合部分从中央部扩大至外周部。若接合完成，则如图3的(b)所示，接合面8成为平面状。另一方面，第1硅基板1以及第2硅基板5的与接合面8相反侧的面分别变形为反映了接合前的接合面的形状的形状。
另外，在第1硅基板1和第2硅基板5在关于接合面相互面对称的位置具有凸部的情况下，能够像上述的那样将接合面8设为平面状。
此外，接合可以是直接接合，例如，可以通过熔融键合(FUSION BONDING)来进行。
另外，熔融键合例如能够通过以下的工序来实现。
a)将第1硅基板1的接合面和第2硅基板5的接合面中的至少一者的表面亲水化，形成水膜。
b)通过水膜的力将第1硅基板1的接合面和第2硅基板5的接合面预接合。
c)在预接合的状态下对第1硅基板1和第2硅基板5进行加热。
d)若周围的温度由于加热而成为200℃附近，则从第1硅基板1的接合面和第2硅基板5的接合面接合的部分脱水以及脱氧，由此第1硅基板1的接合面和第2硅基板5的接合面处的键成为氢键。由此，第1硅基板1的接合面和第2硅基板5的接合面的接合强度增大。
e)直到周围的温度成为600℃附近为止，从第1硅基板1的接合面和第2硅基板5的接合面接合的部分脱水以及脱氧，由此在第1硅基板1的接合面和第2硅基板5的接合面接合的部分产生空隙。
f)周围的温度成为大约1000℃附近，由此在第1硅基板1的接合面和第2硅基板5的接合面接合的部分，水以及氧扩散到Si中，从而空隙消失。由此，第1硅基板1的接合面和第2硅基板5的接合面的接合强度进一步增加。
通过以上，可实现第1硅基板1和第2硅基板5的直接接合。另外，不限于上述工序，只要能够进行直接接合即可。
通过以上的工序，可得到接合基板10。
根据该接合基板的制造方法，在一个基板的凸部和另一个基板的凸部相互接触之后进行接合，一个基板和另一个基板的接合部分从中央部向外周部逐渐扩大，因此变得不易在接合基板产生空隙。此外，因为基板本身具有上述特有的形状，所以在接合时无需使基板挠曲或者使基板翘曲。因此，无需使用具备用于使基板挠曲或者使基板翘曲的复杂的构造的接合装置，能够用通用的接合装置进行制造。
(实施方式2)
图4是示出本发明的实施方式2涉及的接合基板的制造方法的各工序的概略剖视图。图5是示出图4的接合后的接合基板的接合面的状态的概略剖视图。
本发明的实施方式2涉及的接合基板的制造方法与上述实施方式1涉及的接合基板的制造方法的不同点在于，第1硅基板11具有中央部的凸部12和外周部的凸部12a，第2硅基板15具有中央部的凸部16和外周部的凸部16a。
<基板配置工序>
准备作为操作基板的第1硅基板11以及作为器件基板的第2硅基板15，各自的下表面吸附于研磨机的吸盘(图4的(a)、图4的(e))。
<研磨工序>
通过研磨工序在第1硅基板11以及第2硅基板15形成凸部、凹部。例如，在第1硅基板11中，通过调整研磨机的吸盘的倾斜度，从而在侧视下在一个面的中央部形成凸部12，并在外周部形成两个凸部12a(图4的(b))。同样地，在第2硅基板15中，通过调整研磨机的吸盘的倾斜度，从而在侧视下在一个面的中央部形成凸部16，并在外周部形成两个凸部16a(图4的(f))。如图4的(b)所示，第1硅基板11是如下的基板，即，在侧视下在中央部以及与中央部不同的位置具有三个以上的奇数个凸部12、12a，并具有在俯视下为以中央部的凸部12为中心的同心圆状且在侧视下为偶数个的凹部13。如图4的(f)所示，第2硅基板15是如下的基板，即，在侧视下在中央部以及与中央部不同的位置具有三个以上的奇数个凸部16、16a，并具有在俯视下为以中央部的凸部12为中心的同心圆状且在侧视下为偶数个的凹部17。
<化学机械研磨(CMP)工序>
通过化学机械研磨工序，将第1硅基板11以及第2硅基板15的表面镜面化(图4的(c)、图4的(g))。另外，通过变更对第1硅基板11以及第2硅基板15施加的载荷，从而还能够保持在研磨工序中形成的第1硅基板11以及第2硅基板15的形状。关于研磨量，最好是能够除去在研磨工序中在第1硅基板11以及第2硅基板15形成的损伤层的程度的量，此外，最好是不损伤研磨轮廓的程度以下的量。例如，研磨量优选为500nm以上且3μm以下。
<热氧化工序>
通过热氧化工序，在作为操作基板的第1硅基板11的表面形成硅氧化膜14(图4的(d))。硅氧化膜14例如具有2μm程度的厚度。另外，在此，仅在第1硅基板11设置有硅氧化膜。
<基板接合工序>
接着，将第1硅基板11和第2硅基板15接合(图2的(h))。在接合时，也可以分别对准第1硅基板11的凸部12和第2硅基板15的凸部16的位置、第1硅基板11的凸部12a和第2硅基板15的凸部16a的位置。在该情况下，只要凸部12的一部分和凸部16的一部分、凸部12a一部分和凸部16a一部分分别实质上对准即可，也可以不完全对准。
如图5的(a)所示，在第1硅基板11和第2硅基板15的接合开始时，第1硅基板11和第2硅基板15仅有中央部的凸部12和凸部16以及外周部的凸部12a和凸部16a接触。然后，第1硅基板11以及第2硅基板15的接合部分从中央部扩大至外周部。若接合完成，则如图5的(b)所示，接合面18成为平面状。另一方面，第1硅基板11以及第2硅基板15的与接合面18相反侧的面分别变形为反映了接合前的接合面的形状的形状。
通过以上的工序，可得到接合基板20。
根据该接合基板的制造方法，在一个基板的中央部的凸部和另一个基板的中央部的凸部、一个基板的外周部的凸部和另一个基板的外周部的凸部分别相互接触之后进行接合，一个基板和另一个基板的接合部分从中央部向外周部逐渐扩大，因此变得不易在接合基板的中央部以及外周部产生空隙。此外，因为基板本身具有上述特有的形状，所以在接合时无需使基板挠曲或者使基板翘曲。因此，无需使用具备用于使基板挠曲或者使基板翘曲的复杂的构造的接合装置，能够用通用的接合装置进行制造。
此外，在研磨工序以及化学机械研磨工序中，通过使中央部的凸部的高度与中央部的凸部的周围的凹部的高度之差、外周部的凸部的高度与外周部的凸部的周围的凹部的高度之差中的至少一者为例如0.5μm以下，从而一个基板和另一个基板的接合性进一步提高。
另外，在本公开中，包括将前述的各种各样的实施方式和/或实施例中的任意的实施方式和/或实施例适当地进行组合，能够达到各个实施方式和/或实施例具有的效果。
产业上的可利用性
本发明能够应用于接合了第1基板和第2基板的接合基板的制造方法。
附图标记说明
1：第1硅基板；
2：凸部；
3：外周部；
4：硅氧化膜；
5：第2硅基板；
6：凸部；
7：外周部；
8：接合面；
10：接合基板；
11：第1硅基板；
12、12a：凸部；
13：凹部；
14：硅氧化膜；
15：第2硅基板；
16：凸部；
17：凹部；
18：接合面；
20：接合基板。

Claims (11)

1.一种接合基板的制造方法，包括：
准备具有在中央部设置了凸部的面的一个基板和另一个基板的工序；以及
将所述一个基板的设置了所述凸部的面作为与所述另一个基板接合的接合面而将所述一个基板和所述另一个基板接合的工序。
2.根据权利要求1所述的接合基板的制造方法，其中，
所述一个基板的接合面的外周部比所述中央部的凸部低。
3.根据权利要求1所述的接合基板的制造方法，其中，
所述一个基板具有在所述中央部的凸部的周边设置的多个凸部。
4.根据权利要求3所述的接合基板的制造方法，其中，
所述中央部的凸部的高度为在所述中央部的凸部的周边设置的多个凸部的高度以上。
5.根据权利要求3或4所述的接合基板的制造方法，其中，
所述一个基板具有在所述接合面中的以所述中央部的凸部为中心的同心圆上设置的凸部。
6.根据权利要求5所述的接合基板的制造方法，其中，
所述一个基板具有包括所述中央部的凸部在内的三个以上的奇数个凸部和偶数个所述凹部。
7.根据权利要求1至6中的任一项所述的接合基板的制造方法，其中，
在所述一个基板中，所述中央部的凸部的高度与所述凹部的高度之差大于所述接合面的表面粗糙度且为100μm以下。
8.根据权利要求1至7中的任一项所述的接合基板的制造方法，其中，
所述另一个基板具有与所述一个基板接合的接合面，并具有在所述接合面中的关于所述一个基板的接合面面对称的位置设置的凸部。
9.根据权利要求1至8中的任一项所述的接合基板的制造方法，其中，
将所述一个基板和所述另一个基板通过直接接合进行接合。
10.根据权利要求1至9中的任一项所述的接合基板的制造方法，其中，
所述一个基板是硅基板。
11.根据权利要求1至10中的任一项所述的接合基板的制造方法，其中，
所述一个基板具有硅氧化膜。
CN202080013806.8A 2019-04-08 2020-03-06 接合基板的制造方法 Pending CN113424295A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019073518 2019-04-08
JP2019-073518 2019-04-08
PCT/JP2020/009819 WO2020208985A1 (ja) 2019-04-08 2020-03-06 接合基板の製造方法

Publications (1)

Publication Number Publication Date
CN113424295A true CN113424295A (zh) 2021-09-21

Family

ID=72752003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080013806.8A Pending CN113424295A (zh) 2019-04-08 2020-03-06 接合基板的制造方法

Country Status (3)

Country Link
US (1) US20210375628A1 (zh)
CN (1) CN113424295A (zh)
WO (1) WO2020208985A1 (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004143903A (ja) * 2002-10-23 2004-05-20 Sugiaki Kusatake 歩道板と端面相互の接合方法
JP2004291091A (ja) * 2003-03-07 2004-10-21 Jfe Steel Kk 摩擦接合用鋼板、その製造方法及び高力ボルト接合構造
CN101944489A (zh) * 2009-07-07 2011-01-12 株式会社村田制作所 复合基板的制造方法
CN103339380A (zh) * 2011-10-11 2013-10-02 株式会社村田制作所 流体控制装置、流体控制装置的调节方法
JP2013258377A (ja) * 2012-06-14 2013-12-26 Sony Corp 半導体装置の製造装置および半導体装置の製造方法
EP2843687A1 (en) * 2012-04-27 2015-03-04 Namiki Seimitsu Houseki kabushikikaisha Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
JP2015128149A (ja) * 2013-11-28 2015-07-09 京セラ株式会社 複合体およびその製造方法ならびに複合基板の製造方法
US20150210057A1 (en) * 2013-05-29 2015-07-30 Ev Group E. Thallner Gmbh Device and method for bonding substrates
US20150357226A1 (en) * 2014-06-06 2015-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Wafer Level Bonding
JP2016039254A (ja) * 2014-08-07 2016-03-22 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
WO2017155002A1 (ja) * 2016-03-11 2017-09-14 ボンドテック株式会社 基板接合方法
JP2017216356A (ja) * 2016-05-31 2017-12-07 株式会社Sumco Ｓｏｉウェーハの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6645502B2 (ja) * 2015-07-24 2020-02-14 Ａｇｃ株式会社 ガラス基板、積層基板、積層基板の製造方法、積層体、梱包体、およびガラス基板の製造方法
TWI720208B (zh) * 2016-06-16 2021-03-01 日商尼康股份有限公司 積層裝置及積層方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004143903A (ja) * 2002-10-23 2004-05-20 Sugiaki Kusatake 歩道板と端面相互の接合方法
JP2004291091A (ja) * 2003-03-07 2004-10-21 Jfe Steel Kk 摩擦接合用鋼板、その製造方法及び高力ボルト接合構造
CN101944489A (zh) * 2009-07-07 2011-01-12 株式会社村田制作所 复合基板的制造方法
CN103339380A (zh) * 2011-10-11 2013-10-02 株式会社村田制作所 流体控制装置、流体控制装置的调节方法
EP2843687A1 (en) * 2012-04-27 2015-03-04 Namiki Seimitsu Houseki kabushikikaisha Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
JP2013258377A (ja) * 2012-06-14 2013-12-26 Sony Corp 半導体装置の製造装置および半導体装置の製造方法
US20150210057A1 (en) * 2013-05-29 2015-07-30 Ev Group E. Thallner Gmbh Device and method for bonding substrates
JP2015128149A (ja) * 2013-11-28 2015-07-09 京セラ株式会社 複合体およびその製造方法ならびに複合基板の製造方法
US20150357226A1 (en) * 2014-06-06 2015-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Wafer Level Bonding
JP2016039254A (ja) * 2014-08-07 2016-03-22 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
WO2017155002A1 (ja) * 2016-03-11 2017-09-14 ボンドテック株式会社 基板接合方法
JP2017216356A (ja) * 2016-05-31 2017-12-07 株式会社Sumco Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
WO2020208985A1 (ja) 2020-10-15
US20210375628A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
US9627347B2 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
JP6501447B2 (ja) 貼合装置および貼合基板の製造方法
JP3321882B2 (ja) 基板はり合わせ方法
JP5462289B2 (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
KR20110089334A (ko) 웨이퍼 메이팅이 개선된 웨이퍼 본딩 방법 및 그 장치
KR101322443B1 (ko) 웨이퍼들의 접합 동안에 결함들을 처리하는 공정
JP2011524084A (ja) 分子接合を開始する方法
TW201407696A (zh) 安裝方法
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
KR101196693B1 (ko) 양극 접합 장치, 양극 접합 방법 및 가속도 센서의 제조방법
CN113424295A (zh) 接合基板的制造方法
CN104051317A (zh) 晶片到晶片的熔接结合卡盘
JP6396756B2 (ja) 複合体およびその製造方法ならびに複合基板の製造方法
JP7147847B2 (ja) 接合方法および接合装置
CN217535470U (zh) 空腔soi基板
US7790569B2 (en) Production of semiconductor substrates with buried layers by joining (bonding) semiconductor wafers
JP5577585B2 (ja) 基板保持部材、接合装置および接合方法
CN104662649A (zh) 直接键合工艺
JP2004221447A (ja) 貼り合わせ基板の製造装置及びこの装置を用いた貼り合わせ基板の製造方法
JP2010228029A (ja) Ｍｅｍｓデバイスの実装構造
JP4544139B2 (ja) 半導体基板の分断装置および半導体基板の分断方法
CN113299188B (zh) 显示面板及其制作方法
JP2020091105A (ja) 陽極接合方法および半導体圧力センサの製造方法
CN109192682B (zh) 晶圆键合方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination