KR101196693B1 - 양극 접합 장치, 양극 접합 방법 및 가속도 센서의 제조방법 - Google Patents

양극 접합 장치, 양극 접합 방법 및 가속도 센서의 제조방법 Download PDF

Info

Publication number
KR101196693B1
KR101196693B1 KR1020060016342A KR20060016342A KR101196693B1 KR 101196693 B1 KR101196693 B1 KR 101196693B1 KR 1020060016342 A KR1020060016342 A KR 1020060016342A KR 20060016342 A KR20060016342 A KR 20060016342A KR 101196693 B1 KR101196693 B1 KR 101196693B1
Authority
KR
South Korea
Prior art keywords
substrate
region
electrode plate
bonding
corner portion
Prior art date
Application number
KR1020060016342A
Other languages
English (en)
Other versions
KR20060107287A (ko
Inventor
신이치 스에요시
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR20060107287A publication Critical patent/KR20060107287A/ko
Application granted granted Critical
Publication of KR101196693B1 publication Critical patent/KR101196693B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/031—Anodic bondings

Abstract

(과제) 대향 배치된 2개의 전극판 사이에 배치되는 복수의 기판을 양호하게 접합시키는 양극 접합 장치에 있어서, 기판에 과대한 스트레스를 부여함으로써 접합면에 대하여 볼록형상으로 휘어지게 하는 일없이 양호하게 양극 접합할 수 있는 양극 접합 장치를 제공한다.
(해결수단) 본 발명의 양극 접합 장치는, 제 1 전극판과 제 2 전극판이 대향하도록 배치된 한 쌍의 전극을 갖는 양극 접합 장치로서, 적층 기판이 탑재되는 제 1 전극판과, 제 1 전극판에 대향함과 함께 적층 기판을 향하여 중앙부가 만곡한 만곡부를 갖는 제 2 전극판을 갖는 것을 특징으로 하고 있다.
Figure R1020060016342
양극 접합 장치, 가속도 센서

Description

양극 접합 장치, 양극 접합 방법 및 가속도 센서의 제조 방법{ANODIC BONDER, ANODIC BONDING METHOD AND METHOD OF MANUFACTURING ACCELERATION SENSOR}
도 1 은 본 발명의 실시예 1 에 있어서의 양극 접합 장치의 단면도.
도 2 는 본 발명의 실시예 1 에 있어서의 양극 접합 장치의 상면도.
도 3 은 본 발명의 실시예 1 에 있어서의 양극 접합 방법을 설명하는 도면.
도 4 는 본 발명의 실시예 1 에 있어서의 양극 접합 방법을 설명하는 도면.
도 5 는 본 발명의 실시예 1 에 있어서의 양극 접합 방법을 설명하는 도면.
도 6 은 종래의 양극 접합 장치를 설명하는 도면.
도 7 은 종래의 양극 접합 기술을 설명하는 도면.
* 도면의 주요부분에 대한 부호의 설명*
110, 210: 제 1 전극판
111, 211: 제 1 상면
112, 212: 제 1 하면
111a, 211a: 제 1 중앙 영역
111b, 211b: 제 1 기판 배치 영역
111c, 211c: 제 1 주변 영역
123, 223: 만곡부
120, 220: 제 2 전극판
121, 221: 제 2 상면
122, 222: 제 2 하면
122a, 222a: 제 2 중앙 영역
122b, 222b: 제 2 기판 배치 영역
122c, 222c: 제 2 주변 영역
130, 230: 고정부
140, 240: 적층 기판
140a, 240a: 제 3 중앙 영역
140b, 240b: 제 3 주변 영역
141, 241: 하부 반도체 기판
142, 242: 접합용 반도체 기판
143, 243: 접합용 유리 기판
144, 244: 상부 유리 기판
145, 245: 상부 반도체 기판
250: 접촉 영역
(특허문헌 1) 일본 공개특허공보 평7-183181
(특허문헌 2) 일본 공개특허공보 평9-246127
본 발명은, 대향 배치된 2개의 전극판 사이에 배치되는 복수의 기판을 양호하게 접합시키는 양극 접합 장치, 양극 접합 방법 및 가속도 센서의 제조 방법에 관한 것이다.
양극 접합 방법은, 예를 들어 반도체 기판과 유리 기판을 접합하는 경우, 또는, MEMS (Micro-Electrical-Mechanical-System) 기술을 사용한 미세 기계가공 센서를 갖는 규소 구조체 등을 형성하기 위해 유리층을 개재시켜 규소 기판끼리를 접합시키는 경우에 많이 사용되고 있다.
종래 양극 접합 장치는, 2개의 전극판을 대향 배치한 한 쌍의 전극을 갖고, 그 전극 사이에 접합하고자 하는 2장의 기판을 평행하게 포개어 배치하고 있었다. 그리고 이들 기판의 일방에 접하는 전극판을 양극, 타방에 접하는 전극판을 음극으로 하여, 접합하고자 하는 2장의 기판에 전압을 인가함으로써 이들 기판을 접합하였다. 이 때, 접합하고자 하는 2장의 기판이 각각 균일하게 밀착되고, 이 밀착된 부분에 있어서 양극 접합이 실시되는 구성으로 되어 있었다.
여기서 양극 접합에 관해서 간단하게 설명한다. 예를 들어 규소 기판과 유리 기판을 양극 접합시키는 경우, 규소 기판측의 전극을 양극으로 하고 유리 기판측의 전극을 음극으로 한다. 이 때에 이들 전극에 전압을 인가하면 규소 기판에 정(正)전하가 대전된다. 유리 기판은 전극측으로 Na 이온이 끌어 당겨짐 으로써 유리 기판의 규소 기판측에 부(負)전하가 대전된다. 규소 기판과 유리 기판의 접합면에 있어서 이들 정전하와 부전하가 모이기 때문에 큰 정전 인력이 발생하여, 이들 규소 기판과 유리 기판이 접합된다.
그러나, 접합하고자 하는 복수의 기판은 완전히 평탄한 형상이 아니라 볼록형 또는 오목형으로 휘어져 있다. 이 때문에, 이들 2장의 기판의 접합면은 이들 기판의 밀착성이 불균일하게 되어, 이 불균일성으로 인해 접합 과정에 있어서 접합면에 불측(不測) 공간이 발생하기 때문에 밀착되지 않은 부분이 형성되고, 나아가서는 미접합 부분이 발생한다는 과제를 갖고 있었다.
이러한 과제를 해결하기 위해, 예를 들어 특허문헌 1 에는, 규소 기판과 유리 기판을 접합하는 경우에 있어서, 기계적으로 규소 기판을 접합면측으로 볼록형상으로 휘어지게 한 상태에서 양극 접합하는 양극 접합 장치가 개시되어 있다. 이 양극 접합 장치에서는, 도 6 에 나타내는 바와 같이, 유리 기판 (10) 에 대향 배치된 규소 기판 (20) 의 외주연의 4점을 슬라이더 (30) 에 의해 상방으로 들어올림과 함께, 규소 기판 (20) 의 중심을 상부 전극에 의해 밀어 누름으로써 규소 기판 (20) 을 접합면측에서 볼록형상으로 휘어진 상태로 한다. 그리고, 슬라이더 (30) 를 서서히 바깥쪽으로 이동시킴으로써, 규소 기판 (20) 의 중심부로부터 외주측으로 휘는 것을 해제시키고 양극 접합하는 것을 개시하고 있다.
또, 예를 들어 특허문헌 2 에는, 규소 기판과 유리 기판을 접합하는 경우에 있어서, 성막 기술에 의해 미리 규소 기판을 접합면측에서 볼록형상으로 휘어지게 한 상태로 한 후 유리 기판과 양극 접합하는 기술이 개시되어 있다. 이 기술에 서는, 도 7 에 나타내는 바와 같이, 제 1 규소 기판 (10) 의 접합면측 면에 제 1 산화막 (20) 을 형성하고, 또 접합면과 반대측 면에 제 1 산화막 (20) 보다 막두께가 얇은 제 2 산화막 (30) 을 형성함으로써, 막두께 차를 이용하여 규소 기판 (10) 을 접합면측으로 볼록형상으로 휘어지게 한 상태로 한다. 그리고, 유리 기판 (40) 을 접합하여, 접합면측으로 볼록형상으로 휘어지게 한 상태의 유리 기판 (40) 과 제 2 규소 기판 (50) 을 접합하는 것을 개시하고 있다.
그러나, 특허문헌 1 은, 기판 주변에 형성된 슬라이더와 상부 전극을 사용하여 기판에 기계적으로 응력을 가하기 때문에, 기판 주변 또는 기판 중앙에서 크랙이나 치핑 등을 발생시킬 우려가 있다. 또, 전하가 중앙을 향하여 이동하기 때문에 외연부에서의 접합강도가 약해질 우려가 있다. 또한 특허문헌 1 및 특허문헌 2 는, 접합하고자 하는 기판 자체를 휘는, 특히 접합면에 대하여 오목형상으로 휘어진 기판을, 기판 외부로부터의 응력에 의해 접합면에 대하여 볼록형상으로 휘어지게 하는 것이다. 이 때문에, 예를 들어 기판의 소자 형성면에서의 표면적 변화를 생각하면 쉽게 이해할 수 있듯이, 접합면에 대하여 오목형상으로 휘어진 기판을 볼록형상으로 휘어지게 하기 때문에 기판에 과대한 스트레스가 생길 우려가 있다. 이러한 우려들은, 최근의 반도체 기판의 박형화에 수반하여 기판의 파손 등 더욱 심각한 사태로 될 우려가 있다.
또한, 가속도 센서로 대표되는 MEMS 의 규소 구조체와 같은 외부 응력을 계측하는 소자를 갖는 기판을 접합시키는 경우에 있어서는 이러한 과대한 형상 변화 에 매우 약하기 때문에 소자 자체가 파손되거나 또는 파괴될 우려가 있다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 상기 과제를 해결하는 데에 있어서 본 발명의 양극 접합 장치, 양극 접합 방법 및 가속도 센서의 제조 방법은 다음과 같은 특징을 갖고 있다.
본 발명의 양극 접합 장치는, 제 1 전극판의 제 1 면과 제 2 전극판의 제 2 면이 대향하도록 배치된 한 쌍의 전극을 갖는 양극 접합 장치로서, 제 1 전극판의 제 1 면은, 적층 기판이 탑재되고 또한 제 1 중앙 영역을 내포하는 제 1 기판 배치 영역과 제 1 기판 배치 영역을 둘러싸는 제 1 주변 영역을 포함하고, 제 2 전극판의 제 2 면은, 제 1 전극판의 제 1 중앙 영역에 대응하는 제 2 중앙 영역과, 제 1 기판 배치 영역에 대응하고 제 2 중앙 영역을 둘러싸는 제 2 기판 배치 영역과, 제 1 주변 영역에 대응하고 제 2 기판 배치 영역을 둘러싸는 제 2 주변 영역을 포함하고, 제 2 전극판은, 제 1 중앙 영역과 제 2 중앙 영역의 거리가 제 1 주변 영역과 제 2 주변 영역의 거리보다 짧아지도록 제 1 전극판 방향으로 만곡한 만곡부를 갖고 있다.
본 발명의 양극 접합 방법은, 적층 기판이 탑재되고 또한 제 1 중앙 영역을 내포하는 제 1 기판 배치 영역과 제 1 기판 배치 영역을 둘러싸는 제 1 주변 영역을 포함하는 제 1 면을 갖는 제 1 전극판과, 제 1 전극판의 제 1 중앙 영역에 대응하는 제 2 중앙 영역과 제 1 기판 배치 영역에 대응하고 제 2 중앙 영역을 둘러싸는 제 2 기판 배치 영역과 제 1 주변 영역에 대응하고 제 2 기판 배치 영역을 둘러 싸는 제 2 주변 영역을 포함하는 제 2 면을 갖는 제 2 전극판으로서, 제 1 중앙 영역과 제 2 중앙 영역의 거리가 제 1 주변 영역과 제 2 주변 영역의 거리보다 짧아지도록 제 1 전극판 방향으로 만곡한 만곡부를 갖는 제 2 기판을 갖고, 제 1 전극판의 제 1 면과 제 2 전극판의 제 2 면이 대향하도록 배치된 한 쌍의 전극을 갖는 양극 접합 장치를 준비하는 공정과, 제 1 전극판의 제 1 중앙 영역과 제 1 기판 배치 영역에 걸쳐서 적층 기판을 배치하는 공정과, 제 2 전극판의 제 2 중앙 영역과 적층 기판을 접촉시켜 접촉 영역을 형성하는 제 1 접촉 공정과, 제 2 전극판의 제 2 기판 배치 영역과 적층 기판을 접촉시킴으로써 적층 기판 전체로 접촉 영역을 확대시키는 제 2 접촉 공정과, 제 1 전극판과 제 2 전극판에 걸쳐서 전압을 인가함으로써 적층 기판을 접합하는 접합 공정을 갖는 것을 특징으로 하고 있다.
본 발명의 가속도 센서의 제조 방법은, 적층 기판이 탑재되고 또한 제 1 중앙 영역을 내포하는 제 1 기판 배치 영역과 제 1 기판 배치 영역을 둘러싸는 제 1 주변 영역을 포함하는 제 1 면을 갖는 제 1 전극판과, 제 1 전극판의 제 1 중앙 영역에 대응하는 제 2 중앙 영역과 제 1 기판 배치 영역에 대응하고 제 2 중앙 영역을 둘러싸는 제 2 기판 배치 영역과 제 1 주변 영역에 대응하고 제 2 기판 배치 영역을 둘러싸는 제 2 주변 영역을 포함하는 제 2 면을 갖는 제 2 전극판으로서, 제 1 중앙 영역과 제 2 중앙 영역의 거리가 제 1 주변 영역과 제 2 주변 영역의 거리보다 짧아지도록 제 1 전극판 방향으로 만곡한 만곡부를 갖는 제 2 기판을 갖고, 제 1 전극판의 제 1 면과 제 2 전극판의 제 2 면이 대향하도록 배치된 한 쌍의 전극을 갖는 양극 접합 장치를 준비하는 공정과, 적층 기판은, 가속도 센서가 형성된 가속도 센서 기판과 가속도 센서 기판에 접하는 유리 기판을 갖고, 제 1 전극판의 제 1 기판 배치 영역에 적층 기판을 배치하는 공정과, 제 2 전극판의 제 2 중앙 영역과 적층 기판을 접촉시켜 접촉 영역을 형성하는 제 1 접촉 공정과, 제 2 전극판의 제 2 기판 배치 영역과 적층 기판을 접촉시킴으로써 적층 기판 전체로 접촉 영역을 확대시키는 제 2 접촉 공정과, 제 1 전극판과 제 2 전극판에 걸쳐서 전압을 인가함으로써 가속도 센서 기판과 유리 기판을 접합하는 접합 공정을 갖는 것을 특징으로 하고 있다.
발명을 실시하기 위한 최선의 형태
이하, 도면을 참조하여 본 발명의 실시형태에 대해 설명한다. 또, 본 발명의 설명에 관해서, 유리 기판 등의 종래 공지된 재료들을 사용하는 경우가 있는데, 이 경우에는 이들 재료들의 상세한 설명을 생략하는 경우가 있다.
(실시예 1)
〔양극 접합 장치〕
이하, 도 1 및 도 2 를 사용하여 본 발명의 실시예 1 에 관련된 양극 접합 장치에 관해서 설명한다.
도 1 은, 본 발명의 실시예 1 에 있어서의 양극 접합 장치의 단면도이다. 도 2 는, 도 1 에 나타낸 양극 접합 장치의 상면도로, 도 2(a) 의 A-A' 선에서의 단면도가 도 1 에 대응하고 있다.
본 발명의 실시예 1 에 관련된 양극 접합 장치는, 도 1 에 나타내는 바와 같이, 제 1 전극판 (110) 과, 제 2 전극판 (120) 과, 고정부 (130) 로 구성된다.
제 1 전극판 (110) 은, 제 1 상면 (111) 과 제 1 상면 (111) 의 반대측에 형성되는 제 1 하면 (112) 을 갖는 사각형 모양의 전극판이다. 제 1 상면 (111) 은, 제 1 중앙 영역 (111a) 과, 제 1 중앙 영역 (111a) 을 둘러싸는 제 1 기판 배치 영역 (111b) 과, 제 1 기판 배치 영역 (111b) 을 둘러싸는 제 1 주변 영역 (111c) 을 포함하고 있다. 제 1 중앙 영역 (111a) 및 제 1 기판 탑재 영역 (111b) 상에는 후술하는 적층 기판 (140) 이 탑재된다. 이 때 제 1 중앙 영역 (111a) 은, 적층 기판 (140) 의 최상면에 있어서의 제 3 중앙 영역 (140a) 과 상면측에서 본 경우에 동일한 위치가 되도록 구획된다. 제 1 전극판 (110) 의 재료로는 도전성 재료이면 되고, 본 실시예 1 에서의 제 1 전극판 (110) 은, 후술하는 제 2 전극판 (120) 과 동일 재료인 카본을 사용하고 있다.
제 2 전극판 (120) 은, 제 1 전극판 (110) 의 제 1 상면 (111) 과 대향하는 제 2 하면 (122) 과 제 2 하면 (122) 의 반대측에 형성되는 제 2 상면 (121) 을 갖는 사각형 모양의 전극판이다. 제 2 하면 (122) 은, 제 2 중앙 영역 (122a) 과, 제 2 중앙 영역 (122a) 을 둘러싸는 제 2 기판 배치 영역 (122b) 과, 제 2 기판 배치 영역 (122b) 을 둘러싸는 제 2 주변 영역 (122c) 을 포함하고 있다. 제 2 중앙 영역 (122a) 은 제 1 중앙 영역 (111a) 및 후술하는 적층 기판 (140) 의 제 3 중앙 영역 (140a) 과 상면측에서 본 경우에 동일한 위치가 되도록 구획된다. 또한, 제 2 기판 배치 영역 (122b) 은 제 1 기판 배치 영역 (111b) 과 상면에서 본 경우에 동일한 위치가 되도록 구획된다. 제 2 전극판 (120) 은 제 2 중앙 영역 (122a) 이 적층 기판 (140) 을 향하여 돌출하도록 만곡한 만곡부 (123) 를 갖고 있 다. 제 2 전극판 (120) 의 재료로는 변형 가능한 도전성 재료이면 되고, 예를 들어 탄소를 주성분으로 하는 재료를 들 수 있다. 본 실시예 1 에서의 제 2 전극판 (120) 은, 카본으로 이루어지는 전극판을 사용하고 있다.
고정부 (130) 는, 제 2 전극판 (120) 의 제 2 주변 영역 (122c) 에 형성되어 있다. 고정부 (130) 는, 제 2 전극판 (120) 에서 제 1 전극판 (110) 을 향하는 방향으로 응력을 가함으로써, 제 1 전극판 (110) 과 제 2 전극판 (120) 사이의 적층 기판 (140) 을 고정시킬 수 있는 것이다. 고정부 (130) 의 재료로는, 본 발명의 실시예 1 에서는 나사가 사용되고 있다. 도 2(a)에 나타내는 바와 같이, 고정부 (130) 의 위치는 제 2 주변 영역 (122b) 상에 있어서, 상면에서 보아 제 2 중앙 영역 (122a) 을 통과하는 직선 상에 배치되어 있다. 또한, 도 2(b) 에 나타내는 바와 같이, 고정부 (130) 는 제 2 주변 영역 (122c) 상에 있어서, 제 2 기판 배치 영역 (122b) 의 주변 근방에 복수 배치되어 있어도 된다. 이 경우, 임의의 고정부 (130a) 에 대하여 제 2 기판 배치 영역 (122b) 을 사이에 두고 반대측에 있는 고정부 (130b) 를 단단히 조이는 것을 반복함으로써, 예를 들어 a→b→c→d→e … 와 같은 순서를 반복하면서 조금씩 단단하게 조임으로써 적층 기판 (140) 을 균일하게 밀착시킬 수 있다. 그리고, 도 2(c) 에 나타내는 바와 같이, 제 2 전극판 (120) 의 네 모서리에 배치되어 있어도 된다. 이와 같이, 고정부 (130) 가 복수 형성된 경우, 적층 기판 (140) 의 전체면에 보다 균등하게 응력을 가할 수 있기 때문에, 균일하게 밀착시킬 수 있다.
상기 양극 접합 장치에 의해 접합되는 적층 기판 (140) 은 적어도 접합되는 2장의 기판이 적층되어 있으면 되고, 본 실시예 1 에서의 적층 기판 (140) 은, 하부 반도체 기판 (141), 접합용 반도체 기판 (142), 접합용 유리 기판 (143), 상부 유리 기판 (144), 상부 반도체 기판 (145) 이 밑에서부터 순서대로 적층되어 있다. 적층 기판 (140) 은, 제 1 전극판 (110) 의 제 1 상면 (111) 의 제 1 중앙 영역 (111a) 과 제 1 기판 배치 영역 (111b) 에 걸쳐서 배치된다. 적층 기판 (140) 의 최상면은, 제 1 중앙 영역 (111a) 과 상면에서 본 경우에 동일한 위치가 되도록 구획되는 제 3 중앙 영역 (140a) 과 제 3 중앙 영역 (140a) 을 둘러싸는 제 3 주변 영역 (140b) 을 포함한다.
하부 반도체 기판 (141) 은, 상면 및 상면의 반대측에 형성되는 하면을 갖고, 하부 반도체 기판 (141) 의 하면은, 제 1 전극판 (110) 의 제 1 중앙 영역 (111a) 과 제 1 기판 배치 영역 (111b) 에 걸쳐서 배치된다 (도시 생략). 하부 반도체 기판 (141) 의 재료는, 소자 형성이 가능한 반도체 재료이면 되고, 본 실시예 1 에서는 규소를 사용하고 있다.
접합용 반도체 기판 (142) 은, 상면 및 상면의 반대측에 형성되는 하면을 갖고, 접합용 반도체 기판 (142) 의 하면은, 하부 반도체 기판 (141) 의 상면 상에 배치되어 있다 (도시 생략). 접합용 반도체 기판 (142) 의 하면에는 반도체 소자가 형성되어 있다. 접합용 반도체 기판 (142) 을 하부 반도체 기판 (141) 상에 형성함으로써, 소자가 형성되어 있는 하면이 제 1 전극판에 직접 접하는 것을 방지할 수 있다. 접합용 반도체 기판 (142) 의 재료로는 하부 반도체 기판 (141) 과 동일한 재료로 이루어지고, 본 실시예 1 에서는 규소를 사용하고 있다.
접합용 유리 기판 (143) 은, 상면 및 상면의 반대측에 형성되는 하면을 갖고, 접합용 유리 기판 (143) 의 하면은, 접합용 반도체 기판 (142) 의 상면 상에 배치되어 있다 (도시 생략). 접합용 유리 기판 (143) 의 재료로는 규소를 주성분으로 하는 비정성 고체이고, 본 실시예 1 에서는, 석영 유리 또는 석영 유리에 산화붕소 등을 첨가한 규붕산 유리를 사용하고 있다.
상부 유리 기판 (144) 은, 상면 및 상면의 반대측에 형성되는 하면을 갖고, 상부 유리 기판 (144) 의 하면은, 접합용 유리 기판 (143) 의 상면 상에 배치되어 있다 (도시 생략). 상부 유리 기판 (144) 의 재료는, 접합용 유리 기판 (143) 과 동일한 재료로 이루어지고, 본 실시예 1 에서는, 석영 유리 또는 석영 유리에 산화붕소 등을 첨가한 규붕산 유리를 사용하고 있다.
상부 반도체 기판 (145) 은, 상면 및 상면의 반대측에 형성되는 하면을 갖고, 상부 반도체 기판 (145) 의 하면은, 상부 유리 기판 (144) 의 상면 상에 배치되어 있다 (도시 생략). 상부 반도체 기판 (145) 의 재료는 반도체 재료이면 되고, 본 실시예 1 에서는 규소를 사용하고 있다. 상부 유리 (144) 의 상면과 상부 반도체 기판 (145) 의 하면은 미리 양극 접합 등에 의해 접합되어 있다. 접합용 유리 기판 (143) 상에 상부 유리 기판 (144) 및 상부 반도체 기판 (145) 을 접합한 기판을 배치함으로써, 제 2 전극판 (120) 과 접합용 유리 기판 (143) 이 직접 접하는 일이 없기 때문에, 접합하기 위한 전압을 인가했을 때에 접합용 유리 기판 (143) 으로부터 제 2 전극판 (120) 으로 Na 이온이 이동하여 제 2 전극판 (120) 이 오염되는 것을 막을 수 있다.
본 발명의 실시예 1 에 있어서의 양극 접합 장치에 의하면, 접합용 반도체 기판 (142) 과 접합용 유리 기판 (143) 중 어느 하나 또는 양쪽이 접합용 반도체 기판 (142) 과 접합용 유리 기판 (143) 의 접합면을 향하여 오목형상으로 휘어져 있는 경우에 있어서도, 제 2 전극판 (120) 이 만곡부 (123) 를 갖기 때문에, 접합용 반도체 기판 (142) 과 접합용 유리 기판 (143) 을 접합하는 경우에 만곡부 (123) 가 적층 기판 (140) 의 제 3 중앙 영역 (140a) 에 처음으로 접하는 구조로 되어 있다. 이 때문에, 우선 제 3 중앙 영역 (140a) 이 밀착되고, 상기 후에 제 2 전극판이 변형되어 감에 따라서 제 3 주변 영역 (140b) 이 밀착되는 것에 의해 접합용 반도체 기판 (142) 과 접합용 유리 기판 (143) 이 완전히 밀착된다. 따라서, 접합면은 중앙으로부터 주변을 향하여 밀착되기 때문에 접합면에 불측 공간이 발생하였다고 해도 주변을 향하여 공간 내의 기체가 빠져나갈 수 있기 때문에 양호하게 밀착시킬 수 있다. 또, 접합시키는 기판을 접합면에 대하여 볼록형상으로 변형시킬 필요가 없기 때문에, 접합시키는 기판에 과대한 스트레스를 부여하지 않고 접합할 수 있다. 또한, 제 1 전극판 (110) 및 제 2 전극판 (120) 은 적층 기판 (140) 을 완전히 덮는 구조이기 때문에, 전압을 인가한 경우에 있어서도 적층 기판 (140) 의 제 3 중앙 영역 (140a) 과 제 3 주변 영역 (140b) 에 균일하게 전압을 가할 수 있어, 국소적으로 접합이 약해질 우려없이 양호하게 접합시킬 수 있다.
〔양극 접합 방법〕
이하, 도 3～도 5 를 사용하여 본 발명의 실시예 1 에 관련된 양극 접합 방 법에 관해서 설명한다.
도 3 에 나타내는 바와 같이, 제 1 전극판 (210) 과 제 2 전극판 (220) 을 대향 배치시킨 양극 접합 장치의 제 2 전극판 (220) 상에 적층 기판 (240) 을 배치한다.
여기서 제 1 전극판 (210) 은, 제 1 상면 (211) 과 제 1 하면 (212) 을 갖는다. 제 1 상면 (211) 은, 제 1 중앙 영역 (211a) 과, 제 1 기판 배치 영역 (211b) 과, 제 1 주변 영역 (211c) 을 포함하고 있다. 제 2 전극판 (220) 은, 제 2 상면 (221) 과 제 2 하면 (222) 을 갖는다. 제 2 하면 (222) 은, 제 2 중앙 영역 (222a) 과, 제 2 기판 배치 영역 (222b) 과, 제 2 주변 영역 (222c) 을 포함하고 있다. 또한, 제 2 전극판 (220) 은 만곡부 (223) 를 갖고 있다. 적층 기판 (240) 은, 적어도 접합되는 2장의 기판이 적층되어 있으면 되고, 본 실시예 1 의 적층 기판 (240) 은, 하부 반도체 기판 (241), 접합용 반도체 기판 (242), 접합용 유리 기판 (243), 상부 유리 기판 (244), 상부 반도체 기판 (245) 이 밑에서부터 순서대로 적층되어 있다. 적층 기판 (240) 은, 제 1 전극판 (210) 의 제 1 중앙 영역 (211a) 과 제 1 기판 탑재 영역 (211b) 에 걸쳐 배치된다. 적층 기판 (240) 의 최상면은, 제 3 중앙 영역 (240a) 과 제 3 주변 영역 (240b) 을 포함하고 있다. 고정부 (230) 는 제 2 전극판 (220) 의 제 2 주변 영역 (222c) 에 형성되어 있다. 이들 제 1 전극판 (210), 제 2 전극판 (220), 고정부 (230) 및 적층 기판 (240) 의 형상 및 재료는 본 발명의 양극 접합 장치와 동일하기 때문에 여기서는 상세한 설명을 생략한다.
적층 기판 (240) 은, 제 1 전극판 (210) 의 제 1 중앙 영역 (211a) 과 제 2 기판 배치 영역 (211b) 에 걸쳐서 배치되어 있고, 제 1 전극판 (210) 의 제 1 중앙 영역 (211a) 과 제 2 전극판 (220) 의 제 2 중앙 영역 (222a) 과 적층 기판 (240) 의 제 3 중앙 영역 (240a) 은, 상면측에서 본 경우 동일한 위치가 되도록 각각 구획된다. 또한, 제 1 전극판 (210) 의 제 1 기판 배치 영역 (211b) 과 제 2 전극판 (220) 의 제 2 기판 배치 영역 (222b) 과 적층 기판 (240) 의 제 3 주변 영역 (240b) 은, 상면측에서 본 경우에 동일한 위치가 되도록 각각 구획된다.
도 4 에 나타내는 바와 같이, 제 1 전극판 (210) 의 제 1 중앙 영역 (211a) 및 제 1 주변 영역 (211b) 에 걸쳐서 배치된 적층 기판 (240) 의 최상면의 제 3 중앙 영역 (240a) 에 제 1 전극판 (220) 의 만곡부 (223) 를 밀착시켜 접촉 영역 (250) 을 형성한다. 이 때 고정부 (230) 를 단단히 조여서 고정부 (230) 의 제 1 전극판 (210) 과 제 2 전극판 (220) 의 거리를 짧게 함으로써 밀착시킨다.
도 5 에 나타내는 바와 같이, 고정부 (230) 를 더욱 단단히 조임으로써 제 2 전극판 (220) 으로부터 적층 기판 (240) 으로 향하는 응력을 발생시켜, 접촉 영역 (250) 을 적층 기판 (240) 의 최상면의 중심으로부터 전체에 걸쳐 확대시킨다. 이 때 제 2 전극판 (220) 은 고정부 (230) 의 응력에 의해 만곡부 (223) 가 평탄해지도록 변형된다. 또 제 1 전극판 (210) 과 제 2 전극판 (220) 과 적층 기판 (240) 을 밀착시킨 후에 제 1 전극판 (210) 과 제 2 전극판 (220) 에 전압을 인가함으로써, 접합용 반도체 기판 (242) 과 접합용 유리 기판 (243) 을 양극 접합한다. 본 실시예 2 에 있어서는, 450～550V 의 전압을 2～3분간 인가시키는 것에 의해 양극 접합을 실시한다. 이들 조건은 접합용 반도체 기판 (242) 과 접합용 유리 기판 (243) 의 재료, 막두께 등의 조건에 따라서 바람직하게 변경할 수 있다. 또한, 양극 접합할 때, 진공하에서 실시할지, 대기압하에서 실시할지에 관해서는, 진공하에서 실시하는 경우는 공기를 빼기 때문에 접합면에 있어서 불측 공간이 생기는 것을 억제할 수 있고, 대기압하에서는 공기를 빼지 않기 때문에 진공 과정에서 생길 수 있는 기판 형상의 변형 등을 저감할 수 있다. 따라서, 이들은 용도에 따라서 적절하게 선택할 수 있다.
본 발명의 실시예 1 에서의 양극 접합 방법에 의하면, 접합용 반도체 기판 (242) 과 접합용 유리 기판 (243) 중 어느 하나 또는 양쪽이 접합용 반도체 기판 (242) 과 접합용 유리 기판 (243) 의 접합면을 향하여 오목형상으로 휘어져 있는 경우에 있어서도, 제 2 전극판 (220) 이 만곡부 (223) 를 갖기 때문에, 제 2 전극판 (220) 을 적층 기판 (240) 에 밀착시키는 경우에 만곡부 (223) 가 적층 기판 (240) 의 제 3 중앙 영역 (240a) 에 먼저 접촉하여 접촉 영역을 형성한다. 또 제 2 전극판 (220) 이 적층 기판 (240) 에 밀착함으로써 접촉 영역을 적층 기판 (240) 의 최상면 전체면으로 확대시키도록 밀착시키기 때문에, 접합용 반도체 기판 (242) 과 접합용 유리 기판 (243) 을 완전히 밀착시킬 수 있다. 따라서, 접합면은 중앙으로부터 주변을 향하여 밀착되기 때문에 접합면에 불측 공간이 발생하였다고 해도 주변을 향하여 공간 내의 기체가 빠져나갈 수 있으므로 적합하게 밀착시킬 수 있다.
그리고, 본 실시예 1 에서의 양극 접합 방법에 의하면, 접합용 반도체 기판 (242) 과 접합용 유리 기판 (243) 중 어느 하나 또는 양쪽을 접합면을 향하여 볼록형상으로 변형시키는 공정을 갖지 않기 때문에, 접합용 반도체 기판 (242) 과 접합용 유리 기판 (243) 에 과대한 스트레스를 부여하지 않고 접합할 수 있다.
또한, 고정부 (230) 를 단단하게 조이는 경우에는, 접합면에 발생하는 불측 공간이 중앙으로부터 주변을 향하여 이동하기 위한 시간을 고려하여 단단하게 조인다. 이것에 의해 접합용 반도체 기판 (242) 과 접합용 유리 기판 (243) 의 접합면으로부터 완전하게 불측 공간을 제외시킬 수 있어, 완전히 밀착시킬 수 있다.
본 발명의 실시예 1 의 양극 접합 장치 및 양극 접합 방법은, 예를 들어, 접합용 반도체 기판이 가속도 센서 등의 MEMS 구조체가 형성된 기판이어도 된다. 가속도 센서는, 대좌(臺座)부와, 추(錘)부와, 대좌부와 추부를 가요적으로 접속하는 양(梁)부를 갖고 있다. 가속도 센서는 가속도에 따라 추부가 변위하고, 상기 결과 양부가 휘어짐으로써 가속도를 검지하기 때문에, 제조 과정에서의 응력에 의한 변형 등에 매우 약한 구조를 갖고 있다. 이러한 가속도 센서가 형성된 가속도 센서 기판에 있어서 양극 접합을 실시하는 경우, 본 발명은 가속도 센서가 형성된 가속도 센서 기판에 대하여 과대한 응력을 가하는 일이 없기 때문에 대단히 유익하다. 즉, 가속도 센서를 제조하는 경우에 본 발명을 적용하면, 가속도 센서 기판에 있어서 과대한 응력을 가할 필요가 없기 때문에, 대좌부의 변형, 양부의 변형 및 파손을 막을 수 있어 적절하게 양극 접합을 실시할 수 있다.
본 발명에 의하면, 기판에 과대한 스트레스를 부여하지 않고 접합시키는 2장 의 기판을 균일하게 밀착시킬 수 있어, 이들 2장의 기판을 양호하게 접합할 수 있다.

Claims (20)

  1. 제 1 전극판의 제 1 면과 제 2 전극판의 제 2 면이 대향하도록 배치된 한 쌍의 전극을 갖는 양극 접합 장치로서,
    상기 제 1 전극판의 상기 제 1 면은, 적층 기판이 탑재되고 또한 제 1 중앙 영역을 내포하는 제 1 기판 배치 영역과 상기 제 1 기판 배치 영역을 둘러싸는 제 1 주변 영역을 포함하고,
    상기 제 2 전극판의 상기 제 2 면은, 상기 제 1 전극판의 상기 제 1 중앙 영역에 대응하는 제 2 중앙 영역과, 상기 제 1 기판 배치 영역에 대응하고 상기 제 2 중앙 영역을 둘러싸는 제 2 기판 배치 영역과, 상기 제 1 주변 영역에 대응하고 상기 제 2 기판 배치 영역을 둘러싸는 제 2 주변 영역을 포함하고,
    상기 제 2 전극판은, 상기 제 1 중앙 영역과 상기 제 2 중앙 영역의 거리가 상기 제 1 주변 영역과 상기 제 2 주변 영역의 거리보다 짧아지도록 상기 제 1 전극판 방향으로 만곡한 만곡부를 갖는 것을 특징으로 하는 양극 접합 장치.
  2. 제 1 항에 있어서,
    상기 제 2 전극판의 상기 제 2 주변 영역에 형성되고, 상기 제 1 전극판의 상기 제 1 중앙 영역과 상기 제 1 기판 탑재 영역에 걸쳐서 배치되는 상기 적층 기판으로 향하는 응력을 부여함으로써 상기 적층 기판을 가압 고정하기 위한 고정부를 갖는 것을 특징으로 하는 양극 접합 장치.
  3. 제 2 항에 있어서,
    상기 고정부는, 상기 제 2 전극판의 상기 제 2 주변 영역으로서 상기 제 2 기판 배치 영역 근방을 따라 복수 형성되어 있는 것을 특징으로 하는 양극 접합 장치.
  4. 제 2 항에 있어서,
    상기 제 2 전극판은 사각형 모양을 갖고,
    상기 고정부는, 상기 제 2 전극판의 상기 제 2 주변 영역의 모서리부에 복수 형성되어 있는 것을 특징으로 하는 양극 접합 장치.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 고정부는, 상기 제 1 전극판의 상기 제 1 주변 영역과 상기 제 2 전극판의 상기 제 2 주변 영역에 걸쳐서 형성되어 있는 것을 특징으로 하는 양극 접합 장치.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 전극판은 탄소를 포함하는 것을 특징으로 하는 양극 접합 장치.
  7. 적층 기판이 탑재되고 또한 제 1 중앙 영역을 내포하는 제 1 기판 배치 영역과 상기 제 1 기판 배치 영역을 둘러싸는 제 1 주변 영역을 포함하는 제 1 면을 갖는 제 1 전극판과, 상기 제 1 전극판의 상기 제 1 중앙 영역에 대응하는 제 2 중앙 영역과 상기 제 1 기판 배치 영역에 대응하고 상기 제 2 중앙 영역을 둘러싸는 제 2 기판 배치 영역과 상기 제 1 주변 영역에 대응하고 상기 제 2 기판 배치 영역을 둘러싸는 제 2 주변 영역을 포함하는 상기 제 2 면을 갖는 제 2 전극판으로서, 상기 제 1 중앙 영역과 상기 제 2 중앙 영역의 거리가 상기 제 1 주변 영역과 상기 제 2 주변 영역의 거리보다 짧아지도록 상기 제 1 전극판 방향으로 만곡한 만곡부를 갖는 상기 제 2 기판을 갖고, 상기 제 1 전극판의 상기 제 1 면과 상기 제 2 전극판의 상기 제 2 면이 대향하도록 배치된 한 쌍의 전극을 갖는 양극 접합 장치를 준비하는 공정,
    상기 제 1 전극판의 상기 제 1 중앙 영역과 상기 제 1 기판 배치 영역에 걸쳐서 상기 적층 기판을 배치하는 공정,
    상기 제 2 전극판의 상기 제 2 중앙 영역과 상기 적층 기판을 접촉시켜, 접촉 영역을 형성하는 제 1 접촉 공정,
    상기 제 2 전극판의 상기 제 2 기판 배치 영역과 상기 적층 기판을 접촉시킴으로써, 상기 적층 기판 전체로 상기 접촉 영역을 확대시키는 제 2 접촉 공정, 및
    상기 제 1 전극판과 상기 제 2 전극판에 걸쳐서 전압을 인가함으로써, 상기 적층 기판을 접합하는 접합 공정을 갖는 것을 특징으로 하는 양극 접합 방법.
  8. 제 7 항에 있어서,
    상기 제 2 전극판의 상기 제 2 주변 영역에 형성되고, 상기 제 2 전극판으로부터 상기 제 1 전극판으로 향하는 응력을 부여함으로써 상기 적층 기판을 가압 고정하는 고정부를 갖고, 상기 제 2 접촉 공정은, 상기 고정부가 상기 적층 기판에 응력을 부여함으로써 상기 적층 기판 전체로 상기 접촉 영역을 확대시키는 것을 특징으로 하는 양극 접합 방법.
  9. 제 8 항에 있어서,
    상기 고정부는, 상기 제 2 전극판의 상기 제 2 주변 영역으로서 상기 제 2 기판 배치 영역 근방을 따라서 복수 형성되고, 상기 제 2 접촉 공정은, 상기 복수의 고정부가 균등하게 상기 적층 기판에 응력을 부여함으로써 상기 적층 기판 전체로 상기 접촉 영역을 확대시키는 것을 특징으로 하는 양극 접합 방법.
  10. 제 8 항에 있어서,
    상기 고정부는, 사각형 모양의 상기 제 2 전극판의 상기 제 2 주변 영역의 모서리부에 복수 형성되고, 상기 제 2 접촉 공정은, 상기 복수의 고정부가 균등하게 응력을 부여함으로써 상기 적층 기판 전체로 상기 접촉 영역을 확대시키는 것을 특징으로 하는 양극 접합 방법.
  11. 제 8 항에 있어서,
    상기 고정부는, 사각형 모양의 상기 제 2 전극판의 상기 제 2 주변 영역의 제 1 모서리부, 상기 제 1 모서리부에 인접하는 제 2 모서리부, 상기 제 2 모서리부에 인접하는 제 3 모서리부, 및 상기 제 1 모서리부와 상기 제 3 모서리부 사이에 끼워진 제 4 모서리부 각각에 형성되고, 상기 제 2 접촉 공정은, 상기 제 1 모서리부와 제 3 모서리부에 응력을 부여하는 공정과 상기 제 2 모서리부와 상기 제 4 모서리부에 응력을 부여하는 공정으로 이루어지는 것을 특징으로 하는 양극 접합 방법.
  12. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 고정부는, 상기 제 1 전극판의 상기 제 1 주변 영역과 상기 제 2 전극판의 상기 제 2 주변 영역에 걸쳐서 형성되고, 상기 제 2 접촉 공정은, 상기 고정부의 상기 제 1 전극판의 제 1 면에서 상기 제 2 전극의 제 2 면까지의 거리를 짧게 함으로써 응력을 부여하는 것을 특징으로 하는 양극 접합 방법.
  13. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 적층 기판은, 접합용 반도체 기판과 접합용 유리 기판이 직접 접하도록 적층되고, 상기 접합용 반도체 기판과 상기 접합용 유리 기판은 복수의 보호층 사이에 배치된 구조를 갖는 것을 특징으로 하는 양극 접합 방법.
  14. 적층 기판이 탑재되고 또한 제 1 중앙 영역을 내포하는 제 1 기판 배치 영역과 상기 제 1 기판 배치 영역을 둘러싸는 제 1 주변 영역을 포함하는 제 1 면을 갖는 제 1 전극판과, 상기 제 1 전극판의 상기 제 1 중앙 영역에 대응하는 제 2 중앙 영역과 상기 제 1 기판 배치 영역에 대응하고 상기 제 2 중앙 영역을 둘러싸는 제 2 기판 배치 영역과 상기 제 1 주변 영역에 대응하고 상기 제 2 기판 배치 영역을 둘러싸는 제 2 주변 영역을 포함하는 상기 제 2 면을 갖는 제 2 전극판으로서, 상기 제 1 중앙 영역과 상기 제 2 중앙 영역의 거리가 상기 제 1 주변 영역과 상기 제 2 주변 영역의 거리보다 짧아지도록 상기 제 1 전극판 방향으로 만곡한 만곡부를 갖는 상기 제 2 기판을 갖고, 상기 제 1 전극판의 상기 제 1 면과 상기 제 2 전극판의 상기 제 2 면이 대향하도록 배치된 한 쌍의 전극을 갖는 양극 접합 장치를 준비하는 공정,
    상기 적층 기판은, 가속도 센서가 형성된 가속도 센서 기판과 상기 가속도 센서 기판에 접하는 유리 기판을 갖고, 상기 제 1 전극판의 상기 제 1 기판 배치 영역에 상기 적층 기판을 배치하는 공정,
    상기 제 2 전극판의 상기 제 2 중앙 영역과 상기 적층 기판을 접촉시켜, 접촉 영역을 형성하는 제 1 접촉 공정,
    상기 제 2 전극판의 상기 제 2 기판 배치 영역과 상기 적층 기판을 접촉시킴으로써, 상기 적층 기판 전체로 상기 접촉 영역을 확대시키는 제 2 접촉 공정, 및
    상기 제 1 전극판과 상기 제 2 전극판에 걸쳐서 전압을 인가함으로써, 상기 가속도 센서 기판과 상기 유리 기판을 접합하는 접합 공정을 갖는 것을 특징으로 하는 가속도 센서의 제조 방법.
  15. 제 14 항에 있어서,
    상기 제 2 전극판의 상기 제 2 주변 영역에 형성되고, 상기 제 2 전극판으로부터 상기 제 1 전극판으로 향하는 응력을 부여함으로써 상기 가속도 센서 기판과 상기 유리 기판을 가압 고정하는 고정부를 갖고, 상기 제 2 접촉 공정은, 상기 고정부가 상기 적층 기판에 응력을 부여함으로써 상기 접촉 영역을 확대시키는 것을 특징으로 하는 가속도 센서의 제조 방법.
  16. 제 15 항에 있어서,
    상기 고정부는, 상기 제 2 전극판의 상기 제 2 주변 영역으로서 상기 제 2 기판 배치 영역 근방을 따라 복수 형성되고, 상기 제 2 접촉 공정은, 상기 복수의 고정부가 균등하게 응력을 부여함으로써 상기 접촉 영역을 확대시키는 것을 특징으로 하는 가속도 센서의 제조 방법.
  17. 제 15 항에 있어서,
    상기 고정부는, 사각형 모양의 상기 제 2 전극판의 상기 제 2 주변 영역의 모서리부에 복수 형성되고, 상기 제 2 접촉 공정은, 상기 복수의 고정부가 균등하게 응력을 부여함으로써 상기 접촉 영역을 확대시키는 것을 특징으로 하는 가속도 센서의 제조 방법.
  18. 제 15 항에 있어서,
    상기 고정부는, 사각형 모양의 상기 제 2 전극판의 상기 제 2 주변 영역의 제 1 모서리부, 상기 제 1 모서리부에 인접하는 제 2 모서리부, 상기 제 2 모서리부에 인접하는 제 3 모서리부, 및 상기 제 1 모서리부와 상기 제 3 모서리부 사이에 끼워진 제 4 모서리부 각각에 형성되고, 상기 제 2 접촉 공정은, 상기 제 1 모서리부와 제 3 모서리부에 응력을 부여하는 공정과 상기 제 2 모서리부와 상기 제 4 모서리부에 응력을 부여하는 공정으로 이루어지는 것을 특징으로 하는 가속도 센서의 제조 방법.
  19. 제 15 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 고정부는, 상기 제 1 전극판의 상기 제 1 주변 영역과 상기 제 2 전극판의 상기 제 2 주변 영역에 걸쳐서 형성되고, 상기 제 2 접촉 공정은, 상기 고정부의 상기 제 1 전극판의 제 1 면에서 상기 제 2 전극의 제 2 면까지의 거리를 좁게 함으로써 응력을 부여하는 것을 특징으로 하는 가속도 센서의 제조 방법.
  20. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 적층 기판은, 가속도 센서 기판과 상기 가속도 센서 기판과 접합하는 접합용 유리 기판이 직접 접하도록 적층되고, 상기 가속도 센서 기판과 상기 접합용 유리 기판은 복수의 보호층 사이에 배치된 구조를 갖는 것을 특징으로 하는 양극 접합 방법.
KR1020060016342A 2005-04-08 2006-02-20 양극 접합 장치, 양극 접합 방법 및 가속도 센서의 제조방법 KR101196693B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00112307 2005-04-08
JP2005112307A JP4777681B2 (ja) 2005-04-08 2005-04-08 陽極接合装置、陽極接合方法及び加速度センサの製造方法

Publications (2)

Publication Number Publication Date
KR20060107287A KR20060107287A (ko) 2006-10-13
KR101196693B1 true KR101196693B1 (ko) 2012-11-08

Family

ID=37064229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016342A KR101196693B1 (ko) 2005-04-08 2006-02-20 양극 접합 장치, 양극 접합 방법 및 가속도 센서의 제조방법

Country Status (4)

Country Link
US (2) US7595545B2 (ko)
JP (1) JP4777681B2 (ko)
KR (1) KR101196693B1 (ko)
CN (1) CN100539015C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5281739B2 (ja) * 2006-07-18 2013-09-04 新光電気工業株式会社 陽極接合装置
WO2011005639A1 (en) * 2009-07-06 2011-01-13 Arkema Inc. Oled substrate consisting of transparent conductive oxide (tco) and anti-iridescent undercoat
TW201246501A (en) * 2011-01-27 2012-11-16 Panasonic Corp Substrate with though electrode and method for producing same
DE102013019434A1 (de) * 2013-11-20 2015-05-21 Berliner Glas Kgaa Herbert Kubatz Gmbh & Co. Festkörperfügen eines Trägerkörpers und einer Deckschicht, insbesondere durch anodisches Bonden
KR102194145B1 (ko) * 2014-06-05 2020-12-23 삼성디스플레이 주식회사 기판 처리 장치 및 이를 이용한 기판 처리 방법
JP6259781B2 (ja) * 2015-02-09 2018-01-10 アズビル株式会社 三層基板の接合方法
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11192712A (ja) 1998-01-05 1999-07-21 Seiko Epson Corp 基板の陽極接合方法及び基板の接合装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752180A (en) * 1985-02-14 1988-06-21 Kabushiki Kaisha Toshiba Method and apparatus for handling semiconductor wafers
JPH0744135B2 (ja) * 1989-08-28 1995-05-15 株式会社東芝 半導体基板の接着方法及び接着装置
US5273553A (en) * 1989-08-28 1993-12-28 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor substrates
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
US5578159A (en) * 1993-06-29 1996-11-26 Hitachi Techno Engineering Co., Ltd. Hot press for producing multilayer circuit board
JPH07183181A (ja) 1993-12-21 1995-07-21 Mitsubishi Materials Corp 陽極接合装置および陽極接合方法
US5494546A (en) * 1994-02-18 1996-02-27 Horvath; Steven J. Apparatus and method for applying anti-lacerative film to glass
JPH09246127A (ja) 1996-03-04 1997-09-19 Toyota Motor Corp 陽極接合方法
US6082140A (en) * 1999-06-16 2000-07-04 The Regents Of The University Of California Fusion bonding and alignment fixture
US6168963B1 (en) * 1999-06-21 2001-01-02 Lucent Technologies, Inc. System for adhering parts
JP3762157B2 (ja) * 1999-09-02 2006-04-05 旭テクノグラス株式会社 陽極接合用ガラス
JP4125889B2 (ja) * 2000-12-04 2008-07-30 日本板硝子株式会社 光学素子、成形型及びそれらの製造方法
US20040112528A1 (en) * 2002-12-17 2004-06-17 Xerox Corporation Bonding flexible film circuit and electronic circuit board
WO2005054147A1 (ja) * 2003-12-02 2005-06-16 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
US7180179B2 (en) * 2004-06-18 2007-02-20 International Business Machines Corporation Thermal interposer for thermal management of semiconductor devices
US7358740B2 (en) * 2005-03-18 2008-04-15 Honeywell International Inc. Thermal switch with self-test feature

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11192712A (ja) 1998-01-05 1999-07-21 Seiko Epson Corp 基板の陽極接合方法及び基板の接合装置

Also Published As

Publication number Publication date
US8785292B2 (en) 2014-07-22
US20060228824A1 (en) 2006-10-12
US20090311818A1 (en) 2009-12-17
JP4777681B2 (ja) 2011-09-21
KR20060107287A (ko) 2006-10-13
US7595545B2 (en) 2009-09-29
CN100539015C (zh) 2009-09-09
CN1845302A (zh) 2006-10-11
JP2006290668A (ja) 2006-10-26

Similar Documents

Publication Publication Date Title
KR101196693B1 (ko) 양극 접합 장치, 양극 접합 방법 및 가속도 센서의 제조방법
US8951886B2 (en) Method for separating a layer system comprising a wafer by precisely maintaining the position of the separating front
JP4588753B2 (ja) 電子素子パッケージの製造方法および電子素子パッケージ
US20020048906A1 (en) Semiconductor device, method of manufacturing the device and mehtod of mounting the device
US20150235984A1 (en) Method of Manufacturing Semiconductor Device and Semiconductor Device Manufacturing Apparatus
EP2446463B1 (en) A method of bonding by molecular bonding
EP2418678A2 (en) Method for molecular adhesion bonding at low pressure
JP6301565B1 (ja) マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
JP7147847B2 (ja) 接合方法および接合装置
JP3649129B2 (ja) 半導体装置の製造方法および半導体装置
JP6393434B1 (ja) 微小電気機械システム製造プロセスを用いるガス検知器の製造方法
JP5935396B2 (ja) Ｍｅｍｓ素子及びｍｅｍｓ素子の製造方法
JP2010118483A (ja) 基板保持部材および接合装置
JP2006005019A (ja) 電子デバイスの製造方法
US20230421131A1 (en) Method for manufacturing resonance device, and resonance device
US20210375628A1 (en) Manufacturing method for bonded substrate
JP2004361635A (ja) 曲面微細構造の形成方法
TWI814872B (zh) 暫時固定基板、暫時固定方法及電子構件的製造方法
JP4986611B2 (ja) 圧電振動子の製造方法
JP5493290B2 (ja) 電子部品パッケージ
JP4795041B2 (ja) リソグラフィ用マスク及びその製造方法
JP3858719B2 (ja) 半導体装置用の補強材
CN112331605A (zh) 定位工具
JP2008122723A (ja) 可変形状ミラー及びその製造方法
JP2002134641A (ja) 半導体装置および半導体装置の製造方法ならびに半導体装置の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee