CN113363143A - 处理晶片的方法 - Google Patents

处理晶片的方法 Download PDF

Info

Publication number
CN113363143A
CN113363143A CN202110239207.4A CN202110239207A CN113363143A CN 113363143 A CN113363143 A CN 113363143A CN 202110239207 A CN202110239207 A CN 202110239207A CN 113363143 A CN113363143 A CN 113363143A
Authority
CN
China
Prior art keywords
film
silicon
hard mask
etching
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110239207.4A
Other languages
English (en)
Inventor
冈部宪明
清野拓哉
小塚亮太
滨田康弘
季子祐太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN113363143A publication Critical patent/CN113363143A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种处理晶片的方法，是用于以高纵横比进行含硅膜的蚀刻的技术。示例性实施方式所涉及的处理晶片的方法具备：准备具有基板和设置在基板上的含硅膜的晶片的工序。该方法还具备：在含硅膜上形成硬掩模的工序。该方法还具备：使用硬掩模对含硅膜进行蚀刻的工序。硬掩模具有包含钨且且设置在含硅膜上的第一膜、以及包含锆或者钛以及氧且设置在第一膜上的第二膜。

Description

处理晶片的方法
技术领域
本公开的示例性实施方式涉及处理晶片的方法。
背景技术
在半导体器件这样的电子器件的制造中，为了在含硅膜形成孔或者槽这样的开口，对含硅膜进行等离子体蚀刻。为了形成这样的开口，在含硅膜上设置有掩模。作为掩模，公知有抗蚀掩模。
近年来，电子器件内的元件具有三维结构。伴随于此，在含硅膜形成有相当深的开口。然而，抗蚀掩模在含硅膜的等离子体蚀刻中被大量消耗。因此，使用硬掩模。作为硬掩模，如专利文献1～4所述，使用由硅化钨或者氮化钛(TiN)形成的硬掩模。
专利文献1：日本特开2007－294836号公报；
专利文献2：日本特开2003－243526号公报；
专利文献3：日本特开2005－150403号公报；
专利文献4：美国专利申请公开第2019/0019675号说明书。
发明内容
本公开提供用于以高纵横比进行含硅膜的蚀刻的技术。
在一个示例性实施方式中，提供了处理晶片的方法。该方法具备：准备具有基板和设置在基板上的含硅膜的晶片的工序。该方法还具备：在含硅膜上形成硬掩模的工序。该方法还具备：使用硬掩模对含硅膜进行蚀刻的工序。硬掩模具有包含钨且设置在含硅膜上的第一膜、和包含锆或者钛以及氧且设置在第一膜上的第二膜。
发明效果
根据本公开，提供用于以高纵横比进行含硅膜的蚀刻的技术。
附图说明
图1是表示一个示例性实施方式所涉及的处理晶片的方法的图。
图2是表示执行图1所示的方法能够使用的成膜装置的构成的一个例子的图。
图3是表示执行图1所示的方法能够使用的涂覆装置的构成的一个例子的图。
图4是表示随着图1所示的方法的执行能够实现的晶片的多个状态的图。
图5是表示评价执行了图1所示的方法的晶片的第二硬掩模的结果的图。
图6是表示评价执行了图1所示的方法的晶片的第二硬掩模的实验结果的图。
图7是表示在执行了图1所示的方法的晶片中使用第二硬掩模进行了第一硬掩模的蚀刻的实验结果的图。
具体实施方式
近年来，随着电子器件的高速化、高密度化，越来越难以加工微小图案。特别是在存储设备(DRAM)的电容器的形成中，需要CD(Critical Dimension：临界尺寸)为20nm以下以及深度为1.0μm以上的50以上的A/R(Aspect Ratio：纵横比)的加工。
当前硬掩模使用非晶硅，对含硅膜进行蚀刻。非晶硅例如使用氧化硅的硬掩模进行蚀刻。随着A/R的增加，不得不增厚非晶硅硬掩模。若非晶硅硬掩模变厚，则用于对非晶硅进行蚀刻的氧化硅的硬掩模也不得不变厚。若硬掩模的厚度增加，则抑制了离子的垂直入射，所以容易产生扭曲(Twisting)。因此，在含硅膜的蚀刻时需要与非晶硅相比具有更高的耐等离子体蚀刻性的硬掩模。另外，在对该具有更高的耐等离子体蚀刻性的硬掩模进行蚀刻时使用的硬掩模也要求同样地具有更高的耐等离子体蚀刻性。
以下，对各种示例性实施方式进行说明。在一个示例性实施方式中，提供了处理晶片的方法。该方法具备：准备具有基板和设置在基板上的含硅膜的晶片的工序。该方法还具备：在含硅膜上形成硬掩模的工序。该方法具备：对硬掩模进行蚀刻来在硬掩模形成图案的工序。该方法还具备：使用形成有图案的硬掩模对含硅膜进行蚀刻的工序。硬掩模具有包含钨且设置在含硅膜上的第一膜、和包含锆或者钛以及氧且设置在第一膜上的第二膜。
在另一个示例性实施方式中，提供了处理晶片的方法。该方法具备：准备具有基板和在基板上设置的含硅膜的晶片的工序。该方法还具备：在含硅膜上形成包含钨的第一膜的工序。该方法还具备：在第一膜上形成包含锆或者钛以及氧的第二膜的工序。该方法还具备：将第二膜作为掩模并对第一膜进行蚀刻而在第一膜形成图案的工序。该方法还具备：将形成有图案的第一膜作为掩模并对含硅膜进行蚀刻的工序。
在上述的一个示例性实施方式中，使用在含硅膜上设置有包含钨的第一膜且在第一膜上设置有包含锆或者钛的第二膜的硬掩模，来对含硅膜进行了蚀刻。包含锆或者钛的第二膜与包含钨的第一膜相比较具有足够高的耐蚀刻性。因此，在针对具有第一膜以及第二膜的硬掩模的图案形成中图案的形状异常被充分抑制。因此，通过使用形成有形状异常被充分抑制的图案的第一膜(并且，硬掩模)的含硅膜的蚀刻而形成于含硅膜的图案的形状异常也可以被充分抑制。因此，即使形成于含硅膜的图案为高纵横比的情况，扭曲(Twisting)等也被抑制而可以足够好。
在一个示例性实施方式中，在形成第一膜的工序中，能够通过溅射在含硅膜上形成第一膜。
在一个示例性实施方式中，在形成第一膜的工序中，能够通过化学气相生长法在含硅膜上形成第一膜。
在一个示例性实施方式中，在形成第二膜的工序中，能够通过涂覆处理在第一膜上形成第二膜。
在一个示例性实施方式中，涂覆处理可以是旋涂处理。
在一个示例性实施方式中，在形成第二膜的工序中，能够通过化学气相生长法或者原子层沉积法在第一膜上形成第二膜。
在一个示例性实施方式中，在第二膜形成图案的工序中进行的第二膜的蚀刻可以是使用包含卤素原子的气体的等离子体的各向异性蚀刻。在第一膜形成图案的工序中进行的第一膜的蚀刻可以是使用包含卤素原子的气体的等离子体的各向异性蚀刻。
在一个示例性实施方式中，第一膜以及第二膜可以分别是非晶膜。
在一个示例性实施方式中，第一膜还可以包含硅。
在一个示例性实施方式中，在对含硅膜进行蚀刻的工序中进行的含硅膜的蚀刻可以是使用氟碳气体的等离子体或者氢氟烃气体的等离子体的各向异性蚀刻。
在一个示例性实施方式中，含硅膜可以是具有单晶硅膜、多晶硅膜、氧化硅膜、以及氮化硅膜中的任意一种膜的单层膜、或者具有是具有单晶硅膜、多晶硅膜、氧化硅膜、以及氮化硅膜中的任意二种以上的膜的多层膜。
以下，参照附图对各种示例性实施方式进行详细说明。此外，在各附图中对于相同或者相当的部分标注相同的附图标记。
以下，参照图1～图4对处理晶片的方法的一个示例性实施方式进行说明。图1是表示一个示例性实施方式所涉及的处理晶片的方法(称为方法MT)的流程图。图2是表示执行图1所示的方法MT能够使用的成膜装置的构成的一个例子的图。图3是表示执行图1所示的方法MT能够使用的涂覆装置的构成的一个例子的图。图4是表示随着图1所示的方法MT的执行能够实现的晶片W的多个状态的图。
首先，参照图2对一个示例性实施方式所涉及的成膜装置10的构成进行说明。图2所示的成膜装置10是通过溅射进行成膜的装置。成膜装置10具备腔室主体12。腔室主体1具有大致筒形状。腔室主体12提供其内部空间作为腔室12c。腔室主体12例如由铝这样的导体形成。腔室主体12与接地电位连接。
在腔室主体12的底部经由适配器14a连接有用于对腔室12c进行减压的排气装置14。排气装置14包括压力控制器和干式泵以及/或者涡轮分子泵这样的减压泵。另外，在腔室主体12的侧壁形成有用于晶片W向腔室12c内的搬入、以及晶片W从腔室12c的搬出的开口12t。该开口12t能够通过闸阀12g开闭。
在腔室主体12设置有端口12p。端口12p提供用于向腔室主体12导入气体的流路。在端口12p连接有气体供给部。从气体供给部经由端口12p向腔室12c供给气体。供给至腔室12c的气体可以是稀有气体或者氮气这样的惰性气体。
在腔室12c内设置有工作台16。工作台16构成为支承其上配置的晶片W。工作台16也可以具有保持晶片W的静电卡盘。另外，工作台16也可以具有加热器这样的温度调整机构。
工作台16与驱动机构18连接。驱动机构18包括支轴18a以及驱动装置18b。支轴18a从工作台16的正下方通过腔室主体12的底部延伸到腔室主体12的外部。支轴18a的中心轴线与沿垂直方向延伸的轴线AX一致。在该支轴18a与腔室主体12的底部之间设置有密封部件40。密封部件40构成为以支轴18a能够旋转以及上下移动的方式密封腔室主体12的底部与支轴18a之间的空间。这样的密封部件40例如可以是磁流体密封。
在支轴18a的一端结合有工作台16，在该支轴18a的另一端连接有驱动装置18b。驱动装置18b构成为产生用于使支轴18a旋转以及上下移动的驱动力。工作台16构成为通过支轴18a旋转而沿轴线AX中心旋转，并随着支轴18a上下移动而上下移动。
在腔室主体12的顶部安装有支架20以及支架22。支架20以及支架22由金属形成。支架20经由绝缘性部件24支承于腔室主体12的顶部。支架22经由绝缘性部件26支承于腔室主体12的顶部。支架20保持靶材28(第一靶材)，支架22保持靶材30(第二靶材)。
支架20以及支架22分别保持靶材28以及靶材30，以使靶材28以及靶材30相对于包括轴线AX的虚拟平面大致对称地配置。另外，支架20以及支架22分别保持靶材28以及靶材30，以使靶材28以及靶材30具有随着朝向上方而接近轴线AX的倾斜。
在支架20电连接有电源32。电源32构成为产生施加于支架20的电压。来自电源32的电压经由支架20施加于靶材28。电源32可以是直流电源，也可以是高频电源。在电源32是高频电源的情况下，该电源32经由用于使其负荷侧的阻抗与匹配点接近或者一致的匹配器与支架20连接。
在支架22电连接有电源34。电源34构成为产生施加于支架22的电压。来自电源34的电压也可以经由支架22施加于靶材30。电源34可以是直流电源，也可以是高频电源。在电源34是高频电源的情况下，该电源34经由用于使其负荷侧的阻抗与匹配点接近或者一致的匹配器与支架22连接。
成膜装置10还可以具备阴极磁铁36以及阴极磁铁38。阴极磁铁36以经由支架20与靶材28对峙的方式设置于腔室主体12的外侧。阴极磁铁38以经由支架22与靶材30对峙的方式设置于腔室主体12的外侧。在阴极磁铁36以及阴极磁铁38分别连接有磁铁驱动部36a以及磁铁驱动部38a。
在成膜装置10中的成膜时，晶片W被搬入腔室主体12内，该晶片W载置于工作台16上并被该工作台16支承。而且，工作台16的垂直方向的位置被驱动机构18调整，工作台16沿轴线AX中心旋转。此外，工作台16的旋转在进行成膜的期间继续。
接下来，从气体供给部向腔室12c供给气体，并通过排气装置14对腔室12c进行减压。而且，通过电源32以及电源34对靶材28以及靶材30施加电压。另外，阴极磁铁36以及阴极磁铁38被磁铁驱动部36a以及磁铁驱动部38a驱动。由此，等离子体集中于靶材28以及靶材30的附近。
而且，通过等离子体中的正离子与靶材28以及靶材30碰撞，从而从靶材28以及靶材30释放出各自的构成物质。被释放出的构成物质沉积在晶片W上。由此，在晶片W上形成膜。
在一实施方式中，靶材28以及靶材30分别可以是含有钨和硅的靶材。在该实施方式的靶材28以及靶材30中，以形成于晶片W上的膜成为包含钨以及硅的非晶膜的方式调整钨浓度以及硅浓度。
在成膜装置10中使用的靶材是含有钨和硅的靶材的情况下，靶材28以及靶材30中的至少一个靶材可以使用于成膜。在成膜仅使用靶材28以及靶材30中的一个靶材的情况下，仅对保持该一个靶材的支架施加电压。另外，仅与该一个靶材对应的阴极磁铁被对应的磁铁驱动部驱动。
在另一实施方式中，靶材28由钨形成，靶材30由硅形成。在该实施方式中，靶材28以及靶材30双方使用于成膜。另外，调整施加于靶材28的电压以及施加于靶材30的电压，以使含有钨以及硅的非晶膜形成于晶片W上。
接下来，参照图3对一个示例性实施方式所涉及的涂覆装置PM2的构成进行说明。涂覆装置PM2具备盒站PM10、处理站PM11、以及接口站PM13。涂覆装置PM2可以具有盒站PM10、处理站PM11、以及接口站PM13一体连接的构成。
盒站PM10构成为收容有多枚晶片W的盒C被搬入搬出。处理站PM11具备构成为对晶片W实施规定的处理的多个各种处理装置。接口站PM13构成为在和与处理站PM11相邻的曝光装置PM12之间进行晶片W的交接。
在盒站PM10设置有盒载置台PM20。在盒载置台PM20设置有多个在将盒C相对于涂覆装置PM2的外部搬入搬出时载置盒C的盒载置板PM21。
在盒站PM10设置有如图3所示能够在沿X方向延伸的搬运路径PM22上移动的晶片搬运装置PM23。晶片搬运装置PM23也能够沿上下方向以及绕垂直轴(θ方向)移动。晶片搬运装置PM23构成为能够在各盒载置板PM21上的盒C与后述的处理站PM11的第三块G3的交接装置之间搬运晶片W。
在处理站PM11设置有具备各种装置的多个例如4个块(第一块G1、第二块G2、第三块G3、以及第四块G4)。例如在处理站PM11的正面侧(图3的X方向负方向侧)设置有第一块G1。在处理站PM11的背面侧(图3的X方向正方向侧)设置有第二块G2。另外，在处理站PM11的盒站PM10一侧(图3的Y方向负方向侧)设置有第三块G3。在处理站PM11的接口站PM13一侧(图3的Y方向正方向侧)设置有第四块G4。
在第一块G1设置有多个液体处理装置。多个液体处理装置例如分别是显影装置、有机溶剂供给装置、防反射膜形成装置、中性层形成装置、抗蚀剂涂覆装置、以及嵌段共聚物涂覆装置等。显影装置、有机溶剂供给装置、防反射膜形成装置、中性层形成装置、抗蚀剂涂覆装置、以及嵌段共聚物涂覆装置例如从下方依次重叠配置。显影装置、有机溶剂供给装置、防反射膜形成装置、中性层形成装置、抗蚀剂涂覆装置、以及嵌段共聚物涂覆装置例如分别沿水平方向三个并排配置。液体处理装置的数目、配置可以任意选择。
显影装置构成为对晶片W进行显影处理。有机溶剂供给装置被用作构成为向晶片W上供给有机溶剂的聚合物除去装置。防反射膜形成装置构成为在晶片W上形成防反射膜。中性层形成装置构成为在晶片W上涂覆中性剂来形成中性层。抗蚀剂涂覆装置构成为在晶片W上涂覆抗蚀剂液形成抗蚀剂膜。嵌段共聚物涂覆装置构成为在晶片W上涂覆嵌段共聚物。
在上述的液体处理装置中，进行在晶片W上涂覆预先设定的涂覆液的旋涂处理。在旋涂处理中，例如从涂覆喷嘴将涂覆液排出到晶片W上并且利用涂覆机使晶片W旋转，而使涂覆液扩散到晶片W的表面。
在第二块G2中，热处理装置、紫外线照射装置、粘附装置、周边曝光装置、以及聚合物分离装置沿上下方向和水平方向并排设置。热处理装置、紫外线照射装置、粘附装置、周边曝光装置、以及聚合物分离装置的数目、配置可以任意选择。
热处理装置构成为进行晶片W的热处理。热处理装置具有载置晶片W并进行加热的热板、和载置晶片W并进行冷却的冷却板，构成为可以进行加热处理和冷却处理双方。
紫外线照射装置构成为对晶片W照射紫外线。粘附装置构成为对晶片W进行疏水化处理。周边曝光装置构成为对晶片W的外周部进行曝光。聚合物分离装置构成为使利用嵌段共聚物涂覆装置涂敷于晶片W上的嵌段共聚物相分离为亲水性聚合物和疏水性聚合物。
在第三块G3从下方依次设置有多个交接装置。在第四块G4从下方依次设置有多个交接装置。
在被第一块G1～第四块G4围起的区域形成有晶片搬运区域D。在晶片搬运区域D配置有多个晶片搬运装置PM70。
晶片搬运装置PM70构成为在晶片搬运区域D内移动，能够将晶片W搬运到周围的第一块G1、第二块G2、第三块G3、以及第四块G4内的规定的装置。多个晶片搬运装置PM70分别具有搬运臂PM70a。搬运臂PM70a例如构成为能够沿Y方向、X方向、θ方向、以及上下方向移动。
如图3所示，在第三块G3的X方向正方向侧的旁边设置有晶片搬运装置PM 90。晶片搬运装置PM90例如具有构成为能够沿X方向、θ方向、以及上下方向移动的搬运臂PM90a。晶片搬运装置PM90构成为在支承晶片W的状态下沿上下移动，而能够将晶片W搬运到第三块G3内的各交接装置。
在接口站PM13设置有晶片搬运装置PM91和交接装置PM92。晶片搬运装置PM91具有构成为例如能够沿Y方向、θ方向以及上下方向移动的搬运臂PM91a。晶片搬运装置PM91例如构成为在搬运臂支承晶片W，而能够在第四块G4内的各交接装置、交接装置PM92、以及曝光装置PM12之间搬运晶片W。
在涂覆装置PM2以及成膜装置10连接有控制部PM300。控制部P M300例如是计算机，具有程序储存部(未图示)。在程序储存部储存有统一控制涂覆装置PM2以及成膜装置10的计算机程序。在程序储存部储存有用于实现图1所示的方法MT的计算机程序。
这样的计算机程序也可以记录于例如硬盘、软盘、光盘、磁铁光学台、以及存储卡等计算机可读取的存储介质。该情况下，记录于记录介质的计算机程序可以从该存储介质安装于控制部PM300来使用。
返回图1，对方法MT进行详细说明。方法MT具有工序ST1～工序ST6。在工序ST1中，准备图4所示的状态K1的晶片W。状态K1的晶片W具有基板101以及含硅膜102。含硅膜102设置于基板101上。此外，在图4中，与基板101接触地设置有含硅膜102，但在基板101与含硅膜102之间例如也可以设置有具有导电性、绝缘性的其他膜。含硅膜102可以是具有单晶硅膜、多晶硅膜、氧化硅膜、以及氮化硅膜中的任意一种膜的单层膜、或者具有任意二种以上的膜的多层膜。
接着在工序ST2中，如图4所示的状态K2的晶片W那样，在含硅膜102上形成有硬掩模。该硬掩模具有第一硬掩模103(第一膜)和设置于第一硬掩模103上的第二硬掩模104(第二膜)。更具体而言，在工序ST2中，第一硬掩模103以及第二硬掩模104依次形成于含硅膜102上。在工序ST2中，含碳膜105还可以形成于第二硬掩模104上。
在工序ST2中，首先，第一硬掩模103形成于含硅膜102上。第一硬掩模103是针对含硅膜102的等离子体蚀刻用的硬掩模。该等离子体蚀刻可以是使用卤素系气体的等离子体的干法蚀刻(各向异性应离子蚀刻)。第一硬掩模103对于该等离子体蚀刻(后述的工序ST4)具有较高的耐性。
第一硬掩模103包含钨(W)以及硅(Si)。第一硬掩模103是包含W以及Si的非晶膜。例如，第一硬掩模103包含WSi。第一硬掩模103的W的浓度位于可以维持非晶态并且实现耐热性(抗结晶性)的范围内。第一硬掩模103的膜厚可以在300～400nm的范围内，但可以根据含硅膜102的膜厚以及蚀刻选择性设定。
第一硬掩模103对等离子体蚀刻(工序ST4)具有较高的耐性，所以能够使第一硬掩模103的膜厚更薄，并且扭曲(Twisting)被减少。
第一硬掩模103的成膜例如能够通过溅射执行。第一硬掩模103的成膜可以使用成膜装置10，利用使了单个靶材或者多个靶材的溅射或者共溅射。在共溅射的情况下，钨浓度可以任意设定。
通过溅射进行的第一硬掩模103的成膜所使用的材料在第一硬掩模103包含WSi的情况下，例如，可以在一元系的情况下是WSi，在二元系的情况下可以是W以及Si。通过溅射进行的第一硬掩模103的成膜所使用的温度可以是室温。在第一硬掩模103的成膜使用溅射的情况下，可以良好地进行钨浓度的控制以及结晶性的控制，并且可以减少杂质。
此外，第一硬掩模103的成膜也能够使用Chemical Vapor Deposition(CVD：化学气相生长)法。该情况下，可以通过基于热或者等离子体的气相生长将第一硬掩模103成膜。在基于CVD法的第一硬掩模103的成膜中，通过调整成膜所使用的气体的混合比，可以任意设定W的浓度。
在工序ST2中，在第一硬掩模103的成膜后，进行第二硬掩模104的成膜。通过工序ST2，第二硬掩模104形成在第一硬掩模103上。
第二硬掩模104是针对第一硬掩模103的等离子体蚀刻用的硬掩模。该等离子体蚀刻可以是使用卤素气体的等离子体的干法蚀刻(各向异性反应离子蚀刻)。
第二硬掩模104对于该等离子体蚀刻(后述的工序ST4)具有较高的耐性。第二硬掩模104包含锆(Zr)或者钛(Ti)以及氧(O)。第二硬掩模104是包含Zr或者Ti以及氧的非晶膜。例如，第二硬掩模104可以是氧化锆或者氧化钛。第二硬掩模104的Zr或者Ti的浓度位于可以维持非晶态并且实现耐热性(抗结晶性)的范围内。第二硬掩模104的膜厚可以在30～200nm的范围内，但可以根据第一硬掩模103的膜厚以及蚀刻选择性设定。
第二硬掩模104通过涂覆处理形成于第一硬掩模103上。更具体而言，第二硬掩模104的形成(成膜)处理能够通过例如旋涂处理进行。第二硬掩模104的成膜使用涂覆装置PM2。
通过旋涂处理进行的第二硬掩模104的成膜所使用的材料包含包含Zr或者Ti的金属氧化物羧酸盐、以及有机溶剂。该有机溶剂例如可以是醚、酯、醚酯、酮、酮酯等。
通过旋涂处理进行的第二硬掩模104的成膜所使用的温度(干燥温度)可以在摄氏200～400度的范围内。通过旋涂处理进行的第二硬掩模104的成膜所使用的温度可以设定为第一硬掩模103以及第二硬掩模104不结晶(维持非晶态)的温度范围。
在第二硬掩模104的成膜使用旋涂处理的情况下，在非真空系统装置中执行，所以与在真空系统装置中执行的情况相比较，成膜处理变得容易，成本可以减少。
此外，第二硬掩模104的成膜也能够使用CVD法或者Atomic Layer Deposition(ALD：原子层沉积)法。该情况下，可以通过基于热或者等离子体的气相生长、或者界面生长形成第二硬掩模104。
在工序ST2中，在第二硬掩模104的成膜后，进行含碳膜105的成膜。通过工序ST2，含碳膜105形成于第二硬掩模104上。
含碳膜105可以作为针对第一硬掩模103以及第二硬掩模104的等离子体蚀刻用的掩模发挥作用。含碳膜105的膜厚可以在200～300nm的范围内，可以根据第一硬掩模103以及第二硬掩模104的膜厚以及蚀刻选择性来设定。
含碳膜105的成膜例如可以通过旋涂处理实现。含碳膜105的成膜例如使用涂覆装置PM2。通过旋涂处理进行的含碳膜105的成膜所使用的温度(干燥温度)可以在摄氏400～600度的范围内。通过旋涂处理进行的含碳膜105的成膜所使用的温度(干燥温度)可以设定为第一硬掩模103以及第二硬掩模104不结晶(维持非晶态)的温度范围。
接着在工序ST3中，如图4所示的状态K3的晶片W那样，转印到含硅膜102的图案形成于含碳膜105。图案可以是孔或者槽。
接着在工序ST4中，如图4所示的状态K4的晶片W那样，根据形成于含碳膜105的图案对第一硬掩模1 03以及第二硬掩模104进行蚀刻。
在工序ST4中，使用蚀刻装置(省略图示)。在工序ST4中，首先，蚀刻第二硬掩模104。更具体而言，在工序ST4中，将形成有转印到含硅膜102的图案的含碳膜105作为掩模来蚀刻第二硬掩模104，而在第二硬掩模104形成该图案。
针对第二硬掩模104的蚀刻是使用包含卤素原子的气体的等离子体的各向异性蚀刻。更具体而言，针对第二硬掩模104的蚀刻可以是例如使用Cl2气体、BCl3气体等的等离子体的异反应离子蚀刻。
在工序ST4中，接着，第一硬掩模103被蚀刻。更具体而言，在工序ST4中，将形成有转印到含硅膜102的图案的第二硬掩模104作为掩模来蚀刻第一硬掩模103，而在第一硬掩模103形成该图案。
针对第一硬掩模103的蚀刻是使用包含卤素原子的气体的等离子体的各向异性蚀刻。更具体而言，针对第一硬掩模103的蚀刻可以是使用例如Cl2气体等的等离子体的异反应离子蚀刻。在工序ST4的结束时，第二硬掩模104可以残留，但也有第二硬掩模104被全部除去的情况。
接着在工序ST5中，如图4所示的状态K5的晶片W那样，使用硬掩模来蚀刻含硅膜102。在工序ST5中，使用蚀刻装置(省略图示)。更具体而言，在工序ST5中，将形成有转印到含硅膜102的图案的第一硬掩模103(可能有还包括第二硬掩模104的情况)作为掩模来蚀刻含硅膜102。由此，在第一硬掩模103形成该图案。因此，通过工序ST5，可以在含硅膜102形成到达基板101的孔或者槽。在工序ST5的结束时，仅第一硬掩模103可以残留。
在工序ST5中执行的针对含硅膜102的蚀刻可以是使用氟碳气体(例如C4F6气体)、或者氢氟烃气体(例如CH2F2气体)的等离子体的异反应离子蚀刻。
接着在工序ST6中，如图4所示的状态K6的晶片W那样，除去第一硬掩模103。在工序ST5的结束时第二硬掩模104残留的情况下，在工序ST6中，将第一硬掩模103以及第二硬掩模104一起除去。
在工序ST6中执行的除去第一硬掩模103的处理能够通过旋转清洁执行。该情况下，能够使用APM(ammonia peroxide mixture：过氧化氨混合物)液、FPM(hydrofluoricacid-hydrogen peroxide mixture：氢氟酸-过氧化氢混合物)液等作为药液。工序ST6中的温度(清洗温度)可以是室温～摄氏70度的范围内。
以下，对用于评价第二硬掩模104而进行的实验进行说明。在实验中，形成与第二硬掩模104相同的构成的多个硬掩模，通过X射线衍射法分析这多个硬掩模的表面。
图5以及图6表示出通过本实验得到的结果。在本实验的X射线衍射法中，通过2θ－ω扫描，获取多个硬掩模各自的内部的X射线衍射频谱。在图5以及图6中，横轴表示衍射角2θ[deg.]，纵轴表示Log强度[a.u.]。
图5是表示将三个氧化锆的硬掩模分别在不同的温度下进行热处理后进行基于X射线衍射法的解析的结果的图表。图5的图表GPa1、GPa2、GPa3分别表示在摄氏400度、摄氏500度、摄氏580度各温度下对氧化锆的硬掩模进行热处理的情况下的基于X射线解析法的解析结果。
图6是表示将三个氧化钛的硬掩模分别在不同的温度下进行热处理后进行基于X射线衍射法的解析的结果的图表。图6的图表GPb1、GPb2、GPb3分别表示在摄氏400度、摄氏500度、摄氏580度各温度下对氧化钛的硬掩模进行热处理的情况下的基于X射线解析法的解析结果。
如图5所示，在热处理温度为500℃以上的情况下，观察到结晶面的衍射峰，确认了在硬掩模中存在氧化锆的结晶。另一方面，在硬掩模的热处理温度为400℃的情况下，未观察到结晶面的衍射峰，因此，确认了在硬掩模中几乎不存在氧化锆的结晶。
另外，如图6所示，在热处理温度为500℃以上的情况下，观察到结晶面的衍射峰，确认了在硬掩模中存在氧化钛的结晶。另一方面，在硬掩模的热处理温度为400℃的情况下，未观察到结晶面的衍射峰，因此，确认了在硬掩模中几乎不存在氧化钛的结晶。
接下来，对使用第二硬掩模104进行第一硬掩模103的蚀刻(工序ST4)的实验结果进行说明。在本实验中，形成钨硅膜的硬掩模作为第一硬掩模103，进一步形成与第二硬掩模104相同的氧化锆、氧化钛、氧化硅的硬掩模作为第二硬掩模104并执行工序ST4。此外，作为比较例，通过将TEOS(tetraethyl orthosilicate：原硅酸四乙酯)作为原料气体的等离子体CVD(PE CVD)形成氧化硅的硬掩模并执行工序ST4。
在工序ST4中，在第一硬掩模103的蚀刻时，第二硬掩模104也被蚀刻。因此，图7示出使第一硬掩模103的蚀刻膜厚和第二硬掩模104的蚀刻膜厚成比的蚀刻选择性的计算结果。该蚀刻膜厚是通过蚀刻除去的膜厚。
第一硬掩模103的蚀刻膜厚由EA1表示。第二硬掩模104的蚀刻膜厚由EA2表示。
图7的纵轴表示蚀刻选择性(Etch selectivity)。该蚀刻选择性是EA1/EA2。
如图7所示，确认了在摄氏400度以上的热处理后，无论氧化锆以及氧化钛的哪一种第二硬掩模104，与氧化硅的硬掩模相比得到极高的蚀刻选择性。即，确认了氧化锆或者氧化钛的第二硬掩模104与钨硅的第一硬掩模103相比，针对在工序ST4中执行的蚀刻的耐性较高。因此，在将第一硬掩模103的膜厚设定为例如400nm的情况下，能够将第二硬掩模104的膜厚设定为20～30nm左右，能够实现第二硬掩模104的薄膜化。
因此，通过蚀刻第一硬掩模103而形成于第一硬掩模103的图案的形状异常可以被充分抑制。因此，通过蚀刻位于第一硬掩模103的下层的含硅膜102而形成于含硅膜102的高纵横比的图案的形状也被抑制扭曲(Twisting)等而可以足够好。
根据上述说明的一个示例性实施方式所涉及的方法MT，使用在含硅膜102上依次设置有第一硬掩模103以及第二硬掩模104的硬掩模，蚀刻含硅膜102。第一硬掩模103包含钨，第二硬掩模104包含锆或者钛。第二硬掩模104与第一硬掩模103相比较具有足够高的耐蚀刻性。因此，在针对具有第一硬掩模103以及第二硬掩模104的硬掩模的图案形成中图案的形状异常被充分抑制。因此，通过使用形成有形状异常被充分抑制的图案的第一硬掩模103(并且，第二硬掩模104)蚀刻含硅膜102而形成于含硅膜102的图案的形状异常也可以被充分抑制。因此，即使是形成于含硅膜102的图案为高纵横比的情况下，扭曲(Twisting)等也被抑制而可以足够好。
以上，对各种示例性实施方式进行了说明，但并不限定于上述的示例性实施方式，也可以进行各种省略、置换、以及变更。另外，能够组合不同的实施方式中的要素形成其他的实施方式。
根据以上的说明，本公开的各种实施方式以说明为目的在本说明书中被描述，可以理解能够不从本公开的范围以及主旨脱离地进行各种变更。因此，本说明书公开的各种实施方式并不意在限定，真正的范围和主旨由附加的权利要求书表示。
附图标记说明
10…成膜装置，12…腔室主体，12c…腔室，12g…闸阀，12p…端口，12t…开口，14…排气装置，14a…适配器，16…工作台，18…驱动机构，18a…支轴，18b…驱动装置，20…支架，22…支架，24…绝缘性部件，26…绝缘性部件，28…靶材，30…靶材，32…电源，34…电源，36…阴极磁铁，36a…磁铁驱动部，38…阴极磁铁，38a…磁铁驱动部，40…密封部件，AX…轴线，D…晶片搬运区域，G1…第一块，G2…第二块，G3…第三块，G4…第四块，MT…方法，PM10…盒站，PM11…处理站，PM12…曝光装置，PM13…接口站，PM2…涂覆装置，P M20…盒载置台，PM21…盒载置板，PM22…搬运路径，PM23…晶片搬运装置，PM300…控制部，PM70…晶片搬运装置，PM70a…搬运臂，PM90…晶片搬运装置，PM90a…搬运臂，PM91…晶片搬运装置，PM91a…搬运臂，PM92…交接装置，W…晶片，K1…状态，K2…状态，K3…状态，K4…状态，K5…状态，K6…状态，101…基板，102…含硅膜，103…第一硬掩模，104…第二硬掩模，105…含碳膜。

Claims (12)

1.一种方法，是处理晶片的方法，具备：
准备晶片的工序，其中该晶片具有基板和设置在该基板上的含硅膜；
在上述含硅膜上形成硬掩模的工序；
对上述硬掩模进行蚀刻来在该硬掩模形成图案的工序；以及
使用形成有上述图案的上述硬掩模对上述含硅膜进行蚀刻的工序，
上述硬掩模具有包含钨的第一膜和包含锆或者钛以及氧的第二膜，上述第一膜被设置在上述含硅膜上，上述第二膜被设置在上述第一膜上。
2.一种处理晶片的方法，具备：
准备晶片的工序，其中该晶片具有基板和设置在该基板上的含硅膜；
在上述含硅膜上形成包含钨的第一膜的工序；
在上述第一膜上形成包括锆或者钛以及氧的第二膜的工序；
将上述第二膜作为掩模来对上述第一膜进行蚀刻，而在该第一膜形成图案的工序；以及
将形成有上述图案的上述第一膜作为掩模而对上述含硅膜进行蚀刻的工序。
3.根据权利要求2所述的方法，其中，
在形成第一膜的上述工序中，在上述含硅膜上通过溅射来形成上述第一膜。
4.根据权利要求2所述的方法，其中，
在形成第一膜的上述工序中，在上述含硅膜上通过化学气相生长法来形成上述第一膜。
5.根据权利要求2～4的任一项所述的方法，其中，
在形成第二膜的上述工序中，在上述第一膜上通过涂覆处理来形成上述第二膜。
6.根据权利要求5所述的方法，其中，
上述涂覆处理是旋涂处理。
7.根据权利要求2～4的任一项所述的方法，其中，
在形成第二膜的上述工序中，在上述第一膜上通过化学气相生长法或者原子层沉积法来形成上述第二膜。
8.根据权利要求2～7的任一项所述的方法，其中，
在第二膜形成图案的上述工序中进行的上述第二膜的蚀刻、以及在第一膜形成图案的上述工序中进行的上述第一膜的蚀刻分别是使用了包含卤素原子的气体的等离子体的各向异性蚀刻。
9.根据权利要求1～8的任一项所述的方法，其中，
上述第一膜以及上述第二膜分别是非晶膜。
10.根据权利要求1～9的任一项所述的方法，其中，
上述第一膜还包含硅。
11.根据权利要求1～10的任一项所述的方法，其中，
在对含硅膜进行蚀刻的上述工序中进行的上述含硅膜的蚀刻是使用了氟碳气体的等离子体或者氢氟烃气体的等离子体的各向异性蚀刻。
12.根据权利要求1～11的任一项所述的方法，其中，
上述含硅膜是具有单晶硅膜、多晶硅膜、氧化硅膜、以及氮化硅膜中的任意一种膜的单层膜，或者是具有单晶硅膜、多晶硅膜、氧化硅膜、以及氮化硅膜中的任意二种以上的膜的多层膜。
CN202110239207.4A 2020-03-06 2021-03-04 处理晶片的方法 Pending CN113363143A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-039233 2020-03-06
JP2020039233A JP7402715B2 (ja) 2020-03-06 2020-03-06 ウエハを処理する方法

Publications (1)

Publication Number Publication Date
CN113363143A true CN113363143A (zh) 2021-09-07

Family

ID=77524910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110239207.4A Pending CN113363143A (zh) 2020-03-06 2021-03-04 处理晶片的方法

Country Status (5)

Country Link
US (1) US20210280419A1 (zh)
JP (1) JP7402715B2 (zh)
KR (1) KR20210113044A (zh)
CN (1) CN113363143A (zh)
TW (1) TW202139288A (zh)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753945A (en) * 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
JP2956583B2 (ja) * 1996-05-31 1999-10-04 日本電気株式会社 半導体装置とその製造方法
JP3432744B2 (ja) * 1998-06-11 2003-08-04 株式会社東芝 半導体装置およびその製造方法
JP3742243B2 (ja) * 1999-03-16 2006-02-01 株式会社東芝 ドライエッチング方法および半導体装置の製造方法
JP3669681B2 (ja) * 2000-03-31 2005-07-13 株式会社東芝 半導体装置の製造方法
FR2834387B1 (fr) 2001-12-31 2004-02-27 Memscap Composant electronique incorporant un circuit integre et un micro-condensateur
JP2005150403A (ja) 2003-11-14 2005-06-09 Fujitsu Ltd 半導体装置の製造方法
JP4290177B2 (ja) * 2005-06-08 2009-07-01 キヤノン株式会社 モールド、アライメント方法、パターン形成装置、パターン転写装置、及びチップの製造方法
JP4725451B2 (ja) 2006-03-27 2011-07-13 ヤマハ株式会社 絶縁ゲート型電界効果トランジスタの製法
JP2008078416A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体装置およびその製造方法
KR100985412B1 (ko) * 2008-03-21 2010-10-06 주식회사 하이닉스반도체 저 시트저항 워드라인과 수직채널트랜지스터를 구비한반도체장치 및 그 제조 방법
US8525139B2 (en) * 2009-10-27 2013-09-03 Lam Research Corporation Method and apparatus of halogen removal
JP2012069803A (ja) * 2010-09-24 2012-04-05 Fujifilm Corp 有機薄膜太陽電池及びその製造方法
US9204538B2 (en) * 2013-08-16 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fine line space resolution lithography for integrated circuit features using double patterning technology
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
KR102233875B1 (ko) * 2013-12-30 2021-03-30 롬엔드하스전자재료코리아유한회사 광산 발생제를 포함하는 반사방지 코팅 조성물을 이용한 패턴 형성 방법
JP6288699B2 (ja) * 2014-01-10 2018-03-07 三菱重工業株式会社 内燃機関のノッキング判定装置及びノッキング制御装置
JP6243290B2 (ja) * 2014-05-01 2017-12-06 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2016192522A (ja) * 2015-03-31 2016-11-10 大日本印刷株式会社 インプリントモールドの製造方法
US9455177B1 (en) * 2015-08-31 2016-09-27 Dow Global Technologies Llc Contact hole formation methods
US9659811B1 (en) * 2016-07-07 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing method of semiconductor device
CN109891558A (zh) * 2016-11-07 2019-06-14 东京毅力科创株式会社 硬掩模及制造硬掩模的方法
KR102456578B1 (ko) 2017-07-14 2022-10-20 삼성전자주식회사 하드마스크 조성물과 그 제조방법 및 하드마스크 조성물을 이용한 패턴층의 형성방법
JP6562044B2 (ja) * 2017-07-28 2019-08-21 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の製造方法
CN109755126B (zh) * 2017-11-07 2021-02-12 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US10699943B2 (en) * 2018-04-30 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contacts in a semiconductor device
US10658190B2 (en) * 2018-09-24 2020-05-19 International Business Machines Corporation Extreme ultraviolet lithography patterning with directional deposition

Also Published As

Publication number Publication date
JP7402715B2 (ja) 2023-12-21
JP2021141260A (ja) 2021-09-16
US20210280419A1 (en) 2021-09-09
KR20210113044A (ko) 2021-09-15
TW202139288A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
US10847377B2 (en) Method of achieving high selectivity for high aspect ratio dielectric etch
TW569344B (en) Insulation-film etching system
TW201635382A (zh) 用於介電蝕刻應用之整合式蝕刻/清潔
US8187981B2 (en) Substrate processing method, substrate processing system, and computer-readable storage medium
US9355861B2 (en) Semiconductor device manufacturing method and computer-readable storage medium
JP7443250B2 (ja) 原子層自己整合基板の処理及び統合型ツールセット
US9076651B1 (en) Gate stacks and ohmic contacts for SiC devices
TWI761455B (zh) 半導體製造方法及電漿處理裝置
EP4022670A1 (en) High density, modulus, and hardness amorphous carbon films at low pressure
WO2021071777A1 (en) Methods and apparatuses for forming interconnection structures
JP4656364B2 (ja) プラズマ処理方法
EP2879167B1 (en) Plasma processing method and plasma processing device
JP6951548B2 (ja) 金属酸化物の後処理の方法
TWI751326B (zh) 自對準通孔處理流程
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
CN113363143A (zh) 处理晶片的方法
US11594409B2 (en) Systems and methods for depositing low-k dielectric films
US11772137B2 (en) Reactive cleaning of substrate support
TWI798215B (zh) 選擇性側壁間隔物
US11404282B2 (en) Method of etching film and plasma processing apparatus
TWI782981B (zh) 子鰭片至絕緣體矽之轉換
JP2023127349A (ja) ハードマスク、基板処理方法、およびハードマスクの除去方法
JP2023117618A (ja) 成膜方法及び成膜システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination