CN1132381C - 用于在集成电路和其它设备之间传递数据的方法和系统 - Google Patents

用于在集成电路和其它设备之间传递数据的方法和系统 Download PDF

Info

Publication number
CN1132381C
CN1132381C CN998156566A CN99815656A CN1132381C CN 1132381 C CN1132381 C CN 1132381C CN 998156566 A CN998156566 A CN 998156566A CN 99815656 A CN99815656 A CN 99815656A CN 1132381 C CN1132381 C CN 1132381C
Authority
CN
China
Prior art keywords
interface protocol
equipment
integrated circuit
data
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN998156566A
Other languages
English (en)
Other versions
CN1333964A (zh
Inventor
A·库拉
J·乌格马克
U·比约肯格伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1333964A publication Critical patent/CN1333964A/zh
Application granted granted Critical
Publication of CN1132381C publication Critical patent/CN1132381C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Abstract

用于在集成电路(12)与第一设备(14)和第二设备(18)中每个设备之间传送数据的方法和系统。在该集成电路和该第一设备之间的通信使用第一接口协议，而在该集成电路和该第二设备之间的通信使用第二接口协议。但是这两种接口协议都共享同一条数据总线(22)和时钟总线(24)。为了使用第二接口协议通信，首先通过经共享数据总线发送未标识该使用第一接口协议的第一设备的地址数据而令该第一设备去激活，由此使得该第一设备进入非活动状态，直到在该共享数据总线(22)上检测到结束条件为止。接着，假使在该共享数据总线(22)上没有无意中生成用于第一接口协议的开始或结束条件，则可以执行使用第二接口协议的通信。

Description

用于在集成电路和其它设备之间传递数据的方法和系统
发明背景
发明的技术领域
本发明一般涉及用于在集成电路环境下传送数据的接口，以及特别涉及一种使用多接口在共享总线上传送数据的方法和系统，
相关领域的描述
在许多应用中集成电路和其它设备之间的通信使用由飞利浦半导体公司开发的智能互连通信(I2C)，或inter-IC串行接口。在电信行业，例如，移动电话经常使用I2C接口协议进行基带控制器和LCD组件之间的通信，基带控制器典型的是一种特定用途集成电路(ASIC)。移动电话内的其它设备还使用I2C接口协议从基带控制器接收数据(包括命令)，以及将数据传输到基带控制器。
不过，由于I2C接口受特定的专利保护，LCD驱动器和其它驱动器的开发商正常地必须得到许可才能够生产支持I2C接口协议的驱动器。其结果是，支持I2C接口协议的现用的驱动器的供应通常受到限制。随着移动电信行业和使用I2C接口协议的其它行业中开发周期不断地缩短，不是总是有时间来定制开发一个支持I2C的驱动器。
另一方面，现有的现用驱动器中很多支持串行的点对点接口协议，该协议使用四种线路：数据线，时钟线，说明是命令数据或显示数据的线路，以及芯片选择线。不得不定制开发一种支持I2C的驱动器的一个替代方案是构造支持I2C接口协议和串行点对点接口协议的基带控制器或其它ASIC。然后可以加入使用支持I2C接口协议的驱动器或者支持串行点对点接口协议的驱动器的其它设备，这取决于可用性、费用、以及功能方面的考虑。不过，为了支持两种接口，在基带控制器上需要四种额外的I/O管脚(分别对应四种串行点对点接口线的每一种)。这样的需求是难以解决的，因为I/O管脚增加了费用以及要求附加的空间。此外，尽管已经建议了支持使用共享总线的多接口协议的系统，但这样的系统是复杂、不可改变以及难以实现的。
因此，为了简单化，有必要有一套灵活的方法和系统允许通过共享总线在集成电路和一个或更多其它设备之间使用多个可用接口协议中的一个进行通信。该系统应该包括一个最小I/O管脚数。这样的方法和系统将允许，例如，使用支持I2C的驱动器(当其可得到时)，或者如果不能得到I2C驱动器或期望有不同性能，则使用串行点对点驱动器。此外，这样的方法和系统将允许集成电路依据与其通信的设备所支持的协议而选择性地使用不同的接口协议。
发明概述
本发明包括用于在集成电路和多个外围设备之间传送数据的方法和系统。该集成电路使用I2C接口协议与其中的第一外围设备通信以及使用某种其它接口协议与第二外围设备通信。但是，这两种接口协议都共享同一条数据总线和时钟总线，因此减少了集成电路上所需要的管脚数目。依据标准的I2C接口协议完成集成电路和第一外围设备之间的通信。因此，为了与第一外围设备进行通信，集成电路通过共享数据总线传输一个唯一的I2C开始条件，后面带着识别第一外围设备的地址。然后使用该共享数据总线，集成电路传送以及第一外围设备接收预定给第一外围设备的数据。然后第一外围设备在接收到每一个字节之后回复一个应答比特。在数据传输的结尾，传输一个唯一的结束条件。在这样使用I2C接口协议的通信过程中，集成电路保持芯片选择总线上的高电压。这个芯片选择总线上的高电压用于通知第二外围设备：正在进行I2C通信以及防止第二外围设备妨碍这次通信。
另一方面，在没有进行通过I2C接口的通信时，可以开始与第二外围设备之间的通信。在共享数据总线上发送一个结束条件之后，集成电路生成另一个I2C开始条件。不过，这次，开始条件后面跟着的不是第一外围设备所用(或者是任何其它附属的I2C设备所用)的地址，这将引起第一外围设备(或者是任何其它附属的I2C设备)进入非活动状态。然后，假使附属设备中没有一个无意中传输一个可能重新激活附属I2C设备的开始或结束条件，则通过移走芯片选择总线上的高电压，激活第二外围设备以及通过共享数据总线可以执行集成电路与第二外围设备之间的通信。一旦完成这样的数据通信，集成电路在共享数据总线上生成一个结束条件，使得附属I2C设备再一次开始侦听开始条件。因此，无需要求额外的数据总线和时钟总线，使用其它接口协议的通信可以与I2C通信交错，而同时避免两个或更多接口之间的冲突。
附图简述
为了更完整地理解本发明，可以结合附图参照下面给出的详细描述，其中：
图1是移动电话内部电路的示范性框图；
图2是图1说明的电路中时钟总线、数据总线以及芯片选择总线上电压电平的表示图；以及
图3是说明通过I2C接口和串行点对点接口进行数据传输的消息流和系统操作图。
发明详述
现在讨论附图，其中相同的参考字符表明所有各种图示中相同或类似部分。现在讨论图1，这里图示了移动电话内部电路10的示范性框图。典型地，移动电话包括一个基带控制器12(即，包括用于控制移动电话操作的处理器13的特定用途集成电路(ASIC))，和用于向LCD显示组件16传送命令和显示数据的一个LCD驱动器14(在这种情形下是一个I2C驱动器)。该移动电话还包括其它设备18用于向附加外围设备20传送命令数据和其它数据，例如电可擦除可编程只读存储器(E2PROM)。
执行在I2C接口上的通信使用了两条双向总线线路：数据总线22和时钟总线24。I2C接口使用拉高电阻概念，其中当总线22或24是非活动或空闲时在总线22或24上的电压电平为高。当数据总线22正在传输数据时同样的高电压电平用于标明逻辑“1”。为标明逻辑“0”，传输设备12或14将数据总线接地，使得整个数据总线22上的电压到达0。其结果是，任何I2C驱动器14可以使数据总线22上的电压到达0(即，通过将数据总线22接地)。为防止在两个设备12和14试图同时传输数据时可能引起的破坏，使用了冲突解决进程。基本上，通过监视寻址或数据传输过程中数据总线22上的电压电平，每一个传输设备12或14在试图传输逻辑“1”时，能够检测另一个传输设备12或14是否引起数据总线22上的电压达到0。然后通过将优先级赋予当其它设备正试图传输逻辑“1”时第一个传输逻辑“0”的设备12或14来解决冲突。换句话说，第一个从另一个传输设备12或14检测到存在传输的设备12或14放弃对数据总线22的控制给该另一个设备12或14。
通过唯一的“开始条件”启动在I2C接口上的通信，其中时钟总线处于高状态而数据总线22上的信号由高转换到低(见图2)。在开始条件之后，传输单元12或14发送接收单元12或14的地址。所有没有识别到自身地址的单元转为非活动状态直到接收到一个唯一的“结束条件”(时钟总线24处于高状态而数据总线22由低转换到高)。因此，只有由所传输的地址标识的单元才继续接收数据。为保证该设备正在接收数据，接收单元12或14在接收每一个字节之后传输一个应答比特，由逻辑“0”电平确定。
按照本发明，另一种接口协议使用和I2C接口相同的数据总线22和时钟总线24与I2C接口进行“交错”。在一个实施方案中，该“交错”的协议是一种串行的点对点接口协议。另一个实施方案中，也可以使用串行外围接口(SPI)协议或某种其它的接口协议。虽然下面的讨论和图示集中将串行点对点协议作为本发明的实例来应用，本领域的技术人员会理解那些其它的协议同样可以与I2C协议进行交错。
生成开始条件之后，基带控制器12(或某种其它希望通过串行点对点协议进行通信的设备)传输一个地址，该地址没有为任何一个连到数据总线22的I2C单元12或14所使用。紧跟着地址传输也可以由同一个设备传输一个应答比特。其结果是，所有连接的I2C单元进入非活动状态，以及数据总线22和时钟总线24可以依据串行点对点接口协议(或某种其它接口协议)被用来传输。基带控制器12，例如，可以通过数据总线22点对点发送数据。这样，由命令/显示总线26上的信号将传输的数据标明为命令数据或显示或用户数据。
在串行点对点数据传输过程中，必须避免任何无意生成的开始或结束条件以防止附属的I2C单元返回到活动状态。因此，当时钟总线24处于高状态时串行点对点单元18和基带控制器12必须避免数据总线22上由高到低或由低到高的转换。此外，串行点对点接口在没有传输数据时一般不会保持一个高电压。相反，串行点对点接口必须驱动数据线到一个高电压来传输逻辑“1”以及驱动数据线到一个低或负电压来传输逻辑“0”。因为I2C接口使用拉高电阻概念，所以该支持串行点对点接口协议的驱动器18在I2C协议控制的操作过程中必须保持一个高阻抗以防止该驱动器18引起数据总线22上正在进行中的任何传输的讹误。由芯片选择总线28上的激活信号控制这种三态条件。因此，当系统10正依照串行点对点接口协议进行操作时，芯片选择总线28被设置为高，由此允许串行点对点驱动器18以它们的正常方式进行操作。另一方面，当系统10使用I2C接口协议时芯片选择总线28被设置为低，使得串行点对点驱动器18保持高阻抗以便避免干扰12C通信。不过，本领域的技术人员应当理解，可以颠倒芯片选择总线28上的设置或在芯片选择总线28上使用其它信令方法来表明何时整个系统10正在使用I2C接口协议和何时系统10正在使用串行点对点(或某种其它)接口协议。
现在讨论图2，其中显示了图1说明的电路中时钟总线24、数据总线22以及芯片选择总线28上电压电平的表示图。在时间0(T＝0)，时钟总线24上的电压为高时基带控制器12通过使得数据总线22上的电压由高变低生成一个开始条件。其结果是，连接到基带控制器12的每一个I2C驱动器14开始侦听其唯一地址。在紧接的7个时钟周期(即，T＝1到T＝7(没有显示))中传输一个7-位地址。或者，依据所使用的I2C接口类型，可能会发送一个10-位地址。不过，在这个实例中，由基带控制器12传输的地址没有标识任何附属的I2C驱动器14。传输一个未被使用的地址会引起I2C驱动器14进入非活动状态，由此当所有I2C驱动器14处于非活动状态时，允许基带控制器12(或某种其它串行点对点驱动器18)使用串行点对点接口协议(或某种其它接口协议)来传输数据。
正如前面所提到的，重要的是支持串行点对点接口协议的基带控制器12和任何其它设备18避免在整个串行点对点通信中无意间生成开始或结束条件。而且，在开始条件和地址数据的传输过程中，串行点对点驱动器18应当保持高阻抗以防止对I2C通信的任何干扰。在串行点对点通信开始之前，必须通知串行点对点驱动器18：数据总线22可用于串行点对点通信。因此，基带控制器12加载芯片选择总线28，激活接收串行点对点驱动器18来接收数据，在这种情形下是开始于I2C标准规定的第一地址字节传输之后的第9个时钟周期(T＝9)。基带控制器12然后传输以及接收驱动器18接收，一串二进制数据(即T＝9时的逻辑0，T＝10时的逻辑1，T＝11时的逻辑0等等)。
在数据传输完成后，关闭芯片选择总线28，使得串行点对点驱动器18返回到非活动/高阻抗状态。此外，基带控制器12在数据传输完成(这里在T＝15)后的一个时钟周期里生成一个结束条件。结束条件的生成使得附属的I2C单元14返回到活动状态，在其中它们又开始侦听开始条件(开始于T＝16)。
现在讨论图3，描述了说明通过I2C接口和通过串行点对点接口进行数据传输的信息流和系统操作图。为了启动I2C接口上的数据传输，基带控制器12在步骤50生成一个开始条件，这使得在数据总线22上发送一个I2C开始信号52到所有附属的驱动器14或18。响应该开始信号52，附属I2C驱动器14在步骤54侦听它们各自的地址。开始于开始条件之后的下一个时钟周期，基带控制器12传输一个地址信号56，该信号包括支持I2C接口协议的LCD驱动器14的唯一地址。其结果是，任何支持I2C以及没有被传输的地址所标识的附属设备14进入非活动状态，而被寻址到的LCD驱动器14在数据总线22上传输一个应答比特信号57以通知基带控制器12它已作好接收数据的准备，以及然后在步骤58开始侦听数据。
基带控制器12开始传输I2C数据信号60。此外，在接收到I2C数据信号60的每一个字节之后，接收LCD驱动器14在数据总线22上传输一个应答比特信号62以通知基带控制器12：数据已被接收。一旦完成I2C数据消息，基带控制器12在步骤64生成一个结束条件，该条件使得一个结束信号66沿着数据总线22被传输到所有附属设备14和18。一接收到结束信号66，所有附属I2C单元14就立即开始在步骤68监视数据总线22以等到开始条件。
为启动另一个数据传输(这次使用串行点对点接口协议)，基带控制器12又一次在步骤50’生成一个开始条件，使得开始信号52’被转发到所有附属单元14和18。因此，I2C单元14又一次在步骤54’开始侦听它们各自的地址。不过，在这种情形下，基带控制器12传送一个包含没有被任何附属I2C单元14使用过的地址的地址信号70。其结果是，所有附属I2C单元14在步骤72进入非活动状态。然后在步骤74基带控制器12设置芯片选择线路，向所有附属串行点对点驱动器18发送一个芯片选择信号76。响应该芯片选择信号，在步骤78串行点对点驱动器18离开高阻抗状态，该状态在I2C操作过程为这些驱动器18所使用，由此使驱动器18能够接收串行点对点数据。然后基带控制器12向接收单元18发送想要的串行点对点接口数据信号80。在完成数据信号80之后，基带控制器12在步骤82关闭芯片选择线路，使得串行点对点驱动器18在步骤84重新进入非活动/高阻抗状态，以及在步骤64’生成一个结束条件。因而发生的结束信号66’使得I2C单元14又一次开始监视数据总线22以等待开始条件(见步骤68)。
虽然在附图中已经图解和在前述详细描述中描述了本发明的方法和设备的优选实施方案，但可以理解本发明并不局限于公开的实施方案，而是在不偏离下面权利要求中阐明和定义的本发明精神的情况下，能够允许有多种调整、修改和代替。

Claims (22)

1.用于在集成电路(12)和多个其它设备之间传送数据的方法，其中该集成电路使用第一接口协议与第一设备(16)通信以及使用第二接口协议与第二设备(20)通信，包括的步骤有：
使用第一接口协议通过共享数据总线(22)在集成电路和第一设备之间间歇地传输(60)数据，其中第一接口协议包括智能互连通信，该共享数据总线连接到集成电路、第一设备和第二设备；
令使用第一接口协议的通信去激活(64；66)，其中令使用第一接口协议的通信去激活的步骤包括如下步骤：
在共享数据总线上生成(50’)一个开始条件信号(52’)；以及
在共享数据总线上传输一个选定的地址(70)，其中该选定的地址没有被任何连接到头享数据总线上的智能互连通信设备所使用；
当使用第一接口协议的通信被去激活时，允许(76)使用第二接口协议的通信；该方法的特征在于以下步骤：
通过共享时钟总线(24)提供一个时钟信号，该共享时钟总线连接到集成电路、第一设备和第二设备，其中依照共享时钟总线上的时钟信号执行集成电路和第一设备之间的数据传输；以及
使用第二接口协议通过共享数据总线在集成电路和第二设备之间传输(80)数据，依照共享时钟总线上的时钟信号传输集成电路和第二设备之间的数据，其中在不重新激活使用第一接口协议的通信的情况下执行使用第二接口协议传输数据的步骤。
2.权利要求1的方法，其中在集成电路和第一设备之间间歇地传输数据的步骤包括如下步骤：
在共享数据总线上生成(50)一个开始条件信号(52)；
在共享数据总线上传输第一设备的地址(56)；
通过共享数据总线从集成电路向第一设备发送数据(60)；以及
在共享数据总线上生成(64)一个结束条件信号(66)。
3.权利要求1的方法，其中第二接口协议包括串行点对点接口协议。
4.权利要求1的方法，其中允许使用第二接口协议的通信的步骤包括通过芯片选择线路(28)发送一个第二接口激活信号(76)。
5.权利要求1的方法，其中第二接口协议包括串行外围接口协议。
6.权利要求1的方法，其中集成电路包括一个移动电话中的基带控制器(12)。
7.权利要求6的方法，其中第一设备包括一个LCD驱动器(14)。
8.权利要求1的方法还包括在完成集成电路和第二设备之间的数据传输之后重新激活(64，66)使用第一接口协议的通信的步骤。
9.用于在集成电路(12)和多个其它设备之间传送数据的方法，其中该集成电路使用第一接口协议与第一设备(16)通信以及使用第二接口协议与第二设备(20)通信，包括的步骤有：
使用第一接口协议通过共享数据总线(22)在集成电路和第一设备之间间歇地传输(60)数据，该共享数据总线连接到集成电路、第一设备和第二设备；令使用第一接口协议的通信去激活(64；66)；以及
当使用第一接口协议的通信去激活时，允许(76)使用第二接口协议的通信；该方法的特征在于：
该使用第一接口协议的通信的去激活由以下步骤执行：
在共享数据总线上生成(50)一个开始条件信号(52)；以及
在共享数据总线上传输一个选定的地址(70)，其中该选定的地址没有被任何使用第一接口协议且连接到共享数据总线上的设备所使用；
使用第二接口协议通过共享数据总线在集成电路和第二设备之间传输(80)数据，其中使用第二接口协议传输数据的步骤是在不重新激活使用第一接口协议的通信的情况下执行的。
10.权利要求9的方法，其中第一接口协议包括智能互连通信。
11.权利要求9的方法，其中在集成电路和第一设备之间间歇地传输数据的步骤包括：
在共享数据总线上生成(50)一个开始条件信号(52)；
在共享数据总线上传输第一设备的地址(56)；
通过共享数据总线从集成电路发送数据(60)到第一设备；以及
在共享数据总线上生成(64)一个结束条件信号(66)。
12.权利要求9的方法，其中第二接口协议包括串行点对点接口协议。
13.权利要求9的方法，其中允许使用第二接口协议的通信的步骤包括通过芯片选择线路(28)发送一个第二接口激活信号(76)。
14.权利要求9的方法，其中第二接口协议包括串行外围接口协议。
15.权利要求9的方法还包括在完成集成电路和第二设备之间数据传输之后重新激活(64，66)使用第一接口协议的通信的步骤。
16.一种用于传送数据的系统(10)，包括：
具有至少一个数据管脚的集成电路(12)，该数据管脚与共享数据总线(22)相连，其中集成电路适用于支持第一接口协议和第二接口协议；
适用于支持第一接口协议的第一驱动器(14)，该第一驱动器与共享数据总线相连用于使用第一接口协议通过共享数据总线在集成电路和第一设备(16)之间传送数据；以及
适用于支持第二接口协议的第二驱动器(18)，该第二驱动器与共享数据总线相连用于使用第二接口协议通过共享数据总线在集成电路和第二设备(20)之间传送数据，该系统的特征在于：
该集成电路适用于通过在共享数据总线上传输(70)与第一设备无关的地址而令第一驱动器去激活，激活第二驱动器来执行集成电路和第二设备之间的通信，以及使用第二接口协议向第二设备传输数据(80)而不生成重新激活第一驱动器的重新激活信号。
17.权利要求16的系统，其中第一接口协议包括智能互连通信。
18.权利要求17的系统，其中第二接口协议包括串行点对点接口协议。
19.权利要求17的系统，其中第二接口协议包括串行外围接口协议。
20.权利要求17的系统，其中第一驱动器包括一个LCD驱动器(14)。
21.权利要求17的系统，其中集成电路适用于使用芯片选择线路(28)激活第二驱动器。
22.权利要求17的系统，其中集成电路适用于在完成向第二设备传输数据之后，通过在共享数据总线上发送一个结束条件来重新激活第一驱动器。
CN998156566A 1999-01-15 1999-12-13 用于在集成电路和其它设备之间传递数据的方法和系统 Expired - Fee Related CN1132381C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/232,291 US6253268B1 (en) 1999-01-15 1999-01-15 Method and system for multiplexing a second interface on an I2C interface
US09/232,291 1999-01-15

Publications (2)

Publication Number Publication Date
CN1333964A CN1333964A (zh) 2002-01-30
CN1132381C true CN1132381C (zh) 2003-12-24

Family

ID=22872557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN998156566A Expired - Fee Related CN1132381C (zh) 1999-01-15 1999-12-13 用于在集成电路和其它设备之间传递数据的方法和系统

Country Status (13)

Country Link
US (1) US6253268B1 (zh)
EP (1) EP1142210B1 (zh)
JP (1) JP4480897B2 (zh)
CN (1) CN1132381C (zh)
AR (1) AR022134A1 (zh)
AT (1) ATE254369T1 (zh)
AU (1) AU3089700A (zh)
DE (1) DE69912845D1 (zh)
HK (1) HK1043678A1 (zh)
MY (1) MY125638A (zh)
RU (1) RU2231230C2 (zh)
TR (1) TR200102017T2 (zh)
WO (1) WO2000042740A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929828A (zh) * 2012-10-18 2013-02-13 广东欧珀移动通信有限公司 同时支持标准和非标准i2c接口的数据传输方法及装置
TWI633441B (zh) * 2014-02-20 2018-08-21 美商高通公司 電子裝置及可在其上操作之方法
US10139875B2 (en) 2014-02-20 2018-11-27 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228363B1 (en) 2000-04-05 2007-06-05 Rockwell Automation Technologies, Inc. Pointbus architecture and automatic sequential addressing
US7721079B2 (en) 2000-04-10 2010-05-18 Rockwell Automation Technologies, Inc. Pointbus architecture and automatic sequential addressing
US6873842B2 (en) * 2001-03-30 2005-03-29 Xilinx, Inc. Wireless programmable logic devices
US6799233B1 (en) * 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
JP3844120B2 (ja) * 2001-10-19 2006-11-08 株式会社ルネサステクノロジ 半導体装置
US6874050B2 (en) * 2002-01-16 2005-03-29 Hewlett-Packard Development Company, L.P. Circuit and method for expanding a serial bus
US20030184066A1 (en) * 2002-03-22 2003-10-02 Thomas Stierle Synchronous communication interface sharing for communicating with a plurality of devices
US6816939B2 (en) * 2002-05-09 2004-11-09 International Business Machines Corporation Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor
US7313096B2 (en) * 2002-05-20 2007-12-25 Microsoft Corporation Multiplexing a communication port
KR100466328B1 (ko) * 2002-08-27 2005-01-14 현대 이미지퀘스트(주) Ｉ２ｃ 통신의 신뢰성 확보방법
DE60201334T2 (de) * 2002-10-29 2005-10-06 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Stromrichtungserkennung
US7543085B2 (en) * 2002-11-20 2009-06-02 Intel Corporation Integrated circuit having multiple modes of operation
US7206989B2 (en) * 2002-11-20 2007-04-17 Intel Corporation Integrated circuit having multiple modes of operation
JP2004282204A (ja) * 2003-03-13 2004-10-07 Renesas Technology Corp 通信モジュール及びトランシーバ集積回路
US7093033B2 (en) * 2003-05-20 2006-08-15 Intel Corporation Integrated circuit capable of communicating using different communication protocols
US7073008B2 (en) * 2003-09-15 2006-07-04 Media Tek Inc. Method of function activation on a bridge system
WO2005083577A2 (en) * 2004-02-18 2005-09-09 Koninklijke Philips Electronics N. V. Integrated circuit with two different bus control units
US7366809B2 (en) * 2004-04-12 2008-04-29 Texas Instruments Incorporated Pipelined stop, start, address byte, and data byte technique and circuit for I2C logic system
US7418528B2 (en) * 2004-07-22 2008-08-26 Texas Instruments Incorporated Multimode, multiline data transfer system and method of operating the same
CN100459612C (zh) * 2004-12-31 2009-02-04 北京中星微电子有限公司 一种通讯传输控制装置及实现通讯协议控制的方法
JP4356997B2 (ja) 2005-03-15 2009-11-04 キヤノン株式会社 通信装置及びその通信方法
JP4502389B2 (ja) 2005-03-15 2010-07-14 キヤノン株式会社 通信装置及びその制御方法
JP4366323B2 (ja) 2005-03-15 2009-11-18 キヤノン株式会社 通信装置およびその制御方法
US7636796B2 (en) * 2006-09-15 2009-12-22 Microsoft Corporation Smart interconnect for modular multi-component embedded devices
US8125243B1 (en) 2007-03-12 2012-02-28 Cypress Semiconductor Corporation Integrity checking of configurable data of programmable device
US10684974B1 (en) 2007-03-12 2020-06-16 Cypress Semiconductor Corporation Auto-switching communication interface
US8060661B1 (en) 2007-03-27 2011-11-15 Cypress Semiconductor Corporation Interface circuit and method for programming or communicating with an integrated circuit via a power supply pin
US7873774B2 (en) * 2008-02-01 2011-01-18 Telefonaktiebolaget Lm Ericsson (Publ) Connections and dynamic configuration of interfaces for mobile phones and multifunctional devices
JP5444911B2 (ja) * 2009-07-23 2014-03-19 富士通株式会社 送受信制御装置、電子機器、データ送信方法及び制御プログラム
TW201123723A (en) * 2009-12-31 2011-07-01 Alcor Micro Corp I2C/SPI control interface circuitry, integrated circuit structure, and bus structure thereof
US8909841B2 (en) * 2012-10-04 2014-12-09 Linear Technology Corporation Configurable serial interface
US10353837B2 (en) 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9519603B2 (en) 2013-09-09 2016-12-13 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9690725B2 (en) 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
US9996488B2 (en) 2013-09-09 2018-06-12 Qualcomm Incorporated I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator
EP3055779B1 (en) * 2013-10-08 2017-08-02 Qualcomm Incorporated Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus
CN105900340A (zh) 2013-10-09 2016-08-24 高通股份有限公司 CCIe协议上的错误检测能力
US9684624B2 (en) 2014-01-14 2017-06-20 Qualcomm Incorporated Receive clock calibration for a serial bus
US9710423B2 (en) * 2014-04-02 2017-07-18 Qualcomm Incorporated Methods to send extra information in-band on inter-integrated circuit (I2C) bus
US9734121B2 (en) * 2014-04-28 2017-08-15 Qualcomm Incorporated Sensors global bus
US10417172B2 (en) * 2014-04-28 2019-09-17 Qualcomm Incorporated Sensors global bus
US10241955B2 (en) * 2014-06-18 2019-03-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
US10007628B2 (en) * 2014-06-18 2018-06-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices
KR102285749B1 (ko) 2014-11-10 2021-08-05 삼성전자주식회사 세마포어 기능을 갖는 시스템 온 칩 및 그것의 세마포어 구현 방법
CN107735736B (zh) 2014-11-20 2020-10-02 深圳市大疆创新科技有限公司 用于可移动物体的功能模块的编址方法
US20170371830A1 (en) * 2016-06-28 2017-12-28 Qualcomm Incorporated Accelerated i3c master stop
WO2019070361A1 (en) * 2017-10-03 2019-04-11 Qualcomm Incorporated MULTI-LINE BUS WITH DYNAMIC ADJUSTMENT SHARED BY MULTIPROTOCOL DEVICES
KR102439017B1 (ko) * 2017-11-30 2022-09-01 엘지디스플레이 주식회사 디스플레이 장치 및 그의 인터페이스 방법
CN109783416A (zh) * 2019-01-03 2019-05-21 深圳市度申科技有限公司 Spi从设备和i2c从设备共用gpio的方法、电路和电子设备
US11397700B2 (en) 2020-10-06 2022-07-26 Haier Us Appliance Solutions, Inc. Appliance with serial peripheral interface monitor for inter-integrated circuit bus
CN112286854A (zh) * 2020-10-12 2021-01-29 杭州德旺信息技术有限公司 Uart接口和spi接口的复用系统、方法及存储介质
CN113641610A (zh) * 2021-06-30 2021-11-12 荣耀终端有限公司 处理器接口电路及处理器接口分时复用方法、电子设备
TWI799201B (zh) * 2022-03-23 2023-04-11 新唐科技股份有限公司 偵測方法以及偵測裝置
CN114780462B (zh) * 2022-04-28 2023-08-04 苏州浪潮智能科技有限公司 一种通信链路切换控制电路、通信链路和服务器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1226638A (en) 1982-08-19 1987-09-08 Mitsuji Takao Data communication method
US4972432A (en) 1989-01-27 1990-11-20 Motorola, Inc. Multiplexed synchronous/asynchronous data bus
US5276857A (en) * 1991-04-26 1994-01-04 Motorola, Inc. Data processing system with shared control signals and a state machine controlled clock
US5386579A (en) 1991-09-16 1995-01-31 Integrated Device Technology, Inc. Minimum pin-count multiplexed address/data bus with byte enable and burst address counter support microprocessor transmitting byte enable signals on multiplexed address/data bus having burst address counter for supporting signal datum and burst transfer
US5376928A (en) 1992-09-18 1994-12-27 Thomson Consumer Electronics, Inc. Exchanging data and clock lines on multiple format data buses
EP0619548B1 (en) 1993-04-06 1998-12-02 STMicroelectronics S.r.l. Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards
GB2288954B (en) 1994-04-15 1998-10-14 Vlsi Technology Inc Method and apparatus for providing programmable serial communications
US5794014A (en) * 1994-06-27 1998-08-11 Cirrus Logic, Inc. Method and apparatus for interfacing between peripherals of multiple formats and a single system bus
GB9414331D0 (en) 1994-07-15 1994-09-07 Thomson Consumer Electronics Combined I*C and IM bus architecture
US5621901A (en) 1994-10-31 1997-04-15 Intel Corporation Method and apparatus for serial bus elements of an hierarchical serial bus assembly to electrically represent data and control states to each other
US5793993A (en) 1995-01-26 1998-08-11 General Magic, Inc. Method for transmitting bus commands and data over two wires of a serial bus
US5710908A (en) 1995-06-27 1998-01-20 Canon Kabushiki Kaisha Adaptive network protocol independent interface
US5568471A (en) * 1995-09-06 1996-10-22 International Business Machines Corporation System and method for a workstation monitoring and control of multiple networks having different protocols
FR2740238B1 (fr) * 1995-10-19 1997-12-05 Sgs Thomson Microelectronics Cellule integrable ddc dediee a un microprocesseur
US5815426A (en) * 1996-08-13 1998-09-29 Nexcom Technology, Inc. Adapter for interfacing an insertable/removable digital memory apparatus to a host data part
US6516204B1 (en) 1996-10-01 2003-02-04 Sierra Wireless, Inc. Combination internal modem and PC card radio operable in multiple modes
US5771360A (en) * 1996-10-21 1998-06-23 Advanced Micro Devices, Inc. PCI bus to target integrated circuit interconnect mechanism allowing multiple bus masters and two different protocols on the same bus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102929828A (zh) * 2012-10-18 2013-02-13 广东欧珀移动通信有限公司 同时支持标准和非标准i2c接口的数据传输方法及装置
CN102929828B (zh) * 2012-10-18 2016-01-06 广东欧珀移动通信有限公司 同时支持标准和非标准i2c接口的数据传输方法及装置
TWI633441B (zh) * 2014-02-20 2018-08-21 美商高通公司 電子裝置及可在其上操作之方法
US10139875B2 (en) 2014-02-20 2018-11-27 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus

Also Published As

Publication number Publication date
HK1043678A1 (en) 2002-09-20
WO2000042740A1 (en) 2000-07-20
JP4480897B2 (ja) 2010-06-16
RU2231230C2 (ru) 2004-06-20
ATE254369T1 (de) 2003-11-15
DE69912845D1 (de) 2003-12-18
TR200102017T2 (tr) 2001-12-21
CN1333964A (zh) 2002-01-30
MY125638A (en) 2006-08-30
JP2002535882A (ja) 2002-10-22
AR022134A1 (es) 2002-09-04
US6253268B1 (en) 2001-06-26
EP1142210B1 (en) 2003-11-12
EP1142210A1 (en) 2001-10-10
AU3089700A (en) 2000-08-01

Similar Documents

Publication Publication Date Title
CN1132381C (zh) 用于在集成电路和其它设备之间传递数据的方法和系统
US6836814B2 (en) Mobile communication terminal device
KR100439640B1 (ko) 옵션 기기의 제어 방법
EP1402684B1 (en) Network documentation system with electronic modules
JP4057782B2 (ja) ビークルの電流分配用の情報制御システム
US6430636B1 (en) Method and system for a physical bus selector
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US20090100198A1 (en) Addressing multiple devices on a shared bus
JPS6098738A (ja) アドレス割当方法
US7283488B2 (en) J1850 application specific integrated circuit (ASIC) and messaging technique
CN1881198B (zh) 数据总线系统
US6744779B1 (en) Data processing system
JP2010171910A (ja) 車載通信装置及び通信制御プログラム
US7711862B2 (en) Data processing apparatus and program data setting method thereof
CN111913904A (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
CN114968898A (zh) 一种实现芯片通讯的控制电路和方法
JP3293697B2 (ja) 車両の監視制御データ転送装置
JP4570753B2 (ja) エラーコード送出装置および方法
US8156254B2 (en) Data exchange between an electronic payment terminal and a maintenance tool through a USB link
JP2001197151A (ja) 回線端末装置および回線インターフェース装置
CN114968899A (zh) 一种实现芯片通讯的控制电路、系统及方法
KR100672115B1 (ko) 데이터 전송 제어 네트워크의 원격 제어시스템 및 그에 따른 제어방법
CN111274188A (zh) 一种多数据i2c总线
JPH11272607A (ja) シリアルバスシステム
JPH11161576A (ja) 携帯情報端末

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031224

Termination date: 20161213

CF01 Termination of patent right due to non-payment of annual fee