CN118051462A - 具有动态地址表的串行通讯总线系统及其控制方法 - Google Patents
具有动态地址表的串行通讯总线系统及其控制方法 Download PDFInfo
- Publication number
- CN118051462A CN118051462A CN202311039932.2A CN202311039932A CN118051462A CN 118051462 A CN118051462 A CN 118051462A CN 202311039932 A CN202311039932 A CN 202311039932A CN 118051462 A CN118051462 A CN 118051462A
- Authority
- CN
- China
- Prior art keywords
- serial communication
- address table
- communication bus
- dynamic address
- logic state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000012790 confirmation Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000011897 real-time detection Methods 0.000 description 2
- JEOQACOXAOEPLX-WCCKRBBISA-N (2s)-2-amino-5-(diaminomethylideneamino)pentanoic acid;1,3-thiazolidine-4-carboxylic acid Chemical compound OC(=O)C1CSCN1.OC(=O)[C@@H](N)CCCN=C(N)N JEOQACOXAOEPLX-WCCKRBBISA-N 0.000 description 1
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 description 1
- 101100256921 Ajellomyces capsulatus SID3 gene Proteins 0.000 description 1
- 101100064323 Arabidopsis thaliana DTX47 gene Proteins 0.000 description 1
- 101000840469 Arabidopsis thaliana Isochorismate synthase 1, chloroplastic Proteins 0.000 description 1
- 101150026676 SID1 gene Proteins 0.000 description 1
- 101100366400 Schizosaccharomyces pombe (strain 972 / ATCC 24843) spg1 gene Proteins 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 101150096768 sid4 gene Proteins 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
一种具有动态地址表的串行通讯总线系统及其控制方法，由主控装置(Master)利用已分配地址和共同初始地址交互轮询的方式，可侦测从属装置(Slave)从串行通讯总线上移除的状态，并且在新的从属装置连接上总线时，即能直接侦测得知，并给予不与已连接从属装置地址冲突的新地址，免除习知技术必须针对所有从属装置重新分配地址的缺点。
Description
技术领域
本发明是有关于串行通讯总线，特别是有关于一种具有动态地址表的串行通讯总线系统及其控制方法。
背景技术
集成电路间总线(Inter-Integrated Circuit Bus，简以I2C称之)属于串行通讯总线(serial communication bus)的一类，使用多主从架构，是由荷兰皇家飞利浦公司(Koninklijke Philips N.V.)在1980年代为了让主机板、嵌入式系统或手机用以连接周边装置而发展出来的低速总线。I2C可应用在主从系统控制架构上，如系统管理总线(SystemManagement Bus，通称SMBus)、电源管理总线(Power Management Bus，通称PMBus)、智能平台管理界面(Intelligent Platform Management Interface，通称IPMI)、显示数据通道(Display Data Channel，通称DDC)、先进电信运算架构(Advanced Telecom ComputingArchitecture，通称ATCA)等。
I2 C总线只使用两条双向漏极开路(Open Drain)线，其中一条线为传输数据的串行数据线(SDA)，另一条线是启动或停止传输以及传送时钟序列的串行时脉线(SCL)，这两条线上都有上拉电阻。I2 C允许相当大的工作电压范围，从典型的电压准位为5V、3.3V、甚或更低工作电压值。另外，I2 C的参考设计是使用一个7位元长度的地址空间但保留了16个地址，所以在一组总线最多可和112个节点通讯。常见的I2 C总线依传输速率的不同而有不同的模式：标准模式(Standard Mode，100kbit/s)、低速模式(10kbit/s)，但时脉频率可被允许下降至零，这代表可以暂停通讯。而新一代的I2 C总线可以和更多的节点(支持10位元长度的地址空间)以更快的速率通讯，诸如：较快速模式(Fast Mode，400kbit/s)、快速模式(Fast-Mode Plus，1Mbit/s)、高速模式(High-Speed Mode，3.4Mbit/s)、以及超高速模式(Ultra-Fast Mode，5Mbit/s)等传输速率。
然而，传统I2C总线系统设计上并未支持即插即用功能，故有中国台湾专利号第I741417号提出通过串行数据线(SDA)产生脉冲信号，令I2C总线能即时侦测连接状态。然而上述中国台湾专利号第I741417号的技术，可能会导致新连接装置(newly-connectingdevice)与已连接装置(connected device)的地址冲突，破坏已连接装置的正常传输操作，故当新装置连接上I2C总线之后，即必须针对所有装置一并重新分配地址。
发明内容
因此，本发明的一目的，在于提供一种具有动态地址表的串行通讯总线系统及其控制方法，由主控装置(master)利用已分配地址和共同初始地址交互轮询的方式，可侦测从属装置(slave)从串行通讯总线上移除的状态，并且在新的从属装置连接上总线时，即能直接侦测得知，并给予不与已连接从属装置地址冲突的新地址，免除前述习知技术必须针对所有从属装置重新分配地址的缺点。
为获致上述目的，本发明可通过提供一种具有动态地址表的串行通讯总线系统，包括：一主控装置；多个从属装置，所述多个从属装置每一者是一已连接装置和一新连接装置中的一者；一串行通讯总线，做为该主控装置与所述多个从属装置间的连接接口；其中，该主控装置具有一动态地址表，具有多个位元，分别对应于所述多个从属装置，若该从属装置为该已连接装置，其对应的位元具有第一逻辑状态值；若该从属装置为该新连接装置，在连接前，其对应的位元具有第二逻辑状态值，待连接后，由该主控装置分配一模拟辨识码(Simulated ID，以下简以SID称之)给该新连接装置做为一装置地址，待确认后将其对应位元的位元值由该第二逻辑状态值更新为该第一逻辑状态值，而该SID即成为该新连接的从属装置与主控装置沟通的装置地址。
再者，本发明尚提出一种控制方法，适用于具有一动态地址表的一串行通讯总线系统，该串行通讯总线系统包括一主控装置、多个从属装置、以及连接该主控装置和该从属装置间的一串行通讯总线，而该主控装置具有该动态地址表；该控制方法包括下列步骤：(a)初始化该动态地址表，该动态地址表具有多个位元，分别对应于所述多个从属装置，其中所述多个从属装置每一者为一已连接装置和一新连接装置中的一者；(b)由主控装置经由该串行通讯总线传送该已连接装置所分配的一装置地址，待确认后，则将该动态地址表中相对应的该位元内的位元值设定为第一逻辑状态，否则即将该动态地址表中相对应的该位元内的位元值设定为第二逻辑状态，直至确认出该已连接装置；(c)当有该新连接装置连接上该串行通讯总线时，寻找该动态地址表中该位元值为该第二逻辑状态的该相对应位元，该主控装置分配一模拟辨识码给该新连接装置做为其装置地址，待确认后，即将该对应位元的该位元值由该第二逻辑状态更新为该第一逻辑状态；(d)回复进行步骤(b)。
附图说明
图1是显示根据本发明的串行通讯总线系统一较佳实施例的示意方块图；
图2是显示根据本发明的串行通讯总线系统实现即插即用的硬件架构方块图；
图3是显示根据本发明的串行通讯总线系统的控制方法一较佳实施例的控制流程图；
图4所示为根据图2和图3实施例的实际范例示意图。
【符号说明】
1:主控装置
2、2A-2N、21-24:从属装置
3:串行通讯总线
300-312:控制方法流程步骤
40:动态地址表
具体实施方式
标准I2C用两条双向漏极开路(Open-Drain)的串行信号线SCL/SDA，主控装置端是以固定的装置地址跟I2C从属装置做信号沟通。当有两个相同地址的装置同时连接，即会发生地址冲突。另外，现有的通讯技术SMBus虽然可通过额外的接脚通知主控装置端；但也只能做即时侦测连接或移除，并无法解决地址冲突的问题。
本发明即于提供一种具有动态地址表的串行通讯总线系统及其控制方法，由主控装置(Master Device)利用已分配地址和共同初始地址交互轮询的方式，可侦测从属装置(Slave Device)从串行通讯总线上是否已被移除的状态；并且在新的从属装置连接上串行通讯总线时，即能直接侦测得知，并给予不与已连接从属装置地址冲突的新地址，在实现即插即用功能时，即无需针对所有从属装置重新分配地址。
请参见图1，所示为根据本发明的串行通讯总线系统一较佳实施例的示意方块图。即如图1，串行通讯总线装置是以I2C总线为例，该I2C总线装置包括：一I2C主控装置1、若干I2C从属装置2(图1绘示多个从属装置2A、2B、2C、…、2N等，下文有部分说明会简以标号2代表多个从属装置的全部或部分)、以及连接其间的I2C总线3等。
根据本发明，为求能达到即时侦测与即时配对地址，本发明提出先在主控装置1端建立动态地址表(Dynamic Address Table)后，采用7位元长度的地址当作欲分配的从属装置SID(假若以I2C总线所具有的7个地址位元为例，故动态地址表即应以位元0-127分别对应于128组地址)，事先协议以任意一个地址为一共同初始地址(可以在128组地址中任意一个地址，譬如选择使用General Call地址0b0000000或0x00、抑或是指定其它地址0b1111111或0x7F为共同初始地址)。假若共同初始地址是127(即地址0b1111111或0x7F)时，则主控装置1会以地址0x7F为广播地址(broadcast address)，而随后指定的SID就会避开这个共同初始地址。
简言之，本发明是以分配装置地址再搭配SID交互轮询(polling)的方式实现。先是侦测I2C总线3上是否有从属装置2连接或移除，并且在有新的从属装置2连接上I2C总线3时，即可通过动态地址表直接分配一个新的SID做为新连接的从属装置2的装置地址(Device Address)，并由该新连接从属装置2开始以被指定的SID做为装置地址，借此经由I2C总线3与主控装置1进行连接。因此，就不会与已连接至I2C总线3的从属装置2已被指定的装置地址产生冲突。换句话说，上述动态地址表也就是从属装置2的即时连接状态表(connection status table)，由主控装置1负责即时侦测各个从属装置2的连接状态，而据以更新动态地址表。
根据本发明，上述动态地址表可由以下三种方式建立产生：一、I2C主控装置1通过硬件线路侦测连接状态，据以产生动态地址表后储存至自身暂存器内；二、由可程序化的控制器，通过变更固件的方式模拟I2C主控装置1，经过侦测连接状态后产生动态地址表；三、通过软件控制任意具有I2C主控装置1功能的装置，经由侦测信号侦测后产生动态地址表。
另外，从属装置2端的部分，是在启动后先由从属装置2接受共同初始地址(详情已如上述)命令，待收到该共同初始命令后，即行判断是否可取得SID的权限；若是，则根据动态地址表中相对应位元的位元值为0，即可由主控装置1授权一个新的SID给从属装置2做为装置地址。若能确认可取得SID权限，即可以所取得的SID做为此从属装置2的装置地址，经此得与主控装置1进行通讯。
请参照图2，所示为根据本发明的串行通讯总线系统实现即插即用的硬件架构方块图。如图2所示，即在多个相同装置地址D同时连接的情况下，本发明可以通过分配SID的方式获致与个别从属装置2独立通讯。即如图2所示，从属装置21、从属装置22、从属装置23、从属装置24均具有相同装置地址D连接至总线3，则经由主控装置1端分别分配SID1、SID2、SID3、SID4等给从属装置21、从属装置22、从属装置23、从属装置24，至于分配成功与否，是待主控装置1依序发出SID，当收到相对应确认信号ACK时，即代表SID分配成功。
请参照图3，所示为根据本发明串行通讯总线系统的控制方法一较佳实施例的控制流程图，二进位码分别有第一逻辑状态和第二逻辑状态，下文所述实施例中，是以逻辑1为第一逻辑状态、逻辑0为第一逻辑状态，但仅为示例之用，并非用以限定本发明。如图3所示，首先进行步骤300，将动态地址表进行初始化(initialization)，将动态地址表所有位元值均清除为0。此时从属装置2并未给定装置地址，尚无法与主控装置沟通，因此所有从属装置2通电后全部约定以共同初始地址与主控装置1做沟通。如果从属装置2一直没被断电，则持续使用以被分配的SID作为装置地址与主控装置1进行沟通。反观主控装置1通电后，即会避开共同初始地址，再逐一扫描地址是否有未断电的从属装置；如有，则在动态地址表格内相对应位元的位元值注记为1，当全部欲分配的地址扫描结束之后即完成初始化。
由于本实施例的串行通讯总线是以I2C总线为例，故此动态地址表包含0～127位元。然后，进行至步骤301，通过I2C总线以轮询方式进行扫描，判断是否能收到已分配装置地址的从属装置2(抑或称为“已连接”的从属装置)所回复的确认信号ACK？若否，则进行步骤303，将已分配SID加一，同时动态地址表中的相对位元位置也要加一，接着进行步骤304；若在步骤301判断有收到确认信号ACK，则进行至步骤302，更新动态地址表，将相对应位元的位元值设定为1。然后，进行至步骤304将SID加一后，到步骤304判断是否完成所有127个地址的扫描动作。若未完成，回复步骤300-303等步骤，直至将128个位元的动态地址表建立完成为止。
再请参照图3，接着进行步骤305，判断动态地址表中位元值为1者？若动态地址表当下位元值是为1者，则进行步骤306径行根据动态地址表中该位元所对应从属装置2的装置地址，由主控装置1则发出Write Command，针对当下位元值为1所对应从属装置2的装置地址发出I2C数据，再于步骤307判断是否到该对应装置地址的从属装置2回复的确认信号ACK？若是，则回复至步骤305继续寻找动态地址表中下一个位元的位元值为1者；若否，则进行至步骤308，将动态地址表中相对应位元的位元值更新为0后，再回复至步骤305继续寻找动态地址表中下一个位元的位元值为1者。
图3中，若在步骤305判断得知动态地址表中已无位元值为1的位元时，则进行步骤309，改寻找动态地址表第一个位元值为0的位元。然后，进行至步骤310，针对该位元值为0者设定SID并连同初始地址一并发出，以广播模式传送SID地址给新连接装置，进行至步骤311判断是否收到确认信号ACK？若是，表示此时的从属装置属于新连接装置，则进行步骤312将动态地址表相对应位元的位元值更新为1后，回复至步骤305；若否，则径行回复至步骤305。进一步说，步骤309-312是用以解释图2地址冲突时，以指定不同SID做为个别从属装置2的装置地址。
参照图4，所示为根据图2和图3实施例的实际范例，然仅为便于方便说明之用，并非用以限定本发明申请专利范围。如图4所示，根据已建立的动态地址表40，I2C主控装置1会依序检查位元值为1的所在位置，并针对这些位元值为1的位元，发出所对应的装置地址(Device Address)，如图4所示范例中，bit0、bit2、bit3、bit4、bit5的位元值均为1，因此主控装置1会在I2C总线SDA线上依序发出这些位元所对应的装置地址Device Address 0x01、Device Address0x03、Device Address 0x04、Device Address 0x05、Device Address0x06，再等候这些装置地址的从属装置2是否回复ACK确认信号给主控装置1，以确认这些从属装置处于连接状态；若有从属装置2未能回复ACK确认信号，表示该从属装置2已移除，则主控装置1会将动态地址表40中相对应位元的位元值更新为0。
然后，当检查完所有位元值为1的位元后，只需检查第一个位元值为0的位元，在图4所示范例中，即为位元bit1，其位元值为0。此时，主控装置1即在I2C总线3的SDA线发出共同初始地址，允许新的从属装置连接后，再针对bit1发出相对应的SID＝0x02。如此，即可有效率的侦测从属装置2的连接或移除的即时连接状态。
由于图4仅为示例之用，而I2C总线为序列通讯总线，所以图4所示并非相同时间的时序图，仅表示总线内依序发出的装置地址或SID，于此合先叙明。
因此，本发明所揭示的具有动态地址表的串行通讯总线系统及其控制方法，由主控装置利用已分配地址和共同初始地址交互轮询的方式，可侦测从属装置从串行通讯总线上是否已被移除的状态，亦可在新的从属装置连接上串行通讯总线时，即能直接侦测得知，并给予不与已连接从属装置地址冲突的新地址，在实现即插即用功能时，可避免针对所有从属装置重新分配地址的缺点。
Claims (14)
1.一种具有动态地址表的串行通讯总线系统，其特征在于，包括：
一主控装置；
多个从属装置，所述多个从属装置每一者是一已连接装置和一新连接装置中的一者；以及
一串行通讯总线，做为该主控装置与所述多个从属装置间的连接接口；其中，该主控装置具有一动态地址表，具有多个位元，分别对应于所述多个从属装置，若该从属装置为该已连接装置，其对应的位元具有第一逻辑状态；若该从属装置为该新连接装置，在连接前，其对应的位元具有第二逻辑状态，待连接后，由该主控装置分配一模拟辨识码给该新连接装置做为一装置地址，待确认后将其对应位元的位元值由该第二逻辑状态更新为该第一逻辑状态。
2.如权利要求1所述的具有动态地址表的串行通讯总线系统，其特征在于，该串行通讯总线是I2C总线。
3.如权利要求2所述的具有动态地址表的串行通讯总线系统，其特征在于，该动态地址表具有一共同初始地址。
4.如权利要求3所述的具有动态地址表的串行通讯总线系统，其特征在于，该共同初始地址是General Call地址。
5.如权利要求2所述的具有动态地址表的串行通讯总线系统，其特征在于，该动态地址表具有128个位元。
6.如权利要求1所述的具有动态地址表的串行通讯总线系统，其特征在于，该第一逻辑状态为逻辑1，该第二逻辑状态为逻辑0。
7.如权利要求1所述的具有动态地址表的串行通讯总线系统，其特征在于，待确认方式是以一确认信号实现。
8.一种控制方法，其特征在于，适用于具有一动态地址表的一串行通讯总线系统，该串行通讯总线系统包括一主控装置、多个从属装置、以及连接该主控装置和该从属装置间的一串行通讯总线，而该主控装置具有该动态地址表；该控制方法包括下列步骤：
(a)初始化该动态地址表，该动态地址表具有多个位元，分别对应于所述多个从属装置，其中所述多个从属装置每一者为一已连接装置和一新连接装置中的一者；
(b)由主控装置经由该串行通讯总线传送该已连接装置所分配的一装置地址，待确认后，则将该动态地址表中相对应的该位元内的位元值设定为第一逻辑状态，否则即将该动态地址表中相对应的该位元内的位元值设定为第二逻辑状态，直至确认出该已连接装置；
(c)当有该新连接装置连接上该串行通讯总线时，寻找该动态地址表中该位元值为该第二逻辑状态的该相对应位元，该主控装置分配一模拟辨识码给该新连接装置做为其装置地址，待确认后，即将该对应位元的该位元值由该第二逻辑状态更新为该第一逻辑状态；
(d)回复进行步骤(b)。
9.如权利要求8所述的控制方法，其特征在于，该串行通讯总线是I2C总线。
10.如权利要求9所述的控制方法，其特征在于，该动态地址表具有一共同初始地址。
11.如权利要求10所述的控制方法，其特征在于，该共同初始地址是General Call地址。
12.如权利要求9所述的控制方法，其特征在于，该动态地址表具有128个位元。
13.如权利要求8所述的控制方法，其特征在于，该第一逻辑状态为逻辑1，该第二逻辑状态为逻辑0。
14.如权利要求8所述的控制方法，其特征在于，步骤(b)和(c)的该待确认方式是以一确认信号实现。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111143830 | 2022-11-16 | ||
| TW111143830A TWI817831B (zh) | 2022-11-16 | 2022-11-16 | 具有建立動態位址表的串列通訊匯流排系統及其控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118051462A true CN118051462A (zh) | 2024-05-17 |
Family
ID=89857998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311039932.2A Pending CN118051462A (zh) | 2022-11-16 | 2023-08-17 | 具有动态地址表的串行通讯总线系统及其控制方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240160599A1 (zh) |
| CN (1) | CN118051462A (zh) |
| TW (1) | TWI817831B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100968865B1 (ko) * | 2007-12-17 | 2010-07-09 | 주식회사 애트랩 | 시리얼 통신 시스템 및 이의 ｉｄ 부여방법 |
| CN102255784A (zh) * | 2010-05-21 | 2011-11-23 | 四零四科技股份有限公司 | 使用虚拟串列现场总线埠的现场总线闸道器及其资料传递方法 |
| WO2013105963A1 (en) * | 2012-01-12 | 2013-07-18 | Intel Corporation | Pcie smbus slave address self-selection |
| CN103970074A (zh) * | 2013-01-29 | 2014-08-06 | 鸿富锦精密工业（深圳）有限公司 | 电子设备 |
| US10725949B2 (en) * | 2018-08-28 | 2020-07-28 | Qualcomm Incorporated | Slave-to-slave direct communication |
| TWI741417B (zh) * | 2019-11-28 | 2021-10-01 | 旺玖科技股份有限公司 | 積體電路匯流排即時偵測連接狀態的裝置及方法 |
| TWI773247B (zh) * | 2021-04-13 | 2022-08-01 | 新唐科技股份有限公司 | 匯流排系統 |
-
2022
- 2022-11-16 TW TW111143830A patent/TWI817831B/zh active
-
2023
- 2023-08-17 CN CN202311039932.2A patent/CN118051462A/zh active Pending
- 2023-10-27 US US18/384,395 patent/US20240160599A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240160599A1 (en) | 2024-05-16 |
| TWI817831B (zh) | 2023-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5055489B2 (ja) | 通信バス用双方向単線式割り込みライン | |
| US5202884A (en) | Multiplexing scheme for modem control signals | |
| CN1038452C (zh) | 多格式数据总线上的数据和时钟线的交换 | |
| EP0900493B1 (en) | Communication bus using different transmission rates | |
| CN1132381C (zh) | 用于在集成电路和其它设备之间传递数据的方法和系统 | |
| KR100729692B1 (ko) | 마스터 노드 및 슬레이브 노드를 갖는 전자 장치 시스템 | |
| US7774511B2 (en) | Addressing multiple devices on a shared bus | |
| US10936524B2 (en) | Bus system with slave devices | |
| WO1992004675A1 (en) | Dynamic address assignment of remote stations | |
| CN112100102B (zh) | 接口管理电路、图形信号发生器及usb type-c转接线 | |
| KR100385205B1 (ko) | 접속 제어 장치 및 접속 제어 방법 | |
| CN110515343B (zh) | 通信连接装置、可编程逻辑控制器、通讯方法及产品 | |
| US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
| US7391788B2 (en) | Method and system for a three conductor transceiver bus | |
| US6215817B1 (en) | Serial interface device | |
| JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
| TWI741417B (zh) | 積體電路匯流排即時偵測連接狀態的裝置及方法 | |
| CN118051462A (zh) | 具有动态地址表的串行通讯总线系统及其控制方法 | |
| WO2005083577A2 (en) | Integrated circuit with two different bus control units | |
| KR20010101532A (ko) | 인터페이스 | |
| US5701330A (en) | Serial communication method and apparatus | |
| JPH07500960A (ja) | 二重周波数動作を有するデータ転送方法および装置 | |
| TWI829505B (zh) | 具有動態位址分配的串列通訊匯流排系統及其控制方法 | |
| CN113872818B (zh) | 基板管理控制单元的连接状态的侦测方法及其服务器装置 | |
| CN111131088B (zh) | 一种插卡式接口板和插卡式设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |