TWI799201B - 偵測方法以及偵測裝置 - Google Patents

偵測方法以及偵測裝置 Download PDF

Info

Publication number
TWI799201B
TWI799201B TW111110757A TW111110757A TWI799201B TW I799201 B TWI799201 B TW I799201B TW 111110757 A TW111110757 A TW 111110757A TW 111110757 A TW111110757 A TW 111110757A TW I799201 B TWI799201 B TW I799201B
Authority
TW
Taiwan
Prior art keywords
signal
mentioned
pin
serial
communication protocol
Prior art date
Application number
TW111110757A
Other languages
English (en)
Other versions
TW202338623A (zh
Inventor
黃國貞
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW111110757A priority Critical patent/TWI799201B/zh
Priority to US17/825,913 priority patent/US20230305990A1/en
Priority to CN202210859435.6A priority patent/CN116841807A/zh
Application granted granted Critical
Publication of TWI799201B publication Critical patent/TWI799201B/zh
Publication of TW202338623A publication Critical patent/TW202338623A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Electrotherapy Devices (AREA)
  • Power Steering Mechanism (AREA)

Abstract

一種偵測方法，用以偵測串列通信界面以及外部裝置之間的通信協定。通信協定包括UART、I 2C匯流排以及SPI，串列通信界面包括UART之傳送線、I 2C匯流排之串列時脈線以及SPI之裝置選擇線共用之第一腳位以及UART之接收線、I 2C匯流排之串列資料線以及SPI之時脈線共用之第二腳位。根據第一腳位以及第二腳位之信號緣，判斷通信協定係為UART、I 2C匯流排以及SPI之一者。

Description

偵測方法以及偵測裝置
本發明係有關於一種偵測方法以及偵測裝置，特別係有關於一種判斷通信協定係為UART、I 2C匯流排以及SPI之一者之偵測方法以及偵測裝置。
由於目前需要事先決定好微控制器(microcontroller unit，MCU)所使用的傳輸介面(如，I 2C、SPI或UART)，才能夠將對應已決定的傳述介面之系統可程式設計(In-System Programming，ISP)之程式碼透過已決定好的傳輸介面燒錄至LDROM，並且等待使用者使用該已決定的介面之腳位而將資料更新至APROM。
若是微控制器能夠對應各種不同的傳輸介面(如，I 2C、SPI以及UART)，這樣就需準備對應各種不同傳輸介面的系統可程式設計之程式碼(ISP code)來因應。如果微控制器的腳位不對或LDROM所燒錄的程式碼不符，則無法進行更新APROM 。為了避免發生LDROM燒錄的程式碼與傳輸介面不符的情況，微控制器有必要自行判斷與外部裝置的通信協定。
有鑑於此，本發明提出一種偵測方法，適用於一串列通信界面，用以偵測上述串列通信界面以及一外部裝置之間的一通信協定。上述通信協定包括一通用非同步收發傳輸器、一I2C匯流排以及一串列周邊介面，上述串列通信界面包括一第一腳位以及一第二腳位，上述通用非同步收發傳輸器之一傳送線、上述I2C匯流排之一串列時脈線以及上述串列周邊介面之一裝置選擇線共用之上述第一腳位，上述通用非同步收發傳輸器之一接收線、上述I2C匯流排之一串列資料線以及上述串列周邊介面之一時脈線共用之上述第二腳位。上述偵測方法包括根據上述第一腳位以及上述第二腳位之信號緣，判斷上述通信協定係為上述通用非同步收發傳輸器、上述I2C匯流排以及上述串列周邊介面之一者。
根據本發明之一實施例，上述根據上述第一腳位以及上述第二腳位之信號緣判斷上述通信協定係為上述通用非同步收發傳輸器、上述I2C匯流排以及上述串列周邊介面之一者之步驟更包括在上述第二腳位之信號發生切換之前，判斷上述第一腳位是否具有一信號緣；以及當判斷上述第一腳位具有上述信號緣時，判斷上述通信協定係為上述串列周邊介面。
根據本發明之一實施例，上述根據上述第一腳位以及上述第二腳位之信號緣判斷上述通信協定係為上述通用非同步收發傳輸器、上述I2C匯流排以及上述串列周邊介面之一者之步驟更包括當判斷上述第一腳位不具有上述信號緣時，計數上述第二腳位之信號緣之一數目；當上述數目大於一既定數量時，判斷上述第一腳位之信號是否發生切換；以及當判斷上述第一腳位之信號發生切換時，判斷上述通信協定係為上述I2C匯流排。
根據本發明之一實施例，上述根據上述第一腳位以及上述第二腳位之信號緣判斷上述通信協定係為上述通用非同步收發傳輸器、上述I2C匯流排以及上述串列周邊介面之一者之步驟更包括當上述數目大於上述既定數量且判斷上述第一腳位之信號並未發生切換時，判斷上述通信協定係為上述通用非同步收發傳輸器。
根據本發明之一實施例，上述串列通信界面透過上述第一腳位及/或上述第二腳位自上述外部裝置接收一資料信號，其中上述資料信號係為0x55。
根據本發明之一實施例，上述既定數量係為4。
根據本發明之一實施例，上述偵測方法更包括當判斷上述通信協定係為上述通用非同步收發傳輸器、上述I2C匯流排以及上述串列周邊介面之一者時，根據上述通信協定設定上述串列通訊介面。
本發明更提出一種偵測裝置，耦接至一串列通信界面，用以偵測上述串列通信界面以及一外部裝置之間的一通信協定。上述通信協定包括一通用非同步收發傳輸器、一I2C匯流排以及一串列周邊介面，上述串列通信界面包括耦接至上述外部裝置之一第一腳位以及一第二腳位。上述通用非同步收發傳輸器之一傳送線、上述I2C匯流排之一串列時脈線以及上述串列周邊介面之一裝置選擇線共用之上述第一腳位，上述通用非同步收發傳輸器之一接收線、上述I2C匯流排之一串列資料線以及上述串列周邊介面之一時脈線共用之上述第二腳位。上述偵測裝置包括一正反器、一比較器、一第一多工器、一第二多工器、一加法器以及一第三多工器。上述正反器暫存上述第一腳位接收之一第一接收信號且將上述第一接收信號輸出為一第一內部信號。上述比較器比較上述第一接收信號以及上述第一內部信號，產生一比較信號。上述第一多工器根據一邊緣偵測信號，將上述比較信號以及一第一邏輯位準之一者輸出為一第二內部信號。上述第二多工器根據一狀態信號，將上述第一邏輯位準以及上述第二內部信號之一者輸出為一第三內部信號。上述加法器根據上述第三內部信號，將一累加信號加1。上述第三多工器根據上述狀態信號，將上述累加信號以及一第二邏輯位準之一者輸出為一判斷信號。上述串列通信界面根據上述判斷信號，判斷上述通信協定係為上述通用非同步收發傳輸器、上述I2C匯流排以及上述串列周邊介面之一者。
根據本發明之一實施例，上述偵測裝置更包括一邊緣偵測器。上述邊緣偵測器由上述狀態信號所致能，用以偵測上述第一接收信號之信號緣而產生上述邊緣偵測信號。
根據本發明之一實施例，當上述邊緣偵測器偵測到上述第一接收信號之信號緣時，上述第一多工器輸出之上述第二內部信號係為上述第一邏輯位準，上述第二多工器根據上述狀態信號而輸出為上述第一邏輯位準之上述第三內部信號，上述加法器根據為上述第一邏輯位準之上述第三內部信號而將上述累加信號加1。
根據本發明之一實施例，上述偵測裝置更包括一計數器、一第四多工器以及一第五多工器。上述計數器計數上述第二腳位接收之一第二接收信號之信號緣之一數目，而產生一計數信號。上述第四多工器根據上述計數信號，將上述第一邏輯位準以及一第三邏輯位準之一者輸出為一第四內部信號。上述第五多工器根據一重置信號，將上述第二邏輯位準以及上述第四內部信號之一者輸出為上述狀態信號。
根據本發明之一實施例，當上述計數器根據上述重置信號而重置時，上述第四多工器輸出之上述第四內部信號係為上述第一邏輯位準，且上述第五多工器輸出之上述狀態信號係為上述第二邏輯位準。當上述邊緣偵測器根據上述重置信號而重置時，上述第一多工器輸出之上述第二內部信號係為上述比較信號。
根據本發明之一實施例，當上述計數器以及上述邊緣偵測器根據上述重置信號而重置時，上述第二多工器根據為上述第二邏輯位準之上述狀態信號將上述第一邏輯位準輸出為上述第三內部信號，使得上述累加信號之初始值設定為1。上述第三多工器根據上述狀態信號而將上述第二邏輯位準輸出為上述判斷信號。
根據本發明之一實施例，當上述計數器開始計數上述數目時，上述正反器根據上述第二接收信號之信號緣而暫存上述第一接收信號且輸出為上述第一內部信號。當上述比較器判斷上述第一接收信號以及上述第一內部信號不同時，上述比較信號係為上述第一邏輯位準。上述第一多工器以及上述第二多工器將為上述第一邏輯位準之上述比較信號提供至上述加法器以將上述累加信號加1。
根據本發明之一實施例，當上述數目不小於一既定數量時，上述計數器產生之上述計數信號係為上述第一邏輯位準，上述第四多工器根據為上述第一邏輯位準之上述計數信號而輸出為上述第三邏輯位準之上述第四內部信號。上述第三多工器根據為上述第三邏輯位準之上述第四內部信號，而將上述累加信號輸出為上述判斷信號。
根據本發明之一實施例，上述既定數量係為4。
根據本發明之一實施例，當上述判斷信號係為1時，上述串列通信界面根據上述判斷信號判斷上述通信協定係為上述通用非同步收發傳輸器。當上述判斷信號係為2時，上述串列通信界面判斷上述通信協定係為上述串列周邊介面。當上述判斷信號係大於2時，上述串列通信界面根據上述判斷信號判斷上述通信協定係為上述I2C匯流排。
根據本發明之一實施例，當上述判斷信號係為0時，上述串列通信界面根據上述判斷信號判斷上述偵測裝置尚未完成偵測。
根據本發明之一實施例，上述偵測裝置更包括一暫存器。上述暫存器用以暫存上述累加信號。
根據本發明之一實施例，上述串列通信界面透過上述第一腳位及/或上述第二腳位自上述外部裝置接收一資料信號，其中上述資料信號係為0x55。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者為準。
能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。
值得注意的是，以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神，並非用以限定本發明之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外，以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述，實際可包含多個不同的實施例，包括該等特徵直接接觸，或者包含其它額外的特徵形成於該等特徵之間等等，使得該等特徵並非直接接觸。
第1圖係顯示根據本發明之一實施例所述之微處理器之方塊圖。如第1圖所示，微控制器100包括處理器110、快閃式記憶體120、隨機存取記憶體130、串列通信介面140、第一功能單元IP1…以及第N功能單元IPN，其中處理器110、快閃式記憶體120、隨機存取記憶體130、串列通信介面140、第一功能單元IP1…以及第N功能單元IPN係透過匯流排BUS相互溝通。根據本發明之一實施例，快閃式記憶體120包括LDROM以及APROM。根據本發明之一些實施例，第一功能單元IP1…以及第N功能單元IPN用以執行特定的功能。
如第1圖所示，串列通信介面140包括第一腳位PIN1以及第二腳位PIN2。微控制器100係透過第一腳位PIN1以及第二腳位PIN2，基於特定的通信協定而與外部裝置10進行溝通。根據本發明之一些實施例，通信協定包括通用非同步收發傳輸器(Universal Asynchronous Receiver/Transmitter，UART)、I 2C匯流排(Inter-Integrated Circuit Bus，I 2C Bus)以及串列周邊介面(Serial Peripheral Interface Bus，SPI)。
如第1圖所示，微控制器100更包括偵測裝置150。串列通信介面140利用致能信號EN，致能偵測裝置150，使得偵測裝置150根據第一腳位PIN1以及第二腳位PIN2所接收之信號，判斷外部裝置10所使用之通信協定。當偵測裝置150判斷通信協定係為非同步收發傳輸器、I 2C匯流排以及串列周邊介面之一者時，偵測裝置150發出判斷信號SDT以通知串列通信介面140調整設定。下文中將詳細說明偵測裝置150如何根據第一腳位PIN1以及第二腳位PIN2之信號，而判斷外部裝置10所使用之通信協定。
第2圖係顯示根據本發明之一實施例所述之非同步收發傳輸器之信號圖。非同步收發傳輸器包括傳送線TX以及接收線RX。根據本發明之一實施例，當偵測裝置150偵測外部裝置10與微控制器100之間的通信協定係以非同步收發傳輸器進行通信時，外部裝置10透過接收線RX傳送資料信號SD至微控制器100，並且傳送線TX維持在高邏輯位準H。
如第2圖所示，當外部裝置10透過接收線RX傳送資料信號SD時，外部裝置10會先於接收線RX產生低邏輯位準之起始信號START，並且依據最低有效位LSB至最高有效位MSB之順序發送八位元之資料信號SD。當資料信號SD傳送完成後，外部裝置10會於接收線RX產生兩個高邏輯位準之停止信號STOP。根據本發明之一些實施例，第2圖之資料信號SD係用以說明解釋之用，並未以任何形式限定於此。
第3圖係顯示根據本發明之一實施例所述之I 2C匯流排之信號圖。根據本發明之一實施例，當偵測裝置150偵測外部裝置10與微控制器100之間的通信協定且外部裝置10與微控制器100係以I 2C匯流排進行通信時，外部裝置10透過串列資料線SDA傳送資料信號SD至微控制器100，透過串列時脈線SCL傳送時脈信號CLK至微控制器100。換句話說，當外部裝置10透過串列資料線SDA傳送資料信號SD至微控制器100時，外部裝置10同時透過串列時脈線SCL傳送時脈信號CLK至微控制器100。
如第3圖所示，在起始狀態S中，串列資料線SDA之信號發生切換，而串列時脈線SCL維持在高邏輯位準H。換句話說，在起始狀態S中，串列資料線SDA之信號先於串列時脈線SCL發生切換。
第4圖係顯示根據本發明之一實施例所述之串列周邊介面之信號圖。根據本發明之一實施例，當偵測裝置150偵測外部裝置10與微控制器100之間的通信協定且外部裝置10與微控制器100係以串列周邊介面時，外部裝置10利用裝置選擇線SS選取微控制器100，利用時脈線SCK傳送時脈信號CLK至微控制器100，利用主出從入線MOSI傳送資料信號SD至微控制器100，並且主入從出線MISO維持高阻抗狀態。根據本發明之一實施例，如第4圖所示，當裝置選擇線SS係為低邏輯位準時，外部裝置10選取微控制器100進行通信。
為了使偵測裝置150得以判斷外部裝置10與微控制器100之間的通信協定，第一腳位PIN1以及第二腳位PIN2於通用非同步收發傳輸器、I 2C匯流排以及串列周邊介面之定義係如表1所示。換句話說，第一腳位PIN1係定義為非同步收發傳輸器之傳送線TX、I 2C匯流排之串列時脈線SCL以及串列周邊介面之裝置選擇線SS，第二腳位PIN2係定義為非同步收發傳輸器之接收線RX、I 2C匯流排之串列資料線SDA以及串列周邊介面之時脈線SCK。
  PIN1 PIN2
非同步收發傳輸器(UART) TX RX
I 2C匯流排 SCL SDA
串列周邊介面(SPI) SS SCK
表1
第5圖係顯示根據本發明之一實施例所述之偵測方法之流程圖。以下針對第5圖之偵測方法500之說明，將搭配第1圖以利詳細說明。
當第1圖之偵測裝置150執行偵測方法500時，串列通信介面140自外部裝置10接收資料信號SD。根據本發明之一實施例，資料信號SD係為0x55。首先，在第二腳位PIN2之信號發生切換之前，偵測裝置150判斷第一腳位PIN1是否具有信號緣(步驟S510)。當判斷在第二腳位PIN2之信號發生切換之前第一腳位PIN具有信號緣時，判斷外部裝置10之通信協定係為串列周邊介面(步驟S520)。
如第2圖所示，當外部裝置10利用非同步收發傳輸器之通信協定傳送資料信號SD至串列通信介面140時，由於第一腳位PIN1係定義為非同步收發傳輸器之傳送線TX(如表1所示)，第一腳位PIN係維持高邏輯位準。換句話說，若通信協定係為非同步收發傳輸器之通信協定的話，偵測裝置150無法在第一腳位PIN1上偵測到信號緣。
如第3圖所示，當外部裝置10利用I 2C匯流排傳送資料信號SD至串列通信介面140時，由於第一腳位PIN1係定義為I 2C匯流排之串列時脈線SCL(如表1所示)且串列資料線SDA(對應至第二腳位PIN2)之信號先於串列時脈線SCL(對應至第一腳位PIN1)發生切換。換句話說，若通信協定係為I 2C匯流排的話，偵測裝置150無法在第二腳位PIN2之信號發生切換之前於第一腳位PIN1上偵測到信號緣。
如第4圖所示，當外部裝置10利用串列周邊介面傳送資料信號SD至串列通信介面140時，第一腳位PIN1係定義為串列周邊介面之裝置選擇線SS(如表1所示)，且在第二腳位PIN2(對應至時脈線SCK)開始傳輸時脈信號CLK之前，裝置選擇線SS(對應至第一腳位PIN1)係由高邏輯位準切換至低邏輯位準。因此，當在步驟S510中判斷在第二腳位PIN2之信號發生切換之前第一腳位PIN1即具有信號緣時，代表外部裝置10之通信協定係為串列周邊介面。
回到步驟S510，當判斷在第二腳位PIN2之信號發生切換之前第一腳位PIN1不具有信號緣時，偵測裝置150判斷第二腳位PIN2之信號緣是否超過既定數量(步驟S530)。根據本發明之一實施例，資料信號SD係為0x55，既定數量係為4。當在步驟S530中判斷第二腳位PIN2之信號緣不超過既定數量時，重複執行步驟S530。當在步驟S530判斷第二腳位PIN2之信號緣超過既定數量時，偵測裝置150再次判斷第一腳位PIN1之信號是否生切換(步驟S540)。
當在步驟S540中判斷第一腳位PIN1之信號發生切換時，偵測裝置150判斷外部裝置10之通信協定係為I2C匯流排(步驟S550)。當在步驟S540中判斷第一腳位PIN1之信號並未發生切換時，偵測裝置150判斷外部裝置10之通信協定係為非同步收發傳輸器(步驟S560)。當判斷通訊協定係為非同步收發傳輸器、I2C匯流排以及串列周邊介面之一者時，偵測裝置150根據所判定之通訊協定，設定串列通訊界面140(步驟S570)。
如表1所示，第一腳位PIN1係定義為非同步收發傳輸器之傳送線TX以及I2C匯流排之串列時脈線SCL，其中串列周邊介面係於步驟S510排除。如第2圖所示，當外部裝置10傳送資料信號SD時，非同步收發傳輸器之傳送線TX持續為高邏輯位準H。如第3圖所示，當外部裝置10傳送資料信號SD時，I2C匯流排之串列時脈線SCL(第一腳位PIN1)同時傳輸時脈信號CLK。因此，當第二腳位PIN2之信號緣超過既定數量後，根據第一腳位PIN1之信號是否依然發生切換，即可判斷通信協定係為非同步收發傳輸器或I2C匯流排。
第6圖係顯示根據本發明之一實施例所述之偵測裝置之方塊圖。根據本發明之一實施例，第6圖之偵測裝置600係對應第1圖之偵測裝置150。如第6圖所示，偵測裝置600包括正反器 610、比較器620、第一多工器MUX1、第二多工器MUX2、加法器630、暫存器640以及第三多工器MUX3。
正反器610包括輸入端D、輸出端Q以及時脈端C，其中輸入端D接收第一腳位PIN1所接收之第一接收信號SR1，輸出端Q輸出第一內部信號SI1，時脈端C接收第二腳位PIN2所接收之第二接收信號SR2。根據本發明之一實施例，正反器610根據時脈端C所接收之第二接收信號SR2之信號緣，暫存第一接收信號SR1且將第一接收信號SR1輸出為第一內部信號SI1。
比較器620用以比較第一接收信號SR1以及第一內部信號SI1是否相同，而產生比較信號SC。根據本發明之一實施例，當第一接收信號SR1以及第一內部信號SI1係為相同時，代表第一腳位PIN1接收之第一接收信號SR1並未發生切換，因此比較器620輸出之比較信號SC係為邏輯”0”。根據本發明之另一實施例，當第一接收信號SR1以及第一內部信號SI1係為不同時，代表第一腳位PIN1接收之第一接收信號SR1發生切換，因此比較器620輸出之比較信號SC係為邏輯”1”。
第一多工器MUX1根據邊緣偵測信號SE，而將比較信號SC以及第一邏輯位準L1之一者輸出為第二內部信號SI2。第二多工器MUX2根據狀態信號ST，將第一邏輯位準L1以及第二內部信號SI2之一者輸出為第三內部信號SI3。加法器630根據第三內部信號SI3，將累加信號SA加1。暫存器640用以儲存累加信號SA。
第三多工器MUX3根據狀態信號ST，將累加信號SA以及第二邏輯位準L2之一者輸出為判斷信號SDT。根據本發明 之一實施例，第1圖之串列通信界面140基於判斷信號SDT之狀態，判斷通信協定係為通用非同步收發傳輸器、I2C匯流排以及串列周邊介面之一者。
如第6圖所示，偵測裝置600更包括邊緣偵測器650。邊緣偵測器650係由狀態信號ST之反相所致能且由重置信號RST所重置，其中邊緣偵測器650用以偵測第一接收信號SR1之信號緣而產生邊緣偵測信號SE。換句話說，邊緣偵測器650用以偵測第一接收信號SR1是否發生切換，而產生邊緣偵測信號SE。根據本發明之一實施例，重置信號RST係對應至第1圖之致能信號EN。
根據本發明之一實施例，當邊緣偵測器650偵測到第一接收信號SR1之信號緣時，第一多工器MUX1輸出之第二內部信號SI2係為第一邏輯位準L1，第二多工器MUX2輸出之第三內部信號SI3係為第一邏輯位準L1，加法器630根據為第一邏輯位準L1之第三內部信號SI3而將累加信號SA加1。
如第6圖所示，偵測裝置600更包括計數器660、第四多工器MUX4以及第五多工器MUX5。計數器660被重置信號RST所重置，且計數第二腳位PIN2接收之第二接收信號SR2之信號緣之數目而產生計數信號CNT。第四多工器MUX4根據計數信號CNT，將第一邏輯位準L1以及第三邏輯位準L3之一者輸出為第四內部信號SI4。第五多工器MUX5根據重置信號RST，將第二邏輯位準L2以及第四內部信號SI4之一者輸出為狀態信號ST。
根據本發明之一實施例，第一邏輯位準L1係為邏輯”1”，第二邏輯位準L2係為邏輯”0”，第三邏輯位準L3係為邏 輯”2”，其中邏輯”2”可視為相異於邏輯”1”以及邏輯”0”之邏輯位準。因此，亦可視為加法器630將累加信號SA與第一邏輯位準L1(即，邏輯”1”)相加而產生新的累加信號SA。
第7圖係顯示根據本發明之另一實施例所述之偵測方法之流程圖。以下針對第7圖之偵測方法700之說明，將搭配第6圖以利詳細說明。當偵測裝置600執行偵測方法700時，第1圖之串列通信介面140自外部裝置10接收資料信號SD(如第2-4圖所示)。根據本發明之一實施例，資料信號SD係為0x55。
如第7圖所示，偵測裝置600將累加信號SA設定為1(步驟S710)。如第6圖所示，當重置信號RST係為邏輯”1”時，邊緣偵測器650以及計數器660皆被重置，使得邊緣偵測信號SE以及計數信號CNT皆為邏輯”0”。此時，第五多工器MUX5輸出之狀態信號ST係為第二邏輯位準L2(即，邏輯”0”)，第二多工器MUX2輸出之第一邏輯位準L1(即，邏輯”1”)。
此外，加法器630根據為第一邏輯位準L1之第三內部信號SI3，而將累加信號SA加1，使得累加信號SA係為邏輯”1”。根據本發明之另一實施例，加法器630將第三內部信號SI3以及累加信號SA相加，而相加後的累加信號SA係為邏輯”1”。換句話說，當重置信號RST對偵測裝置600進行重置時，累加信號SA之初始值亦設定為邏輯”1”。
回到第7圖，在步驟S710後，偵測裝置600判斷第一腳位PIN1之信號在第二腳位PIN2之信號發生切換之前是否發生切換(步驟S720)。如第6圖所示，當重置信號RST係為邏輯”1”時， 第五多工器MUX5輸出之狀態信號ST係為第二邏輯位準L2(邏輯”0”)。當邊緣偵測器650因狀態信號ST係為邏輯”0”而致能後，邊緣偵測器650偵測第一接收信號SR1是否發生切換而產生邊緣偵測信號SE。
當邊緣偵測器650偵測到第一接收信號SR1之信號緣時，邊緣偵測器650產生之邊緣偵測信號SE係為邏輯”1”，使得第一多工器MUX1輸出之第二內部信號SI2係為第一邏輯位準L1(邏輯”1”)。此外，第二多工器MUX2根據為邏輯”1”之狀態信號ST而將第二內部信號SI2輸出為第三內部信號SI3，而使加法器630對累加信號SA加1(步驟S730)。因此，在步驟S710中，偵測裝置600將累加信號SA之初始值設定為1。
回到第7圖，當步驟S720判斷為否或步驟S730結束後，偵測裝置600根據第二腳位PIN2接收之第二接收信號SR2，判斷第一腳位PIN1接收之第一接收信號SR1是否發生切換(步驟S740)。當判斷第一腳位PIN1接收之第一接收信號SR1是否發生切換時，偵測裝置600將累加信號加1(步驟S750)。
如第6圖所示，當第二腳位PIN2接收到第二接收信號SR2時，重置信號RST回到邏輯”0”，正反器610根據第二接收信號SR2之信號緣而將第一接收信號SR1輸出為第一內部信號SI1。此外，當第一接收信號SR1以及第一內部信號SI1係為相同時，代表第一腳位PIN1接收之第一接收信號SR1並未發生切換。根據本發明之一實施例，當重置信號RST係為邏輯”0”時，狀態信號ST係為邏輯”1”，邊緣偵測器650輸出之邊緣信號SE係為邏輯”0”，第一多工 器MUX1將比較信號SC輸出為第二內部信號SI2。
根據本發明之一實施例，當第一接收信號SR1以及第一內部信號SI1係為相同時，比較器620輸出之比較信號SC係為邏輯”0”，第一多工器MUX1以及第二多工器MUX2將為邏輯”0”之比較信號SC提供至加法器630，使得累加信號SA維持不變。根據本發明之另一實施例，當第一接收信號SR1以及第一內部信號SI1係為不同時，比較器620輸出之比較信號SC係為邏輯”1”，第一多工器MUX1以及第二多工器MUX2將為邏輯”1”之比較信號SC提供至加法器630，使得累加信號SA加1。
回到第7圖，當步驟S740判斷為否或步驟S750結束後，偵測裝置600更判斷第二腳位PIN2接收之第二接收信號SR2之信號緣之數目是否超過既定數量(步驟S760)。當判斷第二接收信號SR2之信號緣之數目超過既定數量時，偵測裝置600將累加信號SA輸出為判斷信號SDT(步驟S770)。當判斷第二接收信號SR2之信號緣之數目不超過既定數量時，偵測裝置600重複執行步驟S760。
如第6圖所示，計數器660用以計數第二腳位PIN2接收之第二接收信號SR2之信號緣之數目。當第二接收信號SR2之信號緣之數目不小於既定數量時，計數信號CNT係為邏輯”1”，使得第四多工器MUX4根據為邏輯”1”之計數信號CNT，將第三邏輯位準L3(即，邏輯”2”)輸出為第四內部信號SI4，第五多工器MUX5也將為第三邏輯位準L3(即，邏輯”2”)之第四內部信號SI4輸出為狀態信號ST。第三多工器MUX3根據為邏輯”2”之狀態信號ST，將累 加信號SA輸出為判斷信號SDT。根據本發明之一實施例，既定數量係為4。根據本發明之一些實施例，既定數量係隨著資料信號SD而改變。
接著，第1圖之串列通信介面140根據判斷信號SDT，判斷外部裝置10之通信協定係為通用非同步收發傳輸器、I2C匯流排以及串列周邊介面之一者。通信協定與判斷信號SDT之數值的對應關係，係如表2所示。
Figure 111110757-A0305-02-0021-2
根據本發明之一實施例，由於累加信號SA之初始值係為1，並且當通信協定係為通用非同步收發傳輸器時耦接至傳送線TX之第一針腳PIN1係維持為高邏輯位準H(如第2圖所示)。當判斷信號SD係為1時，代表累加信號SA在執行偵測方法700之過程中未曾改變，因此串列通信介面140根據判斷信號SDT等於1而判斷通信協定係為通用非同步收發傳輸器。
根據本發明之另一實施例，當通信協定係為串列周邊介面時，第一腳位PIN1係定義為裝置選擇線SS。如第4圖所示，裝置選擇線SS係於時脈線SCK開始傳輸時脈信號CLK之前發生切換，並且從此再無任何改變。如上所述，當通信協定係為串列周邊 介面時，累加信號SA係於步驟S730加1，加上累加信號SA之初始值係為1。因此，串列通信介面140根據判斷信號SDT等於2，判斷通信協定係為串列周邊介面。
根據本發明之又一實施例，當通信協定係為I2C匯流排時，由於第一腳位PIN1定義為串列時脈線SCL(如第3圖所示)，因此累加信號SA在步驟S750中會不斷加1，直到狀態信號ST係為第三邏輯位準L3為止。因此，串列通信介面140根據判斷信號SDT大於2，判斷通信協定係為I2C匯流排。根據本發明之又一實施例，當判斷信號SDT係為0時，代表偵測方法700尚未完成。
本發明在此提出偵測外部裝置之通信協定之偵測裝置以及偵測方法。當微控制器可同時支援通用非同步收發傳輸器、I2C匯流排以及串列周邊介面，本發明所提出之偵測裝置以及之偵測方法可偵測外部裝置之通信協定係為通用非同步收發傳輸器、I2C匯流排以及串列周邊介面之一者，串列通信介面再根據偵測到的通信協定調整設定，再搭配原有的更新流程，即可以用同一個程式來取代需要對應不同通信協定之程式的更新，有助於降低LDROM所燒錄的程式與串列通信介面不符的可能性。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的 製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。
100:微控制器
110:處理器
120:快閃式記憶體
130:隨機存取記憶體
140:串列通信介面
10:外部裝置
500,700:偵測方法
150,600:偵測裝置
610:正反器
620:比較器
630:加法器
640:暫存器
650:邊緣偵測器
660:計數器
IP1:第一功能單元
IPN:第N功能單元
EN:致能信號
SDT:判斷信號
TX:傳送線
RX:接收線
SD:資料信號
H:高邏輯位準
SDA:串列資料線
SCL:串列時脈線
CLK:時脈信號
S:起始狀態
SS:裝置選擇線
SCK:時脈線
MOSI:主出從入線
MISO:主入從出線
MUX1:第一多工器
MUX2:第二多工器
MUX3:第三多工器
MUX4:第四多工器
MUX5:第五多工器
D:輸入端
Q:輸出端
C:時脈端
PIN1:第一腳位
PIN2:第二腳位
SR1:第一接收信號
SR2:第二接收信號
SI1:第一內部信號
SI2:第二內部信號
SI3:第三內部信號
SI4:第四內部信號
START:起始信號
LSB:最低有效位
MSB:最高有效位
STOP:停止信號
SA:累加信號
SC:比較信號
SE:邊緣偵測信號
ST:狀態信號
RST:重置信號
CNT:計數信號
L1:第一邏輯位準
L2:第二邏輯位準
L3:第三邏輯位準
S510~S570,S710~S770:步驟流程
第1圖係顯示根據本發明之一實施例所述之微處理器之方塊圖； 第2圖係顯示根據本發明之一實施例所述之非同步收發傳輸器之信號圖； 第3圖係顯示根據本發明之一實施例所述之I2C匯流排之信號圖； 第4圖係顯示根據本發明之一實施例所述之串列周邊介面之信號圖； 第5圖係顯示根據本發明之一實施例所述之偵測方法之流程圖； 第6圖係顯示根據本發明之一實施例所述之偵測裝置之方塊圖；以及 第7圖係顯示根據本發明之另一實施例所述之偵測方法之流程圖。
500:偵測方法
S510~S570:步驟流程

Claims (12)

  1. 一種偵測方法，適用於一串列通信界面，用以偵測上述串列通信界面以及一外部裝置之間的一通信協定，其中上述通信協定包括一通用非同步收發傳輸器、一I 2C匯流排以及一串列周邊介面，其中上述串列通信界面包括一第一腳位以及一第二腳位，上述通用非同步收發傳輸器之一傳送線、上述I 2C匯流排之一串列時脈線以及上述串列周邊介面之一裝置選擇線共用之上述第一腳位，上述通用非同步收發傳輸器之一接收線、上述I 2C匯流排之一串列資料線以及上述串列周邊介面之一時脈線共用之上述第二腳位，其中上述偵測方法包括： 根據上述第一腳位以及上述第二腳位之信號緣，判斷上述通信協定係為上述通用非同步收發傳輸器、上述I 2C匯流排以及上述串列周邊介面之一者。
  2. 如請求項1之偵測方法，其中上述根據上述第一腳位以及上述第二腳位之信號緣判斷上述通信協定係為上述通用非同步收發傳輸器、上述I 2C匯流排以及上述串列周邊介面之一者之步驟更包括： 在上述第二腳位之信號發生切換之前，判斷上述第一腳位是否具有一信號緣；以及 當判斷上述第一腳位具有上述信號緣時，判斷上述通信協定係為上述串列周邊介面。
  3. 如請求項2之偵測方法，其中上述根據上述第一腳位以及上述第二腳位之信號緣判斷上述通信協定係為上述通用非同步收發傳輸器、上述I 2C匯流排以及上述串列周邊介面之一者之步驟更包括： 當判斷上述第一腳位不具有上述信號緣時，計數上述第二腳位之信號緣之一數目； 當上述數目大於一既定數量時，判斷上述第一腳位之信號是否發生切換；以及 當判斷上述第一腳位之信號發生切換時，判斷上述通信協定係為上述I 2C匯流排。
  4. 如請求項3之偵測方法，其中上述根據上述第一腳位以及上述第二腳位之信號緣判斷上述通信協定係為上述通用非同步收發傳輸器、上述I 2C匯流排以及上述串列周邊介面之一者之步驟更包括： 當上述數目大於上述既定數量且判斷上述第一腳位之信號並未發生切換時，判斷上述通信協定係為上述通用非同步收發傳輸器。
  5. 如請求項3之偵測方法，其中上述串列通信界面透過上述第一腳位及/或上述第二腳位自上述外部裝置接收一資料信號，其中上述資料信號係為0x55。
  6. 一種偵測裝置，耦接至一串列通信界面，用以偵測上述串列通信界面以及一外部裝置之間的一通信協定，其中上述通信協定包括一通用非同步收發傳輸器、一I 2C匯流排以及一串列周邊介面，其中上述串列通信界面包括耦接至上述外部裝置之一第一腳位以及一第二腳位，上述通用非同步收發傳輸器之一傳送線、上述I 2C匯流排之一串列時脈線以及上述串列周邊介面之一裝置選擇線共用之上述第一腳位，上述通用非同步收發傳輸器之一接收線、上述I 2C匯流排之一串列資料線以及上述串列周邊介面之一時脈線共用之上述第二腳位，其中上述偵測裝置包括： 一正反器，暫存上述第一腳位接收之一第一接收信號且將上述第一接收信號輸出為一第一內部信號； 一比較器，比較上述第一接收信號以及上述第一內部信號，產生一比較信號； 一第一多工器，根據一邊緣偵測信號，將上述比較信號以及一第一邏輯位準之一者輸出為一第二內部信號； 一第二多工器，根據一狀態信號，將上述第一邏輯位準以及上述第二內部信號之一者輸出為一第三內部信號； 一加法器，根據上述第三內部信號，將一累加信號加1；以及 一第三多工器，根據上述狀態信號，將上述累加信號以及一第二邏輯位準之一者輸出為一判斷信號，其中上述串列通信界面根據上述判斷信號，判斷上述通信協定係為上述通用非同步收發傳輸器、上述I 2C匯流排以及上述串列周邊介面之一者。
  7. 如請求項6之偵測裝置，更包括： 一邊緣偵測器，由上述狀態信號所致能，用以偵測上述第一接收信號之信號緣而產生上述邊緣偵測信號，其中當上述邊緣偵測器偵測到上述第一接收信號之信號緣時，上述第一多工器輸出之上述第二內部信號係為上述第一邏輯位準，上述第二多工器根據上述狀態信號而輸出為上述第一邏輯位準之上述第三內部信號，上述加法器根據為上述第一邏輯位準之上述第三內部信號而將上述累加信號加1。
  8. 如請求項7之偵測裝置，更包括： 一計數器，計數上述第二腳位接收之一第二接收信號之信號緣之一數目而產生一計數信號； 一第四多工器，根據上述計數信號，將上述第一邏輯位準以及一第三邏輯位準之一者輸出為一第四內部信號；以及 一第五多工器，根據一重置信號，將上述第二邏輯位準以及上述第四內部信號之一者輸出為上述狀態信號。
  9. 如請求項8之偵測裝置，其中當上述計數器開始計數上述數目時，上述正反器根據上述第二接收信號之信號緣而暫存上述第一接收信號且輸出為上述第一內部信號，其中當上述比較器判斷上述第一接收信號以及上述第一內部信號不同時，上述比較信號係為上述第一邏輯位準，其中上述第一多工器以及上述第二多工器將為上述第一邏輯位準之上述比較信號提供至上述加法器以將上述累加信號加1。
  10. 如請求項8之偵測裝置，其中當上述判斷信號係為1時，上述串列通信界面根據上述判斷信號判斷上述通信協定係為上述通用非同步收發傳輸器，其中當上述判斷信號係為2時，上述串列通信界面判斷上述通信協定係為上述串列周邊介面，其中當上述判斷信號係大於2時，上述串列通信界面根據上述判斷信號判斷上述通信協定係為上述I 2C匯流排。
  11. 如請求項8之偵測裝置，其中當上述判斷信號係為0時，上述串列通信界面根據上述判斷信號判斷上述偵測裝置尚未完成偵測。
  12. 如請求項6之偵測裝置，其中上述串列通信界面透過上述第一腳位及/或上述第二腳位自上述外部裝置接收一資料信號，其中上述資料信號係為0x55。
TW111110757A 2022-03-23 2022-03-23 偵測方法以及偵測裝置 TWI799201B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111110757A TWI799201B (zh) 2022-03-23 2022-03-23 偵測方法以及偵測裝置
US17/825,913 US20230305990A1 (en) 2022-03-23 2022-05-26 Detection method and detection device for determining whether communication protocol is uart, i2c bus, or spi
CN202210859435.6A CN116841807A (zh) 2022-03-23 2022-07-21 检测方法及检测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111110757A TWI799201B (zh) 2022-03-23 2022-03-23 偵測方法以及偵測裝置

Publications (2)

Publication Number Publication Date
TWI799201B true TWI799201B (zh) 2023-04-11
TW202338623A TW202338623A (zh) 2023-10-01

Family

ID=86948880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110757A TWI799201B (zh) 2022-03-23 2022-03-23 偵測方法以及偵測裝置

Country Status (3)

Country Link
US (1) US20230305990A1 (zh)
CN (1) CN116841807A (zh)
TW (1) TWI799201B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333964A (zh) * 1999-01-15 2002-01-30 艾利森电话股份有限公司 接口交错
TW586059B (en) * 2001-03-30 2004-05-01 Cirrus Logic Inc System-on-a-chip with a soft cache and systems and methods using the same
TWI254211B (en) * 2000-06-09 2006-05-01 Cirrus Logic Inc System-on-a-chip
CN101165769A (zh) * 2006-10-16 2008-04-23 晨星半导体股份有限公司 更新显示器功能的装置与方法
US8117587B1 (en) * 2008-06-03 2012-02-14 Richard Paul Testardi Microcontroller-resident software development environment supporting application-level asynchronous event handling, interactive debugging and pin variables for embedded systems
US8840031B2 (en) * 2012-06-14 2014-09-23 Infineon Technologies Ag Smart card and a method for operating a smart card
TW201531955A (zh) * 2014-01-06 2015-08-16 英特爾公司 用於多插腳輸出智慧卡裝置之設備與方法
CN205318379U (zh) * 2015-12-14 2016-06-15 武汉芯昌科技有限公司 一种支持spi、i2c、i2cl、uart协议的端口复用电路
US20190213152A1 (en) * 2016-09-05 2019-07-11 Iot.Nxt (Pty) Ltd Software-defined device interface system and method
TW202022610A (zh) * 2018-12-05 2020-06-16 英業達股份有限公司 伺服器的檢測方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107209739A (zh) * 2015-02-04 2017-09-26 高通股份有限公司 电压模式和电流模式设备枚举

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333964A (zh) * 1999-01-15 2002-01-30 艾利森电话股份有限公司 接口交错
TWI254211B (en) * 2000-06-09 2006-05-01 Cirrus Logic Inc System-on-a-chip
TW586059B (en) * 2001-03-30 2004-05-01 Cirrus Logic Inc System-on-a-chip with a soft cache and systems and methods using the same
CN101165769A (zh) * 2006-10-16 2008-04-23 晨星半导体股份有限公司 更新显示器功能的装置与方法
US8117587B1 (en) * 2008-06-03 2012-02-14 Richard Paul Testardi Microcontroller-resident software development environment supporting application-level asynchronous event handling, interactive debugging and pin variables for embedded systems
US8840031B2 (en) * 2012-06-14 2014-09-23 Infineon Technologies Ag Smart card and a method for operating a smart card
TW201531955A (zh) * 2014-01-06 2015-08-16 英特爾公司 用於多插腳輸出智慧卡裝置之設備與方法
CN205318379U (zh) * 2015-12-14 2016-06-15 武汉芯昌科技有限公司 一种支持spi、i2c、i2cl、uart协议的端口复用电路
US20190213152A1 (en) * 2016-09-05 2019-07-11 Iot.Nxt (Pty) Ltd Software-defined device interface system and method
TW202022610A (zh) * 2018-12-05 2020-06-16 英業達股份有限公司 伺服器的檢測方法

Also Published As

Publication number Publication date
CN116841807A (zh) 2023-10-03
TW202338623A (zh) 2023-10-01
US20230305990A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
EP3353668B1 (en) Enhanced serial peripheral interface
TWI406135B (zh) 資料傳輸系統與可編程序列周邊介面控制器
US7260662B2 (en) I2C bus controlling method
US7249209B2 (en) System and method for dynamically allocating inter integrated circuits addresses to multiple slaves
JP5891758B2 (ja) 電子装置
JP2018527678A5 (zh)
US8103896B2 (en) Method and system for I2C clock generation
JP2008539499A (ja) ダイナミックｉ２ｃスレーブデバイスアドレスデコーダ
KR20030033040A (ko) 인터페이스 디바이스 및 이를 포함하는 디바이스 및 통신방법
CN104635839B (zh) 频率锁定装置及频率锁定方法
US7078952B2 (en) Device for calibrating a clock signal
US9684350B2 (en) Calibration scheme for improving flexibility on platform implementation
TWI824154B (zh) 積體電路間裝置，從屬器件，電腦實施方法，及電腦可讀儲存媒體
TWI799201B (zh) 偵測方法以及偵測裝置
CN111262559B (zh) 具有校正功能的延迟线电路及其校正方法
JPH11275168A (ja) データ通信装置
US20200042750A1 (en) Secure access for system power management interface (spmi) during boot
EP1860815B1 (en) Data transmission method and transmission circuit thereof
JP4160068B2 (ja) ベースバンドプロセッサと無線周波数集積モジュールとの間のデジタルプログラミングインターフェース
US6760803B1 (en) Aligning and offsetting bus signals
CN111723033A (zh) 一种多功能串行通信接口设备及其方法
TWI355591B (en) Usb apparatus and usb system
CN115658587A (zh) 与双线总线相关的时间条件的检测
US8266347B2 (en) Data transmission method and transmission circuit thereof
JP6596901B2 (ja) データ転送制御装置及びそれを用いた電子機器