CN113224058A - 半导体结构及半导体结构的形成方法 - Google Patents

半导体结构及半导体结构的形成方法 Download PDF

Info

Publication number
CN113224058A
CN113224058A CN202110373399.8A CN202110373399A CN113224058A CN 113224058 A CN113224058 A CN 113224058A CN 202110373399 A CN202110373399 A CN 202110373399A CN 113224058 A CN113224058 A CN 113224058A
Authority
CN
China
Prior art keywords
forming
substrate
semiconductor structure
region
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110373399.8A
Other languages
English (en)
Other versions
CN113224058B (zh
Inventor
华文宇
余兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ICLeague Technology Co Ltd
Original Assignee
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ICLeague Technology Co Ltd filed Critical ICLeague Technology Co Ltd
Priority to CN202110373399.8A priority Critical patent/CN113224058B/zh
Publication of CN113224058A publication Critical patent/CN113224058A/zh
Application granted granted Critical
Publication of CN113224058B publication Critical patent/CN113224058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体结构及其形成方法，结构包括：衬底，衬底包括相对的第一面和第二面，衬底包括若干相互分立的有源区，若干有源区沿第一方向排列且平行于第二方向，第一方向与第二方向相互垂直；位于衬底内的若干第一凹槽，若干第一凹槽沿第二方向排列且沿第一方向贯穿有源区；位于第一凹槽内的字线栅极结构，字线栅极结构内包括与有源区邻接的第二侧区；位于第一凹槽内的第一隔离结构，第一隔离结构位于字线栅极结构与有源区之间且与字线栅极结构邻接，第一隔离结构还位于部分有源区内；位于各有源区的第一面上的若干位线结构，若干位线结构沿第一方向排列且平行于第二方向；位于各有源区的第二面上的若干电容结构。所述结构性能得到提升。

Description

半导体结构及半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，简称DRAM) 是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表 一个二进制比特(bit)是1还是0。
动态随机存取存储器(DRAM)的基本存储单元由一个晶体管和一个存储 电容组成，而存储阵列由多个存储单元组成。因此，存储器芯片面积的大小 就取决于基本存储单元的面积大小。
现有的动态随机存取存储器还有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升半 导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬 底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有 源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向， 所述第一方向与第二方向相互垂直；位于所述衬底内的若干第一凹槽，所述 第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所 述第一凹槽沿第一方向贯穿若干所述有源区；位于第一凹槽内的字线栅极结 构，所述字线栅极结构内包括第二侧区，所述第二侧区与所述有源区邻接； 位于第一凹槽内的第一隔离结构，所述第一隔离结构与字线栅极结构邻接， 所述第一隔离结构位于字线栅极结构与有源区之间，所述第一隔离结构还位 于部分有源区内，且所述第一隔离结构自衬底第二面向第一面延伸；位于各 所述有源区的第一面上的若干位线结构，若干所述位线结构沿第一方向排列， 且若干所述位线结构平行于第二方向；位于各所述有源区的第二面上的若干 电容结构。
可选的，还包括：位于有源区第一面内的第一掺杂区；各位线结构分别 与一个第一掺杂区电连接。
可选的，还包括：位于位线结构和第一掺杂区之间的位线插塞，所述位 线插塞电连接所述位线结构和第一掺杂区。
可选的，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于 所述第一掺杂区朝向衬底第二面的底部平面。
可选的，相邻有源区之间具有第二隔离结构；所述衬底第二面暴露出所 述第二隔离结构。
可选的，还包括：位于衬底第二面有源区上和第二隔离结构上的第一介 质层，所述第一介质层内具有若干第三凹槽，所述第三凹槽暴露出有源区的 第二面表面；所述电容结构位于所述第三凹槽内。
可选的，所述第二隔离结构的材料包括介电材料，所述介电材料包括氧 化硅或氮化硅。
可选的，还包括：位于有源区第二面内的第二掺杂区；各电容结构分别 与一个有源区内的第二掺杂区电连接。
可选的，还包括：位于电容结构与所述第二掺杂区之间的电容插塞，所 述电容插塞电连接所述电容结构与所述第二掺杂区。
可选的，所述电容结构在有源区的第二面上的投影至少与部分所述第二 掺杂区重合。
可选的，还包括：位于字线栅极结构上和有源区的第一面上的第二介质 层；所述第二介质层内具有第四凹槽，所述第四凹槽暴露出部分有源区的第 一面表面；所述位线结构位于所述第四凹槽内。
可选的，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅 介质层以及位于栅介质层表面的栅极层。
可选的，所述字线栅极结构朝向衬底第一面的方向上的顶部表面低于所 述衬底第一面表面。
可选的，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于 所述栅极层高度的二分之一。
可选的，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。
可选的，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部 上的第二分部，所述第一分部和第二分部的材料不同。
可选的，所述第一分部的材料包括金属，所述金属包括钨，所述第二分 部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为 1:2～4:1。
可选的，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金 属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为 1:4～2:1；所述第一隔离结构朝向衬底第一面的底部平面高于所述第一分部朝 向所述衬底第一面的顶部平面。
可选的，所述字线栅极结构朝向衬底第一面的顶部表面高于有源区第一 面表面。
可选的，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。
可选的，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部 上的第二分部，所述第一分部和第二分部的材料不同。
可选的，所述第一分部的材料包括金属，所述金属包括钨，所述第二分 部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为 1:2～4:1。
可选的，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金 属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为 1:4～2:1。
可选的，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧 化硅。
可选的，所述电容结构包括：第一电极层、第二电极层和位于第一电极 层与第二电极层之间的介电层。
可选的，所述介电层的形状包括：平面型或“U”型。
可选的，各所述电容结构位于与所述第二侧区邻接的有源区上。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提 供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立 的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二 方向，所述第一方向与第二方向相互垂直；在所述衬底内形成若干第一凹槽， 所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列， 且所述第一凹槽沿第一方向贯穿若干所述有源区；在第一凹槽内形成初始字 线栅极结构，所述初始字线栅极结构内包括相对的第一侧区和第二侧区，所述第一侧区和第二侧区分别与所述有源区邻接；在各所述有源区的第一面上 形成若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结 构平行于第二方向；形成若干位线结构之后，去除衬底第二面表面的部分有 源区、去除所述第一侧区以及与第一侧区邻接的部分所述有源区，形成字线 栅极结构，并在所述字线栅极结构和有源区之间形成第二凹槽，所述第二凹 槽自衬底第二面向第一面延伸；在第二凹槽内形成第一隔离结构；在各所述 有源区的第二面上形成若干电容结构。
可选的，形成初始字线栅极结构之后，在各所述有源区的第一面上形成 若干位线结构之前，还包括：对所述有源区的第一面表面进行离子注入，在 有源区内形成第一掺杂区；各位线结构分别与一个第一掺杂区电连接。
可选的，形成初始字线栅极结构之后，在各所述有源区的第一面上形成 若干位线结构之前，还包括：在第一掺杂区上形成位线插塞，所述位线插塞 电连接所述位线结构和第一掺杂区。
可选的，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于 所述第一掺杂区朝向衬底第二面的底部平面。
可选的，相邻有源区之间具有第二隔离结构；去除衬底第二面表面的部 分有源区、去除所述第一侧区以及与第一侧区邻接的部分所述有源区的方法 包括：对所述衬底第二面进行减薄，直至暴露出第二隔离结构表面；去除暴 露出的有源区、去除所述第一侧区以及与第一侧区邻接的部分所述有源区。
可选的，对所述衬底第二面进行减薄之后，去除暴露出的有源区、去除 所述第一侧区以及与第一侧区邻接的部分所述有源区之前，还包括：对减薄 后的有源区的第二面进行离子注入，在有源区内形成第二掺杂区；各电容结 构分别与一个有源区内的第二掺杂区电连接。
可选的，在第二掺杂区上形成若干电容结构之前，还包括：在第二掺杂 区上形成电容插塞，所述电容插塞电连接所述电容结构与所述第二掺杂区。
可选的，所述电容结构的形成方法包括：在衬底第二面有源区上和第二 隔离结构上形成第一介质层，所述第一介质层内具有若干第三凹槽，所述第 三凹槽暴露出有源区的第二面表面；在第三凹槽内形成所述电容结构。
可选的，所述第二隔离结构的材料包括介电材料，所述介电材料包括氧 化硅或氮化硅。
可选的，形成位线结构的方法包括：在字线栅极结构上和有源区的第一 面上形成第二介质层；在第二介质层内形成第四凹槽，所述第四凹槽暴露出 部分有源区的第一面表面；在所述第四凹槽内形成位线结构。
可选的，对所述衬底第二面进行减薄的方法包括：提供基底，所述基底 表面与第二介质层表面键合；翻转所述基底和衬底，对所述衬底第二面进行 减薄。
可选的，对所述衬底第二面进行减薄的工艺包括化学机械抛光工艺。
可选的，所述电容结构在有源区的第二面上的投影至少与部分所述第二 掺杂区重合。
可选的，去除衬底第二面表面的部分有源区、去除所述第一侧区以及与 第一侧区邻接的部分所述有源区的工艺包括干法刻蚀工艺。
可选的，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅 介质层以及位于栅介质层表面的栅极层。
可选的，所述字线栅极结构朝向衬底第一面的方向上的顶部表面低于所 述衬底第一面表面。
可选的，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于 所述栅极层高度的二分之一。
可选的，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。
可选的，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部 上的第二分部，所述第一分部和第二分部的材料不同。
可选的，所述第一分部的材料包括金属，所述金属包括钨，所述第二分 部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为 1:2～4:1。
可选的，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金 属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为 1:4～2:1；所述第一隔离结构朝向衬底第一面的底部平面高于所述第一分部朝 向所述衬底第一面的顶部平面。
可选的，所述字线栅极结构朝向衬底第一面的顶部表面高于有源区第一 面表面。
可选的，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。
可选的，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部 上的第二分部，所述第一分部和第二分部的材料不同。
可选的，所述第一分部的材料包括金属，所述金属包括钨，所述第二分 部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为 1:2～4:1。
可选的，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金 属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为 1:4～2:1。
可选的，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧 化硅。
可选的，所述电容结构包括：第一电极层、第二电极层和位于第一电极 层与第二电极层之间的介电层。
可选的，所述介电层的形状包括：平面型或“U”型。
可选的，各所述电容结构位于与所述第二侧区邻接的有源区上。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的半导体结构，一方面，所述电容结构位于衬底第二面，位线结 构位于衬底第一面，从而大大简化了制造工艺的难度和成本；另一方面，所 述字线栅极结构与有源区之间具有第一隔离结构，所述字线栅极结构的第二 侧区与有源区邻接，所述字线栅极结构与第一隔离结构邻接，从而所述第一 隔离结构能够隔离所述字线栅极结构和一侧的有源区，避免所述字线栅极结 构同时与相邻两侧的有源区都接触产生两个沟道形成寄生器件，使得晶体管 不易关断的情况。从而能够减少漏电流，提升半导体结构的性能。
进一步，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于 所述第一掺杂区朝向衬底第二面的底部平面。从而形成所述第一隔离结构的 工艺不会去除所述第一掺杂区，从而避免了所述第一掺杂区和位线结构接触 不好的情况。
进一步，还包括：位于位线结构和有源区的第一面的第一掺杂区之间的 位线插塞，所述位线结构与所述第一掺杂区通过位线插塞电连接，从而形成 位线结构和位线插塞的工艺窗口能够增大。
进一步，所述字线栅极结构朝向衬底第一面的顶部表面高于有源区第一 面表面。从而形成所述字线栅极结构的工艺简单，能够提高生产效率。
进一步，所述字线栅极结构朝向衬底第一面的方向上的顶部表面低于所 述衬底第一面表面。从而在衬底第一面上形成位线结构的工艺窗口能够增大， 提升了生产良率；同时，所述字线栅极结构位于衬底内，从而能够节省垂直 衬底表面方向上的空间，能够提高存储阵列单元的密度。
进一步，所述字线栅极结构朝向衬底第一面的方向上的顶部表面低于所 述衬底第一面表面，所述栅极层的材料包括多晶硅或金属，所述金属包括钨， 所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于所述栅极层高 度的二分之一。从而能够确保字线栅极结构第一侧区的沟道能够完全关断。
附图说明
图1是是一实施例中半导体结构的结构示意图。
图2至图21是本发明一实施例中半导体结构形成过程的结构示意图；
图22至图24是本发明另一实施例中半导体结构形成过程的结构示意图；
图25和图26是本发明另一实施例中半导体结构形成过程的结构示意图；
图27至图29是本发明另一实施例中半导体结构形成过程的结构示意图。
具体实施方式
如背景技术所述，现有的动态随机存取存储器还有待改善。现结合具体 的实施例进行分析说明。
图1是一实施例中半导体结构的结构示意图。
请参考图1，包括：衬底100；位于衬底100内的字线栅极结构101；位 于字线栅极结构101两侧衬底100内的源掺杂区103和漏掺杂区102；通过源 插塞104与源掺杂区103电连接的位线结构105；通过电容插塞106与漏掺杂 区102电连接的电容结构107。
所述半导体结构的形成过程为：先形成源掺杂区103和漏掺杂区102，再 在衬底100内形成字线栅极结构101，然后形成源插塞104和位线结构105， 再形成电容插塞106，最后形成电容结构107。所述半导体结构的沟道为U型， 源掺杂区103和漏掺杂区102在字线栅极结构101的水平两侧。位线结构105 和电容结构107在晶体管的同侧，在加工工艺上都位于衬底的上方。电容结 构107的电容插塞106需要穿过位线结构105，使得整体的工艺复杂度较高， 对于光刻工艺和对准度有极高的要求。
为了解决上述问题，本发明技术方案提供一种半导体结构，一方面，所 述电容结构位于衬底第二面，位线结构位于衬底第一面，从而大大简化了制 造工艺的难度和成本；另一方面，所述字线栅极结构位于衬底内，从而能够 节省垂直衬底表面方向上的空间，能够提高存储阵列单元的密度；再一方面， 所述字线栅极结构与有源区之间具有第一隔离结构，所述字线栅极结构的第 一侧区与有源区邻接，所述字线栅极结构第二侧区与第一隔离结构邻接，从 而所述第一隔离结构能够隔离所述字线栅极结构第一侧区和有源区，避免所述字线栅极结构同时与相邻两侧的有源区都接触产生两个沟道形成寄生器 件，使得晶体管不易关断的情况。从而能够减少漏电流，提升半导体结构的 性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合 附图对本发明的具体实施例做详细的说明。
图2至图21是本发明一实施例中半导体结构形成过程的结构示意图。
请参考图2和图3，图3为图2衬底第一面300的俯视图，图2为图3沿 剖面线AA1方向的剖面结构示意图，提供衬底200，所述衬底200包括相对 的第一面300和第二面400，所述衬底200包括若干相互分立的有源区201， 若干所述有源区201沿第一方向X排列，且若干所述有源区201平行于第二 方向Y，所述第一方向X与第二方向Y相互垂直。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成 的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ- Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs 或者InGaAsP。
在本实施例中，相邻有源区201之间具有第二隔离结构202。
所述第二隔离结构202的材料包括介电材料，所述介电材料包括氧化硅、 氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳 氧化硅中的一种或多种的组合。
在本实施例中，所述第二隔离结构202的材料包括氧化硅或氮化硅。
请参考图4、图5和图6，图6为图5和图4衬底第一面300的俯视图， 图4为图6沿剖面线BB1方向的剖面结构示意图，图5为图6沿剖面线CC1 方向的剖面结构示意图，在所述衬底200内形成若干第一凹槽203，所述第一 凹槽203自第一面300向第二面400延伸，若干所述第一凹槽203沿第二方 向Y排列，且所述第一凹槽203沿第一方向X贯穿若干所述有源区201。
所述第一凹槽203的形成方法包括：在衬底第一面300上形成图形化的 掩膜层(未图示)，所述图形化的掩膜层暴露出部分所述有源区201表面；以 所述图形化的掩膜层为掩膜刻蚀所述有源区201，在衬底内形成所述第一凹槽 203。
在本实施例中，所述第一凹槽203朝向衬底第二面400的底部平面高于 所述第二隔离结构202朝向衬底第二面400的底部平面。为后续在衬底第二 面400形成第二掺杂区留有物理空间。
请参考图7和图8，图8为图7衬底第一面300的俯视图，图7为图8沿 剖面线DD1方向的剖面结构示意图，在第一凹槽203内形成初始字线栅极结 构，所述初始字线栅极结构内包括相对的第一侧区(未标示)和第二侧区(未 标示)，所述第一侧区和第二侧区分别与所述有源区201邻接。
在本实施例中，所述初始字线栅极结构朝向衬底第一面300的方向上的 顶部表面低于所述衬底第一面300表面。
所述初始字线栅极结构包括位于第一凹槽203侧壁表面和底部表面的初 始栅介质层204以及位于初始栅介质层204表面的初始栅极层205。
所述初始字线栅极结构朝向衬底第一面300的顶部表面低于所述有源区 201第一面300表面，为后续在有源区201第一面300形成第一掺杂区提供物 理空间。
所述初始字线栅极结构的形成方法包括：在第一凹槽203侧壁表面和底 部表面。有源区201第一面300表面形成栅介质材料层(未图示)；在栅介质 材料层上形成栅极材料层(未图示)；平坦化所述栅极材料层和栅介质材料层， 直至暴露出有源区201表面，形成过渡初始字线栅极结构；回刻蚀所述过渡 初始字线栅极结构，直至暴露出部分所述第一凹槽203侧壁，形成所述初始 字线栅极结构。
在本实施例中，所述初始栅介质层204的材料包括氧化硅或低K(K小 于3.9)材料；所述初始栅极层205的材料包括多晶硅。
在另一实施例中，所述初始栅介质层的材料包括高介电常数材料，所述 高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧 化铪；所述初始栅极层的材料包括金属，所述金属包括钨。
在另一实施例中，所述初始字线栅极结构还包括初始功函数层，所述初 始功函数层位于所述初始栅介质层和初始栅极层之间。所述初始功函数层的 材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝， 所述P型功函数材料包括氮化钛或氮化钽。
在其他实施例中，所述初始栅极层包括位于第一凹槽底部的第一分部和 位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。
在其他实施例中，所述初始字线栅极结构朝向衬底第一面的方向上的顶 部表面高于所述衬底第一面表面。
请参考图9和图10，图10为图9衬底第一面300的俯视图，图9为图 10沿剖面线EE1方向的剖面结构示意图，形成初始字线栅极结构之后，对所 述有源区201的第一面300表面进行离子注入，在有源区201内形成第一掺 杂区206。
所述初始字线栅极结构朝向衬底第一面300的顶部表面低于所述第一掺 杂区206朝向衬底第二面400的底部平面。从而减少后续字线栅极结构在有 源区201内形成的沟道与第一掺杂区206重合受到影响的情况；同时，使得 后续在衬底第一面上形成位线结构的工艺窗口能够增大，提升了生产良率。
所述第一掺杂区206内具有掺杂离子，所述掺杂离子的类型为N型或P 型；所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、 硼氟离子或铟离子。
请参考图11和图12，图12为图11衬底第一面300的俯视图，图11为 图12沿剖面线FF1方向的剖面结构示意图，在各所述有源区201的第一面300 上形成若干位线结构208，若干所述位线结构208沿第一方向X排列，且若 干所述位线结构208平行于第二方向Y。
各位线结构208分别与一个第一掺杂区206电连接。
在本实施例中，还包括：在第一掺杂区206上形成位线插塞207，所述位 线插塞207电连接所述位线结构208和第一掺杂区206。
所述位线结构208和位线插塞207的形成方法包括：在有源区201的第 一面300上形成第二介质层(未图示)；在第二介质层内形成第四凹槽(未图 示)；在第四凹槽内形成开口(未图示)，所述开口暴露出部分第一掺杂区206 表面；在开口内形成位线插塞207，在第四凹槽内形成位线结构208。
形成位线结构208和位线插塞207的方法，在第二介质层内形成第四凹 槽，在第四凹槽内形成开口，在开口内形成位线插塞，再在第四凹槽内形成 位线结构。所述工艺窗口较大，工艺较简单，能够提升生产效率。
所述位线结构208包括位于第四凹槽侧壁表面和底部表面的阻挡层(未 图示)，以及位于阻挡层上的位线层(未图示)。
所述阻挡层的材料包括金属氮化物；所述位线层的材料包括金属或金属 氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合； 所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
在另一实施例中，能够不形成所述位线插塞，所述位线结构与第一掺杂 区直接接触电连接。
接下来，去除衬底第二面400表面的部分有源区201、去除所述第一侧区 以及与第一侧区邻接的部分所述有源区201，形成字线栅极结构，并在所述字 线栅极结构和有源区201之间形成第二凹槽，所述第二凹槽自衬底第二面向 第一面延伸；在第二凹槽内形成第一隔离结构。形成第一隔离结构的过程请 参考图13至图19。
请参考图13、图14和图15，图15为图13和图14衬底第二面400的俯 视图，图13为图15沿剖面线GG1方向的剖面结构示意图，图14为图15沿 剖面线HH1方向的剖面结构示意图，对所述衬底第二面400进行减薄，直至 暴露出第二隔离结构202表面。
对所述衬底第二面400进行减薄的方法包括：提供基底(未图示)，所述 基底表面与第二介质层表面键合；翻转所述基底和衬底，对所述衬底第二面 400进行减薄，直至暴露出第二隔离结构202表面。
对所述衬底第二面400进行减薄的工艺包括化学机械抛光工艺。
请参考图16和图17，图17为图16衬底第二面400的俯视图，图16为 图17沿剖面线JJ1方向的剖面结构示意图，对减薄后的有源区的第二面400 进行离子注入，在有源区201内形成第二掺杂区209。
所述第二掺杂区209内具有掺杂离子，所述掺杂离子的类型为N型或P 型；所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、 硼氟离子或铟离子。
在本实施例中，所述第二掺杂区209内的掺杂离子导电类型与第一掺杂 区206内掺杂离子的导电类型相同。
请参考图18和图19，图19为图18衬底第二面400的俯视图，图18为 图19沿剖面线KK1方向的剖面结构示意图，去除衬底第二面400表面的部 分有源区201、去除所述第一侧区以及与第一侧区邻接的部分所述有源区201， 形成字线栅极结构，并在所述字线栅极结构和有源区201之间形成第二凹槽 (未图示)，所述第二凹槽自衬底第二面400向第一面300延伸；在第二凹槽 内形成第一隔离结构212。
去除所述第一侧区以及与第一侧区邻接的部分所述有源区201，从而使得 所述字线栅极结构只有第二侧区与有源区201都接触，从而工作时产生一个 沟道，使得所述晶体管满足性能要求，开启和关断容易控制，从而能够减少 漏电流。
所述字线栅极结构包括位于第一凹槽203部分侧壁表面和底部表面的栅 介质层210以及位于栅介质层210表面的栅极层211。
在本实施例中，所述字线栅极结构朝向衬底第一面300的顶部表面低于 所述第一掺杂区206朝向衬底第二面400的底部平面。所述字线栅极结构位 于衬底内，从而能够节省垂直衬底表面方向上的空间，能够提高存储阵列单 元的密度。
所述第一隔离结构212位于字线栅极结构与有源区201之间，所述字线 栅极结构的第二侧区与有源区201邻接，从而所述第一隔离结构212能够隔 离所述字线栅极结构第一侧区和有源区201，避免所述字线栅极结构同时与相 邻两侧的有源区201都接触产生两个沟道形成寄生器件，使得晶体管不易关 断的情况，从而能够减少漏电流。
所述第一隔离结构212的形成方法包括：在第二凹槽内以及有源区201 表面形成隔离材料层(未图示)；平坦化所述隔离材料层，直至暴露出有源区 201表面，形成所述第一隔离结构212。
所述第一隔离结构212的材料包括介电材料，所述介电材料包括氧化硅、 氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳 氧化硅中的一种或多种的组合。
在本实施例中，所述第一隔离结构212的材料包括氧化硅。
所述第一隔离结构212朝向衬底第一面300的底部平面高于所述第一掺 杂区206朝向衬底第二面400的底部平面。从而形成所述第一隔离结构212 的工艺不会去除所述第一掺杂区206，从而避免了所述第一掺杂区206和位线 结构接触不好的情况。
在本实施例中，所述第一隔离结构212在朝向衬底第一面300的方向上 的底部平面低于所述栅极层211高度的二分之一。从而能够确保所述第一隔 离结构212的隔离作用使得字线栅极结构第一侧区的沟道能够完全关断，能 够减少漏电流。
在本实施例中，去除衬底第二面400表面的部分有源区201、去除所述第 一侧区以及与第一侧区邻接的部分所述有源区201的工艺包括干法刻蚀工艺。 所述干法刻蚀工艺容易控制形成的第二凹槽的深度和尺寸精度。
请参考图20和图21，图21为图20衬底第二面400的俯视图，图20为 图21沿剖面线LL1方向的剖面结构示意图，在各所述有源区201的第二面上 形成若干电容结构213，各电容结构213分别与一个有源区201内的第二掺杂 区209电连接。
各所述电容结构213位于与所述第二侧区邻接的有源区201上，所述电 容结构在有源区201的第二面400上的投影至少与部分所述第二掺杂区209 重合。
在本实施例中，还包括：在第二掺杂区209上形成电容插塞214，所述电 容插塞214电连接所述电容结构213与所述第二掺杂区209。
所述电容插塞214和电容结构213的形成方法包括：在衬底第二面有源 区201上和第二隔离结构212上形成第一介质层(未图示)，所述第一介质层 内具有若干第三凹槽(未图示)；在第三凹槽内形成开口(未图示)，所述开 口暴露出部分所述第二掺杂区209表面；在第三凹槽内形成所述电容结构213。
所述电容结构213包括：第一电极层(未图示)、第二电极层(未图示) 和位于第一电极层与第二电极层之间的介电层(未图示)。
所述介电层的形状包括：平面型或“U”型。
当所述介电层的形状为平面型时，所述第一电极层的表面平整，所述第 二电极层的表面平整。
当所述介电层的形状为“U”型时，所述第一电极层的表面为不平整的表 面，所述第二电极层的表面为不平整的表面；或者，所述第一电极层的表面 平整，所述第二电极层的表面平整。
所述第一电极层的材料包括：金属或金属氮化物；所述第二电极层的材 料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的 一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的 组合。
在其他实施例中，还能够不在第二掺杂区上形成电容插塞。
至此，形成的半导体结构，一方面，所述电容结构213位于衬底第二面 400，位线结构208位于衬底第一面300，从而大大简化了制造工艺的难度和 成本；另一方面，所述字线栅极结构与有源区之间具有第一隔离结构212，所 述字线栅极结构的第二侧区与有源区201邻接，所述字线栅极结构与第一隔 离结构212邻接，从而所述第一隔离结构212能够隔离所述字线栅极结构和 一侧的有源区，避免所述字线栅极结构同时与相邻两侧的有源区都接触产生 两个沟道形成寄生器件，使得晶体管不易关断的情况。从而能够减少漏电流，提升半导体结构的性能。
相应地，本发明实施例还提供一种半导体结构，请继续参考图20和图21， 包括：
衬底200，所述衬底200包括相对的第一面300和第二面400，所述衬底 200包括若干相互分立的有源区201，若干所述有源区201沿第一方向X排列， 且若干所述有源区201平行于第二方向Y，所述第一方向X与第二方向Y相 互垂直；
位于所述衬底内的若干第一凹槽203，所述第一凹槽203自第一面300向 第二面400延伸，若干所述第一凹槽203沿第二方向Y排列，且所述第一凹 槽203沿第一方向X贯穿若干所述有源区201；
位于第一凹槽203内的字线栅极结构，所述字线栅极结构内包括第二侧 区，所述第二侧区与所述有源区201邻接；
位于第一凹槽内的第一隔离结构212，所述第一隔离结构212与字线栅极 结构邻接，所述第一隔离结构位于字线栅极结构与有源区201之间，所述第 一隔离结构212还位于部分有源区201内，且所述第一隔离结构212自衬底 第二面400向第一面300延伸；
位于各所述有源区201的第一面上的若干位线结构208，若干所述位线结 构208沿第一方向X排列，且若干所述位线结构208平行于第二方向Y；
位于各所述有源区的第二面400上的若干电容结构213。
在本实施例中，还包括：位于有源区第一面300内的第一掺杂区206；各 位线结构208分别与一个第一掺杂区206电连接。
在本实施例中，还包括：位于位线结构208和第一掺杂区206之间的位 线插塞207，所述位线插塞207电连接所述位线结构208和第一掺杂区206。
在本实施例中，所述第一隔离结构212在朝向衬底第一面300的方向上 的底部平面高于所述第一掺杂区206朝向衬底第二面400的底部平面。
在本实施例中，相邻有源区201之间具有第二隔离结构202；所述衬底第 二面400暴露出所述第二隔离结构202。
在本实施例中，还包括：位于衬底第二面400有源区201上和第二隔离 结构202上的第一介质层(未图示)，所述第一介质层内具有若干第三凹槽(未 图示)，所述第三凹槽暴露出有源区的第二面400表面；所述电容结构213位 于所述第三凹槽内。
在本实施例中，所述第二隔离结构202的材料包括介电材料，所述介电 材料包括氧化硅。
在本实施例中，还包括：位于有源区201第二面内的第二掺杂区209；各 电容结构213分别与一个有源区201内的第二掺杂区209电连接。
在本实施例中，还包括：位于电容结构213与所述第二掺杂区209之间 的电容插塞214，所述电容插塞214电连接所述电容结构213与所述第二掺杂 区209。
在本实施例中，所述电容结构213在有源区的第二面400上的投影至少 与部分所述第二掺杂区209重合。
在本实施例中，还包括：位于字线栅极结构上和有源区的第一面300上 的第二介质层(未图示)；所述第二介质层内具有第四凹槽(未图示)，所述 第四凹槽暴露出部分有源区的第一面300表面；所述位线结构208位于所述 第四凹槽内。
在本实施例中，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表 面的栅介质层210以及位于栅介质层210表面的栅极层211。
在本实施例中，所述字线栅极结构朝向衬底第一面300的方向上的顶部 表面低于所述衬底第一面300表面。
在本实施例中，所述第一隔离结构在朝向衬底第一面300的方向上的底 部平面高于所述栅极层211高度的二分之一。
在本实施例中，所述栅极层211的材料包括多晶硅或金属，所述金属包 括钨。
在本实施例中，所述第一隔离结构212的材料包括介电材料，所述介电 材料包括氧化硅。
在本实施例中，所述电容结构213包括：第一电极层(未图示)、第二电 极层(未图示)和位于第一电极层与第二电极层之间的介电层(未图示)。
在本实施例中，所述介电层的形状包括：平面型或“U”型。
在本实施例中，各所述电容结构213位于与所述第二侧区邻接的有源区 201上。
图22至图24是本发明另一实施例中半导体结构形成过程的结构示意图。
请参考图22，图22是在图4基础上的结构示意图，在第一凹槽203内形 成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区(未标 示)和第二侧区(未标示)，所述第一侧区和第二侧区分别与所述有源区201 邻接。
所述初始字线栅极结构包括位于第一凹槽203侧壁表面和底部表面的初 始栅介质层304以及位于初始栅介质层304表面的初始栅极层。
在本实施例中，所述初始栅极层包括位于第一凹槽203底部的第一分部 305和位于第一分部305上的第二分部306，所述第一分部305和第二分部306 的材料不同。
在本实施例中，所述第一分部305的材料包括金属或多晶硅，所述第二 分部306的材料包括金属或多晶硅，所述金属包括钨。
所述初始字线栅极结构的形成方法包括：在第一凹槽203侧壁表面和底 部表面以及衬底第一面300的有源区201顶部表面形成初始栅介质材料层(未 图示)；在初始栅介质层上形成初始第一分部(未图示)；回刻蚀所述初始第 一分部，直至所述初始第一分部顶部表面低于所述衬底第一面300的有源区 201顶部表面且暴露出第一凹槽201侧壁的部分初始栅介质材料层，形成第一 分部305；在第一分部305上形成初始第二分部(未图示)；平坦化所述初始 第二分部和衬底第一面300的有源区201顶部的初始栅介质材料层，直至暴 露出衬底第一面300的有源区201顶部表面，形成初始栅介质层304和过渡 第二分部(未图示)；回刻蚀所述过渡第二分部，形成所述第二分部306。
接下来，在有源区201第一面300形成第一掺杂区206；在第一掺杂区 206上形成位线结构208；对所述衬底第二面400进行减薄，并在有源区201 第二面400形成第二掺杂区209。所述第一掺杂区206、位线结构208和第二 掺杂区209的形成过程请参考图9至图17，在此不再赘述。
请参考图23和图24，去除衬底第二面400表面的部分有源区201、去除 所述第一侧区以及与第一侧区邻接的部分所述有源区201，形成字线栅极结 构，并在所述字线栅极结构和有源区201之间形成第二凹槽(未图示)，所述 第二凹槽自衬底第二面400向第一面300延伸；在第二凹槽内形成第一隔离 结构312。
请参考图23，所述第一分部305的材料包括多晶硅，所述第二分部306 的材料包括金属，所述金属包括钨。
在本实施例中，所述第二分部306的高度与第一分部305高度的比例范 围为1:4～2:1。从而能够保证后续形成的字线栅极结构的电阻减小和漏电流减 少的效果能够均衡。
所述第一隔离结构312朝向衬底第一面300的底部平面高于所述第一分 部305朝向所述衬底第一面300的顶部平面。从而所述第一隔离结构312的 底部平面只用确保高于所述第一分部305的顶部平面，即可达到关断字线栅 极结构第一侧区的沟道的效果。
请参考图24，所述第一分部305的材料包括金属，所述金属包括钨，所 述第二分部306的材料包括多晶硅。
在本实施例中，所述第二分部306的高度与第一分部305高度的比例范 围为1:2～4:1。从而能够保证后续形成的字线栅极结构的电阻减小和漏电流减 少的效果能够均衡。
在本实施例中，所述第一隔离结构312朝向衬底第一面300的底部平面 与第二分部306朝向衬底第一面300的顶部平面持平。从而确保所述第一隔 离结构312达到关断字线栅极结构第一侧区的沟道的效果。
所述第一隔离结构312的形成过程请参考图18和图19，在此不再赘述。
接下来，在有源区第二面400形成电容结构，所述电容结构的形成过程 请参考图20和图21，在此不再赘述。
相应地，本发明实施例还提供一种半导体结构，请继续参考图23，图23 和图20结构的区别在于：
在本实施例中，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表 面的栅介质层304以及位于栅介质层304表面的栅极层；所述栅极层包括位 于第一凹槽203底部的第一分部305和位于第一分部305上的第二分部306， 所述第一分部305和第二分部306的材料不同。
在本实施例中，所述第一分部305的材料包括多晶硅，所述第二分部306 的材料包括金属，所述金属包括钨；所述第二分部306的高度与第一分部305 高度的比例范围为1:4～2:1。
在本实施例中，所述第一隔离结构312朝向衬底第一面300的底部平面 高于所述第一分部305朝向所述衬底第一面300的顶部平面。
相应地，本发明实施例还提供一种半导体结构，请继续参考图24，图24 和图20结构的区别在于：
在本实施例中，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表 面的栅介质层304以及位于栅介质层304表面的栅极层；所述栅极层包括位 于第一凹槽203底部的第一分部305和位于第一分部305上的第二分部306， 所述第一分部305和第二分部306的材料不同。
在本实施例中，所述第一分部305的材料包括金属，所述金属包括钨， 所述第二分部306的材料包括多晶硅；所述第二分部306的高度与第一分部 305高度的比例范围为1:2～4:1。
在本实施例中，所述第一隔离结构312朝向衬底第一面300的底部平面 与第二分部306朝向衬底第一面300的顶部平面持平。
图25和图26是本发明另一实施例中半导体结构形成过程的结构示意图。
请参考图25，图25是在图4基础上的结构示意图，在第一凹槽203内形 成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区(未标 示)和第二侧区(未标示)，所述第一侧区和第二侧区分别与所述有源区201 邻接。
所述初始字线栅极结构包括位于第一凹槽203侧壁表面和底部表面的初 始栅介质层404以及位于初始栅介质层304表面的初始栅极层405。
所述初始栅极层405的材料包括金属或多晶硅，所述金属包括钨。
在本实施例中，所述初始字线栅极结构朝向衬底第一面300的顶部表面 高于有源区第一面300表面。从而形成所述初始字线栅极结构的工艺简单， 能够提高生产效率。
接下来，在有源区201第一面300形成第一掺杂区206；在第一掺杂区 206上形成位线结构208；对所述衬底第二面400进行减薄，并在有源区201 第二面400形成第二掺杂区209。所述第一掺杂区206、位线结构208和第二 掺杂区209的形成过程请参考图9至图17，在此不再赘述。
在本实施例中，所述初始字线栅极结构朝向衬底第一面300的顶部表面 高于有源区第一面300表面，从而所述位线结构208通过位线插塞207与第 一掺杂区206电连接。
请参考图26，去除衬底第二面400表面的部分有源区201、去除所述第 一侧区以及与第一侧区邻接的部分所述有源区201，形成字线栅极结构，并在 所述字线栅极结构和有源区201之间形成第二凹槽(未图示)，所述第二凹槽 自衬底第二面400向第一面300延伸；在第二凹槽内形成第一隔离结构412。
所述字线栅极结构包括位于第一凹槽203部分侧壁表面和底部表面的栅 介质层406以及位于栅介质层406表面的栅极层407。
在本实施例中，所述第一隔离结构412在朝向衬底第一面300的方向上 的底部平面低于所述栅极层407位于第一凹槽203内的高度的二分之一。从 而能够确保所述第一隔离结构412的隔离作用使得字线栅极结构第一侧区的 沟道能够完全关断，能够减少漏电流。
所述第一隔离结构412的形成过程请参考图18和图19，在此不再赘述。 接下来，在有源区第二面400形成电容结构，所述电容结构的形成过程请参 考图20和图21，在此不再赘述。
相应地，本发明实施例还提供一种半导体结构，请继续参考图26，图26 和图20结构的区别在于：
所述初始字线栅极结构包括位于第一凹槽203侧壁表面和底部表面的初 始栅介质层404以及位于初始栅介质层304表面的初始栅极层405。
在本实施例中，所述初始字线栅极结构朝向衬底第一面300的顶部表面 高于有源区第一面300表面。
在本实施例中，所述第一隔离结构412在朝向衬底第一面300的方向上 的底部平面低于所述栅极层407位于第一凹槽203内的高度的二分之一。
图27和图29是本发明另一实施例中半导体结构形成过程的结构示意图。
请参考图27，图27是在图4基础上的结构示意图，在第一凹槽203内形 成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区(未标 示)和第二侧区(未标示)，所述第一侧区和第二侧区分别与所述有源区201 邻接。
所述初始字线栅极结构包括位于第一凹槽203侧壁表面和底部表面的初 始栅介质层504以及位于初始栅介质层504表面的初始栅极层。
在本实施例中，所述初始字线栅极结构朝向衬底第一面300的顶部表面 高于有源区第一面300表面。从而形成所述初始字线栅极结构的工艺简单， 能够提高生产效率。
在本实施例中，所述初始栅极层包括位于第一凹槽203底部的第一分部 505和位于第一分部505上的第二分部506，所述第一分部505和第二分部506 的材料不同。
在本实施例中，所述第一分部505的材料包括金属或多晶硅，所述第二 分部506的材料包括金属或多晶硅，所述金属包括钨。
接下来，在有源区201第一面300形成第一掺杂区206；在第一掺杂区 206上形成位线结构208；对所述衬底第二面400进行减薄，并在有源区201 第二面400形成第二掺杂区209。所述第一掺杂区206、位线结构208和第二 掺杂区209的形成过程请参考图9至图17，在此不再赘述。
请参考图28和图29，去除衬底第二面400表面的部分有源区201、去除 所述第一侧区以及与第一侧区邻接的部分所述有源区201，形成字线栅极结 构，并在所述字线栅极结构和有源区201之间形成第二凹槽(未图示)，所述 第二凹槽自衬底第二面400向第一面300延伸；在第二凹槽内形成第一隔离 结构512。
请参考图28，所述第一分部505的材料包括多晶硅，所述第二分部506 的材料包括金属，所述金属包括钨。
在本实施例中，所述第二分部506的高度与第一分部505高度的比例范 围为1:4～2:1。从而能够保证后续形成的字线栅极结构的电阻减小和漏电流减 少的效果能够均衡。
所述第一隔离结构512朝向衬底第一面300的底部平面高于所述第一分 部505朝向所述衬底第一面300的顶部平面。从而所述第一隔离结构512的 底部平面只用确保高于所述第一分部505的顶部平面，即可达到关断字线栅 极结构第一侧区的沟道的效果。
请参考图29，所述第一分部505的材料包括金属，所述金属包括钨，所 述第二分部506的材料包括多晶硅。
在本实施例中，所述第二分部506的高度与第一分部505高度的比例范 围为1:2～4:1。从而能够保证后续形成的字线栅极结构的电阻减小和漏电流减 少的效果能够均衡。
在本实施例中，所述第一隔离结构512朝向衬底第一面300的底部平面 与第二分部506朝向衬底第一面300的顶部平面持平。从而确保所述第一隔 离结构512达到关断字线栅极结构第一侧区的沟道的效果。
所述第一隔离结构512的形成过程请参考图18和图19，在此不再赘述。
接下来，在有源区第二面400形成电容结构，所述电容结构的形成过程 请参考图20和图21，在此不再赘述。
相应地，本发明实施例还提供一种半导体结构，请继续参考图28，图28 和图20结构的区别在于：
在本实施例中，所述初始字线栅极结构朝向衬底第一面300的顶部表面 高于有源区第一面300表面。
在本实施例中，所述初始栅极层包括位于第一凹槽203底部的第一分部 505和位于第一分部505上的第二分部506，所述第一分部505和第二分部506 的材料不同。
所述第一分部505的材料包括多晶硅，所述第二分部506的材料包括金 属，所述金属包括钨；所述第二分部506的高度与第一分部505高度的比例 范围为1:4～2:1。
在本实施例中，所述第一隔离结构512朝向衬底第一面300的底部平面 高于所述第一分部505朝向所述衬底第一面300的顶部平面。
相应地，本发明实施例还提供一种半导体结构，请继续参考图29，图29 和图20结构的区别在于：
在本实施例中，所述初始字线栅极结构朝向衬底第一面300的顶部表面 高于有源区第一面300表面。
在本实施例中，所述初始栅极层包括位于第一凹槽203底部的第一分部 505和位于第一分部505上的第二分部506，所述第一分部505和第二分部506 的材料不同。
在本实施例中，所述第一分部505的材料包括金属，所述金属包括钨， 所述第二分部506的材料包括多晶硅；所述第二分部506的高度与第一分部 505高度的比例范围为1:2～4:1。
在本实施例中，所述第一隔离结构512朝向衬底第一面300的底部平面 与第二分部506朝向衬底第一面300的顶部平面持平。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员， 在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保 护范围应当以权利要求所限定的范围为准。

Claims (57)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；
位于所述衬底内的若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；
位于第一凹槽内的字线栅极结构，所述字线栅极结构内包括第二侧区，所述第二侧区与所述有源区邻接；
位于第一凹槽内的第一隔离结构，所述第一隔离结构与字线栅极结构邻接，所述第一隔离结构位于字线栅极结构与有源区之间，所述第一隔离结构还位于部分有源区内，且所述第一隔离结构自衬底第二面向第一面延伸；
位于各所述有源区的第一面上的若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向；
位于各所述有源区的第二面上的若干电容结构。
2.如权利要求1所述的半导体结构，其特征在于，还包括：位于有源区第一面内的第一掺杂区；各位线结构分别与一个第一掺杂区电连接。
3.如权利要求2所述的半导体结构，其特征在于，还包括：位于位线结构和第一掺杂区之间的位线插塞，所述位线插塞电连接所述位线结构和第一掺杂区。
4.如权利要求2所述的半导体结构，其特征在于，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于所述第一掺杂区朝向衬底第二面的底部平面。
5.如权利要求1所述半导体结构，其特征在于，相邻有源区之间具有第二隔离结构；所述衬底第二面暴露出所述第二隔离结构。
6.如权利要求5所述半导体结构，其特征在于，还包括：位于衬底第二面有源区上和第二隔离结构上的第一介质层，所述第一介质层内具有若干第三凹槽，所述第三凹槽暴露出有源区的第二面表面；所述电容结构位于所述第三凹槽内。
7.如权利要求5所述半导体结构，其特征在于，所述第二隔离结构的材料包括介电材料，所述介电材料包括氧化硅或氮化硅。
8.如权利要求1所述半导体结构，其特征在于，还包括：位于有源区第二面内的第二掺杂区；各电容结构分别与一个有源区内的第二掺杂区电连接。
9.如权利要求8所述半导体结构，其特征在于，还包括：位于电容结构与所述第二掺杂区之间的电容插塞，所述电容插塞电连接所述电容结构与所述第二掺杂区。
10.如权利要求8所述半导体结构，其特征在于，所述电容结构在有源区的第二面上的投影至少与部分所述第二掺杂区重合。
11.如权利要求1所述半导体结构，其特征在于，还包括：位于字线栅极结构上和有源区的第一面上的第二介质层；所述第二介质层内具有第四凹槽，所述第四凹槽暴露出部分有源区的第一面表面；所述位线结构位于所述第四凹槽内。
12.如权利要求1所述半导体结构，其特征在于，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅介质层以及位于栅介质层表面的栅极层。
13.如权利要求12所述半导体结构，其特征在于，所述字线栅极结构朝向衬底第一面的方向上的顶部表面低于所述衬底第一面表面。
14.如权利要求13所述半导体结构，其特征在于，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于所述栅极层高度的二分之一。
15.如权利要求14所述半导体结构，其特征在于，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。
16.如权利要求13所述半导体结构，其特征在于，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。
17.如权利要求16所述半导体结构，其特征在于，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为1:2～4:1。
18.如权利要求16所述半导体结构，其特征在于，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为1:4～2:1；所述第一隔离结构朝向衬底第一面的底部平面高于所述第一分部朝向所述衬底第一面的顶部平面。
19.如权利要求12所述半导体结构，其特征在于，所述字线栅极结构朝向衬底第一面的顶部表面高于有源区第一面表面。
20.如权利要求19所述半导体结构，其特征在于，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。
21.如权利要求19所述半导体结构，其特征在于，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。
22.如权利要求21所述半导体结构，其特征在于，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为1:2～4:1。
23.如权利要求21所述半导体结构，其特征在于，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为1:4～2:1。
24.如权利要求1所述半导体结构，其特征在于，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧化硅。
25.如权利要求1所述半导体结构，其特征在于，所述电容结构包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层。
26.如权利要求25所述半导体结构，其特征在于，所述介电层的形状包括：平面型或“U”型。
27.如权利要求1所述半导体结构，其特征在于，各所述电容结构位于与所述第二侧区邻接的有源区上。
28.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；
在所述衬底内形成若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；
在第一凹槽内形成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区和第二侧区，所述第一侧区和第二侧区分别与所述有源区邻接；
在各所述有源区的第一面上形成若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向；
形成若干位线结构之后，去除衬底第二面表面的部分有源区、去除所述第一侧区以及与第一侧区邻接的部分所述有源区，形成字线栅极结构，并在所述字线栅极结构和有源区之间形成第二凹槽，所述第二凹槽自衬底第二面向第一面延伸；
在第二凹槽内形成第一隔离结构；
在各所述有源区的第二面上形成若干电容结构。
29.如权利要求28所述半导体结构的形成方法，其特征在于，形成初始字线栅极结构之后，在各所述有源区的第一面上形成若干位线结构之前，还包括：对所述有源区的第一面表面进行离子注入，在有源区内形成第一掺杂区；各位线结构分别与一个第一掺杂区电连接。
30.如权利要求29所述半导体结构的形成方法，其特征在于，形成初始字线栅极结构之后，在各所述有源区的第一面上形成若干位线结构之前，还包括：在第一掺杂区上形成位线插塞，所述位线插塞电连接所述位线结构和第一掺杂区。
31.如权利要求29所述半导体结构的形成方法，其特征在于，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于所述第一掺杂区朝向衬底第二面的底部平面。
32.如权利要求28所述半导体结构的形成方法，其特征在于，相邻有源区之间具有第二隔离结构；去除衬底第二面表面的部分有源区、去除所述第一侧区以及与第一侧区邻接的部分所述有源区的方法包括：对所述衬底第二面进行减薄，直至暴露出第二隔离结构表面；去除暴露出的有源区、去除所述第一侧区以及与第一侧区邻接的部分所述有源区。
33.如权利要求32所述半导体结构的形成方法，其特征在于，对所述衬底第二面进行减薄之后，去除暴露出的有源区、去除所述第一侧区以及与第一侧区邻接的部分所述有源区之前，还包括：对减薄后的有源区的第二面进行离子注入，在有源区内形成第二掺杂区；各电容结构分别与一个有源区内的第二掺杂区电连接。
34.如权利要求33所述半导体结构的形成方法，其特征在于，在第二掺杂区上形成若干电容结构之前，还包括：在第二掺杂区上形成电容插塞，所述电容插塞电连接所述电容结构与所述第二掺杂区。
35.如权利要求32所述半导体结构的形成方法，其特征在于，所述电容结构的形成方法包括：在衬底第二面有源区上和第二隔离结构上形成第一介质层，所述第一介质层内具有若干第三凹槽，所述第三凹槽暴露出有源区的第二面表面；在第三凹槽内形成所述电容结构。
36.如权利要求32所述半导体结构的形成方法，其特征在于，所述第二隔离结构的材料包括介电材料，所述介电材料包括氧化硅或氮化硅。
37.如权利要求33所述半导体结构的形成方法，其特征在于，形成位线结构的方法包括：在字线栅极结构上和有源区的第一面上形成第二介质层；在第二介质层内形成第四凹槽，所述第四凹槽暴露出部分有源区的第一面表面；在所述第四凹槽内形成位线结构。
38.如权利要求37所述半导体结构的形成方法，其特征在于，对所述衬底第二面进行减薄的方法包括：提供基底，所述基底表面与第二介质层表面键合；翻转所述基底和衬底，对所述衬底第二面进行减薄。
39.如权利要求33所述半导体结构的形成方法，其特征在于，对所述衬底第二面进行减薄的工艺包括化学机械抛光工艺。
40.如权利要求33所述半导体结构的形成方法，其特征在于，所述电容结构在有源区的第二面上的投影至少与部分所述第二掺杂区重合。
41.如权利要求28所述半导体结构的形成方法，其特征在于，去除衬底第二面表面的部分有源区、去除所述第一侧区以及与第一侧区邻接的部分所述有源区的工艺包括干法刻蚀工艺。
42.如权利要求28所述半导体结构的形成方法，其特征在于，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅介质层以及位于栅介质层表面的栅极层。
43.如权利要求42所述半导体结构的形成方法，其特征在于，所述字线栅极结构朝向衬底第一面的方向上的顶部表面低于所述衬底第一面表面。
44.如权利要求43所述半导体结构的形成方法，其特征在于，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于所述栅极层高度的二分之一。
45.如权利要求44所述半导体结构的形成方法，其特征在于，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。
46.如权利要求43所述半导体结构的形成方法，其特征在于，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。
47.如权利要求46所述半导体结构的形成方法，其特征在于，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为1:2～4:1。
48.如权利要求46所述半导体结构的形成方法，其特征在于，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为1:4～2:1；所述第一隔离结构朝向衬底第一面的底部平面高于所述第一分部朝向所述衬底第一面的顶部平面。
49.如权利要求42所述半导体结构的形成方法，其特征在于，所述字线栅极结构朝向衬底第一面的顶部表面高于有源区第一面表面。
50.如权利要求49所述半导体结构的形成方法，其特征在于，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。
51.如权利要求49所述半导体结构的形成方法，其特征在于，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。
52.如权利要求51所述半导体结构的形成方法，其特征在于，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为1:2～4:1。
53.如权利要求51所述半导体结构的形成方法，其特征在于，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为1:4～2:1。
54.如权利要求28所述半导体结构的形成方法，其特征在于，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧化硅。
55.如权利要求28所述半导体结构的形成方法，其特征在于，所述电容结构包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层。
56.如权利要求55所述半导体结构的形成方法，其特征在于，所述介电层的形状包括：平面型或“U”型。
57.如权利要求28所述半导体结构的形成方法，其特征在于，各所述电容结构位于与所述第二侧区邻接的有源区上。
CN202110373399.8A 2021-04-07 2021-04-07 半导体结构及半导体结构的形成方法 Active CN113224058B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110373399.8A CN113224058B (zh) 2021-04-07 2021-04-07 半导体结构及半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110373399.8A CN113224058B (zh) 2021-04-07 2021-04-07 半导体结构及半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN113224058A true CN113224058A (zh) 2021-08-06
CN113224058B CN113224058B (zh) 2023-03-10

Family

ID=77086588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110373399.8A Active CN113224058B (zh) 2021-04-07 2021-04-07 半导体结构及半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN113224058B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115884594A (zh) * 2023-02-09 2023-03-31 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211119A (ja) * 2007-02-28 2008-09-11 Elpida Memory Inc 半導体装置の製造方法
US20120168854A1 (en) * 2011-01-03 2012-07-05 Hynix Semiconductor Inc. Semiconductor device and metod for forming the same
US20170031221A1 (en) * 2014-04-01 2017-02-02 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN109192728A (zh) * 2017-06-22 2019-01-11 华邦电子股份有限公司 动态随机存取存储器及其制造方法
CN110137138A (zh) * 2019-05-16 2019-08-16 芯盟科技有限公司 存储器结构及其形成方法、存储器结构的电路
CN110265398A (zh) * 2019-06-28 2019-09-20 芯盟科技有限公司 存储器及其形成方法
CN110265397A (zh) * 2019-06-28 2019-09-20 芯盟科技有限公司 存储器结构及其形成方法
CN110265396A (zh) * 2019-06-28 2019-09-20 芯盟科技有限公司 存储器结构及其形成方法
CN110429084A (zh) * 2019-08-13 2019-11-08 德淮半导体有限公司 存储器的结构及其形成方法
CN112071841A (zh) * 2020-09-17 2020-12-11 芯盟科技有限公司 半导体结构及其形成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211119A (ja) * 2007-02-28 2008-09-11 Elpida Memory Inc 半導体装置の製造方法
US20120168854A1 (en) * 2011-01-03 2012-07-05 Hynix Semiconductor Inc. Semiconductor device and metod for forming the same
US20170031221A1 (en) * 2014-04-01 2017-02-02 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN109192728A (zh) * 2017-06-22 2019-01-11 华邦电子股份有限公司 动态随机存取存储器及其制造方法
CN110137138A (zh) * 2019-05-16 2019-08-16 芯盟科技有限公司 存储器结构及其形成方法、存储器结构的电路
CN110265398A (zh) * 2019-06-28 2019-09-20 芯盟科技有限公司 存储器及其形成方法
CN110265397A (zh) * 2019-06-28 2019-09-20 芯盟科技有限公司 存储器结构及其形成方法
CN110265396A (zh) * 2019-06-28 2019-09-20 芯盟科技有限公司 存储器结构及其形成方法
CN110429084A (zh) * 2019-08-13 2019-11-08 德淮半导体有限公司 存储器的结构及其形成方法
CN112071841A (zh) * 2020-09-17 2020-12-11 芯盟科技有限公司 半导体结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115884594A (zh) * 2023-02-09 2023-03-31 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Also Published As

Publication number Publication date
CN113224058B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
CN114121818B (zh) 半导体器件及其形成方法
CN113241347B (zh) 半导体结构及半导体结构的形成方法
CN112071841A (zh) 半导体结构及其形成方法
CN111223863B (zh) 动态随机存取存储器结构
CN112951829A (zh) 半导体结构及其形成方法
US20070072357A1 (en) Method of manufacturing devices having vertical junction edge
CN113192956B (zh) 动态随机存取存储器及其形成方法
CN115295550A (zh) 半导体结构及其形成方法
CN113192955B (zh) 半导体结构及半导体结构的形成方法
CN113488468A (zh) 半导体结构及半导体结构的形成方法
CN110137138B (zh) 存储器结构及其形成方法、存储器结构的电路
CN114121961B (zh) 动态随机存取存储器及其形成方法
CN113540094A (zh) 半导体结构及其形成方法
CN113224058B (zh) 半导体结构及半导体结构的形成方法
CN115295549A (zh) 半导体结构及其形成方法
CN113540092B (zh) 半导体结构及其形成方法
CN114023743B (zh) 半导体结构及半导体结构的形成方法
CN113517292A (zh) 半导体结构及其形成方法
WO2022213530A1 (zh) 半导体结构及半导体结构的形成方法
CN115172278A (zh) 半导体结构的形成方法
CN114373720A (zh) 动态随机存取存储器的形成方法
CN114335185A (zh) 具有设置在字线栅上方的擦除栅的分裂栅双位非易失性存储器单元及其制备方法
CN115188761A (zh) 半导体结构
CN113488472B (zh) 半导体结构及其形成方法
CN113540093B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant