CN115172278A - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，包括：提供衬底，衬底包括若干相互分立的有源区，若干有源区沿第一方向排列且平行于第二方向，第一方向与第二方向垂直；在衬底内形成若干第一凹槽，若干第一凹槽沿第二方向排列，且沿第一方向贯穿若干有源区；在第一凹槽内形成初始字线栅极结构，初始字线栅极结构内包括相对的第一侧区和第二侧区；去除第一侧区及与第一侧区邻接的部分有源区，形成字线栅极结构，并在字线栅极结构和有源区之间形成第二凹槽；在第二凹槽内形成第一隔离结构；在各有源区的第一面上形成若干电容结构；在衬底第二面上形成若干位线结构，若干位线结构沿第一方向排列且平行于第二方向。所述方法形成的半导体结构性能得到提升。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。

动态随机存取存储器(DRAM)的基本存储单元由一个晶体管和一个存储电容组成，而存储阵列由多个存储单元组成。因此，存储器芯片面积的大小就取决于基本存储单元的面积大小。

现有的动态随机存取存储器还有待改善。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以提升动态随机存取存储器的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；在所述衬底内形成若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；在第一凹槽内形成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区和第二侧区，所述第一侧区和第二侧区分别与所述有源区邻接；去除所述第一侧区以及与第一侧区邻接的部分所述有源区，形成字线栅极结构，并在所述字线栅极结构和有源区之间形成第二凹槽；在第二凹槽内形成第一隔离结构；在各所述有源区的第一面上形成若干电容结构；在衬底第二面上形成若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向。

可选的，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅介质层以及位于栅介质层表面的栅极层。

可选的，所述第一隔离结构在朝向衬底第二面的方向上的底部平面低于所述栅极层高度的二分之一。

可选的，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。

可选的，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。

可选的，所述第二分部的高度与第一分部高度的比例范围为1:4～4:1。

可选的，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第一隔离结构在朝向衬底第二面的方向上的底部平面低于所述第二分部在朝向衬底第二面的方向上的底部平面。

可选的，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第一隔离结构在朝向衬底第二面的方向上的底部平面低于所述第一分部在朝向衬底第二面的方向上的底部平面。

可选的，所述字线栅极结构的形成方法包括：在第一凹槽侧壁表面和底部表面以及衬底第一面的有源区顶部表面形成初始栅介质材料层；在初始栅介质材料层上形成初始第一分部；回刻蚀所述初始第一分部，直至所述初始第一分部顶部表面低于所述衬底第一面的有源区顶部表面且暴露出第一凹槽侧壁的部分初始栅介质材料层，形成第一分部；在第一分部上形成初始第二分部；平坦化所述初始第二分部和衬底第一面的有源区顶部的初始栅介质材料层，直至暴露出衬底第一面的有源区顶部表面，形成栅介质层和过渡第二分部；回刻蚀所述过渡第二分部，形成所述第二分部。

可选的，相邻有源区之间具有第二隔离结构；在衬底第二面上形成若干位线结构的方法包括：对所述衬底第二面进行减薄，直至暴露出第二隔离结构表面；对减薄后的有源区的第二面进行离子注入，在有源区内形成第二掺杂区；在第二掺杂区上形成若干位线结构，各位线结构分别与一个有源区内的第二掺杂区电连接。

可选的，在第二掺杂区上形成若干位线结构之前，还包括：在第二掺杂区上形成位线插塞，所述位线插塞电连接所述位线结构与所述第二掺杂区。

可选的，对减薄后的有源区的第二面进行离子注入之后，在第二掺杂区上形成若干位线结构之前，还包括：去除部分字线栅极结构底部的有源区，直至暴露出栅介质层表面。

可选的，所述位线结构的形成方法包括：在衬底第二面有源区上和第二隔离结构上形成第一介质层，所述第一介质层内具有若干第三凹槽，所述第三凹槽暴露出有源区的第二面表面；在第三凹槽内形成所述位线结构。

可选的，所述位线结构包括位于第三凹槽侧壁表面和底部表面的阻挡层，以及位于阻挡层上的位线层。

可选的，所述第二隔离结构的材料包括介电材料，所述介电材料包括氧化硅。

可选的，形成电容结构的方法包括：在第一隔离结构上和有源区的第一面上形成第二介质层；在第二介质层内形成第四凹槽，所述第四凹槽暴露出部分有源区的第一面表面；在所述第四凹槽内形成电容结构。

可选的，对所述衬底第二面进行减薄的方法包括：提供基底，所述基底表面与第二介质层表面键合；翻转所述基底和衬底，对所述衬底第二面进行减薄。

可选的，对所述衬底第二面进行减薄的工艺包括化学机械抛光工艺。

可选的，形成初始字线栅极结构之后，去除所述第一侧区以及与第一侧区邻接的部分所述有源区之前，还包括：对所述有源区的第一面表面进行离子注入，在有源区内形成第一掺杂区；各电容结构分别与一个第一掺杂区电连接。

可选的，所述电容结构在有源区的第一面上的投影至少与部分所述第一掺杂区重合。

可选的，形成第一隔离结构之后，在各所述有源区的第一面上形成若干电容结构之前，还包括：在第一掺杂区上形成电容插塞，所述电容插塞电连接所述电容结构和第一掺杂区。

可选的，所述字线栅极结构朝向衬底第一面的顶部表面低于所述第一掺杂区朝向衬底第二面的底部平面。

可选的，去除所述第一侧区以及与第一侧区邻接的部分所述有源区的工艺包括干法刻蚀工艺。

可选的，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧化硅。

可选的，所述电容结构包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层。

可选的，所述介电层的形状包括：平面型或“U”型。

可选的，各所述电容结构位于与所述第二侧区邻接的有源区上。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明的技术方案形成一种新的半导体结构，一方面，所述电容结构位于衬底第一面，位线结构位于衬底第二面，从而大大简化了制造工艺的难度和成本；另一方面，所述字线栅极结构位于衬底内，从而能够节省垂直衬底表面方向上的空间，能够提高存储阵列单元的密度；再一方面，所述字线栅极结构与有源区之间具有第一隔离结构，所述字线栅极结构的第二侧区与有源区邻接，从而所述第一隔离结构能够隔离所述字线栅极结构第一侧区和有源区，避免所述字线栅极结构同时与相邻两侧的有源区都接触产生两个沟道形成寄生器件，使得晶体管不易关断的情况。从而能够减少漏电流，提升半导体结构的性能。

进一步，所述栅极层的材料包括多晶硅或钨，所述第一隔离结构在朝向衬底第二面的方向上的底部平面低于所述栅极层高度的二分之一，从而能够确保字线栅极结构第一侧区的沟道能够完全关断。

进一步，所述栅极层包括第一分部和位于第一分部上的第二分部，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第一隔离结构在朝向衬底第二面的方向上的底部平面低于所述第二分部在朝向衬底第二面的方向上的底部平面。从而所述第一隔离结构的底部平面只用确保低于所述第二分部的底部平面，即可达到关断字线栅极结构第一侧区的沟道的效果。

进一步，还在有源区的第一面的第一掺杂区上形成电容插塞，所述电容结构与所述第一掺杂区通过电容插塞电连接，从而形成电容结构和电容插塞的工艺窗口能够增大。

进一步，对减薄后的有源区的第二面进行离子注入之后，在第二掺杂区上形成若干位线结构之前，还包括：去除部分字线栅极结构底部的有源区，直至暴露出栅介质层表面。此时有源区的第二面是相互分立的，从而在有源区的第二面上形成位线结构之后，产生的电容减小。

进一步，所述字线栅极结构朝向衬底第一面的顶部表面低于所述第一掺杂区朝向衬底第二面的底部表面。从而后续字线栅极结构在有源区内形成的沟道不会与第一掺杂区发生重合，避免第一掺杂区的性能受到影响。

附图说明

图1是一实施例中半导体结构的结构示意图；

图2至图24是本发明一实施例中半导体结构形成过程的结构示意图；

图25至图27是本发明另一实施例中半导体结构形成过程的结构示意图；

图28至图30是本发明另一实施例中半导体结构形成过程的结构示意图。

具体实施方式

如背景技术所述，现有的动态随机存取存储器还有待改善。现结合具体的实施例进行分析说明。

图1是一实施例中半导体结构的结构示意图。

请参考图1，包括：衬底100；位于衬底100内的字线栅极结构101；位于字线栅极结构101两侧衬底100内的源掺杂区103和漏掺杂区102；通过源插塞104与源掺杂区103电连接的位线结构105；通过电容插塞106与漏掺杂区102电连接的电容结构107。

所述半导体结构的形成过程为：先形成源掺杂区103和漏掺杂区102，再在衬底100内形成字线栅极结构101，然后形成源插塞104和位线结构105，再形成电容插塞106，最后形成电容结构107。所述半导体结构的沟道为U型，源掺杂区103和漏掺杂区102在字线栅极结构101的水平两侧。位线结构105和电容结构107在晶体管的同侧，在加工工艺上都位于衬底的上方。电容结构107的电容插塞106需要穿过位线结构105，使得整体的工艺复杂度较高，对于光刻工艺和对准度有极高的要求。

为了解决上述问题，本发明技术方案形成一种新的半导体结构，一方面，所述电容结构位于衬底第一面，位线结构位于衬底第二面，从而大大简化了制造工艺的难度和成本；另一方面，所述字线栅极结构位于衬底内，从而能够节省垂直衬底表面方向上的空间，能够提高存储阵列单元的密度；再一方面，所述字线栅极结构与有源区之间具有第一隔离结构，所述字线栅极结构的第二侧区与有源区邻接，所述字线栅极结构第一侧区与第一隔离结构邻接，从而所述第一隔离结构能够隔离所述字线栅极结构第一侧区和有源区，避免所述字线栅极结构同时与相邻两侧的有源区都接触产生两个沟道形成寄生器件，使得晶体管不易关断的情况。从而能够减少漏电流，提升半导体结构的性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图24是本发明实施例中半导体结构形成过程的结构示意图。

请参考图2和图3，图3为图2衬底第一面300的俯视图，图2为图3沿剖面线AA1方向的剖面结构示意图，提供衬底200，所述衬底包括相对的第一面300和第二面400，所述衬底包括若干相互分立的有源区201，若干所述有源区201沿第一方向X排列，且若干所述有源区201平行于第二方向Y，所述第一方向X与第二方向Y相互垂直。

在本实施例中，所述衬底200的材料为硅。

在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。

在本实施例中，相邻有源区201之间具有第二隔离结构202。

所述第二隔离结构202的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

在本实施例中，所述第二隔离结构202的材料包括氧化硅。

请参考图4、图5和图6，图6为图5和图4衬底第一面300的俯视图，图4为图6沿剖面线BB1方向的剖面结构示意图，图5为图6沿剖面线CC1方向的剖面结构示意图，在所述衬底200内形成若干第一凹槽203，所述第一凹槽203自第一面300向第二面400延伸，若干所述第一凹槽203沿第二方向Y排列，且所述第一凹槽203沿第一方向X贯穿若干所述有源区201。

所述第一凹槽203的形成方法包括：在衬底第一面300上形成图形化的掩膜层(未图示)，所述图形化的掩膜层暴露出部分所述有源区201表面；以所述图形化的掩膜层为掩膜刻蚀所述有源区201，在衬底内形成所述第一凹槽203。

在本实施例中，所述第一凹槽203朝向衬底第二面400的底部平面高于所述第二隔离结构202朝向衬底第二面400的底部平面。为后续在衬底第二面400形成第二掺杂区留有物理空间。

请参考图7和图8，图8为图7衬底第一面300的俯视图，图7为图8沿剖面线DD1方向的剖面结构示意图，在第一凹槽203内形成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区(未标示)和第二侧区(未标示)，所述第一侧区和第二侧区分别与所述有源区201邻接。

所述初始字线栅极结构包括位于第一凹槽203侧壁表面和底部表面的初始栅介质层204以及位于初始栅介质层204表面的初始栅极层205。

所述初始字线栅极结构朝向衬底第一面300的顶部表面低于所述有源区201第一面300表面，为后续在有源区201第一面300形成第一掺杂区提供物理空间。

所述初始字线栅极结构的形成方法包括：在第一凹槽203侧壁表面和底部表面。有源区201第一面300表面形成栅介质材料层(未图示)；在栅介质材料层上形成栅极材料层(未图示)；平坦化所述栅极材料层和栅介质材料层，直至暴露出有源区201表面，形成过渡初始字线栅极结构；回刻蚀所述过渡初始字线栅极结构，直至暴露出部分所述第一凹槽203侧壁，形成所述初始字线栅极结构。

在本实施例中，所述初始栅介质层204的材料包括氧化硅或低K(K小于3.9)材料；所述初始栅极层205的材料包括多晶硅。

在另一实施例中，所述初始栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述初始栅极层的材料包括金属，所述金属包括钨。

在另一实施例中，所述初始字线栅极结构还包括初始功函数层，所述初始功函数层位于所述初始栅介质层和初始栅极层之间。所述初始功函数层的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。

在其他实施例中，所述初始栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。

请参考图9和图10，图10为图9衬底第一面300的俯视图，图9为图10沿剖面线EE1方向的剖面结构示意图，形成初始字线栅极结构之后，对所述有源区201的第一面300表面进行离子注入，在有源区201内形成第一掺杂区206。

所述初始字线栅极结构朝向衬底第一面300的顶部表面低于所述第一掺杂区206朝向衬底第二面400的底部平面。从而后续字线栅极结构在有源区201内形成的沟道不会与第一掺杂区206发生重合，避免第一掺杂区206的性能受到影响。

所述第一掺杂区206内具有掺杂离子，所述掺杂离子的类型为N型或P型；所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。

请参考图11，图11为在图9基础上的结构示意图，去除所述第一侧区以及与第一侧区邻接的部分所述有源区201，形成字线栅极结构，并在所述字线栅极结构和有源区201之间形成第二凹槽207。

所述字线栅极结构包括位于第一凹槽203部分侧壁表面和底部表面的栅介质层208以及位于栅介质层208表面的栅极层209。所述字线栅极结构位于衬底内，从而能够节省垂直衬底表面方向上的空间，能够提高存储阵列单元的密度。

去除所述第一侧区以及与第一侧区邻接的部分所述有源区201，从而使得所述字线栅极结构只有第二侧与有源区201都接触，从而工作时产生一个沟道，使得所述晶体管满足性能要求，开启和关断容易控制，从而能够减少漏电流。

在本实施例中，所述第二凹槽207在朝向衬底第二面400的方向上的底部平面低于所述栅极层209高度的二分之一。从而能够确保后续在第二凹槽207内形成的第一隔离结构的隔离作用使得字线栅极结构第一侧区的沟道能够完全关断，能够减少漏电流。

在本实施例中，去除所述第一侧区以及与第一侧区邻接的部分所述有源区201的工艺包括干法刻蚀工艺。所述干法刻蚀工艺容易控制形成的第二凹槽207的深度和尺寸精度。

请参考图12和图13，图13为图12的俯视图，图12为图13沿剖面线FF1方向的剖面结构示意图，在第二凹槽207内形成第一隔离结构210。

所述第一隔离结构210还位于字线栅极结构顶部表面。

所述第一隔离结构210位于字线栅极结构与有源区201之间，所述字线栅极结构的第二侧区与有源区201邻接，从而所述第一隔离结构210能够隔离所述字线栅极结构第一侧区和有源区201，避免所述字线栅极结构同时与相邻两侧的有源区201都接触产生两个沟道形成寄生器件，使得晶体管不易关断的情况，从而能够减少漏电流。

所述第一隔离结构210的形成方法包括：在第二凹槽207内、字线栅极结构顶部以及有源区201表面形成隔离材料层(未图示)；平坦化所述隔离材料层，直至暴露出有源区201表面，形成所述第一隔离结构210。

所述第一隔离结构210的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

在本实施例中，所述第一隔离结构210的材料包括氧化硅。

在本实施例中，所述第一隔离结构210在朝向衬底第二面400的方向上的底部平面低于所述栅极层209高度的二分之一。从而所述第一隔离结构210的隔离作用使得字线栅极结构第一侧区的沟道能够完全关断，能够减少漏电流。

请参考图14和图15，图15为图14衬底第一面300的俯视图，图14为图15沿剖面线GG1方向的剖面结构示意图，在各所述有源区201的第一面上形成若干电容结构212，各电容结构212分别与一个第一掺杂区206电连接。

各所述电容结构212位于与所述第二侧区邻接的有源区201上，所述电容结构212在有源区201的第一面上的投影至少与部分所述第一掺杂区206重合。

在本实施例中，还包括：在第一掺杂区206上形成电容插塞211，所述电容插塞211电连接所述电容结构212和第一掺杂区206。

所述电容插塞211和电容结构212的形成方法包括：在第一隔离结构210上和有源区201的第一面300上形成第二介质层(未图示)；在第二介质层内形成第四凹槽(未图示)；在第四凹槽内形成开口(未图示)，所述开口暴露出部分第一掺杂区206表面；在开口内形成电容插塞211，在第四凹槽内形成电容结构212。

形成电容插塞211和电容结构212的方法，在第二介质层内形成第四凹槽，在第四凹槽内形成开口，在开口内形成电容插塞，再在第四凹槽内形成电容结构。所述工艺窗口较大，工艺较简单，能够提升生产效率。

所述电容结构212包括：第一电极层(未图示)、第二电极层(未图示)和位于第一电极层与第二电极层之间的介电层(未图示)。

所述介电层的形状包括：平面型或“U”型。

当所述介电层的形状为平面型时，所述第一电极层的表面平整，所述第二电极层的表面平整。

当所述介电层的形状为“U”型时，所述第一电极层的表面为不平整的表面，所述第二电极层的表面为不平整的表面；或者，所述第一电极层的表面平整，所述第二电极层的表面平整。

所述第一电极层的材料包括：金属或金属氮化物；所述第二电极层的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。

所述电容插塞211的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。

在另一实施例中，能够不形成所述电容插塞，所述电容结构与第一掺杂区直接接触电连接。

所述电容结构的形成方法包括：在第一隔离结构上和有源区的第一面上形成第二介质层；在第二介质层内形成第四凹槽，所述第四凹槽暴露出部分第一掺杂区表面；在所述第四凹槽内形成电容结构。

接下来，在衬底第二面400上形成若干位线结构215，若干所述位线结构215沿第一方向X排列，且若干所述位线结构215平行于第二方向Y。所述位线结构215的形成过程请参考图16至图24。

请参考图16、图17和图18，图18为图16和图17衬底第二面400的俯视图，图16为图18沿剖面线HH1方向的剖面结构示意图，图17为图18沿剖面线JJ1方向的剖面结构示意图，对所述衬底第二面400进行减薄，直至暴露出第二隔离结构202表面。

对所述衬底第二面400进行减薄的方法包括：提供基底(未图示)，所述基底表面与第二介质层表面键合；翻转所述基底和衬底，对所述衬底第二面400进行减薄。

对所述衬底第二面400进行减薄的工艺包括化学机械抛光工艺。

请参考图19、图20和图21，图21为图19和图20衬底第二面400的俯视图，图19为图21沿剖面线KK1方向的剖面结构示意图，图20为图21沿剖面线LL1方向的剖面结构示意图，对减薄后的有源区的第二面400进行离子注入，在有源区201内形成第二掺杂区213。

所述第二掺杂区213内具有掺杂离子，所述掺杂离子的类型为N型或P型；所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。

在本实施例中，所述第二掺杂区213内的掺杂离子导电类型与第一掺杂区206内掺杂离子的导电类型相同。

请参考图22、图23和图24，图24为图22和图23衬底第二面400的俯视图，图22为图24沿剖面线MM1方向的剖面结构示意图，图23为图24沿剖面线NN1方向的剖面结构示意图，在第二掺杂区213上形成若干位线结构215，各位线结构分别与一个有源区201内的第二掺杂区213电连接。

所述位线结构215的形成方法包括：在衬底第二面400有源区201上和第二隔离结构202上形成第一介质层214，所述第一介质层214内具有若干第三凹槽(未图示)，所述第三凹槽暴露出第二掺杂区213表面；在第三凹槽内形成所述位线结构215。

所述位线结构215包括位于第三凹槽侧壁表面和底部表面的阻挡层(未图示)，以及位于阻挡层上的位线层(未图示)。

所述阻挡层的材料包括金属氮化物；所述位线层的材料包括金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。

在另一实施例中，还包括：在第二掺杂区上形成位线插塞，所述位线插塞电连接所述位线结构与所述第二掺杂区。

至此，形成的半导体结构，一方面，所述电容结构212位于衬底第一面300，位线结构215位于衬底第二面400，从而大大简化了制造工艺的难度和成本；另一方面，所述字线栅极结构位于衬底内，从而能够节省垂直衬底表面方向上的空间，能够提高存储阵列单元的密度；再一方面，所述字线栅极结构与有源区201之间具有第一隔离结构210，所述字线栅极结构的第二侧区与有源区201邻接，从而所述第一隔离结构210能够隔离所述字线栅极结构第一侧区和有源区201，避免所述字线栅极结构同时与相邻两侧的有源区201都接触产生两个沟道形成寄生器件，使得晶体管不易关断的情况。从而能够减少漏电流，提升半导体结构的性能。

图25至图27是本发明另一实施例中半导体结构形成过程的结构示意图。

请参考图25和图26，图25为在图19基础上的结构示意图，图26为在图21基础上的结构示意图，图26为图25衬底第二面400的俯视图，图25为图26沿剖面线OO1方向的剖面结构示意图，去除部分字线栅极结构底部的有源区201，直至暴露出栅介质层208表面，在有源区201内形成第五凹槽301，在有源区201第二面400形成若干分立的第二掺杂区313。

请参考图27，图27为在图25基础上的结构示意图，在第五凹槽301内、衬底第二面400有源区201上和第二隔离结构202上形成第一介质层314，所述第一介质层314内具有若干第三凹槽(未图示)，所述第三凹槽暴露出第二掺杂区313表面；在第三凹槽内形成位线结构315。

所述有源区201的第二面400是相互分立的，从而在第二掺杂区313上形成位线结构315之后，产生的电容减小。

图28至图30是本发明另一实施例中半导体结构形成过程的结构示意图。

请参考图28，图28为在图4基础上的结构示意图，在第一凹槽203内形成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区(未标示)和第二侧区(未标示)，所述第一侧区和第二侧区分别与所述有源区201邻接。

所述初始字线栅极结构包括位于第一凹槽203侧壁表面和底部表面的初始栅介质层404以及位于初始栅介质层404表面的初始栅极层。

在本实施例中，所述初始栅极层包括位于第一凹槽203底部的第一分部405和位于第一分部405上的第二分部406，所述第一分部405和第二分部406的材料不同。

在本实施例中，所述第一分部405的材料包括金属或多晶硅，所述第二分部406的材料包括金属或多晶硅，所述金属包括钨。

所述第二分部406的高度与第一分部405高度的比例范围为1:4～4:1。从而能够保证后续形成的字线栅极结构的电阻减小和漏电流减少的效果能够均衡。

所述初始字线栅极结构的形成方法包括：在第一凹槽203侧壁表面和底部表面以及衬底第一面300的有源区201顶部表面形成初始栅介质材料层(未图示)；在初始栅介质层上形成初始第一分部(未图示)；回刻蚀所述初始第一分部，直至所述初始第一分部顶部表面低于所述衬底第一面300的有源区201顶部表面且暴露出第一凹槽201侧壁的部分初始栅介质材料层，形成第一分部405；在第一分部405上形成初始第二分部(未图示)；平坦化所述初始第二分部和衬底第一面300的有源区201顶部的初始栅介质材料层，直至暴露出衬底第一面300的有源区201顶部表面，形成初始栅介质层404和过渡第二分部(未图示)；回刻蚀所述过渡第二分部，形成所述第二分部406。

请参考图29和图30，去除所述第一侧区以及与第一侧区邻接的部分所述有源区201，形成字线栅极结构，并在所述字线栅极结构和有源区201之间形成第二凹槽(未图示)；在第二凹槽内形成第一隔离结构410。

请参考图29，所述第一分部405的材料包括金属，所述金属包括钨，所述第二分部406的材料包括多晶硅，所述第一隔离结构410在朝向衬底第二面400的方向上的底部平面低于所述第二分部406在朝向衬底第二面400的方向上的底部平面。

从而所述第一隔离结构410的底部平面只用确保低于所述第二分部406的底部平面，即可达到关断字线栅极结构第一侧区的沟道的效果。

所述第一隔离结构410的形成过程请参考图11和图12，在此不再赘述。

请参考图30，所述第一分部405的材料包括多晶硅，所述第二分部406的材料包括金属，所述金属包括钨；所述第一隔离结构410在朝向衬底第二面400的方向上的底部平面低于所述第一分部406在朝向衬底第二面400的方向上的底部平面。从而确保第一隔离结构410能够完全隔离字线栅极结构第一侧区和有源区201，可达到关断字线栅极结构第一侧区的沟道的效果。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (27)

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；

在所述衬底内形成若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；

在第一凹槽内形成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区和第二侧区，所述第一侧区和第二侧区分别与所述有源区邻接；

去除所述第一侧区以及与第一侧区邻接的部分所述有源区，形成字线栅极结构，并在所述字线栅极结构和有源区之间形成第二凹槽；

在第二凹槽内形成第一隔离结构；

在各所述有源区的第一面上形成若干电容结构；

在衬底第二面上形成若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向。

2.如权利要求1所述半导体结构的形成方法，其特征在于，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅介质层以及位于栅介质层表面的栅极层。

3.如权利要求2所述半导体结构的形成方法，其特征在于，所述第一隔离结构在朝向衬底第二面的方向上的底部平面低于所述栅极层高度的二分之一。

4.如权利要求3所述半导体结构的形成方法，其特征在于，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。

5.如权利要求2所述半导体结构的形成方法，其特征在于，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。

6.如权利要求5所述半导体结构的形成方法，其特征在于，所述第二分部的高度与第一分部高度的比例范围为1:4～4:1。

7.如权利要求6所述半导体结构的形成方法，其特征在于，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第一隔离结构在朝向衬底第二面的方向上的底部平面低于所述第二分部在朝向衬底第二面的方向上的底部平面。

8.如权利要求6所述半导体结构的形成方法，其特征在于，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第一隔离结构在朝向衬底第二面的方向上的底部平面低于所述第一分部在朝向衬底第二面的方向上的底部平面。

9.如权利要求5所述半导体结构的形成方法，其特征在于，所述字线栅极结构的形成方法包括：在第一凹槽侧壁表面和底部表面以及衬底第一面的有源区顶部表面形成初始栅介质材料层；在初始栅介质材料层上形成初始第一分部；回刻蚀所述初始第一分部，直至所述初始第一分部顶部表面低于所述衬底第一面的有源区顶部表面且暴露出第一凹槽侧壁的部分初始栅介质材料层，形成第一分部；在第一分部上形成初始第二分部；平坦化所述初始第二分部和衬底第一面的有源区顶部的初始栅介质材料层，直至暴露出衬底第一面的有源区顶部表面，形成栅介质层和过渡第二分部；回刻蚀所述过渡第二分部，形成所述第二分部。

10.如权利要求2所述半导体结构的形成方法，其特征在于，相邻有源区之间具有第二隔离结构；在衬底第二面上形成若干位线结构的方法包括：对所述衬底第二面进行减薄，直至暴露出第二隔离结构表面；对减薄后的有源区的第二面进行离子注入，在有源区内形成第二掺杂区；在第二掺杂区上形成若干位线结构，各位线结构分别与一个有源区内的第二掺杂区电连接。

11.如权利要求10所述半导体结构的形成方法，其特征在于，在第二掺杂区上形成若干位线结构之前，还包括：在第二掺杂区上形成位线插塞，所述位线插塞电连接所述位线结构与所述第二掺杂区。

12.如权利要求10所述半导体结构的形成方法，其特征在于，对减薄后的有源区的第二面进行离子注入之后，在第二掺杂区上形成若干位线结构之前，还包括：去除部分字线栅极结构底部的有源区，直至暴露出栅介质层表面。

13.如权利要求10所述半导体结构的形成方法，其特征在于，所述位线结构的形成方法包括：在衬底第二面有源区上和第二隔离结构上形成第一介质层，所述第一介质层内具有若干第三凹槽，所述第三凹槽暴露出有源区的第二面表面；在第三凹槽内形成所述位线结构。

14.如权利要求13所述半导体结构的形成方法，其特征在于，所述位线结构包括位于第三凹槽侧壁表面和底部表面的阻挡层，以及位于阻挡层上的位线层。

15.如权利要求10所述半导体结构的形成方法，其特征在于，所述第二隔离结构的材料包括介电材料，所述介电材料包括氧化硅。

16.如权利要求10所述半导体结构的形成方法，其特征在于，形成电容结构的方法包括：在第一隔离结构上和有源区的第一面上形成第二介质层；在第二介质层内形成第四凹槽，所述第四凹槽暴露出部分有源区的第一面表面；在所述第四凹槽内形成电容结构。

17.如权利要求16所述半导体结构的形成方法，其特征在于，对所述衬底第二面进行减薄的方法包括：提供基底，所述基底表面与第二介质层表面键合；翻转所述基底和衬底，对所述衬底第二面进行减薄。

18.如权利要求10所述半导体结构的形成方法，其特征在于，对所述衬底第二面进行减薄的工艺包括化学机械抛光工艺。

19.如权利要求1所述半导体结构的形成方法，其特征在于，形成初始字线栅极结构之后，去除所述第一侧区以及与第一侧区邻接的部分所述有源区之前，还包括：对所述有源区的第一面表面进行离子注入，在有源区内形成第一掺杂区；各电容结构分别与一个第一掺杂区电连接。

20.如权利要求19所述半导体结构的形成方法，其特征在于，所述电容结构在有源区的第一面上的投影至少与部分所述第一掺杂区重合。

21.如权利要求19所述半导体结构的形成方法，其特征在于，形成第一隔离结构之后，在各所述有源区的第一面上形成若干电容结构之前，还包括：在第一掺杂区上形成电容插塞，所述电容插塞电连接所述电容结构和第一掺杂区。

22.如权利要求19所述半导体结构的形成方法，其特征在于，所述字线栅极结构朝向衬底第一面的顶部表面低于所述第一掺杂区朝向衬底第二面的底部平面。

23.如权利要求1所述半导体结构的形成方法，其特征在于，去除所述第一侧区以及与第一侧区邻接的部分所述有源区的工艺包括干法刻蚀工艺。

24.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧化硅。

25.如权利要求1所述半导体结构的形成方法，其特征在于，所述电容结构包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层。

26.如权利要求25所述半导体结构的形成方法，其特征在于，所述介电层的形状包括：平面型或“U”型。

27.如权利要求1所述半导体结构的形成方法，其特征在于，各所述电容结构位于与所述第二侧区邻接的有源区上。

Images