CN113140573A - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN113140573A
CN113140573A CN202011532810.3A CN202011532810A CN113140573A CN 113140573 A CN113140573 A CN 113140573A CN 202011532810 A CN202011532810 A CN 202011532810A CN 113140573 A CN113140573 A CN 113140573A
Authority
CN
China
Prior art keywords
bit line
memory device
pad
bond pad
upper structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011532810.3A
Other languages
English (en)
Inventor
梁宇成
李炳镇
康范圭
任峻成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113140573A publication Critical patent/CN113140573A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Abstract

一种存储器装置包括下部结构和堆叠在下部结构上的多个上部结构。下部结构包括外围电路和设置在下部结构的顶表面上的上接合焊盘。多个上部结构中的每一个包括位线、穿通件和设置在上部结构的底表面上并连接至穿通件的下接合焊盘。除了最上面的上部结构之外，每个上部结构还包括设置在其顶表面上并连接至穿通件的上接合焊盘。位线包括在水平方向上将位线的第一部分与该位线的第二部分分离的间隙，并且在平面图中，穿通件与位线的间隙重叠。

Description

存储器装置
相关申请的交叉引用
本申请要求于2020年1月17日在韩国知识产权局提交的韩国专利申请No.10-2020-0006744的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
本发明构思在本文中涉及存储器装置。更详细地，本发明构思涉及包括堆叠的多个存储器单元阵列的存储器装置。
背景技术
由于对多功能、高性能和小型化信息通信装置的需求的增加，需要大容量和高度集成的存储器装置。因此，已经开发了包括多个堆叠的存储器单元阵列的存储器装置。在这样的存储器装置中，通过堆叠存储器单元阵列可以减小由存储器单元阵列占据的平面面积。
发明内容
本发明构思的实施例提供了一种平面面积和性能可以容易地调整的存储器装置。
本发明构思的实施例提供了一种包括下部结构和堆叠在下部结构上的多个上部结构的存储器装置。下部结构包括外围电路和连接至外围电路并设置在下部结构的顶表面上的上接合焊盘。多个上部结构中的每一个具有底表面，并且多个上部结构中的每一个包括具有在竖直方向上堆叠的多个栅极层的堆叠结构、在竖直方向上各自穿过所述堆叠结构的多个沟道结构、设置在所述堆叠结构下方并且连接至所述多个沟道结构的位线、在竖直方向上穿过所述堆叠结构的穿通件、以及设置在所述底表面上并且连接至所述穿通件的下接合焊盘。多个上部结构中除了最上面的上部结构之外的每个上部结构还包括顶表面和设置在顶表面上并连接至穿通件的上接合焊盘。多个上部结构中的每一个的位线包括在与竖直方向正交的水平方向上延伸的第一部分、在水平方向上延伸的第二部分、以及在水平方向上将位线的第一部分与第二部分分离的间隙。在平面图中，多个上部结构中的每一个的穿通件与位线的间隙重叠。多个上部结构中的最下面的上部结构在竖直方向上堆叠在下部结构上，使得最下面的上部结构的下接合焊盘接触下部结构的上接合焊盘。多个上部结构包括在竖直方向上堆叠的第一上部结构和第二上部结构。第二上部结构的下接合焊盘与第一上部结构的上接合焊盘接触。
本发明构思的实施例还提供一种包括第一结构和堆叠在第一结构上的第二结构的存储器装置。第一结构包括外围电路、连接至外围电路的第一上接合焊盘、以及连接至外围电路的第二上接合焊盘。第二结构包括连接至第一结构的第一上接合焊盘的第一下接合焊盘、连接至第二结构的第一下接合焊盘的第一穿通件、连接至第二结构的第一穿通件的第三上接合焊盘、连接至第一结构的第二上接合焊盘的第二下接合焊盘、连接至第二结构的第二下接合焊盘的第一位线、以及连接至第二结构的第一位线的存储器单元阵列。第二结构的第一位线包括第一部分、第二部分以及在第二结构的第一位线的第一部分和第二结构的第一位线的第二部分之间的第一间隙。第二结构的第一下接合焊盘不连接至第二结构的第一位线的第一部分和第二部分。
本发明构思的实施例还提供了一种包括第一结构和在第一结构上的第二结构的存储器装置。第一结构包括外围电路、连接至外围电路的第一上接合焊盘和连接至外围电路的第二上接合焊盘。第二结构包括连接至第一结构的第一上接合焊盘的第一下接合焊盘、连接至第二结构的第一下接合焊盘的第一穿通件、将第二结构的第一下接合焊盘连接至第二结构的第一穿通件的第一下部线、连接至第二结构的第一穿通件的第三上接合焊盘、连接至第一结构的第二上接合焊盘的第二下接合焊盘、连接至第二结构的第二下接合焊盘的第一位线、以及连接至第二结构的第一位线的存储器单元阵列。第二结构的第一位线包括第一部分、第二部分、以及在第二结构的第一位线的第一部分和第二结构的第一位线的第二部分之间的第一间隙。第二结构的第一下部线不连接至第二结构的第一位线的第一部分和第二部分。
附图说明
从下面结合附图的详细描述中，本发明构思的实施例将被更清楚地理解，附图中：
图1示出了根据本发明构思的实施例的存储器装置的框图；
图2示出了根据本发明构思的实施例的存储器装置中包括的存储器单元阵列中包括的存储器块之一的电路图；
图3示出了根据本发明构思的实施例的存储器装置的截面图；
图4示出了根据本发明构思的实施例的存储器装置中包括的下部结构的截面图；
图5A和图5B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图6A和图6B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图7A和图7B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图8A和图8B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图9A和图9B示出了根据本发明构思的实施例的存储器装置中包括的下部结构的截面图和平面图；
图10A和图10B示出了根据本发明构思的实施例的存储器装置中包括的下部结构的截面图和平面图；
图11A和图11B示出了根据本发明构思的实施例的存储器装置中包括的下部结构的截面图和平面图；
图12A和图12B示出了根据本发明构思的实施例的存储器装置中包括的下部结构的截面图和平面图；
图13A和图13B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图14A和图14B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图15A和图15B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图16A和图16B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图17A和图17B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图18A和图18B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图19A和图19B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图20A和图20B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图21A和图21B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图22A和图22B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图23示出了根据本发明构思的实施例的存储器装置中包括的上部结构的平面图；
图24示出了根据本发明构思的实施例的存储器装置中包括的上部结构的平面图；
图25示出了根据本发明构思的实施例的存储器装置中包括的上部结构的平面图；
图26示出了根据本发明构思的实施例的存储器装置中包括的上部结构的平面图；
图27示出了根据本发明构思的实施例的存储器装置中包括的上部结构的平面图；
图28示出了根据本发明构思的实施例的存储器装置中包括的上部结构的平面图；
图29示出了根据本发明构思的实施例的存储器装置的截面图；
图30示出了根据本发明构思的实施例的存储器装置的截面图；
图31示出了根据本发明构思的实施例的存储器装置的截面图；
图32示出了根据本发明构思的实施例的存储器装置的截面图；
图33示出了根据本发明构思的实施例的存储器装置的截面图；
图34示出了根据本发明构思的实施例的存储器装置的截面图；
图35A、图35B、图35C和图35D示出了描述根据本发明构思的实施例的制造存储器装置的方法的截面图；
图36A和图36B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图37A和图37B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和平面图；
图38示出了根据本发明构思的实施例的存储器装置中包括的上部结构的平面图；
图39示出了根据本发明构思的实施例的存储器装置中包括的上部结构的平面图；
图40示出了根据本发明构思的实施例的存储器装置中包括的上部结构的平面图；
图41示出了根据本发明构思的实施例的存储器装置的截面图；
图42示出了根据本发明构思的实施例的存储器装置的截面图；
图43示出了根据本发明构思的实施例的存储器装置的截面图；
以及
图44示出了根据本发明构思的实施例的存储器装置的截面图。
具体实施方式
如本发明构思的领域中的传统，可以按照执行所描述的一个或多个功能的块来描述和图示实施例。这些块在本文可以被称为单元或模块等，其物理上由诸如以下的模拟和/或数字电路实现：逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等，并且可以可选地由固件和/或软件驱动。例如，电路可以在一个或多个半导体芯片中实现，或者在诸如印刷电路板等的衬底支撑件上实现。构成块的电路可以由专用硬件、或由处理器(例如，一个或多个编程的微处理器和相关电路)、或由执行该块的一些功能的专用硬件和执行该块的其它功能的处理器的组合来实现。在不脱离本发明构思的范围的情况下，实施例的每个块可以物理地分成两个或更多个相互作用且离散的块。同样，在不脱离本发明构思的范围的情况下，实施例的块可以物理地组合成更复杂的块。
图1示出了根据本发明构思的实施例的存储器装置10的框图。
参考图1，存储器装置10可以包括多个存储器单元阵列MCA(尽管在图1中仅示出了单个存储器单元阵列)和外围电路PC。外围电路PC可包括行解码器12、页面缓冲器13和控制逻辑(例如，控制电路)14。
多个存储器单元阵列MCA的每一个可以包括多个存储器块BLK1、BLK2至BLKz(下文中称为存储器块BLK1至BLKz)。存储器块BLK1至BLKz中的每一个可包括用于存储数据的多个存储器单元。多个存储器单元阵列MCA的每一个可以包括即使当向其提供的电力被中断时也保持存储在其中的数据的多个非易失性存储器单元。例如，多个存储器单元阵列MCA的每一个可以包括电可擦除可编程只读存储器(EEPROM)单元、闪速存储器单元、相变随机存取存储器(PRAM)单元、电阻随机存取存储器(RRAM)单元、磁随机存取存储器(MRAM)单元、铁电随机存取存储器(FRAM)单元、或它们的组合。在下文中，将基于存储器单元阵列MCA包括多个NAND闪速存储器单元的假设来详细描述实施例。存储器单元阵列MCA可以连接至共源极线CSL。共源极线CSL可由控制逻辑14控制。
行解码器12可以通过多条串选择线SSL、多条字线WL和多条接地选择线GSL连接至存储器单元阵列MCA。行解码器12可以响应于从存储器控制器(未示出)提供的地址ADDR，从多个存储器块BLK1至BLKz中选择至少一个存储器块。行解码器12可以响应于从存储器控制器(未示出)提供的地址ADDR，选择所选存储器块的字线WL、串选择线SSL和接地选择线GSL中的至少一者。
页面缓冲器13可通过多条位线BL连接至存储器单元阵列MCA。页面缓冲器13可从多条位线BL当中选择至少一条位线BL。页面缓冲器13可以将从存储器控制器(未示出)输入的数据DATA存储在存储器单元阵列MCA中。此外，页面缓冲器13可以将从存储器单元阵列MCA读取的数据DATA输出到存储器控制器(未示出)。
控制逻辑14可控制存储器装置10的整体操作。详细地，控制逻辑14可控制行解码器12与页面缓冲器13的操作。例如，控制逻辑14可控制存储器装置10执行与从存储器控制器(未示出)提供的命令CMD相对应的存储操作。此外，控制逻辑14可响应于从存储器控制器(未图示)提供的控制信号CTRL，产生用于存储器装置10的各种内部控制信号。
图2示出了根据本发明构思的实施例的存储器装置10(参见图1)中包括的存储器单元阵列MCA(参见图1)中包括的存储器块的一个BLK1的电路图。
参考图2，存储器块BLK1可以包括多个NAND串NS11至NS33(例如，NS11、NS12、NS13、NS21、NS22、NS23、NS31、NS32和NS33)。在图2中，一个存储器块BLK1被图示为包括九个NAND串NS11至NS33，但是在一个存储器块BLK1中包括的NAND串的数目不限于此。NAND串NS11至NS33中的每一个可以包括彼此串联连接的至少一个串选择晶体管SST、多个存储器单元MC1至MC8(例如，MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8)以及至少一个接地选择晶体管GST。在图2中，NAND串NS11至NS33中的每一个被图示为包括一个串选择晶体管SST、八个存储器单元MC1至MC8和一个接地选择晶体管GST，但是在NAND串NS11至NS33中的每一个中包括的串选择晶体管、存储器单元和接地选择晶体管的数目不限于此。
NAND串NS11至NS33可连接在多条位线BL1至BL3(例如，BL1、BL2和BL3)与共源极线CSL之间。串选择晶体管SST的栅极可以连接至串选择线SS1至SS3(例如SS1、SS2和SS3)，存储器单元MC1至MC8的栅极可以连接至字线WL1至WL8(例如WL1、WL2、WL3、WL4、WL5、WL6、WL7和WL8)，并且接地选择晶体管GST的栅极可以连接至接地选择线GSL1至GSL3(例如GSL1、GSL2和GSL3)。共源极线CSL可以共同连接至多个NAND串NS11至NS33。此外，字线WL1至WL8可以共同连接至多个NAND串NS11至NS33。
图3示出了根据本发明构思的实施例的存储器装置10的截面图。
参考图3，存储器装置10可包括在竖直方向(Z方向)上堆叠的多个结构S1至S5。在图3中，存储器装置10被图示为包括五个结构S1到S5，但不限于此，且可包括比五个多或少的结构。在此，最下面的第一结构S1可以被称为下部结构，并且其它结构(例如，第二至第五结构)S2至S5中的每一个可以被称为上部结构。下部结构S1可以包括设置在下部结构S1的顶表面上的多个上接合焊盘UBP1。上部结构S2可以包括设置在上部结构S2的底表面上的多个下接合焊盘LBP2。多个上部结构S2至S5中除了最上面的上部结构S5之外，上部结构S2至S4中的每一个还可以包括设置在上部结构S2至S4中的每一个的顶表面上的多个上接合焊盘UBP2。
多个上部结构S2至S5中的最下面的上部结构S2可以在竖直方向(Z方向)上堆叠在下部结构S1上，使得最下面的上部结构S2的下接合焊盘LBP2分别接触下部结构S1的上接合焊盘UBP1。因此，最下面的上部结构S2的下接合焊盘LBP2可以分别连接至下部结构S1的上接合焊盘UBP1。第三结构S3的下接合焊盘LBP2可以分别接触第二结构S2的上接合焊盘UBP2。因此，第三结构S3的下接合焊盘LBP2可以分别连接至第二结构S2的上接合焊盘UBP2。类似地，第四结构S4的下接合焊盘LBP2可以分别接触第三结构S3的上接合焊盘UBP2，第五结构S5的下接合焊盘LBP2可以分别接触第四结构S4的上接合焊盘UBP2。因此，第四结构S4的下接合焊盘LBP2可以分别连接至第三结构S3的上接合焊盘UBP2，并且第五结构S5的下接合焊盘LBP2可以分别连接至第四结构S4的上接合焊盘UBP2。
下部结构S1的上接合焊盘UBP1、上部结构S2至S5的下接合焊盘LBP2、以及上部结构S2至S4的上接合焊盘UBP2可以包括导电材料，该导电材料包括例如铜(Cu)、金(Au)、银(Ag)、铝(Al)、钨(W)、钛(Ti)、钽(Ta)、或它们的组合。在一些实施例中，下部结构S1的上接合焊盘UBP1、上部结构S2至S5的下接合焊盘LBP2以及上部结构S2至S4的上接合焊盘UBP2中的每一个的平面面积(即，垂直于Z方向的横截面的面积)可以是大约1μm×1μm或更大。
下部结构S1可包括图4中示出的下部结构S1a、图9A和图9B中示出的下部结构S1Xb、图10A和图10B中示出的下部结构S1Yb、图11A和图11B中示出的下部结构S1Xc、图12A和图12B中示出的下部结构S1Yc、或它们的组合。
上部结构S2至S5中的每一个可以包括图5A和图5B中示出的上部结构S2Xa、图6A和图6B中示出的上部结构S2Ya、图7A和图7B中示出的上部结构S2Xb、图8A和图8B中示出的上部结构S2Yb、图13A和图13B中示出的上部结构S2XYa、图14A和图14B中示出的上部结构S2XYb、图15A和图15B中示出的上部结构S2XYc、图16A和图16B中示出的上部结构S2XYd、图17A和图17B中示出的上部结构S2XYe、图18A和图18B中示出的上部结构S2XYf、图19A和图19B中示出的上部结构S2XYg、图20A和图20B中示出的上部结构S2XYh、图21A和图21B中示出的上部结构S2XYi、图22A和图22B中示出的上部结构S2XYj、图23中示出的上部结构S2XYk、图24中示出的上部结构S2XYl、图25中示出的上部结构S2XYm、图26中示出的上部结构S2XYn、图27中示出的上部结构S2XXa、图28中示出的上部结构S2XXb、或它们的组合。
图4示出了根据本发明构思的实施例的存储器装置中包括的下部结构S1a的截面图。
参考图4，下部结构S1a可包括外围电路PC和连接至外围电路PC的上接合焊盘UBP1a。在一些实施例中，外围电路PC可以包括衬底SUB、衬底SUB上的多个有源元件(例如，晶体管TR)、衬底SUB上的多个无源元件(例如，电容器(未示出)或电阻器(未示出))、以及将有源元件连接至无源元件的互连ICN。下部结构S1a还可包括覆盖外围电路PC的绝缘层IL1。上接合焊盘UBP1a可以设置在绝缘层IL1上。
衬底SUB可以包括半导体材料，例如IV族半导体材料、III-V族半导体材料、II-VI族半导体材料、或它们的组合。IV族半导体材料可以包括例如硅(Si)、锗(Ge)或其组合。III-V族半导体材料可以包括例如砷化镓(GaAs)、磷化铟(InP)、磷化镓(GaP)、砷化铟(InAs)、锑化铟(InSb)、砷化铟镓(InGaAs)或其组合。II-VI族半导体材料可包括例如碲化锌(ZnTe)、硫化镉(CdS)或其组合。绝缘层IL1可包括绝缘材料，例如氧化硅、氮化硅或其组合。
图5A和图5B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2Xa的截面图和底视图。图5A中的截面图是沿着图5B中所示的底视图中的位线BL1所截取，并且图5B的底视图示出了位线BL1、BL2及BL3与下连接焊盘LCP2Xa重叠。
参考图5A和图5B，上部结构S2Xa可以包括存储器单元阵列MCA、存储器单元阵列MCA上的共源极线CSL、连接至存储器单元阵列MCA的多条位线(例如，第一位线到第四位线)BL1到BL4、连接至下部结构S1(见图3)上的上接合焊盘UBP1的下接合焊盘LBP2Xa、以及连接至下接合焊盘LBP2Xa的穿通件THV。
存储器单元阵列MCA可以包括堆叠结构110和在竖直方向(Z方向)上穿过堆叠结构110的多个沟道结构120。堆叠结构110可以包括在竖直方向(Z方向)上堆叠的多个栅极层111。堆叠结构110还可以包括将多个栅极层111彼此分离的多个层间绝缘层112。多个栅极层111和多个层间绝缘层112可以在竖直方向(Z方向)上交替堆叠。
每个沟道结构120可以形成在沿竖直方向(Z方向)穿过堆叠结构110的沟道孔120H中。沟道结构120可以各自包括在沟道孔120H的顶表面和侧表面上的沟道层121和在沟道孔120H的底表面上的焊盘124。沟道层121和焊盘124可以包括半导体材料。在一些实施例中，每个沟道结构120还可以包括在沟道孔120H的侧表面和沟道层121之间的栅极绝缘层123。在一些实施例中，栅极绝缘层123可以包括阻挡绝缘层、电荷存储层和隧道绝缘层。阻挡绝缘层、电荷存储层和隧道绝缘层可分别包括氧化物层、氮化物层和氧化物层。在一些实施例中，沟道孔120H还可包括填充由沟道层121限定的空的空间的填充绝缘层122。在其它实施例中，沟道孔120H可具有圆柱形形状且可不包括填充绝缘层122。
共源极线CSL可以设置在堆叠结构110上。共源极线CSL可以接触每个沟道结构120的沟道层121。共源极线CSL可以包括半导体材料。在一些实施例中，上部结构S2Xa可包括共源极线CSL上的上绝缘层IL2u。
位线BL1至BL4可设置在堆叠结构110下方。位线BL1至BL4可以连接至多个沟道结构120。位线BL1至BL4可以在X方向上延伸，并且可以在Y方向上彼此分离。第一位线BL1可包括沿水平方向(X方向)延伸的第一部分P1、沿水平方向(X方向)延伸的第二部分P2、以及沿水平方向(X方向)将第一部分P1与第二部分P2分隔开的第一间隙G1。
在一些实施例中，上部结构S2Xa还可包括将沟道结构120连接至位线BL1至BL4的多个过孔件(via)V。过孔件V可以包括导电材料。在一些实施例中，上部结构S2Xa还可包括在堆叠结构110下方的下绝缘层IL2l。下接合焊盘LBP2Xa可以设置在下绝缘层IL2l下方。下接合焊盘LBP2Xa可以连接至穿通件THV，但是在如图5A和图5B所示的情况下，下接合焊盘LBP2Xa不连接至第一位线BL1的第一部分P1和第二部分P2。
在一些实施例中，穿通件THV可以穿过存储器单元阵列MCA。详细地，穿通件THV可以在竖直方向(Z方向)上穿过堆叠结构110。穿通件THV还可穿过共源极线CSL。穿通件THV还可穿过上绝缘层IL2u。穿通件THV可以包括导电材料。穿通件THV可以设置在穿通孔THVH中。在一些实施例中，上部结构S2Xa还可以包括在穿通孔THVH的侧表面和穿通件THV之间的穿通件绝缘层ILt。在一些实施例中，在平面图中，穿通件THV可以与第一位线BL1的第一间隙G1重叠。
在一些实施例中，上部结构S2Xa还可以包括连接至穿通件THV的上接合焊盘UBP2。上接合焊盘UBP2可以设置在穿通件THV的上端上。在一些实施例中，上部结构S2Xa还可以包括将穿通件THV连接至上接合焊盘UBP2的内部焊盘IP。内部焊盘IP可以包括导电材料。
在一些实施例中，上部结构S2Xa还可包括将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2的下连接焊盘LCP2Xa。下连接焊盘LCP2Xa可具有用于将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2的任意形状。下连接焊盘LCP2Xa可以设置在上部结构S2Xa的底表面上。下连接焊盘LCP2Xa的底表面可以沿着与下接合焊盘LBP2Xa的底表面相同的平面设置。下接合焊盘LBP2Xa可以包括导电材料。下连接焊盘LCP2Xa可以包括与下接合焊盘LBP2Xa的材料实质上相同的材料。在此，两个元件包括实质上相同的材料可以表示或意味着两个元件之间的组成差异处于由于在两个元件由相同的源材料通过相同的设备同时形成的情况下的工艺限制而发生的两个元件之间的组成差异内。
在一些实施例中，上部结构S2Xa还可以包括将下接合焊盘LBP2Xa连接至穿通件THV的第一过孔件V1Xa。在一些实施例中，上部结构S2Xa还可包括将下连接焊盘LCP2Xa连接至第一位线BL1的第一部分P1的第二过孔件V2Xa，以及将下连接焊盘LCP2Xa连接至第一位线BL1的第二部分P2的第三过孔件V3Xa。第一过孔件V1Xa、第二过孔件V2Xa和第三过孔件V3Xa可包括导电材料。
在图5B的底视图中，示出了位线BL1至BL4、下连接焊盘LCP2Xa和下接合焊盘LBP2Xa，而省略结构的其它特征以便简化附图。在以下附图中，类似地从底视图中省略了结构的某些特征，以便简化附图。
图6A和图6B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2Ya的截面图和底视图。图6A的截面图是沿着图6B的底视图中的位线BL1所截取，并且图6B的底视图示出了位线BL1、BL2和BL3与下接合焊盘LBP2Ya重叠。图6A和图6B中的上部结构S2Ya类似于图5A和图5B中所示的上部结构S2Xa，并且下面的描述将主要集中在它们之间的差异上，而省略对相似元件和结构的描述。
参考图6A与图6B，与图5A和图5B中所示的上部结构S2Xa相比，下接合焊盘LBP2Ya可连接至第一位线BL1的第一部分P1和第二部分P2以及穿通件THV。下接合焊盘LBP2Ya可以具有用于将穿通件THV连接至第一位线BL1的第一部分P1和第二部分P2的任意形状。在一些实施例中，上部结构S2Ya可以包括将下接合焊盘LBP2Ya连接至穿通件THV的第一过孔件V1Ya、将下接合焊盘LBP2Ya连接至第一位线BL1的第一部分P1的第二过孔件V2Ya、以及将下接合焊盘LBP2Ya连接至第一位线BL1的第二部分P2的第三过孔件V3Ya。
图7A和图7B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2Xb的截面图和底视图。图7A中的截面图是沿着图7B中所示的底视图中的位线BL1所截取，并且图7B的底视图示出了位线BL1、BL2和BL3与第二下部线LL2Xb重叠。图7A和图7B中的上部结构S2Xb类似于图5A和图5B中所示的上部结构S2Xa，并且下面的描述将主要集中在它们之间的差别上，而省略对相似元件和结构的描述。
参考图7A和图7B，与图5A和图5B中示出的上部结构S2Xa相比，上部结构S2Xb可以包括将下接合焊盘LBP2Xb连接至穿通件THV的第一下部线LL1Xb。上部结构S2Xb还可包括将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2的第二下部线LL2Xb。第二下部线LL2Xb不连接至下接合焊盘LBP2Xb。第二下部线LL2Xb可具有用于将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2的任意形状。第一下部线LL1Xb的底表面可设置在与第二下部线LL2Xb的底表面相同的平面上。第一下部线LL1Xb和第二下部线LL2Xb可以包括导电材料。第一下部线LL1Xb可包括与第二下部线LL2Xb的材料实质上相同的材料。
图8A和图8B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2Yb的截面图和底视图。图8A中的截面图是沿着图8B中所示的底视图中的位线BL1所截取，并且图8B的底视图示出了位线BL1、BL2和BL3与下部线LL1Yb重叠。图8A和图8B中的上部结构S2Yb类似于图6A和图6B中所示的上部结构S2Ya，并且下面的描述将主要集中在它们之间的差异上，而省略对相似元件和结构的描述。
参考图8A和图8B，与图6A和图6B中示出的上部结构S2Ya相比，上部结构S2Yb还可以包括将穿通件THV、第一位线BL1的第一部分P1和第二部分P2连接至下接合焊盘LBP2Yb的下部线LL1Yb。下部线LL1Yb可具有用于将下接合焊盘LBP2Yb连接至穿通件THV以及第一位线BL1的第一部分P1和第二部分P2的任意形状。下部线LL1Yb可包括导电材料。
图9A和图9B示出了根据本发明构思的实施例的存储器装置中包括的下部结构S1Xb的截面图和平面图。图9A中的截面图是沿着图9B中所示的平面图中的位线BL1所截取，并且图9B的平面图示出了上连接焊盘UCP1Xb与位线BL1、BL2和BL3重叠。图9A和图9B中的下部结构S1Xb类似于图4中所示的下部结构S1a，并且下面将省略对相似元件和结构的描述。
参考图9A和图9B，与图4中示出的下部结构S1a相比，下部结构S1Xb可以包括外围电路PC上的绝缘层IL1上的共源极线CSL、共源极线CSL上的存储器单元阵列MCA、连接至存储器单元阵列MCA的多条位线(例如，第一位线至第四位线)BL1至BL4、以及将上接合焊盘UBP1Xb连接至外围电路PC的穿通件THV。
存储器单元阵列MCA可以包括堆叠结构110和在竖直方向(Z方向)上各自穿过堆叠结构110的多个沟道结构120。堆叠结构110可以包括在竖直方向(Z方向)上堆叠在外围电路PC上的多个栅极层111。堆叠结构110还可以包括将多个栅极层111彼此分离的多个层间绝缘层112。多个栅极层111和多个层间绝缘层112可以在竖直方向(Z方向)上交替堆叠。沟道结构120可以包括在沟道孔120H的底表面和侧表面上的沟道层121以及在沟道孔120H的顶表面上的焊盘124。沟道结构120的沟道层121可以接触共源极线CSL。
位线BL1至BL4可以设置在堆叠结构110上并且可以连接至多个沟道结构120。第一位线BL1可包括沿水平方向(X方向)延伸的第一部分P1、沿水平方向(X方向)延伸的第二部分P2、以及沿水平方向(X方向)将第一部分P1与第二部分P2分隔开的第一间隙G1。在一些实施例中，下部结构S1Xb还可包括将沟道结构120连接至位线BL1至BL4的多个过孔件V。
在一些实施例中，下部结构S1Xb可包括在堆叠结构110上的上绝缘层IL1u。上接合焊盘UBP1Xb可以设置在上绝缘层IL1u上。上接合焊盘UBP1Xb可以连接至穿通件THV，但是在这种情况下，如图9A和图9B所示，上接合焊盘UBP1Xb不连接至第一位线BL1的第一部分P1和第二部分P2。
在一些实施例中，穿通件THV可以穿过存储器单元阵列MCA。详细地，穿通件THV可以在竖直方向(Z方向)上穿过堆叠结构110。穿通件THV还可以穿过共源极线CSL。穿通件THV还可以穿过绝缘层IL1。穿通件THV可以设置在穿通孔THVH中。在一些实施例中，下部结构S1Xb还可以包括在穿通孔THVH的侧表面和穿通件THV之间的穿通件绝缘层ILt。在一些实施例中，在平面图中，穿通件THV可以与第一位线BL1的第一间隙G1重叠。
在一些实施例中，下部结构S1Xb还可包括将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2的上连接焊盘UCP1Xb。上连接焊盘UCP1Xb可具有用于将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2的任意形状。上连接焊盘UCP1Xb可以设置在下部结构S1Xb的顶表面上。上连接焊盘UCP1Xb的顶表面可以设置在与上接合焊盘UBP1Xb的顶表面相同的平面上。上连接焊盘UCP1Xb可以包括导电材料。上连接焊盘UCP1Xb可以包括与上接合焊盘UBP1Xb的材料实质上相同的材料。
在一些实施例中，下部结构S1Xb还可以包括将上接合焊盘UBP1Xb连接至穿通件THV的第一过孔件V1Xb。在一些实施例中，下部结构S1Xb还可包括将上连接焊盘UCP1Xb连接至第一位线BL1的第一部分P1的第二过孔件V2Xb、以及将上连接焊盘UCP1Xb连接至第一位线BL1的第二部分P2的第三过孔件V3Xb。第一过孔件V1Xb、第二过孔件V2Xb和第三过孔件V3Xb可包括导电材料。
图10A和图10B示出了根据本发明构思的实施例的存储器装置中包括的下部结构S1Yb的截面图和平面图。图10A的截面图是沿着图10B的平面图中的位线BL1所截取，并且图10B的平面图示出了上接合焊盘UBP1Yb与位线BL1、BL2和BL3重叠。图10A和图10B中的下部结构S1Yb类似于图9A和图9B中所示的下部结构S1Xb，并且下面的描述将主要集中在它们之间的差别上，而省略对相似元件和结构的描述。
参考图10A与图10B，与图9A与图9B所示的下部结构S1Xb相比，上接合焊盘UBP1Yb可连接至第一位线BL1的第一部分P1和第二部分P2以及穿通件THV。上接合焊盘UBP1Yb可以具有用于将穿通件THV连接至第一位线BL1的第一部分P1和第二部分P2的任意形状。在一些实施例中，下部结构S1Yb可包括将上接合焊盘UBP1Yb连接至穿通件THV的第一过孔件V1Yb、将上接合焊盘UBP1Yb连接至第一位线BL1的第一部分P1的第二过孔件V2Yb、以及将上接合焊盘UBP1Yb连接至第一位线BL1的第二部分P2的第三过孔件V3Yb。
图11A和图11B示出了根据本发明构思的实施例的存储器装置中包括的下部结构S1Xc的截面图和平面图。图11A中的截面图是沿着图11B中所示的平面图中的位线BL1所截取，并且图11B的平面图示出了第二上部线UL2Xc与位线BL1、BL2和BL3重叠。图11A和图11B中的下部结构S1Xc类似于图9A和图9B中所示的下部结构S1Xb，并且下面的描述将主要集中在它们之间的差别上，而省略对相似元件和结构的描述。
参考图11A和图11B，与图9A和图9B中示出的下部结构S1Xb相比，下部结构S1Xc可以包括将上接合焊盘UBP1Xc连接至穿通件THV的第一上部线UL1Xc。下部结构S1Xc还可包括将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2的第二上部线UL2Xc。在这种情况下，如图所示，第二上部线UL2Xc不连接至上接合焊盘UBP1Xc。第二上部线UL2Xc可具有用于将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2的任意形状。第一上部线UL1Xc的顶表面可设置在与第二上部线UL2Xc的顶表面相同的平面上。第一上部线UL1Xc和第二上部线UL2Xc可包括导电材料。第一上部线UL1Xc可包括与第二上部线UL2Xc的材料实质上相同的材料。
图12A和图12B示出了根据本发明构思的实施例的存储器装置中包括的下部结构S1Yc的截面图和平面图。图12A中的截面图是沿着图12B中所示的平面图中的位线BL1所截取，并且图12B的平面图示出了上部线UL1Yc与位线BL1、BL2和BL3重叠。图12A和图12B中的下部结构S1Yc类似于图10A和图10B中所示的下部结构S1Yb，并且下面的描述将主要集中在它们之间的差异上，而省略对相似元件和结构的描述。
参考图12A和图12B，与图10A和图10B中示出的下部结构S1Yb相比，下部结构S1Yc还可以包括穿通件THV以及将第一位线BL1的第一部分P1和第二部分P2连接至上接合焊盘UBP1Yc的上部线UL1Yc。上部线UL1Yc可具有用于将上接合焊盘UBP1Yc连接至穿通件THV以及第一位线BL1的第一部分P1和第二部分P2的任意形状。上部线UL1Yc可包括导电材料。
图13A和图13B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYa的截面图和底视图。图13A的截面图是沿着图13B的底视图中的位线BL1所截取，并且图13B的底视图示出了位线BL1、BL2和BL3与第一下连接焊盘LCP2Xa和第二下接合焊盘LBP2Ya重叠。图13A和图13B中的上部结构S2XYa类似于分别在图5A和图5B以及图6A和图6B中示出的上部结构S2Xa和S2Ya，并且下面的描述将主要集中在它们之间的差异，而省略对相似元件和结构的描述。
参考图13A和图13B，上部结构S2XYa可以包括连接至下部结构S1(见图3)的第一上接合焊盘UBP1(见图3)的第一下接合焊盘LBP2Xa、连接至第一下接合焊盘LBP2Xa的第一穿通件THV1、连接至第一穿通件THV1的第一上接合焊盘UBP2-1、连接至下部结构S1(见图3)的第二上接合焊盘UBP1(见图3)的第二下接合焊盘LBP2Ya、连接至第二下接合焊盘LBP2Ya的第一位线BL1、以及连接至第一位线BL1的存储器单元阵列MCA。在一些实施例中，上部结构S2XYa可包括图5A和图5B中所示的上部结构S2Xa和图6A和图6B中所示的上部结构S2Ya的组合。
第一下接合焊盘LBP2Xa和第二下接合焊盘LBP2Ya可以设置在上部结构S2XYa的底表面上。第一位线BL1可包括第一部分P1、第二部分P2、以及第一部分P1与第二部分P2之间的第一间隙G1。第一下接合焊盘LBP2Xa不连接至第一位线BL1的第一部分P1和第二部分P2。第一上接合焊盘UBP2-1可以设置在第一穿通件THV1的上端处。在一些实施例中，上部结构S2XYa还可包括将第一穿通件THV1连接至第一上接合焊盘UBP2-1的第一内部焊盘IP1。
在一些实施例中，第一穿通件THV1可穿过存储器单元阵列MCA。详细地，第一穿通件THV1可以在竖直方向(Z方向)上穿过堆叠结构110。第一穿通件THV1可以设置在第一穿通孔THVH1中。在一些实施例中，上部结构S2XYa还可包括在第一穿通孔THVH1的侧表面与第一穿通件THV1之间的第一穿通件绝缘层ILt1。在一些实施例中，在平面图中，第一穿通件THV1可与第一位线BL1的第一间隙G1重叠。
在一些实施例中，上部结构S2XYa还可包括将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2的第一下连接焊盘LCP2Xa。第一下连接焊盘LCP2Xa不连接至第一下接合焊盘LBP2Xa。在一些实施例中，上部结构S2XYa还可包括将第一下接合焊盘LBP2Xa连接至第一穿通件THV1的第一过孔件V1Xa、将第一下连接焊盘LCP2Xa连接至第一位线BL1的第一部分P1的第二过孔件V2Xa、以及将第一下连接焊盘LCP2Xa连接至第一位线BL1的第二部分P2的第三过孔件V3Xa。
在一些实施例中，上部结构S2XYa还可包括连接至第二下接合焊盘LBP2Ya的第二穿通件THV2和连接至第二穿通件THV2的第二上接合焊盘UBP2-2。也就是说，第二穿通件THV2以及第一位线BL1可以连接至第二下接合焊盘LBP2Ya。在一些实施例中，上部结构S2XYa还可包括将第二穿通件THV2连接至第二上接合焊盘UBP2-2的第二内部焊盘IP2。
在一些实施例中，第一位线BL1还可包括第三部分P3以及第一位线BL1的第二部分P2与第三部分P3之间的第二间隙G2。第二下接合焊盘LBP2Ya可以连接至第一位线BL1的第二部分P2和第三部分P3。在一些实施例中，上部结构S2XYa还可以包括将第二下接合焊盘LBP2Ya连接至第二穿通件THV2的第四过孔件V1Ya、将第二下接合焊盘LBP2Ya连接至第一位线BL1的第二部分P2的第五过孔件V2Ya、以及将第二下接合焊盘LBP2Ya连接至第一位线BL1的第三部分P3的第六过孔件V3Ya。
在一些实施例中，第二穿通件THV2可以穿过存储器单元阵列MCA。详细地，第二穿通件THV2可以在竖直方向(Z方向)上穿过堆叠结构110。第二穿通件THV2可以设置在第二穿通孔THVH2中。在一些实施例中，上部结构S2XYa还可包括在第二穿通孔THVH2的侧表面与第二穿通件THV2之间的第二穿通件绝缘层ILt2。在一些实施例中，在平面图中，第二穿通件THV2可与第一位线BL1的第二间隙G2重叠。
图14A和图14B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYb的截面图和底视图。图14A中的截面图是沿着图14B中所示的底视图中的位线BL1所截取，并且图14B的底视图示出了位线BL1、BL2和BL3与第二下接合焊盘LBP2Ya重叠。图14A和图14B中的上部结构S2XYb类似于图13A和图13B中所示的上部结构S2XYb，并且下面的描述将主要集中在它们之间的差异上，而省略对相似元件和结构的描述。
参考图14A和图14B，与图13A和图13B中示出的上部结构S2XYa相比，第二下接合焊盘LBP2Ya可以连接至第一位线BL1的第一部分P1以及第二穿通件THV2和第一位线BL1的第二部分P2和第三部分P3。在一些实施例中，上部结构S2XYb可以包括将第二下接合焊盘LBP2Ya连接至第二穿通件THV2的第一过孔件V1Ya、将第二下接合焊盘LBP2Ya连接至第一位线BL1的第二部分P2的第二过孔件V2Ya、将第二下接合焊盘LBP2Ya连接至第一位线BL1的第三部分P3的第三过孔件V3Ya、将第二下接合焊盘LBP2Ya连接至第一位线BL1的第一部分P1的第四过孔件V4Ya、以及将第一下接合焊盘LBP2Xa连接至第一穿通件THV1的第五过孔件V1Xa。
图15A和图15B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYc的截面图和底视图。图15A的截面图是沿着图15B的底视图中的位线BL1所截取，并且图15B的底视图示出了位线BL1、BL2和BL3与第一下连接焊盘LCP2Xa和下部线LL1Yb重叠。图15A和图15B中的上部结构S2XYc类似于图13A和图13B中所示的上部结构S2XYc，并且下面的描述将主要集中在它们之间的差异上，而省略对相似元件和结构的描述。
参考图15A和图15B，与图13A和图13B中示出的上部结构S2XYa相比，上部结构S2XYc还可以包括第二穿通件THV2和将第一位线BL1的第二部分P2和第三部分P3连接至第二下接合焊盘LBP2Yb的下部线LL1Yb。在一些实施例中，上部结构S2XYc可以包括图5A和图5B中所示的上部结构S2Xa和图8A和图8B中所示的上部结构S2Yb的组合。
图16A和图16B示出了根据本发明构思的实施例的存储器装置中包括的上部结构的截面图和底视图。图16A中的截面图是沿着图16B中所示的底视图中的位线BL1所截取，并且图16B的底视图示出了位线BL1、BL2和BL3与第二下接合焊盘LBP2Yb及下部线LL1Yb重叠。图16A和图16B中的上部结构S2XYd类似于图15A和图15B中所示的上部结构S2XYc，并且下面的描述将主要集中在它们之间的差异上，而省略对相似元件和结构的描述。
参考图16A和图16B，与图15A和图15B中示出的上部结构S2XYc相比，第二下接合焊盘LBP2Yb可以连接至第一位线BL1的第一部分P1以及下部线LL1Yb。在一些实施例中，上部结构S2XYd可以包括将第一下接合焊盘LBP2Xa连接至第一穿通件THV1的第一过孔件V1Xa和将第二下接合焊盘LBP2Yb连接至第一位线BL1的第一部分P1的第二过孔件V4Xa。
图17A和图17B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYe的截面图和底视图。图17A中的截面图是沿着图17B中所示的底视图中的位线BL1所截取，且图17B的底视图示出了位线BL1、BL2及BL3与第二下接合焊盘LBP2Yb及下部线LL1Yb重叠。图17A和图17B中的上部结构S2XYe类似于图15A和图15B中所示的上部结构S2XYc，并且下面的描述将主要集中在它们之间的差别上，而省略对相似元件和结构的描述。
参考图17A和图17B，与图15A和图15B中示出的上部结构S2XYc相比，下部线LL1Yb可以将第二穿通件THV2和第一位线BL1的第三部分P3连接至第二下接合焊盘LBP2Yb。第二下接合焊盘LBP2Yb可连接至第一位线BL1的第一部分P1以及下部线LL1Yb。在一些实施例中，上部结构S2XYe还可以包括将第一下接合焊盘LBP2Xa连接至第一穿通件THV1的第一过孔件V1Xa、将第二下接合焊盘LBP2Yb连接至第一位线BL1的第一部分P1的第二过孔件V4Xa、以及将第二下接合焊盘LBP2Yb连接至第一位线BL1的第二部分P2的第三过孔件V5Xa。
图18A和图18B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYf的截面图和底视图。图18A中的截面图是沿着图18B中所示的底视图中的位线BL1所截取，并且图18B的底视图示出了位线BL1、BL2和BL3与第二下部线LL2Xb及第二下接合焊盘LBP2Ya重叠。图18A和图18B中的上部结构S2XYf类似于图13A和图13B中所示的上部结构S2XYa，并且下面的描述将主要集中在它们之间的差别上，而省略对相似元件和结构的描述。
参考图18A和图18B，与图13A和图13B中示出的上部结构S2XYa相比，上部结构S2XYf还可以包括将第一下接合焊盘LBP2Xb连接至第一穿通件THV1的第一下部线LL1Xb和将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2的第二下部线LL2Xb。如图所示，第二下部线LL2Xb不连接至第一下接合焊盘LBP2Xb。在一些实施例中，上部结构S2XYf可包括图7A和图7B中所示的上部结构S2Xb和图6A和图6B中所示的上部结构S2Ya的组合。
图19A和图19B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYg的截面图和底视图。图19A中的截面图是沿着图19B的底视图中的位线BL1所截取，并且图19B的底视图示出了位线BL1、BL2和BL3与第二下部线LL2Xb及第二下接合焊盘LBP2Ya重叠。图19A和图19B中的上部结构S2XYg类似于图18A和图18B中所示的上部结构S2XYf，并且下面的描述将主要集中在它们之间的差别上，而省略对相似元件和结构的描述。
参考图19A和图19B，与图18A和图18B中所示的上部结构S2XYf相比，第二下部线LL2Xb可以连接至第二下接合焊盘LBP2Ya。第二下接合焊盘LBP2Ya可以通过第二下部线LL2Xb连接至第一位线BL1的第二部分P2。上部结构S2XYg可以包括将第二下接合焊盘LBP2Ya连接至第二穿通件THV2的第一过孔件V1Ya以及将第二下接合焊盘LBP2Ya连接至第一位线BL1的第三部分P3的第二过孔件V3Ya。
图20A和图20B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYh的截面图和底视图。图20A中的截面图是沿着图20B中所示的底视图中的位线BL1所截取，并且图20B的底视图示出了位线BL1、BL2和BL3与第二下部线LL2Xb及第二下接合焊盘LBP2Ya重叠。图20A和图20B中的上部结构S2XYh类似于图18A和图18B中所示的上部结构S2XYf，并且下面的描述将主要集中在它们之间的差别上，而省略对相似元件和结构的描述。
参考图20A和图20B，与图18A和图18B中示出的上部结构S2XYf相比，第二下部线LL2Xb可以连接至第一位线BL1的第一部分P1和第二下接合焊盘LBP2Ya。第二下部线LL2Xb可通过第二下接合焊盘LBP2Ya连接至第一位线BL1的第二部分P2。
图21A和图21B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYi的截面图和底视图。图21A中的截面图是沿着图21B中所示的底视图中的位线BL1所截取，并且图21B的底视图示出了位线BL1、BL2和BL3与第二下部线LL2Xb及第三下部线LL1Yb重叠。图21A和图21B中的上部结构S2XYi类似于图18A和图18B中所示的上部结构S2XYf，并且下面的描述将主要集中在它们之间的差别上，而省略对相似元件和结构的描述。
参考图21A和图21B，与图18A和图18B中示出的上部结构S2XYf相比，上部结构S2XYi还可以包括第二穿通件THV2以及将第一位线BL1的第二部分P2和第三部分P3连接至第二下接合焊盘LBP2Yb的第三下部线LL1Yb。在一些实施例中，上部结构S2XYi可包括图7A和图7B中所示的上部结构S2Xb和图8A和图8B中所示的上部结构S2Yb的组合。
图22A和图22B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYj的截面图和底视图。图22A中的截面图是沿着图22B中所示的底视图中的位线BL1所截取，并且图22B的底视图示出了位线BL1、BL2和BL3与第三下部线LL1Yb重叠。图22A和图22B中的上部结构S2XYj类似于图21A和图21B中所示的上部结构S2XYi，并且下面的描述将主要集中在它们之间的差别上，而省略对相似元件和结构的描述。
参考图22A和图22B，与图21A和图21B中所示的上部结构S2XYi相比，第三下部线LL1Yb可以连接至第一位线BL1的第一部分P1以及第二穿通件THV2和第一位线BL1的第二部分P2和第三部分P3。也就是说，第三下部线LL1Yb可以将第二下接合焊盘LBP2Yb连接至第一位线BL1的第一部分P1、第二部分P2和第三部分P3以及第二穿通件THV2。
图23示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYk的底视图。
参考图23，第一位线BL1可包括第一部分P1、第二部分P2以及第一部分P1与第二部分P2之间的间隙G1。在平面图中，第一穿通件THV1可与第一位线BL1的间隙G1重叠。第一下接合焊盘LBP2Xa可以连接至第一穿通件THV1。第一下连接焊盘LCP2Xa可以将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2，并且如所示出的，第一下连接焊盘LCP2Xa不连接至第一下接合焊盘LBP2Xa。
平行于第一位线BL1延伸的第二位线BL2可包括第一部分P1、第二部分P2、以及第一部分P1与第二部分P2之间的第一间隙G1。在底视图中，第二穿通件THV2可与第二位线BL2的间隙G1重叠。第二下接合焊盘LBP2Ya可以连接至第二穿通件THV2以及第二位线BL2的第一部分P1和第二部分P2。如所示出的，第二下接合焊盘LBP2Ya不连接至第一下连接焊盘LCP2Xa。
在一些实施例中，上部结构S2XYk可以包括将第一穿通件THV1连接至第一下接合焊盘LBP2Xa的第一过孔件V1Xa、将第一位线BL1的第一部分P1连接至第一下连接焊盘LCP2Xa的第二过孔件V2Xa、将第一位线BL1的第二部分P2连接至第一下连接焊盘LCP2Xa的第三过孔件V3Xa、将第二穿通件THV2连接至第二下接合焊盘LBP2Ya的第四过孔件V1Ya、将第二位线BL2的第一部分P1连接至第二下接合焊盘LBP2Ya的第五过孔件V2Ya、以及将第二位线BL2的第二部分P2连接至第二下接合焊盘LBP2Ya的第六过孔件V3Ya。
图24示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYl的底视图。
参考图24，与图23中所示的上部结构S2XYk相比，上部结构S2XYl还可以包括第二穿通件THV2和将第二下接合焊盘LBP2Yb连接至第二穿通件THV2以及第二位线BL2的第一部分P1和第二部分P2的下部线LL1Yb。下部线LL1Yb不连接至第一连接焊盘LCP2Xa。下部线LL1Yb设置在第二下接合焊盘LBP2Yb上。
图25示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYm的底视图。
参考图25，与图23中所示的上部结构S2XYk相比，上部结构S2XYm可以包括将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2的第一下部线LL2Xb，并且第一下部线LL2Xb不连接至第一下接合焊盘LBP2Xb和第二下接合焊盘LBP2Ya。
在一些实施例中，上部结构S2XYm可以包括将第二穿通件THV2连接至第二下接合焊盘LBP2Ya的第一过孔件V1Ya、将第二位线BL2的第一部分P1连接至第二下接合焊盘LBP2Ya的第二过孔件V2Ya、将第二位线BL2的第二部分P2连接至第二下接合焊盘LBP2Ya的第三过孔件V3Ya、以及将第一穿通件THV1连接至第一下接合焊盘LBP2Xb的第四过孔件V1Xa。
图26示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYn的底视图。
参考图26，与图25中所示的上部结构S2XYm相比，上部结构S2XYn还可以包括第二穿通件THV2和将第二下接合焊盘LBP2Yb连接至第二位线BL2的第一部分P1和第二部分P2的第二下部线LL1Yb。第二下部线LL1Yb不连接至第一下部线LL2Xb。上部结构S2XYn可以包括将第一穿通件THV1连接至第一下接合焊盘LBP2Xb的第一过孔件V1Xa。
图27示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XXa的底视图。
参考图27，第一位线BL1可包括第一部分P1、第二部分P2、第三部分P3、第一部分P1与第二部分P2之间的第一间隙G1、以及第二部分P2与第三部分P3之间的第二间隙G2。在平面图中，第一穿通件THV1可与第一位线BL1的第一间隙G1重叠，并且第二穿通件THV2可与第一位线BL1的第二间隙G2重叠。
第一下接合焊盘LBP2Xa-1可连接至第一穿通件THV1，并且如所示出的，第一下接合焊盘LBP2Xa-1不连接至第一位线BL1的第一部分P1、第二部分P2和第三部分P3。第二下接合焊盘LBP2Xa-2可以连接至第二穿通件THV2，并且也如所示出的，第二下接合焊盘LBP2Xa-2不连接至第一位线BL1的第一部分P1、第二部分P2和第三部分P3。下连接焊盘LCP2Xa可将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2，并且可将第一位线BL1的第二部分P2连接至第一位线BL1的第三部分P3。
上部结构S2XXa可以包括将第一穿通件THV1连接至第一下接合焊盘LBP2Xa-1的第一过孔件V1Xa、将第一位线BL1的第一部分P1连接至下连接焊盘LCP2Xa的第二过孔件V2Xa、将第一位线BL1的第二部分P2连接至下连接焊盘LCP2Xa的第三过孔件V3Xa、将第一位线BL1的第三部分P3连接至下连接焊盘LCP2Xa的第四过孔件V4Xa、以及将第二穿通件THV2连接至第二下接合焊盘LBP2Xa-2的第五过孔件V1Ya。
图28示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XXb的底视图。
参考图28，第一下连接焊盘LCP2Xa-1可将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2，并且如所示出的，第一下连接焊盘LCP2Xa-1不连接至第一下接合焊盘LBP2Xa-1。第一下连接焊盘LCP2Xa-1可具有将第一位线BL1的第一部分P1连接至第一位线BL1的第二部分P2并且不连接第一下接合焊盘LBP2Xa-1的任意形状。
平行于第一位线BL1延伸的第五位线BL5可包括第一部分P1、第二部分P2、以及第一部分P1与第二部分P2之间的第一间隙G1。在平面图中，第二穿通件THV2可与第五位线BL5的第一间隙G1重叠。第二下接合焊盘LBP2Xa-2可以连接至第二穿通件THV2。第二下连接焊盘LCP2Xa-2可以将第五位线BL5的第一部分P1连接至第五位线BL5的第二部分P2，并且如所示出的，第二下连接焊盘LCP2Xa-2不连接至第二下接合焊盘LBP2Xa-2和第一下连接焊盘LCP2Xa-1。第二下连接焊盘LCP2Xa-2可以具有将第五位线BL5的第一部分P1连接至第五位线BL5的第二部分P2并且不连接第二下接合焊盘LBP2Xa-2和第一下连接焊盘LCP2Xa-1的任意形状。
在一些实施例中，上部结构S2XXb可以包括将第一穿通件THV1连接至第一下接合焊盘LBP2Xa-1的第一过孔件V1Xa-1、将第一位线BL1的第一部分P1连接至第一下连接焊盘LCP2Xa-1的第二过孔件V2Xa-1、将第一位线BL1的第二部分P2连接至第一下连接焊盘LCP2Xa-1的第三过孔件V3Xa-1、将第二穿通件THV2连接至第二下接合焊盘LBP2Xa-2的第四过孔件V1Xa-2、将第五位线BL5的第一部分P1连接至第二下连接焊盘LCP2Xa-2的第五过孔件V2Xa-2、以及将第五位线BL5的第二部分P2连接至第二下连接焊盘LCP2-Xa的第六过孔件V3Xa-2。
图29示出了根据本发明构思的实施例的存储器装置10YY的截面图。
参考图29，存储器装置10YY可以包括在竖直方向(Z方向)上堆叠的第一结构S1至第三结构S3。例如，第一结构S1可以是上面参考图4描述的下部结构S1a，并且第二结构S2和第三结构S3中的每一个可以是上面参考图6A和图6B描述的上部结构S2Ya。第三结构S3的第一位线BL1可以连接至第三结构S3的下接合焊盘LBP2Ya，并且可以通过第二结构S2的上接合焊盘UBP2和第二结构S2的穿通件THV连接至第二结构S2的下接合焊盘LBP2Ya。第二结构S2的第一位线BL1可连接至第二结构S2的下接合焊盘LBP2Ya。因此，第二结构S2的第一位线BL1和第三结构S3的第一位线BL1可连接至外围电路PC的相同晶体管。也就是说，第二结构S2的第一位线BL1和第三结构S3的第一位线BL1可连接至相同的节点。
图30示出了根据本发明构思的实施例的存储器装置10YX的截面图。
参考图30，存储器装置10YX可以包括在竖直方向(Z方向)上堆叠的第一结构S1至第三结构S3。例如，第一结构S1可以是上面参考图4描述的下部结构S1a，第二结构S2可以是上面参考图6A和图6B描述的上部结构S2Ya，并且第三结构S3可以是上面参考图5A和图5B描述的上部结构S2Xa。第三结构S3的第一位线BL1不连接至第三结构S3的下接合焊盘LBP2Xa，因此，第三结构S3的第一位线BL1不连接至第二结构S2的下接合焊盘LBP2Ya。另一方面，第二结构S2的第一位线BL1可连接至第二结构S2的下接合焊盘LBP2Ya。因此，第二结构S2的第一位线BL1和第三结构S3的第一位线BL1可连接至外围电路PC的不同晶体管。也就是说，第二结构S2的第一位线BL1和第三结构S3的第一位线BL1可连接至不同的节点。
图31示出了根据本发明构思的实施例的存储器装置10XY的截面图。
参考图31，存储器装置10XY可以包括在竖直方向(Z方向)上堆叠的第一结构S1至第三结构S3。例如，第一结构S1可以是上面参考图4描述的下部结构S1a，第二结构S2可以是上面参考图5A和图5B描述的上部结构S2Xa，并且第三结构S3可以是上面参考图6A和图6B描述的上部结构S2Ya。第三结构S3的第一位线BL1可以连接至第三结构S3的下接合焊盘LBP2Ya，因此，第三结构S3的第一位线BL1可以通过第二结构S2的上接合焊盘UBP2和第二结构S2的穿通件THV连接至第二结构S2的下接合焊盘LBP2Xa。另一方面，第二结构S2的第一位线BL1不连接至第二结构S2的下接合焊盘LBP2Xa。因此，第二结构S2的第一位线BL1和第三结构S3的第一位线BL1可连接至外围电路PC的不同晶体管。也就是说，第二结构S2的第一位线BL1和第三结构S3的第一位线BL1可连接至不同的节点。
图32示出了根据本发明构思的实施例的存储器装置10XX的截面图。
参考图32，存储器装置10XX可以包括在竖直方向(Z方向)上堆叠的第一结构S1至第三结构S3。例如，第一结构S1可以是上面参考图4描述的下部结构S1a，并且第二结构S2和第三结构S3中的每一个可以是上面参考图5A和图5B描述的下部结构S2Xa。第三结构S3的第一位线BL1不连接至第三结构S3的下接合焊盘LBP2Xa，并且第二结构S2的第一位线BL1不连接至第二结构S2的下接合焊盘LBP2Xa。也就是说，由第二结构S2的穿通件THV和第三结构S3的穿通件THV形成的电路径不用于第二结构S2和第三结构S3的第一位线BL1与外围电路PC之间的电连接。
参考图3至图32，彼此连接的穿通件(例如，THV、THV1和THV2)和接合焊盘(例如，LBP2Xa、LBP2Xb、LBP2Ya、LBP2Yb、UBP2、UBP1a、UBP1Xb、UBP1Yb、UBP1Xc和UBP1Yc)可以用作结构(例如，S1至S5)的位线(例如，BL1)和外围电路PC之间的电路径。通过适当地选择用于每个结构(例如，S1至S5)的接合焊盘(例如，LBP2Xa、LBP2Xb、LBP2Ya、LBP2Yb、UBP2、UBP1a、UBP1Xb、UBP1Yb、UBP1Xc和UBP1Yc)和下部线(例如，LL1Xb、LL2Xb和LL1Yb)，结构(例如，S1至S5)的位线(例如，BL1)可以连接至或不连接至通向外围电路PC的电路径。因此，不同结构(例如，S1至S5)的位线(例如，BL1)可容易地连接至相同节点或不同节点。例如，在实施例中，第二结构S2的第一位线BL1和第三结构S3的第一位线BL1可连接至不同节点，并且第二结构S2的第一位线BL1和第四结构S4的第一位线BL1可连接至相同节点。
当连接至不同结构S1至S5的位线BL1连接至相同节点时，外围电路PC所需的晶体管TR的数目可减少，因此，存储器装置的平面面积可减少，但存储器装置的性能却可能降低。另一方面，当连接至不同结构S1至S5的位线BL1连接至不同节点时，存储器装置的性能可增加，但外围电路PC所需的晶体管TR的数目可增加，导致存储器装置的平面面积增加。因此，可以容易地调整根据本实施例的存储器装置的平面面积和性能。
图33示出了根据本发明构思的实施例的存储器装置10XXa的截面图。
参考图33，存储器装置10XXa可以包括在竖直方向(Z方向)上堆叠的第一结构S1至第三结构S3。第一结构S1可包括外围电路的各自类似于关于图4所描述的外围电路PC且彼此分离的第一部分PC1和第二部分PC2、连接至外围电路的第一部分PC1的第一上接合焊盘UBP1a-1、以及连接至外围电路的第二部分PC2的第二上接合焊盘UBP1a-2。
第二结构S2可以类似于图5A和图5B中所示的结构，并且可以包括连接至第一结构S1的第一上接合焊盘UBP1a-1的第一下接合焊盘LBP2Xa-1、连接至第一下接合焊盘LBP2Xa-1的第一穿通件THV1、连接至第一穿通件THV1的第一上接合焊盘UBP2-1、第一穿通件THV1所穿过的存储器单元阵列MCA、以及连接至存储器单元阵列MCA的第一位线BL1。第二结构S2还可以包括连接至第一结构S1的第二上接合焊盘UBP1a-2的第二下接合焊盘LBP2Xa-2、连接至第二下接合焊盘LBP2Xa-2的第二穿通件THV2、以及连接至第二穿通件THV2的第二上接合焊盘UBP2-2。在一些实施例中，第二结构S2的第二穿通件THV2不穿过第二结构S2的存储器单元阵列MCA，并且可设置在第二结构S2的在第二结构S2的存储器单元阵列MCA之外的外部部分处。
第三结构S3可以类似于图5A和图5B中所示的结构，并且可以包括连接至第二结构S2的第一上接合焊盘UBP2-1的第一下接合焊盘LBP2Xa-1、连接至第一下接合焊盘LBP2Xa-1的第一穿通件THV1、连接至第一穿通件THV1的第一上接合焊盘UBP2-1、第一穿通件THV1所穿过的存储器单元阵列MCA、以及连接至存储器单元阵列MCA的第一位线BL1。第三结构S3还可以包括连接至第二结构S2的第二上接合焊盘UBP2-2的第二下接合焊盘LBP2Xa-2、连接至第二下接合焊盘LBP2Xa-2的第二穿通件THV2、以及连接至第二穿通件THV2的第二上接合焊盘UBP2-2。在一些实施例中，第三结构S3的第二穿通件THV2不穿过第三结构S3的存储器单元阵列MCA，并且可设置在第三结构S3的在第三结构S3的存储器单元阵列MCA之外的外部部分处。
第二结构S2的第一位线BL1不连接至第二结构S2的第一下接合焊盘LBP2Xa-1和第二下接合焊盘LBP2Xa-2。第三结构S3的第一位线BL1不连接至第三结构S3的第一下接合焊盘LBP2Xa-1和第二下接合焊盘LBP2Xa-2。存储器装置10XXa还可包括设置在第三结构S3上并将第三结构S3的第一上接合焊盘UBP2-1连接至第三结构S3的第二上接合焊盘UBP2-2的连接线CL。
因此，外围电路的第一部分PC1可以通过第一结构S1的第一上接合焊盘UBP1a-1、第二结构S2的第一下接合焊盘LBP2Xa-1、第二结构S2的第一穿通件THV1、第二结构S2的第一上接合焊盘UBP2-1、第三结构S3的第一下接合焊盘LBP2Xa-1、第三结构S3的第一穿通件THV1、第三结构S3的第一上接合焊盘UBP2-1、连接线CL、第三结构S3的第二上接合焊盘UBP2-2、第三结构S3的第二穿通件THV2、第三结构S3的第二下接合焊盘LBP2Xa-2、第二结构S2的第二上接合焊盘UBP2-2、第二结构S2的第二穿通件THV2、第二结构S2的第二下接合焊盘LBP2Xa-2、以及第一结构S1的第二上接合焊盘UBP1a-2连接至外围电路的第二部分PC2。也就是说，第二结构S2和第三结构S3的第一位线BL1不连接至第二结构S2和第三结构S3的第一穿通件THV1和第二穿通件THV2，并且第二结构S2和第三结构S3的第一穿通件THV1和第二穿通件THV2可用作外围电路的第一部分PC1和第二部分PC2之间的电路径。
图34示出了根据本发明构思的实施例的存储器装置10XXb的截面图。
参考图34，与上面参考图33描述的存储器装置10XXa相比，类似于第二结构S2的第一穿通件THV1，第二结构S2的第二穿通件THV2可以穿过第二结构S2的存储器单元阵列MCA。此外，第三结构S3的第二穿通件THV2可以穿过第三结构S3的存储器单元阵列MCA。
图35A至图35D示出了根据本发明构思的实施例的制造存储器装置的方法的截面图。
参考图35A，第二结构S2可以形成在第一衬底131上。然而，第二结构S2的上接合焊盘(例如，UBP2)(见图35C)可能尚未形成。第二结构S2可包括图5A和图5B中示出的上部结构S2Xa、图6A和图6B中示出的上部结构S2Ya、图7A和图7B中示出的上部结构S2Xb、图8A和图8B中示出的上部结构S2Yb、图13A和图13B中示出的上部结构S2XYa、图14A和图14B中示出的上部结构S2XYb、图15A和图15B中示出的上部结构S2XYc、图16A和图16B中示出的上部结构S2XYd、图17A和图17B中示出的上部结构S2XYe、图18A和图18B中示出的上部结构S2XYf、图19A和图19B中示出的上部结构S2XYg、图20A和图20B中示出的上部结构S2XYh、图21A和图21B中示出的上部结构S2XYi、图22A和图22B中示出的上部结构S2XYj、图23中示出的上部结构S2XYk、图24中示出的上部结构S2XYl、图25中示出的上部结构S2XYm、图26中示出的上部结构S2XYn、图27中示出的上部结构S2XXa、图28中示出的上部结构S2XXb、或它们的组合。
参考图35B，可以形成第一结构S1。第一结构S1可包括图4中示出的下部结构S1a、图9A和图9B中示出的下部结构S1Xb、图10A和图10B中示出的下部结构S1Yb、图11A和图11B中示出的下部结构S1Xc、图12A和图12B中示出的下部结构S1Yc、或它们的组合。
随后，第二结构S2可以在第一结构S1上对准，使得第二结构S2的下接合焊盘LBP2Xa接触第一结构S1的上接合焊盘UBP1a，并且第一结构S1可以接合到第二结构S2。在一些实施例中，当向第一结构S1和第二结构S2施加热和/或压力时，第一结构S1的上接合焊盘UBP1a和第二结构S2的下接合焊盘LBP2Xa可以回流，因此，第一结构S1的上接合焊盘UBP1a和第二结构S2的下接合焊盘LBP2Xa可以彼此接合为一体。
参考图35B和图35C，可以从第二结构S2去除第一衬底131。随后，上接合焊盘UBP2可以形成在第二结构S2的内部焊盘IP上。
参考图35D，类似于上面参考图35A的描述，第三结构S3可形成在第二衬底132上。然而，可以不形成第三结构S3的上接合焊盘。随后，第三结构S3可在第二结构S2上对准，使得第三结构S3的下接合焊盘LBP2Ya接触第二结构S2的上接合焊盘UBP2，并且第二结构S2可接合到第三结构S3。在一些实施例中，当向第二结构S2和第三结构S3施加热和/或压力时，第二结构S2的上接合焊盘UBP2和第三结构S3的下接合焊盘LBP2Ya可以回流，因此，第二结构S2的上接合焊盘UBP2和第三结构S3的下接合焊盘LBP2Ya可以彼此接合为一体。通过使用类似于上面参考图35B至图35D的描述的方法，还可在第三结构S3上堆叠其它结构。
因此，可以制造根据实施例的存储器装置。根据制造存储器装置的方法，包括外围电路PC的第一结构S1以及各自包括存储器单元阵列MCA的第二结构S2和第三结构S3可以单独制造并可以彼此接合，从而防止先前制造的外围电路PC由于在制造存储器单元阵列MCA的过程中出现的热和应力而被损坏。此外，通过堆叠第一结构S1至第三结构S3可制造具有增强集成度的存储器装置。
图36A和图36B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2Xc的截面图和底视图。
参考图36A和图36B，与图5A和图5B中示出的上部结构S2Xa相比，上部结构S2Xc还可以包括连接在第二过孔件V2Xc和第一位线BL1的第一部分P1之间的第一下部线LL1c、以及连接在第三过孔件V3Xc和第一位线BL1的第二部分P2之间的第二下部线LL2c。在一些实施例中，第一下部线LL1c和第二下部线LL2c的宽度和间距可大于第一至第四位线BL1至BL4的宽度和间距，因此，第二过孔件V2Xc和第三过孔件V3Xc可容易地分别在第一下部线LL1c和第二下部线LL2c中对准。
图37A和图37B示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2Yc的截面图和底视图。
参考图37A和图37B，与图6A和图6B中示出的上部结构S2Ya相比，上部结构S2Yc还可以包括连接在第二过孔件V2Yc和第一位线BL1的第一部分P1之间的第一下部线LL1c、以及连接在第三过孔件V3Yc和第一位线BL1的第二部分P2之间的第二下部线LL2c。在一些实施例中，第一下部线LL1c和第二下部线LL2c的宽度和间距可大于第一至第四位线BL1至BL4的宽度和间距，因此，第二过孔件V2Yc和第三过孔件V3Yc可容易地分别在第一下部线LL1c和第二下部线LL2c中对准。
图38示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYo的底视图。图39示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYp的底视图。
参考图38与图39，第一位线BL1和第二位线BL2可各自包括第一部分P1、第二部分P2以及第一部分P1与第二部分P2之间的间隙G1。第一过孔件V1可设置在第一穿通件THV1上。第二过孔件V2和第四过孔件V4可设置在第一位线BL1的第一部分P1上。第三过孔件V3和第五过孔件V5可设置在第一位线BL1的第二部分P2上。第六过孔件V6可设置在第二穿通件THV2上。第七过孔件V7和第九过孔件V9可设置在第二位线BL2的第一部分P1上。第八过孔件V8和第十过孔件V10可设置在第二位线BL2的第二部分P2上。
在图38所示的上部结构S2XYo中，第一下接合焊盘LBP2a-1可以通过第一过孔件V1连接至第一穿通件THV1，通过第二过孔件V2连接至第一位线BL1的第一部分P1，并且通过第三过孔件V3连接至第一位线BL1的第二部分P2。第二下接合焊盘LBP2a-2可以通过第六过孔件V6连接至第二穿通件THV2。下连接焊盘LCP2a-2可以通过第九过孔件V9连接至第二位线BL2的第一部分P1，并且可以通过第十过孔件V10连接至第二位线BL2的第二部分P2。第四过孔件V4和第五过孔件V5可以设置在第一位线BL1上，但是如图所示，第四过孔件V4和第五过孔件V5不用于连接。第七过孔件V7和第八过孔件V8可以设置在第二位线BL2上，但是第七过孔件V7和第八过孔件V8也不用于连接。不连接至第一下接合焊盘LBP2a-1和第二下接合焊盘LBP2a-2以及下连接焊盘LCP2a-2的第四过孔件V4、第五过孔件V5、第七过孔件V7和第八过孔件V8中的每一个可以被称为剩余过孔件。
在一些实施例中，上部结构S2XYo还可以包括至少一个虚设焊盘，每个虚设焊盘设置在至少一个剩余过孔件上并且不用于连接。例如，上部结构S2XYo还可以包括在第四剩余过孔件V4上的第一虚设焊盘LDP1和在第五剩余过孔件V5上的第二虚设焊盘LDP2。在一些实施例中，可以不在第七剩余过孔件V7和第八剩余过孔件V8上提供虚设焊盘。在其它实施例中，与图38的图示不同，多个虚设焊盘可以分别设置在第七剩余过孔件V7和第八剩余过孔件V8上。在一些实施例中，第一虚设焊盘LDP1和第二虚设焊盘LDP2可以不接触除了第四剩余过孔件V4和第五剩余过孔件V5之外的任何导电元件。因此，第一虚设焊盘LDP1和第二虚设焊盘LDP2可以分别电隔离第四剩余过孔件V4和第五剩余过孔件V5。
在图39所示的上部结构S2XYp中，第一下接合焊盘LBP2a-1可以通过第一过孔件V1连接至第一穿通件THV1。下连接焊盘LCP2a-1可以通过第四过孔件V4连接至第一位线BL1的第一部分P1，并且可以通过第五过孔件V5连接至第一位线BL1的第二部分P2。第二下接合焊盘LBP2a-2可以通过第六过孔件V6连接至第二穿通件THV2，通过第七过孔件V7连接至第二位线BL2的第一部分P1，并且通过第八过孔件V8连接至第二位线BL2的第二部分P2。第二过孔件V2和第三过孔件V3可设置于第一位线BL1上，但是第二过孔件V2和第三过孔件V3不用于连接。第九过孔件V9和第十过孔件V10可设置在第二位线BL2上，但是第九过孔件V9和第十过孔件V10不用于连接。不连接至第一下接合焊盘LBP2a-1和第二下接合焊盘LBP2a-2以及下连接焊盘LCP2a-1的第二过孔件V2、第三过孔件V3、第九过孔件V9和第十过孔件V10中的每一个可以被称为剩余过孔件。
在一些实施例中，上部结构S2XYp还可以包括至少一个虚设焊盘，每个虚设焊盘设置在至少一个剩余过孔件上并且不用于连接。例如，上部结构S2XYp还可以包括在第九剩余过孔件V9上的第三虚设焊盘LDP3和在第十剩余过孔件V10上的第四虚设焊盘LDP4。在一些实施例中，可以不在第二剩余过孔件V2和第三剩余过孔件V3上设置虚设焊盘。在其他实施例中，与图39的图示不同，多个虚设焊盘可以分别设置在第二剩余过孔件V2和第三剩余过孔件V3上。在一些实施例中，第三虚设焊盘LDP3和第四虚设焊盘LDP4可以不接触除了第九剩余过孔件V9和第十剩余过孔件V10之外的任何导电元件。因此，第三虚设焊盘LDP3和第四虚设焊盘LDP4可以分别电隔离第九剩余过孔件V9和第十剩余过孔件V10。
如上所述，可以预先并且适当地形成第一过孔件V1至第十过孔件V10，而不管第一下接合焊盘LBP2a-1和第二下接合焊盘LBP2a-2、第一下连接焊盘LCP2a-1和第二下连接焊盘LCP2a-2、以及第一位线BL1至第四位线BL4之间的连接关系如何，并且然后，基于第一下接合焊盘LBP2a-1和第二下接合焊盘LBP2a-2、第一下连接焊盘LCP2a-1和第二下连接焊盘LCP2a-2之间的连接关系，可以仅使用第一过孔件V1至第十过孔件V10中的一些。例如，在形成第一过孔件V1至第十过孔件V10的状态下，如图38所示，第一位线BL1可连接至第一下接合焊盘LBP2a-1，并且第二位线BL2不连接至第二下接合焊盘LBP2a-2并可连接至第二下连接焊盘LCP2a-2，或者如图39所示，第一位线BL1不连接至第一下接合焊盘LBP2a-1并可连接至第一下连接焊盘LCP2a-1，并且第二位线BL2可以连接至第二下接合焊盘LBP2a-2。可以在形成第一下接合焊盘LBP2a-1和第二下接合焊盘LBP2a-2以及第一下连接焊盘LCP2a-1或第二下连接焊盘LCP2a-2的最终工艺中确定最终的上部结构是如图38所示的上部结构S2XYo，还是如图39所示的上部结构S2XYp，因此可以降低制造成本。
图40示出了根据本发明构思的实施例的存储器装置中包括的上部结构S2XYq的底视图。
参考图40，与图38所示的上部结构S2XYo相比，上部结构S2XYq还可以包括连接在第二过孔件V2和第一位线BL1的第一部分P1之间的第一下部线LLC1、连接在第三过孔件V3和第一位线BL1的第二部分P2之间的第二下部线LLC2、连接在第九过孔件V9和第三位线BL3的第一部分P1之间的第三下部线LLC3、以及连接在第十过孔件V10和第三位线BL3的第二部分P2之间的第四下部线LLC4。第四剩余过孔件V4可以设置在第一下部线LLC1上，并且第五剩余过孔件V5可以设置在第二下部线LLC2上。第七剩余过孔件V7可以设置在第三下部线LLC3上，并且第八剩余过孔件V8可以设置在第四下部线LLC4上。
图41示出了根据本发明构思的实施例的存储器装置10a的截面图。
参考图41，存储器装置10a可以包括在Z方向上堆叠的第一结构S1至第三结构S3。第一结构S1可以是单元堆叠(cell-on-peri，COP)结构。也就是说，第一结构S1可包括外围电路PC和在外围电路PC上的第一存储器单元阵列MCA1，并且第一存储器单元阵列MCA1可包括具有在Z方向爬升的阶梯形状的堆叠结构。例如，第一结构S1可包括图9A和图9B中示出的下部结构S1Xb、图10A和图10B中示出的下部结构S1Yb、图11A和图11B中示出的下部结构S1Xc、图12A和图12B中示出的下部结构S1Yc、或它们的组合。第二结构S2和第三结构S3可以分别包括第二存储器单元阵列MCA2和第三存储器单元阵列MCA3。第二存储器单元阵列MCA2和第三存储器单元阵列MCA3可以各自包括具有在Z方向上下降的阶梯形状的堆叠结构。例如，第二结构S2和第三结构S3可以各自包括图5A和图5B中示出的上部结构S2Xa、图6A和图6B中示出的上部结构S2Ya、图7A和图7B中示出的上部结构S2Xb、图8A和图8B中示出的上部结构S2Yb、或它们的组合。
图42示出了根据本发明构思的实施例的存储器装置10b的截面图。
参考图42，与图41相比，存储器装置10b的第二结构S2和第三结构S3可颠倒。也就是说，第二结构S2中的第二存储器单元阵列MCA2和第三结构S3中的第三存储器单元阵列MCA3可以各自包括具有在Z方向爬升的阶梯形状的堆叠结构。
图43示出了根据本发明构思的实施例的存储器装置10c的截面图。
参考图43，存储器装置10c可以包括设置在存储器装置10c的下端的第一外围电路PC1、设置在存储器装置10c的上端的第二外围电路PC2、以及在Z方向上堆叠在第一外围电路PC1和第二外围电路PC2之间的多个存储器单元阵列(例如，第一存储器单元阵列至第四存储器单元阵列)MCA1至MCA4。例如，存储器装置10c可以包括在Z方向上堆叠的第一结构S1至第五结构S5，第二结构S2至第四结构S4可以包括第一存储器单元阵列MCA1至第三存储器单元阵列MCA3，并且第五结构S5可以包括第四存储器单元阵列MCA4和第二外围电路PC2。例如，第一结构S1可包括图4中示出的下部结构S1a，并且第二结构S2至第四结构S4可包括图5A和图5B中示出的上部结构S2Xa、图6A和图6B中示出的上部结构S2Ya、图7A和图7B中示出的上部结构S2Xb、图8A和图8B中示出的上部结构S2Yb、或它们的组合。第五结构S5可包括例如图9A和图9B中示出的下部结构S1Xb、图10A和图10B中示出的下部结构S1Yb、图11A和图11B中示出的下部结构S1Xc、图12A和图12B中示出的下部结构S1Yc、或它们的组合。
图44示出了根据本发明构思的实施例的存储器装置10d的截面图。
参考图44，与图43相比，存储器装置10d可以包括在Z方向上堆叠的第一结构S1'和第三结构S3至第五结构S5。第一结构S1'可以包括COP结构。也就是说，第一结构S1'可包括第一外围电路PC1和第一外围电路PC1上的第一存储器单元阵列MCA1。例如，第一结构S1'可包括图9A和图9B中示出的下部结构S1Xb、图10A和图10B中示出的下部结构S1Yb、图11A和图11B中示出的下部结构S1Xc、图12A和图12B中示出的下部结构S1Yc、或它们的组合。
应当理解，上述实施例应当被认为是说明性的而非限制性的。本公开的范围应当基于权利要求书来解释，并且应当在不脱离本发明构思的精神和范围的情况下解释。

Claims (20)

1.一种存储器装置，包括：
下部结构；以及
多个上部结构，其堆叠在所述下部结构上，
其中，所述下部结构包括外围电路和上接合焊盘，所述上接合焊盘连接至所述外围电路并且设置在所述下部结构的顶表面上，
所述多个上部结构中的每一个具有底表面，并且所述多个上部结构中的每一个包括具有在竖直方向上堆叠的多个栅极层的堆叠结构、在所述竖直方向上各自穿过所述堆叠结构的多个沟道结构、设置在所述堆叠结构下方并且连接至所述多个沟道结构的位线、在所述竖直方向上穿过所述堆叠结构的穿通件、以及设置在所述底表面上并且连接至所述穿通件的下接合焊盘，
所述多个上部结构中除了最上面的上部结构之外的每个上部结构还包括顶表面和设置在所述顶表面上并连接至所述穿通件的上接合焊盘，
所述多个上部结构中的每一个的位线包括在与所述竖直方向正交的水平方向上延伸的第一部分、在所述水平方向上延伸的第二部分、以及在所述水平方向上将该位线的第一部分与第二部分分离的间隙，
在平面图中，所述多个上部结构中的每一个的穿通件与所述位线的间隙重叠，
所述多个上部结构中的最下面的上部结构在所述竖直方向上堆叠在所述下部结构上，使得所述最下面的上部结构的下接合焊盘接触所述下部结构的上接合焊盘，
所述多个上部结构包括在所述竖直方向上堆叠的第一上部结构和第二上部结构，并且
所述第二上部结构的下接合焊盘与所述第一上部结构的上接合焊盘接触。
2.根据权利要求1所述的存储器装置，其中，所述多个上部结构中的至少一个上部结构的位线的第一部分和第二部分不连接至所述至少一个上部结构的下接合焊盘。
3.根据权利要求2所述的存储器装置，其中，所述至少一个上部结构还包括：将所述位线的第一部分连接至所述位线的第二部分的下连接焊盘。
4.根据权利要求3所述的存储器装置，其中，所述至少一个上部结构的下连接焊盘的底表面设置在与所述至少一个上部结构的下接合焊盘的底表面相同的平面上。
5.根据权利要求3所述的存储器装置，其中，所述至少一个上部结构包括：第一过孔件，其将所述至少一个上部结构的下接合焊盘连接至所述至少一个上部结构的穿通件；第二过孔件，其将所述至少一个上部结构的下连接焊盘连接至所述至少一个上部结构的位线的第一部分；以及第三过孔件，其将所述至少一个上部结构的下连接焊盘连接至所述至少一个上部结构的位线的第二部分。
6.根据权利要求2所述的存储器装置，其中，所述至少一个上部结构包括：第一下部线，其将所述至少一个上部结构的下接合焊盘连接至所述至少一个上部结构的穿通件；以及第二下部线，其将所述至少一个上部结构的位线的第一部分连接至所述至少一个上部结构的位线的第二部分，并且与所述至少一个上部结构的下接合焊盘断开连接。
7.根据权利要求6所述的存储器装置，其中，所述至少一个上部结构的第一下部线的底表面设置在与所述至少一个上部结构的第二下部线的底表面相同的平面上。
8.根据权利要求1所述的存储器装置，其中，所述多个上部结构中的至少一个上部结构的位线的第一部分和第二部分连接至所述至少一个上部结构的下接合焊盘。
9.根据权利要求8所述的存储器装置，其中，所述至少一个上部结构还包括：第一过孔件，其将所述至少一个上部结构的下接合焊盘连接至所述至少一个上部结构的穿通件；第二过孔件，其将所述至少一个上部结构的下接合焊盘连接至所述至少一个上部结构的位线的第一部分；以及第三过孔件，其将所述至少一个上部结构的下接合焊盘连接至所述至少一个上部结构的位线的第二部分。
10.根据权利要求8所述的存储器装置，其中，所述至少一个上部结构还包括第一下部线，所述第一下部线将所述至少一个上部结构的下接合焊盘连接至所述至少一个上部结构的穿通件以及所述至少一个上部结构的位线的第一部分和第二部分。
11.根据权利要求1所述的存储器装置，其中，所述下部结构还包括：具有在所述竖直方向上堆叠在所述外围电路上的多个第二栅极层的第二堆叠结构、在所述竖直方向上各自穿过所述第二堆叠结构的多个第二沟道结构、设置在所述第二堆叠结构上且连接至所述多个第二沟道结构的第二位线、以及穿过所述第二堆叠结构并且将所述下部结构的上接合焊盘连接至所述外围电路的第二穿通件，
所述下部结构的第二位线包括在所述水平方向上延伸的第一部分、在所述水平方向上延伸的第二部分、以及在所述水平方向上将所述下部结构的第二位线的第一部分与第二位线的第二部分分离的间隙，并且
在平面图中，所述下部结构的第二穿通件与所述下部结构的第二位线的间隙重叠。
12.根据权利要求11所述的存储器装置，其中，所述下部结构的第二位线的第一部分和第二部分不连接至所述下部结构的上接合焊盘。
13.根据权利要求12所述的存储器装置，其中，所述下部结构还包括将所述下部结构的第二位线的第一部分连接至所述第二位线的第二部分的上连接焊盘。
14.根据权利要求13所述的存储器装置，其中，所述下部结构的上连接焊盘的顶表面设置在与所述下部结构的上接合焊盘的顶表面相同的平面上。
15.根据权利要求13所述的存储器装置，其中，所述下部结构还包括：第一过孔件，其将所述下部结构的上接合焊盘连接至所述第二穿通件；第二过孔件，其将所述下部结构的上连接焊盘连接至所述第二位线的第一部分；以及第三过孔件，其将所述下部结构的上连接焊盘连接至所述第二位线的第二部分。
16.根据权利要求12所述的存储器装置，其中，所述下部结构还包括：第一上部线，其将所述下部结构的上接合焊盘连接至所述第二穿通件；以及第二上部线，其将所述下部结构的第二位线的第一部分连接至所述第二位线的第二部分，并且与所述下部结构的上接合焊盘断开连接。
17.根据权利要求16所述的存储器装置，其中，所述下部结构的第一上部线的顶表面设置在与所述下部结构的第二上部线的顶表面相同的平面上。
18.根据权利要求11所述的存储器装置，其中，所述下部结构的第二位线的第一部分和第二部分连接至所述下部结构的上接合焊盘。
19.根据权利要求18所述的存储器装置，其中，所述下部结构还包括：第一过孔件，其将所述下部结构的上接合焊盘连接至所述第二穿通件；第二过孔件，其将所述下部结构的上接合焊盘连接至所述第二位线的第一部分；以及第三过孔件，将所述下部结构的上接合焊盘连接至所述第二位线的第二部分。
20.根据权利要求18所述的存储器装置，其中，所述下部结构还包括第一上部线，所述第一上部线将所述下部结构的上接合焊盘连接至所述下部结构的第二穿通件以及所述第二位线的第一部分和述第二部分。
CN202011532810.3A 2020-01-17 2020-12-22 存储器装置 Pending CN113140573A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200006744A KR20210093045A (ko) 2020-01-17 2020-01-17 메모리 장치
KR10-2020-0006744 2020-01-17

Publications (1)

Publication Number Publication Date
CN113140573A true CN113140573A (zh) 2021-07-20

Family

ID=76809409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011532810.3A Pending CN113140573A (zh) 2020-01-17 2020-12-22 存储器装置

Country Status (3)

Country Link
US (2) US11450684B2 (zh)
KR (1) KR20210093045A (zh)
CN (1) CN113140573A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786797B (zh) * 2021-09-01 2022-12-11 旺宏電子股份有限公司 記憶體元件及其製造方法
US20230197513A1 (en) * 2021-12-16 2023-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned contact for embedded memory
KR20240018094A (ko) * 2022-08-02 2024-02-13 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204829A (ja) 2010-03-25 2011-10-13 Toshiba Corp 半導体記憶装置
JP6203152B2 (ja) 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
JP2018152419A (ja) 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体記憶装置
JP7304335B2 (ja) 2017-08-21 2023-07-06 長江存儲科技有限責任公司 Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法
US10283452B2 (en) 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings
JP7002899B2 (ja) 2017-09-22 2022-01-20 キオクシア株式会社 記憶装置
US10147732B1 (en) 2017-11-30 2018-12-04 Yangtze Memory Technologies Co., Ltd. Source structure of three-dimensional memory device and method for forming the same
US10283493B1 (en) 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
US10354987B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US20190043868A1 (en) 2018-06-18 2019-02-07 Intel Corporation Three-dimensional (3d) memory with control circuitry and array in separately processed and bonded wafers

Also Published As

Publication number Publication date
US11895840B2 (en) 2024-02-06
US20210225867A1 (en) 2021-07-22
KR20210093045A (ko) 2021-07-27
US20220406814A1 (en) 2022-12-22
US11450684B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
CN111146202B (zh) 半导体器件
US10797066B2 (en) Memory devices with three-dimensional structure
CN113140573A (zh) 存储器装置
KR20190051694A (ko) 3차원 비휘발성 메모리 소자
US9240405B2 (en) Memory with off-chip controller
US11282827B2 (en) Nonvolatile memory device having stacked structure with spaced apart conductive layers
US11302396B2 (en) Memory device
US11823888B2 (en) Memory stack with pads connecting peripheral and memory circuits
US11270759B2 (en) Flash memory device and computing device including flash memory cells
US11322514B2 (en) Semiconductor storage device and manufacturing method thereof
KR20190079264A (ko) 타겟 게이트 라인의 전압 강하를 보상하는 비휘발성 메모리 장치
CN113345901A (zh) 半导体存储装置
US20070206399A1 (en) Nonvolatile semiconductor memory device
CN116209274A (zh) 非易失性存储器装置
TWI437686B (zh) 具有晶片外控制器的記憶體
US11557599B2 (en) Nonvolatile memory device
TWI836805B (zh) 半導體記憶裝置
KR20230081555A (ko) 비휘발성 메모리 장치
TWI796928B (zh) 半導體記憶裝置
US20240105267A1 (en) Non-volatile memory device
EP4167701A1 (en) 3d circuit structure with stairstep contact configuration
EP3832653A2 (en) Nonvolatile memory device
KR20230080269A (ko) 비휘발성 메모리 장치 및 스토리지 장치
CN117156860A (zh) 半导体存储装置及其制造方法
KR20240022918A (ko) 불휘발성 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination