KR20240018094A - 반도체 장치 및 이를 포함하는 데이터 저장 시스템 - Google Patents

반도체 장치 및 이를 포함하는 데이터 저장 시스템 Download PDF

Info

Publication number
KR20240018094A
KR20240018094A KR1020220095917A KR20220095917A KR20240018094A KR 20240018094 A KR20240018094 A KR 20240018094A KR 1020220095917 A KR1020220095917 A KR 1020220095917A KR 20220095917 A KR20220095917 A KR 20220095917A KR 20240018094 A KR20240018094 A KR 20240018094A
Authority
KR
South Korea
Prior art keywords
semiconductor
layer
structures
pattern
gate electrode
Prior art date
Application number
KR1020220095917A
Other languages
English (en)
Inventor
김지영
김도형
김지원
성석강
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220095917A priority Critical patent/KR20240018094A/ko
Priority to US18/120,038 priority patent/US20240049480A1/en
Priority to EP23171244.9A priority patent/EP4319532A1/en
Priority to JP2023081085A priority patent/JP2024021042A/ja
Priority to CN202310904992.XA priority patent/CN117497560A/zh
Publication of KR20240018094A publication Critical patent/KR20240018094A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명의 실시예에 따른 반도체 장치는, 하부 기판, 상기 하부 기판 상의 회로 소자들, 상기 회로 소자들과 전기적으로 연결되는 하부 배선 구조물, 및 상기 하부 배선 구조물과 연결되는 하부 본딩 구조물을 포함하는 제1 반도체 구조물, 및 상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 접합된 제2 반도체 구조물을 포함하고, 상기 제2 반도체 구조물은, 패턴 구조물, 상기 패턴 구조물 상의 상부 절연층, 상기 제1 반도체 구조물과 상기 패턴 구조물의 사이에서 상기 패턴 구조물의 하면에 수직한 수직 방향을 따라 서로 교대로 적층되는 게이트 전극층들 및 층간 절연층들을 포함하는 적층 구조물, 상기 적층 구조물을 관통하고, 채널층을 각각 포함하는 채널 구조물들, 상기 적층 구조물을 관통하고 상기 적층 구조물을 분리시키는 분리 구조물들, 상기 적층 구조물의 아래에 배치되는 상부 배선 구조물, 및 상기 상부 배선 구조물과 연결되고 상기 하부 본딩 구조물과 접합되는 상부 본딩 구조물을 포함하고, 상기 분리 구조물들 각각은 상기 적층 구조물을 관통하는 제1 부분 및 상기 제1 부분으로부터 연장되어 상기 패턴 구조물을 관통하는 제2 부분을 포함하고, 상기 제2 반도체 구조물은 상기 제2 부분과 상기 패턴 구조물을 이격시키는 스페이서층을 더 포함한다.

Description

반도체 장치 및 이를 포함하는 데이터 저장 시스템{SEMICONDUCTOR DEVICES AND DATA STORAGE SYSTEMS INCLUDING THE SAME}
본 발명은 반도체 장치 및 이를 포함하는 데이터 저장 시스템에 관한 것이다.
데이터 저장을 필요로 하는 데이터 저장 시스템에서 고용량의 데이터를 저장할 수 있는 반도체 장치가 요구되고 있다. 이에 따라, 반도체 장치의 데이터 저장 용량을 증가시킬 수 있는 방안이 연구되고 있다. 예를 들어, 반도체 장치의 데이터 저장 용량을 증가시키기 위한 방법 중 하나로써, 2차원적으로 배열되는 메모리 셀들 대신에 3차원적으로 배열되는 메모리 셀들을 포함하는 반도체 장치가 제안되고 있다.
본 발명이 이루고자 하는 기술적 과제 중 하나는, 생산성이 향상된 반도체 장치를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제 중 하나는, 생산성이 향상된 반도체 장치를 포함하는 데이터 저장 시스템을 제공하는 것이다.
예시적인 실시예들에 따른 반도체 장치는, 하부 기판, 상기 하부 기판 상의 회로 소자들, 상기 회로 소자들과 전기적으로 연결되는 하부 배선 구조물, 및 상기 하부 배선 구조물과 연결되는 하부 본딩 구조물을 포함하는 제1 반도체 구조물, 및 상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 접합된 제2 반도체 구조물을 포함하고, 상기 제2 반도체 구조물은, 패턴 구조물, 상기 패턴 구조물 상의 상부 절연층, 상기 제1 반도체 구조물과 상기 패턴 구조물의 사이에서 상기 패턴 구조물의 하면에 수직한 수직 방향을 따라 서로 교대로 적층되는 게이트 전극층들 및 층간 절연층들을 포함하는 적층 구조물, 상기 적층 구조물을 관통하고, 채널층을 각각 포함하는 채널 구조물들, 상기 적층 구조물을 관통하고 상기 적층 구조물을 분리시키는 분리 구조물들, 상기 적층 구조물의 아래에 배치되는 상부 배선 구조물, 및 상기 상부 배선 구조물과 연결되고 상기 하부 본딩 구조물과 접합되는 상부 본딩 구조물을 포함하고, 상기 분리 구조물들 각각은 상기 적층 구조물을 관통하는 제1 부분 및 상기 제1 부분으로부터 연장되어 상기 패턴 구조물을 관통하는 제2 부분을 포함하고, 상기 제2 반도체 구조물은 상기 제2 부분과 상기 패턴 구조물을 이격시키는 스페이서층을 더 포함할 수 있다.
예시적인 실시예들에 따른 반도체 장치는, 하부 기판, 상기 하부 기판 상의 회로 소자들, 상기 회로 소자들과 전기적으로 연결되는 하부 배선 구조물, 상기 하부 배선 구조물과 연결되는 하부 본딩 구조물, 상기 하부 본딩 구조물과 접합하는 상부 본딩 구조물, 상기 상부 본딩 구조물과 연결되는 상부 배선 구조물, 상기 상부 배선 구조물 상의 패턴 구조물, 상기 패턴 구조물의 하면에 수직한 수직 방향을 따라 서로 교대로 적층되는 게이트 전극층들, 상기 게이트 전극층들을 관통하며 채널층을 각각 포함하는 채널 구조물들, 및 상기 게이트 전극층들을 관통하고 상기 게이트 전극층들을 분리시키는 분리 구조물들을 포함하고, 상기 분리 구조물들 각각은 상기 게이트 전극층들을 관통하고 상기 수직 방향과 수직인 제1 수평 방향으로 연장하는 제1 부분, 상기 제1 부분 상에서 상기 패턴 구조물을 관통하는 제2 부분, 및 상기 제1 부분 및 상기 제2 부분에 의해 정의되는 절곡부를 포함할 수 있다.
예시적인 실시예들에 따른 데이터 저장 시스템은, 하부 기판, 상기 하부 기판 상의 회로 소자들, 상기 회로 소자들과 전기적으로 연결되는 하부 배선 구조물, 및 상기 하부 배선 구조물과 연결되는 하부 본딩 구조물을 포함하는 제1 반도체 구조물, 상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 접합된 제2 반도체 구조물, 및 상기 회로 소자들과 전기적으로 연결되는 입출력 패드를 포함하는 반도체 저장 장치, 및 상기 입출력 패드를 통하여 상기 반도체 저장 장치와 전기적으로 연결되며, 상기 반도체 저장 장치를 제어하는 컨트롤러를 포함하고, 상기 제2 반도체 구조물은, 패턴 구조물, 상기 패턴 구조물 상의 상부 절연층, 상기 제1 반도체 구조물과 상기 패턴 구조물의 사이에서 상기 패턴 구조물의 하면에 수직한 수직 방향을 따라 서로 교대로 적층되는 게이트 전극층들 및 층간 절연층들을 포함하는 적층 구조물, 상기 적층 구조물을 관통하고 채널층을 각각 포함하는 채널 구조물들, 상기 적층 구조물을 관통하고 상기 적층 구조물을 분리시키는 분리 구조물들, 상기 적층 구조물의 아래에 배치되는 상부 배선 구조물, 및 상기 상부 배선 구조물과 연결되고 상기 하부 본딩 구조물과 접합되는 상부 본딩 구조물을 포함하고, 상기 분리 구조물들 각각은 상기 적층 구조물을 관통하는 제1 부분 및 상기 제1 부분으로부터 연장되어 상기 패턴 구조물을 관통하는 제2 부분을 포함하고, 상기 제2 반도체 구조물은 상기 제2 부분과 상기 패턴 구조물을 이격시키는 스페이서층을 더 포함할 수 있다.
예시적인 실시예들에 따른 반도체 장치의 제조방법은, 하부 기판, 상기 하부 기판 상의 회로 소자들, 상기 회로 소자들과 전기적으로 연결되는 하부 배선 구조물, 및 상기 하부 배선 구조물과 연결되는 하부 본딩 구조물을 포함하는 제1 반도체 구조물을 형성하는 단계, 베이스 기판 상에서 상기 베이스 기판의 상면과 수직한 수직 방향을 따라 서로 교대로 적층되는 희생 절연층들 및 층간 절연층들을 포함하는 예비 적층 구조물을 형성하는 단계, 상기 예비 적층 구조물을 관통하며, 채널층들을 각각 포함하는 채널 구조물들을 형성하는 단계, 상기 예비 적층 구조물을 관통하며, 상기 수직 방향과 수직인 제1 수평 방향으로 연장되는 예비 분리 구조물을 형성하는 단계, 상기 예비 분리 구조물 상에 상부 배선 구조물 및 상부 본딩 구조물을 형성하여 제2 예비 반도체 구조물을 형성하는 단계, 상기 제1 반도체 구조물의 상기 하부 본딩 구조물과 상기 제2 예비 반도체 구조물의 상기 상부 본딩 구조물을 접합하는 단계, 상기 베이스 기판을 제거하고 상기 채널 구조물들과 연결되는 패턴 구조물을 형성하는 단계, 상기 패턴 구조물을 관통하여 상기 예비 분리 구조물을 노출시키는 개구부들을 형성하는 단계, 상기 개구부들을 통해 상기 예비 분리 구조물을 제거하는 단계, 상기 희생 절연층들을 선택적으로 제거하여 터널부들을 형성하는 단계, 및 상기 터널부들 내에 게이트 전극층들을 형성하는 단계를 포함할 수 있다.
두 개 이상의 반도체 구조물이 접합된 구조에서, 상기 접합을 위한 본딩 공정을 수행한 이후에 게이트 전극층들을 형성함으로써 상기 본딩 공정의 공정 난이도를 개선하는 등 생산성이 향상된 반도체 장치 및 이를 포함하는 데이터 저장 시스템이 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 2a 및 도 2b는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도이다.
도 3a 및 도 3b는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도들이다.
도 4a 및 도 4b는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도들이다.
도 5는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도이다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 7은 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도이다.
도 8은 예시적인 실시예들에 따른 반도체 장치의 부분 확대도이다.
도 9 내지 도 15는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 16은 예시적인 실시예들에 따른 반도체 장치를 포함하는 데이터 저장 시스템을 개략적으로 나타낸 도면이다.
도 17은 예시적인 실시예에 따른 반도체 장치를 포함하는 데이터 저장 시스템을 개략적으로 나타낸 사시도이다.
도 18은 예시적인 실시예에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 2a 및 도 2b는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도들이다. 도 2a는 도 1의 절단선 I-I'을 따른 단면을 도시하고, 도 2b는 도 1의 절단선 Ⅱ-Ⅱ'을 따른 단면을 도시한다.
도 3a 및 도 3b는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도들이다. 도 3a는 도 2a의 'A' 영역을 확대하여 도시하고, 도 3b는 도 2b의 'B' 영역을 확대하여 도시한다.
도 1 내지 도 3b를 참조하면, 반도체 장치(100)는 상하로 적층된 제1 및 제2 반도체 구조물들(S1, S2)을 포함한다. 예를 들어, 제1 반도체 구조물(S1)은 반도체 장치(100)의 주변 회로 영역을 포함하고, 제2 반도체 구조물(S2)은 반도체 장치(100)의 메모리 셀 영역을 포함할 수 있다. 도 1에서는, 제1 및 제2 반도체 구조물들(S1, S2)의 계면으로부터 제2 반도체 구조물(S2)을 바라본 방향에서의 평면을 도시하였다.
제1 반도체 구조물(S1)은, 하부 기판(201), 하부 기판(201) 내의 소스/드레인 영역들(205) 및 소자 분리층들(210), 하부 기판(201) 상에 배치된 회로 소자들(220), 회로 콘택 플러그들(270), 회로 배선 라인들(280), 주변 영역 절연층(290), 제1 본딩 비아들(295), 및 제1 본딩 금속층들(298)을 포함할 수 있다.
하부 기판(201)은 x 방향과 y 방향으로 연장되는 상면을 가질 수 있다. 하부 기판(201)에는 소자 분리층들(210)이 형성되어 활성 영역이 정의될 수 있다. 상기 활성 영역의 일부에는 불순물을 포함하는 소스/드레인 영역들(205)이 배치될 수 있다. 하부 기판(201)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 예를 들어, 하부 기판(201)은 단결정의 벌크 웨이퍼로 제공될 수 있다.
회로 소자들(220)은 수평(planar) 트랜지스터를 포함할 수 있다. 각각의 회로 소자들(220)은 회로 게이트 유전층(222), 스페이서층(224) 및 회로 게이트 전극층(225)을 포함할 수 있다. 회로 게이트 전극층(225)의 양 측에서 기판(201) 내에는 소스/드레인 영역들(205)이 배치될 수 있다.
주변 영역 절연층(290)이 기판(201) 상에서 회로 소자들(220)을 덮도록 배치될 수 있다. 회로 콘택 플러그들(270) 및 회로 배선 라인들(280)은 제1 반도체 구조물(S1)의 하부 배선 구조물(270, 280)을 구성할 수 있다. 회로 콘택 플러그들(270)은 원기둥 형상을 가지며, 주변 영역 절연층(290)을 관통하여 소스/드레인 영역들(205)에 연결될 수 있다. 회로 콘택 플러그들(270)에 의해 회로 소자들(220)에 전기적 신호가 인가될 수 있다. 도시되지 않은 영역에서, 회로 게이트 전극층(225)에도 회로 콘택 플러그들(270)이 연결될 수 있다. 회로 배선 라인들(280)은 회로 콘택 플러그들(270)과 연결될 수 있으며, 라인 형태를 갖고, 복수의 층으로 배치될 수 있다. 예시적인 실시예들에서, 회로 콘택 플러그들(270) 및 회로 배선 라인들(280)의 층 수는 다양하게 변경될 수 있다.
제1 본딩 비아들(295) 및 제1 본딩 금속층들(298)은, 하부 본딩 구조물(295, 298)을 구성하며, 최상부의 회로 배선 라인들(280)의 일부 상에 배치될 수 있다. 하부 본딩 구조물(295, 298)은 하부 배선 구조물(270, 280)과 연결될 수 있다. 제1 본딩 비아들(295)은 원기둥 형상을 갖고, 제1 본딩 금속층들(298)은 평면 상 원형의 패드 형태 또는 상대적으로 짧은 라인 형태를 가질 수 있다. 제1 본딩 금속층들(298)의 상면들은 제1 반도체 구조물(S1)의 상면으로 노출될 수 있다. 제1 본딩 비아들(295) 및 제1 본딩 금속층들(298)은 제1 반도체 구조물(S1)과 제2 반도체 구조물(S2)의 본딩 구조물 또는 본딩층으로 기능할 수 있다. 또한, 제1 본딩 비아들(295) 및 제1 본딩 금속층들(298)은 제2 반도체 구조물(S2)과의 전기적 연결 경로를 제공할 수 있다. 예시적인 실시예들에서, 제1 본딩 금속층들(298) 중 일부는, 도 2a에 도시된 것과 같이, 하부의 회로 배선 라인들(280)과 연결되지 않고 본딩을 위해서만 배치될 수도 있다. 제1 본딩 비아들(295) 및 제1 본딩 금속층들(298)은 도전성 물질, 예를 들어, 구리(Cu)를 포함할 수 있다.
예시적인 실시예들에서, 주변 영역 절연층(290)은 상면으로부터 소정 두께의 본딩 절연층을 포함할 수 있다. 상기 본딩 절연층은 제2 반도체 구조물(S2)의 본딩 절연층과의 유전체-유전체 본딩을 위한 층일 수 있다. 상기 본딩 절연층은 제1 본딩 금속층들(298)의 확산 방지층으로도 기능할 수 있으며, 예를 들어, SiO, SiN, SiCN, SiOC, SiON, 및 SiOCN 중 적어도 하나를 포함할 수 있다.
제2 반도체 구조물(S2)은 제1 영역(R1) 및 제2 영역(R2)을 갖는 패턴 구조물(101), 패턴 구조물(101)의 하면 상에 적층된 게이트 전극층들(130) 및 게이트 전극층들(130)과 교대로 적층되는 층간 절연층들(120)을 포함하는 적층 구조물(GS), 적층 구조물(GS)을 관통하도록 배치되는 채널 구조물들(CH), 및 적층 구조물(GS)을 관통하여 일 방향으로 연장되는 분리 구조물들(MS)을 포함할 수 있다. 제2 반도체 구조물(S2)은 게이트 전극층들(130)의 일부를 관통하는 상부 분리 구조물들(SS), 게이트 전극층들(130)을 덮는 셀 영역 절연층(190), 및 패턴 구조물(101) 상의 상부 절연층(199)을 더 포함할 수 있다. 제2 반도체 구조물(S2)은, 상부 배선 구조물(160, 165, 167, 170, 180)로서, 게이트 전극층들(130) 및 채널 구조물들(CH)의 아래에 배치되는 게이트 콘택들(160), 기판 콘택(165), 입출력 콘택(167), 셀 콘택 플러그들(170), 및 셀 배선 라인들(180)을 더 포함할 수 있다. 제2 반도체 구조물(S2)은, 상부 본딩 구조물(195, 198)로서 제2 본딩 비아들(195) 및 제2 본딩 금속층들(198)을 더 포함할 수 있다.
패턴 구조물(101)은 x 방향과 y 방향으로 연장되는 상면을 가질 수 있다. 패턴 구조물(101)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 패턴 구조물(101)은 불순물들을 더 포함할 수 있다. 패턴 구조물(101)은 다결정 실리콘층과 같은 다결정 반도체층 또는 에피택셜층으로 제공될 수 있다.
패턴 구조물(101)의 제1 영역(R1)은 게이트 전극층들(130)이 수직하게 적층되며 채널 구조물들(CH)이 배치되는 영역으로 메모리 셀들이 배치되는 영역일 수 있다. 패턴 구조물(101)의 제2 영역(R2)은 게이트 전극층들(130)이 서로 다른 길이로 연장되는 영역으로 상기 메모리 셀들을 제1 반도체 구조물(S1)과 전기적으로 연결하기 위한 영역에 해당할 수 있다. 제2 영역(R2)은 적어도 일 방향, 예를 들어 x 방향에서 제1 영역(R1)의 적어도 일 단에 배치될 수 있다.
게이트 전극층들(130)은 패턴 구조물(101)의 하면 상에 수직으로 이격되어 적층되어 층간 절연층들(120)과 함께 적층 구조물(GS)을 이룰 수 있다. 도 2b를 참조할 때, 적층 구조물(GS)은 제1 적층 구조물(GS1) 및 제1 적층 구조물(GS1) 아래에서 제1 적층 구조물(GS1)과 수직하게 적층된 제2 적층 구조물(GS2)을 포함할 수 있다. 다만, 실시예들에 따라 적층 구조물(GS)의 단 수는 이에 한정되지 않고 다양하게 변경될 수 있고, 단일 적층 구조물로 이루어질 수도 있다. 게이트 전극층들(130)은 제1 적층 구조물(GS1)의 제1 게이트 전극층들(130a) 및 제2 적층 구조물(GS2)의 제2 게이트 전극층들(130b)을 포함할 수 있다.
도 2a를 참조할 때, 게이트 전극층들(130)은 소거 동작에 이용되는 소거 트랜지스터를 이루는 소거 게이트 전극층들(130E), 접지 선택 트랜지스터의 게이트를 이루는 적어도 하나의 하부 게이트 전극층(130L), 복수의 메모리 셀들을 이루는 메모리 게이트 전극층들(130M), 및 스트링 선택 트랜지스터들의 게이트들을 이루는 상부 게이트 전극층(130U)을 포함할 수 있다. 여기에서, 하부 게이트 전극층(130L) 및 상부 게이트 전극층들(130U)은 제조 공정 시의 방향을 기준으로 "하부" 및 "상부"로 지칭된 것일 수 있다. 반도체 장치(100)의 용량에 따라서 메모리 셀들을 이루는 상기 메모리 게이트 전극층들의 개수가 결정될 수 있다. 실시예에 따라, 상부 및 하부 게이트 전극층들(130U, 130L)은 각각 1개 내지 4개 또는 그 이상일 수 있으며, 메모리 게이트 전극층들(130M)과 동일하거나 상이한 구조를 가질 수 있다. 소거 게이트 전극층들(130E)은 상부 게이트 전극층(130U)의 아래 및/또는 하부 게이트 전극층(130L)의 위에 배치되며 게이트 유도 누설 전류(Gate Induced Drain Leakage, GIDL) 현상을 이용한 소거 동작에 이용될 수 있다. 다만, 실시예들에 따라 소거 게이트 전극층들(130E)은 생략될 수 있다.
게이트 전극층들(130) 중 적어도 일부, 예를 들어, 상부 또는 하부 게이트 전극층들(130U, 130L)에 인접한 상기 메모리 게이트 전극층들은 더미 게이트 전극층들일 수 있다.
게이트 전극층들(130)은 패턴 구조물(101)의 하면 상에 수직하게 서로 이격되어 적층되며, 제1 영역(R1)으로부터 제2 영역(R2)으로 서로 다른 길이로 연장되어 계단 형태의 단차 구조를 이룰 수 있다. 게이트 전극층들(130)은, x 방향을 따라 단차 구조를 이루며, y 방향에서도 단차를 이루도록 배치될 수 있다. 예시적인 실시예들에서, 게이트 전극층들(130a, 130b) 중 적어도 일부는, 일정 개수, 예를 들어 두 개 내지 여섯 개의 게이트 전극층들(130a, 130b)이 하나의 게이트 그룹을 이루어, x 방향을 따라 상기 게이트 그룹들 사이에 단차 구조를 형성할 수 있다.
상기 단차 구조에 의해, 게이트 전극층들(130)은 상부의 게이트 전극층(130)이 하부의 게이트 전극층(130)보다 길게 연장되어, 층간 절연층들(120)로부터 하면이 하부로 노출되는 영역들을 각각 가질 수 있으며, 상기 영역들은 게이트 패드 영역들(130P)로 지칭될 수 있다. 각각의 게이트 전극층(130)에서, 게이트 패드 영역(130P)은 x 방향을 따른 단부를 포함하는 영역일 수 있다. 게이트 패드 영역(130P)은, 패턴 구조물(101)의 제2 영역(R2)에서 적층 구조물(GS)을 이루는 게이트 전극층들(130) 중 각 영역에서 최하부에 위치하는 게이트 전극층(130)의 일부분에 해당할 수 있다. 게이트 전극층들(130)은 게이트 패드 영역들(130P)에서 게이트 콘택들(160)과 연결될 수 있다. 각각의 게이트 전극층들(130)에서 게이트 패드 영역(130P)을 제외한 나머지 영역은 적층 영역으로 지칭될 수 있고, 상기 적층 영역은 층간 절연층들(120)로부터 하부면이 노출되지 않는 부분일 수 있다. 게이트 전극층들(130)은 게이트 패드 영역들(130P)에서 증가된 두께를 가질 수 있다.
게이트 전극층들(130)은 y 방향을 따라 분리 구조물들(MS)에 의해 일정 단위로 적어도 일부가 분리되도록 배치될 수 있다. 인접하는 한 쌍의 제1 분리 구조물들(MS1)의 사이에서 게이트 전극층들(130)은 하나의 메모리 블록을 이룰 수 있으나, 메모리 블록의 범위는 이에 한정되지는 않는다.
게이트 전극층들(130)은 금속 물질, 예컨대 텅스텐(W)을 포함할 수 있다. 실시예에 따라, 게이트 전극층들(130)은 다결정 실리콘 또는 금속 실리사이드 물질을 포함할 수 있다.
층간 절연층들(120)은 게이트 전극층들(130)의 사이에 배치될 수 있다. 층간 절연층들(120)은 게이트 전극층들(130)과 마찬가지로 패턴 구조물(101)의 하면에 수직한 방향에서 서로 이격되어 x 방향으로 연장되도록 배치될 수 있다. 도 2b를 참조할 때, 층간 절연층들(120)은 제1 적층 구조물(GS1)의 제1 층간 절연층들(120a) 및 제2 적층 구조물(GS2)의 제2 층간 절연층들(120b)을 포함할 수 있다. 층간 절연층들(120)은 실리콘 산화물 또는 실리콘 질화물과 같은 절연성 물질을 포함할 수 있다.
제1 적층 구조물(GS1)은 패턴 구조물(101)의 하면 상에서 교대로 적층되는 제1 층간 절연층들(120a) 및 제1 게이트 전극층들(130a)을 포함하고, 제1 게이트 전극층들(130a) 중 최하부 게이트 전극층(130a)의 하면 상에 배치되는 연결 절연층을 더 포함할 수 있다. 연결 절연층은 절연 물질, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 중 적어도 하나를 포함할 수 있다. 연결 절연층은 층간 절연층들(120)과 동일한 물질을 포함할 수 있다.
제2 적층 구조물(GS2)은 제1 적층 구조물(GS1)의 하면 상에서 교대로 적층되는 제2 층간 절연층들(120b) 및 제2 게이트 전극층들(130b)을 포함할 수 있다.
채널 구조물들(CH)은 패턴 구조물(101)의 제1 영역(R1)의 하면 상에 배치될 수 있다. 채널 구조물들(CH)은 각각 하나의 메모리 셀 스트링을 이루며, 패턴 구조물(101)의 하면 상에 행과 열을 이루면서 서로 이격되어 배치될 수 있다. 채널 구조물들(CH)은, x-y 평면에서, 격자 무늬를 형성하도록 배치되거나 일 방향에서 지그재그 형태로 배치될 수 있다. 채널 구조물들(CH)은 홀 모양이고 기둥 형상을 가지며, 종횡비에 따라 패?? 구조물(101)에 가까울수록 좁아지는 경사진 측면을 가질 수 있다.
채널 구조물들(CH) 각각은 z 방향을 따라 적층 구조물(GS)을 관통하여 패턴 구조물(101)과 접촉할 수 있다. 예시적인 실시예에서, 채널 구조물들(CH)은 패턴 구조물(101) 내로 연장되어 패턴 구조물(101)과 접촉할 수 있다.
채널 구조물들(CH) 각각은 제1 적층 구조물(GS1)을 관통하는 제1 채널 구조물(CH1)과 제2 적층 구조물(GS2)을 관통하는 제2 채널 구조물(CH2)을 포함할 수 있다. 제2 채널 구조물(CH2)은 제2 적층 구조물(GS2)을 관통하여 제1 채널 구조물(CH1)과 연결될 수 있다. 즉, 제1 및 제2 채널 구조물들(CH1, CH2)은 서로 연결된 형태를 가질 수 있다. 채널 구조물들(CH) 각각은 제1 및 제2 채널 구조물들(CH1, CH2)의 상기 연결 영역에서의 폭의 차이 또는 변경에 의한 절곡부를 가질 수 있다. 이는, 제1 채널 구조물(CH1)의 최하부의 폭은 제2 채널 구조물(CH2)의 최상부의 폭보다 크기 때문일 수 있다.
예시적인 실시예에서, 채널 구조물들(CH) 중 일부는 더미 채널 일 수 있다. 또한, 도 1에 도시된 것과 같이, 제2 영역(R2)의 하면 상에는 더미 채널들(DCH)이 더 배치될 수 있다.
도 2b의 단면도 및 도 3b의 확대도에 도시된 것과 같이, 채널 구조물들(CH) 각각은, 채널층(140), 채널층(140)을 채우는 채널 매립 절연층(142), 채널층(140)을 둘러싸는 게이트 유전층(143), 및 채널 패드(144)를 더 포함할 수 있다.
채널층(140)은 내부의 채널 매립 절연층(142)을 둘러싸는 환형(annular)으로 형성될 수 있으나, 실시예에 따라 채널 매립 절연층(142)이 없이 원기둥 또는 각기둥과 같은 기둥 형상을 가질 수도 있다. 채널층(140)은 하부에서 패턴 구조물(101)과 연결될 수 있다. 채널층(140)은 다결정 실리콘 또는 단결정 실리콘과 같은 반도체 물질을 포함할 수 있으며, 상기 반도체 물질은 도핑되지 않은 물질이거나, p형 또는 n형 불순물을 포함하는 물질일 수 있다.
게이트 유전층(143)은 게이트 전극층들(130)과 채널층(140)의 사이에 배치될 수 있다. 게이트 유전층(143)은 채널층(140)으로부터 순차적으로 적층된 터널링층(143-1), 전하 저장층(143-2), 및 블록킹층(143-3)을 포함할 수 있다. 터널링층(143-1)은 전하를 전하 저장층(143-2)으로 터널링시킬 수 있으며, 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON) 또는 이들의 조합을 포함할 수 있다. 전하 저장층(143-2)은 전하 트랩층 또는 플로팅 게이트 도전층일 수 있다. 블록킹층(143-3)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 고유전율(high-k) 유전 물질 또는 이들의 조합을 포함할 수 있다.
채널 패드(144)는 채널 구조물들(CH) 각각에서 제2 채널 구조물(CH2)의 하단에만 배치될 수 있다. 다만, 실시예들에 따라 제1 및 제2 채널 구조물들(CH1, CH2)은 각각 채널 패드(144)를 포함할 수도 있으며, 이 경우, 제1 채널 구조물(CH1)의 채널 패드(144)는 제2 채널 구조물(CH2)의 채널층(140)과 연결될 수 있다. 채널 패드(144)는 채널 매립 절연층(142)의 하면을 덮고 채널층(140)과 전기적으로 연결되도록 배치될 수 있다. 채널 패드(144)는 예컨대, 도핑된 다결정 실리콘을 포함할 수 있다.
제1 채널 구조물(CH1)과 제2 채널 구조물(CH2)의 사이에서 채널층(140), 게이트 유전층(143), 및 채널 매립 절연층(142)이 서로 연결된 상태일 수 있다.
도 3b의 확대도에서 도시된 것과 같이, 채널 구조물들(CH) 각각은 적층 구조물(GS)을 관통하여 패턴 구조물(101) 내로 연장될 수 있다. 채널층(140)의 상단부는 패턴 구조물(101)과 직접 접촉할 수 있다. 채널층(140)의 상기 상단부는 채널 구조물들(CH)이 패턴 구조물(101) 내로 연장되는 부분과 인접한 영역을 의미할 수 있다. 게이트 유전층(143)은 채널층(140)의 하단부를 둘러쌀 수 있다.
분리 구조물들(MS)은 적층 구조물(GS)을 관통하고 적층 구조물(GS)을 x 방향으로 서로 이격시킬 수 있다. 적층 구조물(GS)은 분리 구조물들(MS)에 의해 y 방향으로 서로 이격되는 복수의 적층 부분들을 포함할 수 있다. 분리 구조물들(MS)은 서로 평행하게 배치되는 제1 및 제2 분리 구조물들(MS1, MS2a, MS2b)을 포함할 수 있다. 제1 및 제2 분리 구조물들(MS1, MS2a, MS2b)은 패턴 구조물(101) 상에 적층된 게이트 전극층들(130) 전체를 관통하여 패턴 구조물(101)과 연결될 수 있다. 제1 분리 구조물들(MS1)은 x 방향을 따라 하나의 층으로 연장되고, 제2 분리 구조물들(MS2a, MS2b)은 한 쌍의 제1 분리 구조물들(MS1)의 사이에서 단속적으로 연장되거나, 일부 영역에만 배치될 수 있다. 구체적으로, 제2 분리 구조물들(MS2a, MS2b)은, 제2 중앙 분리 구조물들(MS2a), 및 제1 분리 구조물들(MS1)과 제2 중앙 분리 구조물들(MS2a)의 사이에 배치되는 제2 보조 분리 구조물들(MS2b)을 포함할 수 있다. 제2 중앙 분리 구조물들(MS2a)은 제1 영역(R1) 및 제2 영역(R2)에 걸쳐 배치되고, 제2 보조 분리 구조물들(MS2b)은 제2 영역(R2)에만 배치될 수 있다. 제2 중앙 분리 구조물들(MS2a)은 제2 영역(R2)에서 x 방향을 따라 서로 이격되어 배치될 수 있다. 실시예들에 따라, 제2 영역(R2)에서 제2 분리 구조물들(MS2a, MS2b)이 이격되어 배치되는 형태는 다양하게 변경될 수 있다. 또한, 실시예들에서, 제1 및 제2 분리 구조물들(MS1, MS2a, MS2b)의 배치 순서, 개수 등은 도 1에 도시된 것에 한정되지는 않는다.
예시적인 실시예에서, 분리 구조물들(MS) 각각은 적층 구조물(GS)을 관통하는 제1 부분(MS_P1) 및 제1 부분(MS_P1)으로부터 연장되어 패턴 구조물(101)을 관통하는 제2 부분(MS_P2)을 포함할 수 있다. 제1 부분(MS_P1) 및 제2 부분(MS_P2)은 일체로 연결될 수 있다. 분리 구조물들(MS) 각각은 제1 부분(MS_P1) 및 제2 부분(MS_P2) 내에서 연속적으로 연장되는 절연 물질을 포함하고, 상기 절연 물질은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 탄화물 중 적어도 하나를 포함할 수 있다.
제1 부분(MS_P1)은 제1 수평 방향, 예를 들어 x 방향으로 연장될 수 있다. 상기 제1 수평 방향과 수직인 제2 수평 방향, 예를 들어 y 방향에서, 제1 부분(MS_P1)은 제1 반도체 구조물(S1)로부터 패턴 구조물(101)을 향하는 방향으로 감소하는 폭을 가질 수 있다. 이에 따라, 제1 부분(MS_P1)은 제1 반도체 구조물(S1)을 향할수록 폭이 증가하도록 경사진 측면을 가질 수 있다.
상기 제2 수평 방향에서, 제2 부분(MS_P2)은 제1 반도체 구조물(S1)로부터 패턴 구조물(101)을 향하는 방향으로 증가하는 폭을 가질 수 있다. 이에 따라, 제2 부분(MS_P2)은 제1 반도체 구조물(S1)을 향할수록 폭이 감소하도록 경사진 측면을 가질 수 있다.
분리 구조물들(MS) 각각은 제1 부분(MS_P1) 및 제2 부분(MS_P2)에 의해 정의되는 절곡부(MS_BP)를 더 포함할 수 있다. 절곡부(MS_BP)는 제1 부분(MS_P1) 및 제2 부분(MS_P2)이 연결되는 부분에 위치할 수 있다. 제1 부분(MS_P1)의 상단의 상기 제2 수평 방향으로의 제1 폭은 제2 부분(MS_P2)의 하단의 상기 제2 수평 방향으로의 제2 폭보다 작을 수 있다. 이에 따라, 제1 부분(MS_P1)의 상기 상단 및 제2 부분(MS_P2)의 상기 하단 사이에서 절곡부(MS_BP)가 형성될 수 있다. 이는, 제1 및 제2 반도체 구조물들(S1, S2) 간의 접합 공정 이후 제1 부분(MS_P1)을 노출시키기 위해 수행되는 개구부 형성 공정의 공정 마진을 고려한 구조일 수 있다. 절곡부(MS_BP)는 게이트 전극층들(130) 중 최상부 게이트 전극층(130)의 상면보다 높은 레벨에 위치할 수 있다. 예를 들어, 절곡부(MS_BP)는 패턴 구조물(101)의 하면과 실질적으로 동일한 레벨에 위치할 수 있다.
예시적인 실시예에서, 반도체 장치(100)는 분리 구조물들(MS)의 제2 부분(MS_P2)과 패턴 구조물(101)을 이격시키는 스페이서층(105)을 더 포함할 수 있다. 스페이서층(105)은 제2 부분(MS_P2)의 외측면을 둘러쌀 수 있다. 스페이서층(105)은 제2 부분(MS_P2)에 대응되는 개구부 형성 후 수행되는 희생 절연층들(118) 제거 공정에서 패턴 구조물(101)에 대해 발생하는 불량을 방지하기 위한 구성일 수 있다. 스페이서층(105)의 하단은 절곡부(MS_BP)가 위치하는 레벨과 인접한 레벨에 위치할 수 있다.
스페이서층(105)은 실리콘 산화물 등의 산화물 계열 물질 또는 질화물 계열의 물질을 포함할 수 있다.
상부 분리 구조물들(SS)은, 도 1에 도시된 것과 같이 제1 영역(R1)에서, 제1 분리 구조물(MS1)과 제2 중앙 분리 구조물(MS2a)의 사이 및 제2 중앙 분리 구조물들(MS2a)의 사이에서 x 방향으로 연장될 수 있다. 상부 분리 구조물들(SS)은 게이트 전극층들(130) 중 최하부의 상부 게이트 전극층(130U)을 포함한 게이트 전극층들(130)의 일부를 관통하도록 배치될 수 있다. 상부 분리 구조물들(SS)은, 도 2b에 도시된 것과 같이, 예를 들어, 상부 게이트 전극층들(130U)을 포함하여 총 세 개의 게이트 전극층들(130)을 y 방향에서 서로 분리시킬 수 있다. 다만, 상부 분리 구조물들(SS)에 의해 분리되는 게이트 전극층들(130)의 개수는 실시예들에서 다양하게 변경될 수 있다. 상부 분리 구조물들(SS)에 의해 분리된 상부 게이트 전극층들(130U)은 서로 다른 스트링 선택 라인을 이룰 수 있다. 상부 분리 구조물들(SS)은 절연 물질을 포함할 수 있으며, 예를 들어, 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다.
셀 영역 절연층(190)은 패턴 구조물(101), 패턴 구조물(101)의 하면 상의 게이트 전극층들(130)을 덮도록 배치될 수 있다. 셀 영역 절연층(190)은 절연 물질로 이루어질 수 있으며, 예를 들어, 실리콘 산화물, 실리콘 질화물, 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다. 실시예들에 따라, 셀 영역 절연층(190)은 복수의 절연층들로 이루어질 수 있다.
상부 절연층(199)은 패턴 구조물(101)의 상면 상에 배치될 수 있다. 상부 절연층(199)은 반도체 장치(100)를 보호하는 패시배이션층으로 기능할 수도 있다. 예시적인 실시예에서, 상부 절연층(199)은 일부 영역들에서 개구부를 가지며, 이에 의해 외부 소자와 연결되는 패드 영역이 정의될 수 있다. 반도체 장치(100)는 상부 절연층(199)은 실리콘 산화물, 실리콘 질화물, 및 실리콘 탄화물 중 적어도 하나를 포함할 수 있다.
예시적인 실시예에서, 스페이서층(105)의 상단은 패턴 구조물(101)의 상면보다 높은 레벨에 위치할 수 있다. 분리 구조물들(MS) 각각의 제2 부분(MS_P2)은 패턴 구조물(101) 및 상부 절연층(199)을 관통할 수 있고, 스페이서층(105)은 제2 부분(MS_P2)과 상부 절연층(199)을 이격시킬 수 있다. 즉, 스페이서층(105)은 제2 부분(MS_P2)과 패턴 구조물(101) 사이로부터 제2 부분(MS_P2)과 상부 절연층(199) 사이로 연장될 수 있다.
상부 배선 구조물(160, 165, 167, 170, 180)은, 게이트 콘택들(160), 기판 콘택(165), 입출력 콘택(167), 셀 콘택 플러그들(170), 및 셀 배선 라인들(180)을 포함하며, 제2 반도체 구조물(S2)이 제1 반도체 구조물(S1)과 전기적으로 연결되도록 하는 구성일 수 있다.
게이트 콘택들(160)은 셀 영역 절연층(190)을 관통하여 게이트 전극층들(130)과 연결될 수 있다. 게이트 콘택들(160)은 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 및 이의 합금 중 적어도 하나를 포함할 수 있다. 예시적인 실시예들에서, 게이트 콘택들(160)은 게이트 콘택들(160)이 배치되는 콘택홀들의 측벽 및 상면을 덮는 배리어층을 더 포함할 수 있다. 상기 배리어층은 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 및 탄탈륨 질화물(TaN) 중 적어도 하나를 포함할 수 있다.
예시적인 실시예에서, 게이트 콘택들(160)은 제2 영역(R2)에서 최하부의 게이트 전극층들(130) 및 그 상부의 절연 구조물(125)을 관통하며, 게이트 전극층들(130)의 게이트 패드 영역들(130P)과 연결될 수 있다. 즉 게이트 콘택들(160) 각각은 게이트 전극층(130)의 게이트 패드 영역(130P)과 게이트 패드 영역(130P)의 상부에 배치된 절연 구조물(125)을 관통할 수 있다. 게이트 콘택들(160)은 적층 구조물(GS)을 관통하여 패턴 구조물(101)의 하면 내로 일부 연장될 수 있다.
절연 구조물(125)은 층간 절연층(120)과 교대로 배치되면서 게이트 콘택들(160)을 둘러쌀 수 있다. 절연 구조물(125)은 게이트 패드 영역들(130P)의 상부에서 게이트 콘택들(160)의 측면들을 둘러싸도록 배치될 수 있다. 절연 구조물(125)의 내측면은 게이트 콘택들(160)을 둘러싸고, 절연 구조물(125)의 외측면은 게이트 전극층들(130)에 의해 둘러싸일 수 있다. 절연 구조물(125)에 의해 게이트 콘택들(160)은 하나의 게이트 전극층(130)과 물리적 및 전기적으로 연결되고, 그 상부의 게이트 전극층들(130)과는 전기적으로 분리될 수 있다.
예시적인 실시예에서, 반도체 장치(100)는 패턴 구조물(101)과 게이트 콘택들(160)을 물리적으로 이격시키고 전기적으로 분리하는 콘택 스페이서(103)를 더 포함할 수 있다. 도 2b에서, 콘택 스페이서(103)는 패턴 구조물(101)과 게이트 콘택들(160) 사이에서 실질적으로 균일한 두께를 갖고 연장되는 라이너 형태로 도시되었으나, 콘택 스페이서(103)의 형태는 다양하게 변경될 수 있다. 게이트 콘택들(160)은 콘택 스페이서(103)에 의해 패턴 구조물(101)과 전기적으로 분리될 수 있다.
예시적인 실시예에서, 게이트 콘택들(160) 각각의 하면은 채널 구조물들(CH) 각각의 하면과 실질적으로 동일한 레벨에 배치될 수 있다. 이는, 채널 구조물들(CH)을 형성하기 위한 채널 홀 형성 공정에서 게이트 콘택들(160)을 형성하기 위한 콘택 홀을 함께 형성하기 때문일 수 있다. 다만, 실시예들에 따라, 게이트 콘택들(160) 각각의 상기 하면이 채널 구조물들(CH) 각각의 상기 하면보다 낮은 레벨에 배치될 수도 있다.
기판 콘택(165)은 적층 구조물(GS)과 이격되고, 셀 영역 절연층(190)을 관통하여 패턴 구조물(101)과 연결될 수 있다.
입출력 콘택(167)은 적층 구조물(GS)과 이격되어 셀 영역 절연층(190)을 관통할 수 있다. 입출력 콘택(167)은 반도체 장치(100) 및 외부 패드 구조물을 전기적으로 연결시키는 콘택 구조물일 수 있다. 상기 외부 패드 구조물은 반도체 장치(100)를 외부 소자와 전기적으로 연결하기 위한 구조물일 수 있다.
예시적인 실시예에서, 상기 외부 패드 구조물은 도전성 패드(106), 랜딩 패드(108), 및 패드 스페이서(107)를 포함할 수 있다. 도전성 패드(106)는 상부 절연층(199) 상에 배치될 수 있다. 랜딩 패드(108)는 상부 절연층(199) 및 패턴 구조물(101)을 관통할 수 있으며, 도전성 패드(106)와 접촉할 수 있다. 랜딩 패드(108)는 도전성 물질, 예를 들어 금속 질화물(e.g., TiN, TaN 또는 WN 등) 또는 금속(e.g., W, Cu 또는 Al 등) 중 적어도 하나를 포함할 수 있다. 패드 스페이서(107)는 랜딩 패드(108)의 외측면을 둘러쌀 수 있다. 다만, 실시예들에 따라, 패드 스페이서(107)는 랜딩 패드(108)의 외측면을 따라 랜딩 패드(108) 및 셀 영역 절연층(190) 사이로 연장하는 부분을 포함할 수도 있다. 패드 스페이서(107)는 실리콘 산화물 등의 절연 물질을 포함할 수 있다. 랜딩 패드(108)는 패드 스페이서(107)에 의해 패턴 구조물(101)과 전기적으로 이격될 수 있다. 입출력 콘택(167)은 셀 영역 절연층(190)을 관통하여 랜딩 패드(108)와 접촉할 수 있다.
랜딩 패드(108)의 상면은 분리 구조물들(MS) 각각의 제2 부분(MS_P2)의 상면과 실질적으로 동일하거나 높은 레벨에 위치할 수 있다. 이는, 분리 구조물들(MS)을 형성한 이후 랜딩 패드(108)를 형성하기 때문일 수 있다.
셀 콘택 플러그들(170)은 제1 내지 제3 셀 콘택 플러그들(172, 174, 176)을 포함하고, 셀 배선 라인들(180)은 제1 및 제2 셀 배선 라인들(182, 184)을 포함할 수 있다. 채널 패드(144), 게이트 콘택들(160), 기판 콘택(165), 및 입출력 콘택(167)은 하단에서 제1 셀 콘택 플러그들(172)과 연결될 수 있다. 제1 셀 콘택 플러그들(172)은 하단에서 제2 셀 콘택 플러그들(174)과 연결되고, 제2 셀 콘택 플러그들(174)은 하단에서 제1 셀 배선 라인들(182)과 연결될 수 있다. 제3 셀 콘택 플러그들(176)은 제1 및 제2 셀 배선 라인들(182, 184)을 상하로 연결할 수 있다. 셀 콘택 플러그들(170)은 원통형의 형상을 가질 수 있다. 셀 콘택 플러그들(170)은 서로 다른 길이를 가질 수 있다. 예를 들어, 제1 셀 콘택 플러그들(172)은 상대적으로 긴 길이를 가질 수 있다. 실시예들에서, 셀 콘택 플러그들(170)은 종횡비에 따라, 패턴 구조물(101)에 가까울수록 폭이 좁아지고 제1 반도체 구조물(S1)을 향하면서 폭이 증가하도록 경사진 측면을 가질 수 있다. 실시예들에 따라, 셀 콘택 플러그들(170) 중 일부는 전기적 신호가 인가되지 않는 더미 콘택 플러그일 수도 있다.
제1 셀 배선 라인들(182)은 채널 구조물들(CH)과 연결되는 제1 영역(R1)의 비트 라인들 및 상기 비트 라인들과 동일한 높이 레벨에 배치되는 제2 영역(R2)의 배선 라인들을 포함할 수 있다. 제2 셀 배선 라인들(184)은 제1 셀 배선 라인들(182)보다 하부에 배치되는 배선 라인들일 수 있다. 셀 배선 라인들(180)은 적어도 일 방향으로 연장되는 라인 형태를 가질 수 있다. 예시적인 실시예들에서, 제2 셀 배선 라인들(184)은 제1 셀 배선 라인들(182)보다 두꺼운 두께를 가질 수 있다. 셀 배선 라인들(180)은 패턴 구조물(101)을 향하여 폭이 좁아지도록 경사진 측면을 가질 수 있다.
게이트 콘택들(160), 기판 콘택(165), 입출력 콘택(167), 셀 콘택 플러그들(170), 및 셀 배선 라인들(180)은, 예를 들어, 텅스텐(W), 알루미늄(Al), 구리(Cu), 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN), 또는 이들의 조합을 포함할 수 있다.
상부 본딩 구조물(195, 198)의 제2 본딩 비아들(195)은 제2 셀 배선 라인들(184)의 하부에 배치되어 제2 셀 배선 라인들(184)과 연결되고, 상부 본딩 구조물(195, 198)의 제2 본딩 금속층들(198)은 제2 본딩 비아들(195)과 연결될 수 있다. 제2 본딩 금속층들(198)은 하면이 제2 반도체 구조물(S2)의 하면으로 노출될 수 있다. 제2 본딩 금속층들(198)은 제1 반도체 구조물(S1)의 제1 본딩 금속층들(298)과 본딩되어 연결될 수 있다. 제2 본딩 비아들(195) 및 제2 본딩 금속층들(198)은 도전성 물질, 예를 들어, 구리(Cu)를 포함할 수 있다.
예시적인 실시예들에서, 셀 영역 절연층(190)은 하면으로부터 소정 두께의 본딩 절연층을 포함할 수 있다. 이 경우, 상기 본딩 절연층은 제1 반도체 구조물(S1)의 본딩 절연층과의 유전체-유전체 본딩을 형성할 수 있다. 상기 본딩 절연층은 예를 들어, SiO, SiN, SiCN, SiOC, SiON, 및 SiOCN 중 적어도 하나를 포함할 수 있다.
제1 및 제2 반도체 구조물들(S1, S2)은, 제1 본딩 금속층들(298)과 제2 본딩 금속층들(198)의 접합 및 본딩 절연층들의 접합에 의해 본딩될 수 있다. 제1 본딩 금속층들(298)과 제2 본딩 금속층들(198)의 접합은, 예를 들어 구리(Cu)-구리(Cu) 본딩일 수 있으며, 본딩 절연층들의 접합은, 예를 들어 SiCN-SiCN 본딩과 같은 유전체-유전체 본딩일 수 있다. 제1 및 제2 반도체 구조물들(S1, S2)은 구리(Cu)-구리(Cu) 본딩 및 유전체-유전체 본딩을 포함하는 하이브리드 본딩에 의해 접합될 수 있다.
도 4a는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도이다. 도 4a는 도 2a의 'A' 영역에 대응되는 영역을 도시한다.
도 4a를 참조하면, 반도체 장치(100a)는 도 2a와 다른 스페이서층(105a) 및 분리 구조물들(MS') 구조를 포함할 수 있다.
제2 수평 방향, 예를 들어 y 방향에서, 스페이서층(105a)은 하부로 향할수록 폭이 감소하는 부분을 포함할 수 있다. 상기 구조는 예를 들어, 제1 경사를 갖는 측면 및 제2 경사를 갖는 측면에 기인한 구조일 수 있으나, 이와 달리 라운드진 측면에 기인한 구조일 수도 있다. 이에 따라, 스페이서층(105a)의 상기 측면과 접하는 제2 부분(MS_P2)의 측면들 또한 직선으로 경사진 측면이 아닌 다른 형상을 가질 수 있다. 이는, 개구부를 형성하고 상기 개구부의 외측벽에 스페이서층 형성한 후 별도의 에치 백 공정을 수행함에 따라 형성된 구조일 수 있다.
상기 제2 수평 방향에서, 분리 구조물들(MS') 각각의 제2 부분(MS_P2)의 하단의 폭이 상대적으로 넓어짐에 따라 후속 공정의 공정 난이도가 개선되는 등 생산성이 향상된 반도체 장치(100a)가 제공될 수 있다.
도 4b는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도이다. 도 4b는 도 2a의 'A' 영역에 대응되는 영역을 도시한다.
도 4b를 참조하면, 반도체 장치(100b)는 도 2a와 다른 분리 구조물들(MS'') 구조를 포함할 수 있다.
분리 구조물들(MS'') 각각의 절곡부(MS_BP)는 패턴 구조물(101)의 하면보다 낮은 레벨에 위치할 수 있다. 이는, 제2 부분(MS_P2) 및 스페이서층(105)에 대응되는 개구부를 형성하기 위한 식각 공정의 공정 조건에 따라 최상부의 층간 절연층(120) 일부가 제거되기 때문일 수 있다. 이에 따라, 스페이서층(105)의 하단은 절곡부(MS_BP)가 위치하는 레벨과 인접한 영역까지 연장되어 패턴 구조물(101)의 상기 하면 보다 낮은 레벨에 위치할 수 있다.
도 5는 예시적인 실시예들에 따른 반도체 장치의 부분 확대도이다. 도 5는 도 2a의 'A' 영역에 대응되는 영역을 도시한다.
도 5를 참조하면, 반도체 장치(100c)는 도 2a와 다른 분리 구조물들(MS''') 구조를 포함하고, 플레이트 도전층(102)을 더 포함할 수 있다.
플레이트 도전층(102)은 상부 절연층(199')과 패턴 구조물(101) 사이에 배치될 수 있다.
분리 구조물들(MS''') 각각은 플레이트 도전층(102)과 일체를 이루도록 플레이트 도전층(102)의 하면으로부터 연장되는 수직 도전층(MS_L2) 및 수직 도전층(MS_L2)의 외측면을 둘러싸는 절연성 라이너(MS_L1)를 포함할 수 있다. 플레이트 도전층(102)과 수직 도전층(MS_L2)은 동일한 도전성 물질, 예를 들어, 도핑된 다결정 실리콘 또는 금속(W, Cu, 또는 Al 등)을 포함할 수 있다. 플레이트 도전층(102) 및 수직 도전층(MS_L2)은 패턴 구조물(101)과 함께 공통 소스 라인으로 기능하거나 공통 소스 라인의 노이즈를 감소시키는 역할을 수행할 수 있다.
분리 구조물들(MS''') 각각은 제1 부분(MS_P1) 및 제2 부분(MS_P2)을 포함하고, 수직 도전층(MS_L2) 및 절연성 라이너(MS_L1) 각각은 제1 부분(MS_P1) 및 제2 부분(MS_P2) 내에서 일체로 연장될 수 있다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다. 도 6a 및 도 6b는 예시적인 실시예들에 따른 반도체 장치의 구성들 중 하나의 분리 구조물(MS)을 개략적으로 도시하는 평면도이다. 분리 구조물(MS)은 제1 수평 방향, 예를 들어 x 방향으로 연장될 수 있다.
도 6a를 참조하면, 제2 부분(MS_P2)은 제1 부분(MS_P1) 상에서 상기 제1 수평 방향으로 연장될 수 있다. 상기 제1 수평 방향과 수직인 제2 수평 방향, 예를 들어 y 방향에서, 제2 부분(MS_P2)의 폭은 제1 부분(MS_P1)의 폭보다 클 수 있다. 이에 따라, 평면에서, 제1 부분(MS_P1) 전체는 제2 부분(MS_P2)과 중첩될 수 있다.
도 6b를 참조하면, 제2 부분(MS_P1)은 도 6a와 달리 제1 부분(MS_P1) 상에 배치되는 복수의 이격된 패턴들일 수 있다. 즉, 제1 부분(MS_P1)은 상기 제1 수평 방향으로 연장되는 라인 형태이고, 제2 부분(MS_P2)은 제1 부분(MS_P1) 상에서 상기 제1 수평 방향을 따라 단속적으로 연장되는 패턴 형태일 수 있다.
도 7은 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도이다.
도 7을 참조하면, 반도체 장치(100f)는 도 2a와 다른 게이트 콘택들(160')을 포함할 수 있다.
게이트 콘택들(160')은 셀 영역 절연층(190)을 관통하여 하부면이 노출된 게이트 전극층들(130)과 접촉하여 게이트 전극층(130)과 전기적으로 연결될 수 있다. 게이트 콘택들(160')은 상기 하부면이 노출된 게이트 전극층들(130) 상에 상면이 배치될 수 있다. 즉, 게이트 콘택들(160')은 적층 구조물(GS)을 관통하여 패턴 구조물(101) 내로 연장되지 않을 수 있다.
반도체 장치(100f)는, 도 2a의 콘택 스페이서(103) 및/또는 절연 구조물(125)을 포함하지 않을 수 있다.
도 8은 예시적인 실시예들에 따른 반도체 장치(100g)의 부분 확대도이다. 도 8은 도 2b의 'B' 영역에 대응되는 영역을 도시한다.
도 8을 참조하면, 반도체 장치(100g)는 패턴 구조물(101)과 게이트 전극층들(130a, 130b) 사이에 배치되는 제1 및 제2 수평 도전층들(102, 104)을 더 포함할 수 있다.
제1 및 제2 수평 도전층들(102, 104)은 패턴 구조물(101)의 제1 영역(R1, 도 2a 참조)의 하면 상에 순차적으로 적층되어 배치될 수 있다. 제1 수평 도전층(102)은 패턴 구조물(101)의 제2 영역(R2)으로 연장되지 않고, 제2 수평 도전층(104)은 제2 영역(R2)으로 연장될 수 있다.
제1 수평 도전층(102)은 반도체 장치(100e)의 공통 소스 라인의 일부로 기능할 수 있으며, 예를 들어, 패턴 구조물(101)과 함께 공통 소스 라인으로 기능할 수 있다. 제1 수평 도전층(102)은 채널층(140)의 둘레에서, 채널층(140)과 직접 연결될 수 있다.
제2 수평 도전층(104)은, 제1 수평 도전층(102)이 배치되지 않는 일부 영역들에서 패턴 구조물(101)과 접촉할 수 있다. 제2 수평 도전층(104)은 상기 일부 영역들에서 제1 수평 도전층(102)의 단부를 덮으며 절곡되어 패턴 구조물(101) 상으로 연장될 수 있다.
제1 및 제2 수평 도전층들(102, 104)은 반도체 물질을 포함할 수 있으며, 예를 들어 제1 및 제2 수평 도전층들(102, 104)은 모두 다결정 실리콘을 포함할 수 있다. 이 경우, 적어도 제1 수평 도전층(102)은 도핑된 층일 수 있으며, 제2 수평 도전층(104)은 도핑된 층이거나 제1 수평 도전층(102)으로부터 확산된 불순물을 포함하는 층일 수 있다. 다만, 예시적인 실시예들에서, 제2 수평 도전층(104)은 절연층으로 대체될 수 있다.
반도체 장치(100g)는 제2 영역(R2, 도 2b 참조)의 적어도 일부에서 제1 수평 도전층(102)과 나란하게 패턴 구조물(101)의 하면 상에 배치되는 수평 절연층을 더 포함할 수 있다. 상기 수평 절연층은, 패턴 구조물(101)의 하면 상에 교대로 적층된 제1 내지 제3 수평 절연층들을 포함할 수 있다. 상기 수평 절연층은 반도체 장치의 제조 공정에서 일부가 제1 수평 도전층(102)으로 교체(replancement)된 후 잔존하는 층들일 수 있다. 상기 수평 절연층은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 또는 실리콘 산질화물을 포함할 수 있다.
예시적인 실시예에서, 게이트 유전층(143)은 도 8에 도시된 것과 같이 제1 수평 도전층(102)의 아래에서 채널층(140)의 측면을 둘러싸도록 배치될 수 있으나, 이에 한정되는 것은 아니다. 이 경우, 게이트 유전층(143)은 제1 수평 도전층(102) 상에서 채널층(140)의 측면 및 상면도 함께 덮도록 배치될 수 있다.
도 9 내지 도 15는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략적인 도면들이다.
도 9, 도 10a, 도 11, 및 도 12a는 도 2b에 대응되는 단면도들을 도시하고, 도 10b, 도 12b, 도 13, 도 14, 및 도 15는 도 2a에 대응되는 단면도들이다.
도 9를 참조하면, 하부 기판(201) 상에, 회로 소자들(220), 하부 배선 구조물(270, 280), 및 하부 본딩 구조물(295, 298)을 포함하는 제1 반도체 구조물(S1)을 형성할 수 있다.
먼저, 하부 기판(201) 내에 소자 분리층들(210)을 형성하고, 하부 기판(201) 상에 회로 게이트 유전층(222) 및 회로 게이트 전극층(225)을 순차적으로 형성할 수 있다. 소자 분리층들(210)은 예를 들어, 쉘로우 트랜치 소자 분리(Shallow Trench Isolation, STI) 공정에 의하여 형성될 수 있다. 회로 게이트 유전층(222)과 회로 게이트 전극층(225)은 원자층 증착(Atomic Layer Deposition, ALD) 또는 화학 기상 증착(Chemical Vapor Deposition, CVD)을 이용하여 형성될 수 있다. 회로 게이트 유전층(222)은 실리콘 산화물로 형성되고, 회로 게이트 전극층(225)은 다결정 실리콘 또는 금속 실리사이드층 중 적어도 하나로 형성될 수 있으나, 이에 한정되지는 않는다. 다음으로, 회로 게이트 유전층(222)과 회로 게이트 전극층(225)의 양 측벽에 스페이서층(224) 및 소스/드레인 영역들(205)을 형성할 수 있다. 실시예들에 따라, 스페이서층(224)은 복수의 층들로 이루어질 수도 있다. 다음으로, 이온 주입 공정을 수행하여 소스/드레인 영역들(205)을 형성할 수 있다.
하부 배선 구조물(270, 280)의 회로 콘택 플러그들(270) 및 하부 본딩 구조물(295, 298)의 제1 본딩 비아들(295)은 주변 영역 절연층(290)을 일부 형성한 후, 일부를 식각하여 제거하고 도전성 물질을 매립함으로써 형성할 수 있다. 하부 배선 구조물(270, 280)의 회로 배선 라인들(280) 및 하부 본딩 구조물(295, 298)의 제1 본딩 금속층들(298)은, 예를 들어, 도전성 물질을 증착한 후 이를 패터닝함으로써 형성할 수 있다. 제1 본딩 금속층들(298)은 주변 영역 절연층(290)을 통해 상면이 노출되도록 형성될 수 있다.
주변 영역 절연층(290)은 복수 개의 절연층들로 이루어질 수 있다. 주변 영역 절연층(290)은 하부 배선 구조물(270, 280) 및 하부 본딩 구조물(295, 298)을 형성하는 각 단계들에서 일부가 형성될 수 있다. 본 단계에 의해, 제1 반도체 구조물(S1)이 준비될 수 있다.
도 10a 및 도 10b를 참조하면, 제2 반도체 구조물(S2)의 제조 공정이 시작될 수 있다. 먼저, 베이스 기판(SUB) 상에 예비 기판(101')을 형성하고, 교대로 적층되는 희생 절연층들(118a, 118b) 및 층간 절연층들(120a, 120b)을 포함하는 예비 적층 구조물을 형성한 뒤, 상기 예비 적층 구조물을 관통하는 채널 구조물들(CH), 예비 분리 구조물들(119), 및 상부 배선 구조물(160, 165, 167, 170, 180), 및 상부 본딩 구조물(196, 198)을 형성할 수 있다.
베이스 기판(SUB)은 후속 공정을 통해 제거되는 층으로, 실리콘(Si)과 같은 반도체 기판일 수 있다. 예비 기판(101')은 후속 공정을 통해 제거되는 층으로, 예를 들어, 다결정 실리콘층 또는 에피택셜층으로 형성될 수 있다. 예시적인 실시예에서, 예비 기판(101')은 불순물을 포함하지 않은 다결정 실리콘층으로 형성될 수 있다. 다만, 실시예들에 따라, 베이스 기판(SUB)은 생략되거나, 예비 기판(101')이 생략하는 등 하나의 기판을 이용하여 후속 공정을 진행할 수도 있다.
다음으로, 층간 절연층들(120a, 120b) 및 희생 절연층들(118a, 118b)을 예비 기판(101') 상에 교대로 증착하여 상기 예비 적층 구조물을 형성할 수 있다. 상기 예비 적층 구조물은 제1 층간 절연층들(120a) 및 제1 희생 절연층들(118a)을 포함하는 제1 예비 적층 구조물과 제2 층간 절연층들(120b) 및 제2 희생 절연층들(118b)을 포함하는 제2 예비 적층 구조물을 포함할 수 있다. 희생 절연층들(118a, 118b)은 후속 공정을 통해 게이트 전극층들(130)로 교체되는 층일 수 있다. 희생 절연층들(118a, 118b)은 특정 식각 조건에서 층간 절연층들(120a, 120b)에 대해 특정 식각 조건에서 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 예를 들어, 층간 절연층들(120a, 120b)은 실리콘 산화물 및 실리콘 질화물 중 적어도 한가지로 이루어질 수 있고, 희생 절연층들(118a, 118b)은 실리콘, 실리콘 산화물, 실리콘 카바이드 및 실리콘 질화물 중에서 선택된 층간 절연층들(120a, 120b)과 다른 물질로 이루어질 수 있다. 실시예들에서, 층간 절연층들(120a, 120b)의 두께는 모두 동일하지 않을 수 있다.
상기 예비 적층 구조물을 덮는 셀 영역 절연층(190)을 형성하고, 상기 제2 예비 적층 구조물의 일부를 제거하여 상부 분리 구조물들(SS)을 형성할 수 있다. 상부 분리 구조물들(SS)은 별도의 마스크층을 이용하여 상부 분리 구조물들(SS)이 형성될 영역을 노출시키고, 최상부로부터 소정 개수의 희생 절연층들(118) 및 층간 절연층들(120)을 제거한 뒤 절연 물질을 증착함으로써 형성될 수 있다.
이방성 식각 공정을 수행하여 상기 예비 적층 구조물을 관통하며 예비 기판(101')을 노출시키는 채널 홀을 형성하고, 상기 채널 홀 내에 게이트 유전층(143, 도 3b 참조), 채널층(140), 및 채널 매립 절연층(142), 및 채널 패드(144)를 차례로 증착하여 채널 구조물들(CH)을 형성할 수 있다. 예시적인 실시예에서, 상기 채널 홀은 상기 제1 예비 적층 구조물을 관통하는 제1 채널 홀에 채널 희생층을 형성하고, 상기 제2 예비 적층 구조물을 관통하는 제2 채널 홀을 통해 상기 채널 희생층을 제거함으로써 형성될 수 있으나, 상기 채널 홀을 형성하는 방법은 이에 한정되는 것은 아니다. 상기 채널 홀 내에 터널링층(143-1, 도 3b 참조), 정보 저장층(143-2, 도 3b 참조), 및 블록킹층(143-3, 도 3b 참조)을 차례로 증착 공정을 수행하여 게이트 유전층(143, 도 3b 참조)을 형성할 수 있다. 예를 들어, 상기 증착 공정은 원자층 증착(ALD, Atomic Layer Deposition) 공정 또는 화학 기상 증착(CVD, Chemical Vapor Deposition) 공정을 포함할 수 있다.
상부 배선 구조물(160, 165, 167, 170, 180) 중 게이트 콘택들(160), 기판 콘택(165), 및 입출력 콘택(167)은, 예비 기판(101') 상에서 셀 영역 절연층(190)을 식각하여 콘택 홀들을 형성하고, 상기 콘택 홀들에 도전성 물질을 채움으로써 형성할 수 있다.
게이트 콘택들(160)은 상기 예비 적층 구조물을 관통하는 개구부들을 형성하고, 상기 개구부들을 통해 노출된 희생 절연층들(118)의 일부를 제거하여 터널부들을 형성하고, 상기 터널부들 중 희생 게이트 패드 영역(118P)을 제외한 나머지 영역들 내에 절연 구조물(125)을 형성하고, 도전성 물질을 채움으로써 형성할 수 있다. 예시적인 실시예에서, 상기 개구부는 상기 채널 홀과 함께 형성될 수 있다. 이 경우, 게이트 콘택들(160)은 채널 구조물들(CH)과 실질적으로 동일한 레벨의 상면을 가질 수 있다. 다만, 실시예들에 따라, 게이트 콘택들(160)의 구조 및 제조방법은 이와 달리 다양하게 변경될 수 있다.
기판 콘택(165) 및 입출력 콘택(167)은 셀 영역 절연층(190)을 관통하여 예비 기판(101')을 노출시키는 콘택 홀들 내에 도전성 물질을 채움으로써 형성될 수 있다. 상기 콘택 홀들은 상기 예비 적층 구조물과 이격될 수 있다.
다음으로, 셀 영역 절연층(190)을 더 형성하고, 식각 공정을 수행하여 상기 예비 적층 구조물을 관통하는 개구부들을 형성하고, 상기 개구부들 내에 다결정 실리콘 등의 반도체 물질, 산화물, 또는 질화물 중 적어도 하나를 포함하는 물질을 증착하여 예비 분리 구조물들(119)을 형성할 수 있다. 예비 분리 구조물들(119)은 분리 구조물들(MS, 도 1 참조)의 제1 부분(MS_P1, 도 2a 참조)과 대응되는 영역을 포함할 수 있다. 즉, 예비 분리 구조물들(119)은, 제1 수평 방향, 예를 들어 x 방향으로 연장되는 트렌치 형태로 형성될 수 있다.
다음으로, 상기 예비 적층 구조물 상에 상부 배선 구조물(160, 165, 167, 170, 180) 중 셀 콘택 플러그들(170) 및 셀 배선 라인들(180)을 형성하고, 상부 본딩 구조물(195, 198)을 형성할 수 있다. 셀 콘택 플러그들(170)은 채널 패드(144), 게이트 콘택들(160), 기판 콘택(165), 입출력 콘택(167) 상에서 셀 영역 절연층(190)을 식각하고 도전성 물질을 증착하여 형성할 수 있다. 셀 배선 라인들(180)은 도전성 물질의 증착 및 패터닝 공정을 통해 형성하거나, 셀 영역 절연층(190)을 이루는 절연층을 일부 형성한 후, 이를 패터닝하고 도전성 물질을 증착함으로써 형성할 수 있다. 본 단계에서, 게이트 전극층들(130, 도 15 참조) 형성 공정을 수행하지 않고 셀 콘택 플러그들(170) 및 셀 배선 라인들(180)을 형성함에 따라 셀 콘택 플러그들(170) 및 셀 배선 라인들(180)의 공정 난이도가 개선될 수 있다. 게이트 전극층들(130) 형성에 따라 적층 구조물에 인장 응력이 작용하여 상기 적층 구조물의 휨 현상이 발생할 수 있다. 다만, 본 실시예에 따르면, 상기 휨 현상에 의해 발생할 수 있는 공정 불량, 예를 들어 셀 콘택 플러그들(170)이 미스 얼라인되어 채널 패드(144) 등과 연결되지 않는 불량 등이 억제되므로, 생산성이 향상된 반도체 장치가 제공될 수 있다.
제2 본딩 비아들(195) 및 제2 본딩 금속층들(198)은, 셀 배선 라인들(180) 상에 셀 영역 절연층(190)을 더 형성한 후 이를 일부 제거하고 도전성 물질을 증착함으로써 형성할 수 있다. 제2 본딩 금속층들(198)의 상면은 셀 영역 절연층(190)으로부터 노출될 수 있다.
본 명세서에서, 제2 반도체 구조물(S2)의 제조 공정 중 도 10a 및 도 10b에서 설명한 공정 단계를 마친 제2 반도체 구조물(S2)은 "제2 예비 반도체 구조물"로 지칭될 수도 있다.
도 11을 참조하면, 제1 반도체 구조물(S1)과 제2 반도체 구조물(S2)을 접합할 수 있다.
제1 반도체 구조물(S1)과 제2 반도체 구조물(S2)은, 제1 본딩 금속층들(298)과 제2 본딩 금속층들(198)을 가압에 의해 본딩함으로써 연결할 수 있다. 동시에, 주변 영역 절연층(290) 및 셀 영역 절연층(190)의 일부인 본딩 절연층들도 가압에 의해 본딩될 수 있다. 제1 반도체 구조물(S1) 상에 제2 반도체 구조물(S2)은 뒤집어서, 제2 본딩 금속층들(198)이 하부를 향하도록 한 후, 본딩이 수행될 수 있다. 도면에서는 이해를 돕기 위하여, 제2 반도체 구조물(S2)이 도 10a에서 도시된 구조의 미러 이미지인 형태로 접합되는 것으로 도시하였다.
제1 반도체 구조물(S1)과 제2 반도체 구조물(S2)은 별도의 접착층과 같은 접착제의 개재없이 직접 접합(direct bonding)될 수 있다. 실시예들에 따라, 본딩 전에, 접합력을 강화하기 위하여, 제1 반도체 구조물(S1)의 상면 및 제2 반도체 구조물(S2)의 하면에 대하여 수소 플라즈마 처리와 같은 표면 처리 공정이 더 수행될 수 있다.
본 단계에서, 게이트 전극층들(130, 도 15 참조)을 형성하지 않고 제1 반도체 구조물(S1)과 제2 반도체 구조물(S2)을 본딩함에 따라 본딩 공정의 공정 난이도가 개선될 수 있다. 희생 절연층들(118a, 118b)을 제거하고 게이트 전극층들(130)로 치환함에 따라 베이스 기판(SUB) 또는 예비 기판(101')의 휨 현상이 발생할 수 있다. 다만, 희생 절연층들(118a, 118b)을 포함한 상태로 상기 본딩 공정을 수행함에 따라 상기 휨 현상에 의한 공정 불량이 개선될 수 있다. 이에 따라, 생산성이 향상된 반도체 장치가 제공될 수 있다.
도 12a 및 도 12b를 참조하면, 베이스 기판(SUB) 및 예비 기판(101')이 제거하고, 콘택 스페이서(103)를 형성하고, 패턴 구조물(101)을 형성할 수 있다.
그라인딩(grinding) 공정과 같은 연마 공정에 의해 선택적으로 베이스 기판(SUB) 및 예비 기판(101')을 제거하고, 예비 기판(101')이 제거됨에 따라 노출된 게이트 유전층(143)에 대하여 선택적으로 식각 공정을 수행하여 채널층(140)을 노출시킬 수 있다. 다음으로, 예비 기판(101')이 제거됨에 따라 노출된 게이트 콘택들(160)을 덮는 콘택 스페이서(103)를 형성할 수 있으나, 콘택 스페이서(103)의 구조 및 형성 방법은 다양하게 변경될 수 있다.
채널층(140) 및 최상부 층간 절연층(120a)을 덮는 패턴 구조물(101)을 형성할 수 있다. 패턴 구조물(101)은 반도체 물질, 예를 들어 다결정 실리콘을 포함할 수 있다. 예시적인 실시예에서, 패턴 구조물(101)은 불순물을 포함할 수 있다.
도 13을 참조하면, 패턴 구조물(101) 상에 상부 절연층(199)을 형성하고, 제1 및 제2 개구부들(OP1, OP2)을 형성할 수 있다.
패턴 구조물(101) 상에 컨포멀한 두께를 갖는 절연 물질층을 증착하여 상부 절연층(199)을 형성할 수 있다.
식각 공정을 수행하여 패턴 구조물(101)을 관통하여 예비 분리 구조물들(119)의 상면을 노출시키는 제1 개구부들(OP1)을 형성할 수 있다.
예시적인 실시예에서, 상기 식각 공정을 통해 패턴 구조물(101)과 함께 최상부 층간 절연층(120a)의 일부가 제거될 수 있다. 이 경우, 도 4b의 반도체 장치(100b)가 제공될 수 있다.
예시적인 실시예에서, 제1 개구부들(OP1) 각각은 예비 분리 구조물들(119) 상에서 제1 수평 방향으로 연장되는 라인 형태(즉, 트렌치 형태)로 형성될 수 있다. 이 경우, 도 6a의 반도체 장치(100d)가 제공될 수 있다. 다만, 실시예들에 따라, 제1 개구부들(OP1) 각각은 예비 분리 구조물들(119) 상에서 제1 수평 방향으로 단속적으로 연장되는 패턴 형태로 형성될 수도 있다. 이 경우, 도 6b의 반도체 장치(100e)가 제공될 수 있다.
다음으로, 제1 개구부(OP1)에 의해 노출된 패턴 구조물(101)의 측면을 덮는 스페이서층(105)을 형성할 수 있다. 예시적인 실시예에서, 스페이서층(105)은 패턴 구조물(101)의 측면에 대한 산화 공정을 수행하여 형성될 수 있으나, 실시예들에 따라 패턴 구조물(101)의 측면에 산화막을 증착하는 증착 공정을 수행하여 형성될 수도 있다. 이 경우, 상기 증착 공정을 수행하기 전에 예비 분리 구조물들(119)의 상면 높이를 소정 높이만큼 낮추는 에치백 공정이 추가적으로 수행될 수 있다.
다음으로, 제1 개구부들(OP1)에 의해 노출된 예비 분리 구조물들(119)을 선택적으로 제거함에 따라 제2 개구부들(OP2)을 형성할 수 있다.
제1 개구부들(OP1)은 후속 공정을 통해 형성되는 분리 구조물들(MS, 도 2a 참조)의 제1 부분(MS_P1, 도 2a 참조)에 대응되는 영역일 수 있고, 제2 개구부들(OP2)은 후속 공정을 통해 형성되는 분리 구조물들(MS, 도 2a 참조)의 제2 부분(MS_P2, 도 2a 참조)에 대응되는 영역일 수 있다,
도 14를 참조하면, 터널부들(TL)을 형성할 수 있다.
제2 개구부들(OP2)에 의해 노출되는 희생 절연층들(118)을 제거하여 터널부들(TL)을 형성할 수 있다. 층간 절연층들(120)에 대하여 희생 절연층들(118)을 선택적으로 제거하는 식각 공정을 수행하여 희생 절연층들(118)이 제거될 수 있다.
도 15를 참조하면, 게이트 전극층들(130)이 형성될 수 있다.
희생 절연층들(118)이 제거된 영역인 터널부들(TL) 내에 도전성 물질을 증착함에 따라 게이트 전극층들(130)을 형성할 수 있다. 예시적인 실시예에서, 게이트 전극층들(130)을 형성하기 전에 층간 절연층들(120)을 컨포멀하게 덮는 보조 게이트 유전층을 먼저 형성할 수도 있으나, 이에 한정되는 것은 아니다. 게이트 전극층들(130)은 희생 절연층들(118)이 제거된 영역에 도전성 물질을 매립하고 제1 및 제2 개구부들(OP1, OP2)에 채워진 도전성 물질에 대한 식각 공정을 수행함으로써 형성될 수 있다. 상기 도전성 물질은 금속, 다결정 실리콘, 또는 금속 실리사이드 물질을 포함할 수 있다.
다음으로, 제1 및 제2 개구부들(OP1, OP2) 내에 절연 물질을 채워 제1 및 제2 부분들(MS_P1, MS_P2)을 포함하는 분리 구조물들(MS, 도 2a)을 형성하고, 외부 패드 구조물(106, 107, 108)을 형성하여 도 1 내지 도 3b의 반도체 장치(100)가 제공될 수 있다.
실시예들에 따라, 상부 절연층(199)을 식각하여 패턴 구조물(101)의 상면을 노출시키고, 제1 및 제2 개구부들(OP1, OP2) 내에 절연성 라이너(MS_L1)를 형성하고, 제1 및 제2 개구부들(OP1, OP2) 내에 도전성 물질을 증착함에 따라 수직 도전층(MS_L2)을 형성하여 분리 구조물들(MS)을 형성하고, 상기 도전성 물질을 추가적으로 증착하고 평탄화 공정을 수행하여 플레이트 도전층(102)을 형성하고, 플레이트 도전층(102) 상에 상부 절연층(199')을 추가로 형성하여 도 5의 반도체 장치(100c)가 제공될 수도 있다.
도 16은 예시적인 실시예들에 따른 반도체 장치를 포함하는 데이터 저장 시스템(1000)을 개략적으로 나타낸 도면이다.
도 16을 참조하면, 데이터 저장 시스템(1000)은 반도체 장치(1100) 및 반도체 장치(1100)와 전기적으로 연결되는 컨트롤러(1200)를 포함할 수 있다. 데이터 저장 시스템(1000)은 하나 또는 복수의 반도체 장치(1100)를 포함하는 스토리지 장치(storage device) 또는 스토리지 장치를 포함하는 전자 장치(electronic device)일 수 있다. 예를 들어, 데이터 저장 시스템(1000)은 하나 또는 복수의 반도체 장치(1100)를 포함하는 SSD 장치(solid state drive device), USB(Universal Serial Bus), 컴퓨팅 시스템, 의료 장치 또는 통신 장치일 수 있다.
반도체 장치(1100)는 비휘발성 메모리 장치일 수 있으며, 예를 들어, 도 1 내지 도 8을 참조하여 상술한 NAND 플래쉬 메모리 장치일 수 있다. 반도체 장치(1100)는 제1 반도체 구조물(1100F) 및 제1 반도체 구조물(1100F) 상의 제2 반도체 구조물(1100S)을 포함할 수 있다. 제1 반도체 구조물(1100F)은 디코더 회로(1110), 페이지 버퍼(1120), 및 로직 회로(1130)를 포함하는 주변 회로 구조물일 수 있다. 제2 반도체 구조물(1100S)은 비트라인(BL), 공통 소스 라인(CSL), 워드라인들(WL), 제1 및 제2 게이트 상부 라인들(UL1, UL2), 제1 및 제2 게이트 하부 라인들(LL1, LL2), 및 비트라인(BL)과 공통 소스 라인(CSL) 사이의 메모리 셀 스트링들(CSTR)을 포함하는 메모리 셀 구조물일 수 있다.
제2 반도체 구조물(1100S)에서, 각각의 메모리 셀 스트링들(CSTR)은 공통 소스 라인(CSL)에 인접하는 하부 트랜지스터들(LT1, LT2), 비트라인(BL)에 인접하는 상부 트랜지스터들(UT1, UT2), 및 하부 트랜지스터들(LT1, LT2)과 상부 트랜지스터들(UT1, UT2) 사이에 배치되는 복수의 메모리 셀 트랜지스터들(MCT)을 포함할 수 있다. 하부 트랜지스터들(LT1, LT2)의 개수와 상부 트랜지스터들(UT1, UT2)의 개수는 실시예들에 따라 다양하게 변형될 수 있다.
예시적인 실시예들에서, 상부 트랜지스터들(UT1, UT2)은 스트링 선택 트랜지스터를 포함할 수 있고, 하부 트랜지스터들(LT1, LT2)은 접지 선택 트랜지스터를 포함할 수 있다. 게이트 하부 라인들(LL1, LL2)은 각각 하부 트랜지스터들(LT1, LT2)의 게이트 전극층일 수 있다. 워드라인들(WL)은 메모리 셀 트랜지스터들(MCT)의 게이트 전극층층들일 수 있고, 게이트 상부 라인들(UL1, UL2)은 각각 상부 트랜지스터들(UT1, UT2)의 게이트 전극층일 수 있다.
예시적인 실시예들에서, 하부 트랜지스터들(LT1, LT2)은 직렬 연결된 하부 소거 제어 트랜지스터(LT1) 및 접지 선택 트랜지스터(LT2)를 포함할 수 있다. 상부 트랜지스터들(UT1, UT2)은 직렬 연결된 스트링 선택 트랜지스터(UT1) 및 상부 소거 제어 트랜지스터(UT2)를 포함할 수 있다. 하부 소거 제어 트랜지스터(LT1) 및 상부 소거 제어 트랜지스터(UT2) 중 적어도 하나는 GIDL 현상을 이용하여 메모리 셀 트랜지스터들(MCT)에 저장된 데이터를 삭제하는 소거 동작에 이용될 수 있다.
공통 소스 라인(CSL), 제1 및 제2 게이트 하부 라인들(LL1, LL2), 워드라인들(WL), 및 제1 및 제2 게이트 상부 라인들(UL1, UL2)은, 제1 반도체 구조물(1100F) 내에서 제2 반도체 구조물(1100S)까지 연장되는 제1 연결 배선들(1115)을 통해 디코더 회로(1110)와 전기적으로 연결될 수 있다. 비트라인들(BL)은 제1 반도체 구조물(1100F) 내에서 제2 반도체 구조물(1100S)까지 연장되는 제2 연결 배선들(1125)을 통해 페이지 버퍼(1120)와 전기적으로 연결될 수 있다.
제1 반도체 구조물(1100F)에서, 디코더 회로(1110) 및 페이지 버퍼(1120)는 복수의 메모리 셀 트랜지스터들(MCT) 중 적어도 하나의 선택 메모리 셀 트랜지스터에 대한 제어 동작을 실행할 수 있다. 디코더 회로(1110) 및 페이지 버퍼(1120)는 로직 회로(1130)에 의해 제어될 수 있다. 반도체 장치(1100)는 로직 회로(1130)와 전기적으로 연결되는 입출력 패드(1101)를 통해, 컨트롤러(1200)와 통신할 수 있다. 입출력 패드(1101)는 제1 반도체 구조물(1100F) 내에서 제2 반도체 구조물(1100S)까지 연장되는 입출력 연결 배선(1135)을 통해 로직 회로(1130)와 전기적으로 연결될 수 있다.
컨트롤러(1200)는 프로세서(1210), NAND 컨트롤러(1220), 및 호스트 인터페이스(1230)를 포함할 수 있다. 실시예들에 따라, 데이터 저장 시스템(1000)은 복수의 반도체 장치들(1100)을 포함할 수 있으며, 이 경우, 컨트롤러(1200)는 복수의 반도체 장치들(1100)을 제어할 수 있다.
프로세서(1210)는 컨트롤러(1200)를 포함한 데이터 저장 시스템(1000) 전반의 동작을 제어할 수 있다. 프로세서(1210)는 소정의 펌웨어에 따라 동작할 수 있으며, NAND 컨트롤러(1220)를 제어하여 반도체 장치(1100)에 억세스할 수 있다. NAND 컨트롤러(1220)는 반도체 장치(1100)와의 통신을 처리하는 컨트롤러 인터페이스(1221)를 포함할 수 있다. 컨트롤러 인터페이스(1221)를 통해, 반도체 장치(1100)를 제어하기 위한 제어 명령, 반도체 장치(1100)의 메모리 셀 트랜지스터들(MCT)에 기록하고자 하는 데이터, 반도체 장치(1100)의 메모리 셀 트랜지스터들(MCT)로부터 읽어오고자 하는 데이터 등이 전송될 수 있다. 호스트 인터페이스(1230)는 데이터 저장 시스템(1000)과 외부 호스트 사이의 통신 기능을 제공할 수 있다. 호스트 인터페이스(1230)를 통해 외부 호스트로부터 제어 명령을 수신하면, 프로세서(1210)는 제어 명령에 응답하여 반도체 장치(1100)를 제어할 수 있다.
도 17은 예시적인 실시예에 따른 반도체 장치를 포함하는 데이터 저장 시스템을 개략적으로 나타낸 사시도이다.
도 17을 참조하면, 본 발명의 예시적인 실시예에 따른 데이터 저장 시스템(2000)은 메인 기판(2001)과, 메인 기판(2001)에 실장되는 컨트롤러(2002), 하나 이상의 반도체 패키지(2003), 및 DRAM(2004)을 포함할 수 있다. 반도체 패키지(2003) 및 DRAM(2004)은 메인 기판(2001)에 형성되는 배선 패턴들(2005)에 의해 컨트롤러(2002)와 서로 연결될 수 있다.
메인 기판(2001)은 외부 호스트와 결합되는 복수의 핀들을 포함하는 커넥터(2006)를 포함할 수 있다. 커넥터(2006)에서 상기 복수의 핀들의 개수와 배치는, 데이터 저장 시스템(2000)과 상기 외부 호스트 사이의 통신 인터페이스에 따라 달라질 수 있다. 예시적인 실시예들에서, 데이터 저장 시스템(2000)은 USB(Universal Serial Bus), PCI-Express(Peripheral Component Interconnect Express), SATA(Serial Advanced Technology Attachment), UFS(Universal Flash Storage)용 M-Phy 등의 인터페이스들 중 어느 하나에 따라 외부 호스트와 통신할 수 있다. 예시적인 실시예들에서, 데이터 저장 시스템(2000)은 커넥터(2006)를 통해 외부 호스트로부터 공급받는 전원에 의해 동작할 수 있다. 데이터 저장 시스템(2000)은 상기 외부 호스트로부터 공급받는 전원을 컨트롤러(2002) 및 반도체 패키지(2003)에 분배하는 PMIC(Power Management Integrated Circuit)를 더 포함할 수도 있다.
컨트롤러(2002)는 반도체 패키지(2003)에 데이터를 기록하거나, 반도체 패키지(2003)로부터 데이터를 읽어올 수 있으며, 데이터 저장 시스템(2000)의 동작 속도를 개선할 수 있다.
DRAM(2004)은 데이터 저장 공간인 반도체 패키지(2003)와 외부 호스트의 속도 차이를 완화하기 위한 버퍼 메모리일 수 있다. 데이터 저장 시스템(2000)에 포함되는 DRAM(2004)은 일종의 캐시 메모리로도 동작할 수 있으며, 반도체 패키지(2003)에 대한 제어 동작에서 임시로 데이터를 저장하기 위한 공간을 제공할 수도 있다. 데이터 저장 시스템(2000)에 DRAM(2004)이 포함되는 경우, 컨트롤러(2002)는 반도체 패키지(2003)를 제어하기 위한 NAND 컨트롤러 외에 DRAM(2004)을 제어하기 위한 DRAM 컨트롤러를 더 포함할 수 있다.
반도체 패키지(2003)는 서로 이격된 제1 및 제2 반도체 패키지들(2003a, 2003b)을 포함할 수 있다. 제1 및 제2 반도체 패키지들(2003a, 2003b)은 각각 복수의 반도체 칩들(2200)을 포함하는 반도체 패키지일 수 있다. 제1 및 제2 반도체 패키지들(2003a, 2003b) 각각은, 패키지 기판(2100), 패키지 기판(2100) 상의 반도체 칩들(2200), 반도체 칩들(2200) 각각의 하부면에 배치되는 접착층들(2300), 반도체 칩들(2200)과 패키지 기판(2100)을 전기적으로 연결하는 연결 구조물(2400), 및 패키지 기판(2100) 상에서 반도체 칩들(2200) 및 연결 구조물(2400)을 덮는 몰딩층(2500)을 포함할 수 있다.
패키지 기판(2100)은 패키지 상부 패드들(2130)을 포함하는 인쇄회로 기판일 수 있다. 각각의 반도체 칩(2200)은 입출력 패드(2210)를 포함할 수 있다. 입출력 패드(2210)는 도 20의 입출력 패드(1101)에 해당할 수 있다. 반도체 칩들(2200) 각각은 게이트 적층 구조물들(3210) 및 채널 구조물들(3220)을 포함할 수 있다. 반도체 칩들(2200) 각각은 도 1 내지 도 8을 참조하여 상술한 반도체 장치를 포함할 수 있다.
예시적인 실시예들에서, 연결 구조물(2400)은 입출력 패드(2210)와 패키지 상부 패드들(2130)을 전기적으로 연결하는 본딩 와이어일 수 있다. 따라서, 각각의 제1 및 제2 반도체 패키지들(2003a, 2003b)에서, 반도체 칩들(2200)은 본딩 와이어 방식으로 서로 전기적으로 연결될 수 있으며, 패키지 기판(2100)의 패키지 상부 패드들(2130)과 전기적으로 연결될 수 있다. 실시예들에 따라, 각각의 제1 및 제2 반도체 패키지들(2003a, 2003b)에서, 반도체 칩들(2200)은 본딩 와이어 방식의 연결 구조물(2400) 대신에, 관통 전극(Through Silicon Via, TSV)을 포함하는 연결 구조물에 의하여 서로 전기적으로 연결될 수도 있다.
예시적인 실시예들에서, 컨트롤러(2002)와 반도체 칩들(2200)은 하나의 패키지에 포함될 수도 있다. 예시적인 실시예에서, 메인 기판(2001)과 다른 별도의 인터포저 기판에 컨트롤러(2002)와 반도체 칩들(2200)이 실장되고, 상기 인터포저 기판에 형성되는 배선에 의해 컨트롤러(2002)와 반도체 칩들(2200)이 서로 연결될 수도 있다.
도 18은 예시적인 실시예에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다. 도 18은 도 17의 반도체 패키지(2003)의 예시적인 실시예를 설명하며, 도 17의 반도체 패키지(2003)를 절단선 Ⅲ-Ⅲ'를 따라 절단한 영역을 개념적으로 나타낸다.
도 18을 참조하면, 반도체 패키지(2003)에서, 패키지 기판(2100)은 인쇄회로 기판일 수 있다. 패키지 기판(2100)은 패키지 기판 바디부(2120), 패키지 기판 바디부(2120)의 상면에 배치되는 패키지 상부 패드들(2130)(도 17 참조), 패키지 기판 바디부(2120)의 하면에 배치되거나 하면을 통해 노출되는 패키지 하부 패드들(2125), 및 패키지 기판 바디부(2120) 내부에서 패키지 상부 패드들(2130)과 패키지 하부 패드들(2125)을 전기적으로 연결하는 내부 배선들(2135)을 포함할 수 있다. 패키지 상부 패드들(2130)은 연결 구조물들(2400)과 전기적으로 연결될 수 있다. 패키지 하부 패드들(2125)은 도전성 연결부들(2800)을 통해 도 17과 같이 데이터 저장 시스템(2000)의 메인 기판(2001)의 배선 패턴들(2005)에 연결될 수 있다.
반도체 패키지(2003)에서, 반도체 칩들(2200a) 각각은 반도체 기판(4010), 반도체 기판(4010) 상의 제1 구조물(4100), 및 제1 구조물(4100) 상에서 웨이퍼 본딩 방식으로 제1 구조물(4100)과 접합된 제2 구조물(4200)을 포함할 수 있다.
제1 구조물(4100)은 주변 배선(4110) 및 제1 접합 구조물들(4150)을 포함하는 주변 회로 영역을 포함할 수 있다. 제2 구조물(4200)은 공통 소스 라인(4205), 공통 소스 라인(4205)과 제1 구조물(4100) 사이의 게이트 적층 구조물(4210), 게이트 적층 구조물(4210)을 관통하는 채널 구조물들(4220)과 분리 영역(4230), 및 메모리 채널 구조물들(4220) 및 게이트 적층 구조물(4210)의 워드라인들(도 16의 WL)과 각각 전기적으로 연결되는 제2 접합 구조물들(4250)을 포함할 수 있다. 예를 들어, 제2 접합 구조물들(4250)은, 메모리 채널 구조물들(4220)과 전기적으로 연결되는 비트 라인들(4240) 및 워드라인들(도 20의 WL)과 전기적으로 연결되는 게이트 콘택들(160)(도 2ba 참조)을 통하여, 각각 메모리 채널 구조물들(4220) 및 워드라인들(도 16의 WL)과 전기적으로 연결될 수 있다. 제1 구조물(4100)의 제1 접합 구조물들(4150) 및 제2 구조물(4200)의 제2 접합 구조물들(4250)은 서로 접촉하면서 접합될 수 있다. 제1 접합 구조물들(4150) 및 제2 접합 구조물들(4250)의 접합되는 부분들은 예를 들어, 구리(Cu)로 형성될 수 있다.
제2 구조물(4200)은 확대도에 도시된 것과 같이, 제1 및 제2 부분들(MS_P1, MS_P2)을 갖는 분리 구조물들(MS)을 포함할 수 있다. 반도체 칩들(2200a) 각각에서, 분리 구조물들(MS) 각각은, 도 1 내지 도 8을 참조하여 상술한 것과 같이, 제1 및 제2 부분들(MS_P1, MS_P2)에 의해 정의되는 절곡부를 가질 수 있다.
반도체 칩들(2200a)은 본딩 와이어 형태의 연결 구조물들(2400)에 의해 서로 전기적으로 연결될 수 있다. 다만, 예시적인 실시예들에서, 반도체 칩들(2200a)과 같은 하나의 반도체 패키지 내에서의 반도체 칩들은 관통 전극(TSV)을 포함하는 연결 구조물에 의하여 서로 전기적으로 연결될 수도 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경과 실시예들의 조합이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
CH: 채널 구조물 MS: 분리 구조물들
MS_P1: 제1 부분 MS_P2: 제2 부분
GS: 적층 구조물 SS: 상부 분리 구조물들
101: 패턴 구조물 105: 스페이서층
118: 희생 절연층들 120: 층간 절연층들
125: 절연 구조물 130: 게이트 전극층들
140: 채널층 160: 게이트 콘택
165: 기판 콘택 167: 입출력 콘택
190: 셀 영역 절연층 198: 제2 본딩 금속층
201: 하부 기판 298: 제1 본딩 금속층

Claims (20)

  1. 하부 기판, 상기 하부 기판 상의 회로 소자들, 상기 회로 소자들과 전기적으로 연결되는 하부 배선 구조물, 및 상기 하부 배선 구조물과 연결되는 하부 본딩 구조물을 포함하는 제1 반도체 구조물; 및
    상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 접합된 제2 반도체 구조물을 포함하고,
    상기 제2 반도체 구조물은,
    패턴 구조물;
    상기 패턴 구조물 상의 상부 절연층;
    상기 제1 반도체 구조물과 상기 패턴 구조물의 사이에서 상기 패턴 구조물의 하면에 수직한 수직 방향을 따라 서로 교대로 적층되는 게이트 전극층들 및 층간 절연층들을 포함하는 적층 구조물;
    상기 적층 구조물을 관통하고, 채널층을 각각 포함하는 채널 구조물들;
    상기 적층 구조물을 관통하고 상기 적층 구조물을 분리시키는 분리 구조물들;
    상기 적층 구조물의 아래에 배치되는 상부 배선 구조물; 및
    상기 상부 배선 구조물과 연결되고 상기 하부 본딩 구조물과 접합되는 상부 본딩 구조물을 포함하고,
    상기 분리 구조물들 각각은 상기 적층 구조물을 관통하는 제1 부분 및 상기 제1 부분으로부터 연장되어 상기 패턴 구조물을 관통하는 제2 부분을 포함하고,
    상기 제2 반도체 구조물은 상기 제2 부분과 상기 패턴 구조물을 이격시키는 스페이서층을 더 포함하는 반도체 장치.
  2. 제1 항에 있어서,
    상기 분리 구조물들은 상기 적층 구조물을 제1 수평 방향으로 서로 이격시키고,
    상기 적층 구조물은 상기 분리 구조물들에 의해 상기 제1 수평 방향과 수직인 제2 수평 방향으로 서로 이격되는 복수의 적층 부분들을 포함하는 반도체 장치.
  3. 제1 항에 있어서,
    상기 스페이서층은 상기 제2 부분의 외측면을 둘러싸는 반도체 장치.
  4. 제1 항에 있어서,
    상기 스페이서층의 상단은 상기 패턴 구조물의 상면보다 높은 레벨에 위치하는 반도체 장치.
  5. 제1 항에 있어서,
    상기 분리 구조물들 각각은 제1 수평 방향으로 연장되고,
    상기 제1 수평 방향과 수직인 제2 수평 방향에서, 상기 스페이서층은 하부로 향할수록 폭이 감소하는 부분을 포함하는 반도체 장치.
  6. 제1 항에 있어서,
    상기 분리 구조물들 각각은 상기 제1 부분 및 상기 제2 부분에 의해 정의되는 절곡부를 갖는 반도체 장치.
  7. 제6 항에 있어서,
    상기 절곡부는 상기 패턴 구조물의 하면보다 낮은 레벨에 위치하는 반도체 장치.
  8. 제1 항에 있어서,
    상기 제1 부분은 제1 수평 방향으로 연장되는 라인 형태이고,
    상기 제2 부분은 상기 제1 부분 상에서 상기 제1 수평 방향을 따라 단속적으로 연장되는 패턴 형태인 반도체 장치.
  9. 제1 항에 있어서,
    상기 분리 구조물들 각각은 상기 제1 부분 및 상기 제2 부분 내에서 연속적으로 연장되는 절연 물질을 포함하고,
    상기 절연 물질은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 탄화물 중 적어도 하나를 포함하는 반도체 장치.
  10. 제1 항에 있어서,
    상기 상부 절연층과 상기 패턴 구조물 사이의 플레이트 도전층을 더 포함하고,
    상기 분리 구조물들 각각은 상기 플레이트 도전층과 일체를 이루도록 상기 플레이트 도전층으로부터 연장되고, 상기 플레이트 도전층과 동일한 금속 물질을 포함하는 수직 도전층 및 상기 수직 도전층의 외측면을 둘러싸는 절연성 라이너를 포함하는 반도체 장치.
  11. 제1 항에 있어서,
    상기 분리 구조물들 각각은 제1 수평 방향으로 연장되고,
    상기 제1 수평 방향과 수직인 제2 수평 방향에서, 상기 제1 부분은 상기 제1 반도체 구조물로부터 상기 패턴 구조물을 향하는 방향으로 감소하는 폭을 갖고,
    상기 제2 수평 방향에서, 상기 제2 부분은 상기 제1 반도체 구조물로부터 상기 패턴 구조물을 향하는 방향으로 증가하는 폭을 갖는 반도체 장치.
  12. 제1 항에 있어서,
    상기 상부 절연층 상의 도전성 패드;
    상기 도전성 패드와 접촉하면서 상기 상부 절연층 및 상기 패턴 구조물을 관통하는 랜딩 패드;
    상기 랜딩 패드의 외측면을 둘러싸는 패드 스페이서; 및
    상기 상부 배선 구조물과 상기 랜딩 패드를 전기적으로 연결하는 입출력 콘택을 더 포함하고,
    상기 랜딩 패드는 상기 패드 스페이서에 의해 상기 패턴 구조물과 이격되는 반도체 장치.
  13. 제12 항에 있어서,
    상기 랜딩 패드의 상면은 상기 제2 부분의 상면과 실질적으로 동일하거나 높은 레벨에 위치하는 반도체 장치.
  14. 제1 항에 있어서,
    상기 게이트 전극층들 각각은 제2 방향을 따라 서로 다른 길이로 연장되며, 하면이 하부로 노출되는 게이트 패드 영역을 각각 포함하며,
    상기 상부 배선 구조물과 연결되고 상기 게이트 전극층들 각각의 상기 게이트 패드 영역을 관통하여 상기 패턴 구조물 내로 연장되는 게이트 콘택들; 및
    각각의 상기 게이트 패드 영역의 위에서 상기 층간 절연층들과 교대로 배치되며, 상기 게이트 콘택들을 둘러싸는 절연 구조물을 더 포함하는 반도체 장치.
  15. 제14 항에 있어서,
    상기 게이트 콘택들 각각의 하면은 상기 채널 구조물들 각각의 하면과 동일한 레벨에 위치하는 반도체 장치.
  16. 하부 기판;
    상기 하부 기판 상의 회로 소자들;
    상기 회로 소자들과 전기적으로 연결되는 하부 배선 구조물;
    상기 하부 배선 구조물과 연결되는 하부 본딩 구조물;
    상기 하부 본딩 구조물과 접합하는 상부 본딩 구조물;
    상기 상부 본딩 구조물과 연결되는 상부 배선 구조물;
    상기 상부 배선 구조물 상의 패턴 구조물;
    상기 패턴 구조물의 하면에 수직한 수직 방향을 따라 서로 교대로 적층되는 게이트 전극층들;
    상기 게이트 전극층들을 관통하며 채널층을 각각 포함하는 채널 구조물들; 및
    상기 게이트 전극층들을 관통하고 상기 게이트 전극층들을 분리시키는 분리 구조물들을 포함하고,
    상기 분리 구조물들 각각은 상기 게이트 전극층들을 관통하고 상기 수직 방향과 수직인 제1 수평 방향으로 연장하는 제1 부분, 상기 제1 부분 상에서 상기 패턴 구조물을 관통하는 제2 부분, 및 상기 제1 부분 및 상기 제2 부분에 의해 정의되는 절곡부를 포함하는 반도체 장치.
  17. 제16 항에 있어서,
    상기 절곡부는, 상기 게이트 전극층들 중 최상부 게이트 전극층의 상면보다 높은 레벨에 위치하고, 상기 패턴 구조물의 하면과 실질적으로 동일하거나 낮은 레벨에 위치하는 반도체 장치.
  18. 제16 항에 있어서,
    상기 제1 부분의 상단의 상기 제1 수평 방향과 수직인 제2 수평 방향으로의 제1 폭은 상기 제2 부분의 하단의 상기 제2 수평 방향으로의 제2 폭보다 작은 반도체 장치.
  19. 제16 항에 있어서,
    상기 제1 수평 방향과 수직인 제2 수평 방향에서, 상기 제2 부분은 상기 하부 기판을 향할수록 폭이 감소하도록 경사진 측면을 갖는 반도체 장치.
  20. 하부 기판, 상기 하부 기판 상의 회로 소자들, 상기 회로 소자들과 전기적으로 연결되는 하부 배선 구조물, 및 상기 하부 배선 구조물과 연결되는 하부 본딩 구조물을 포함하는 제1 반도체 구조물, 상기 제1 반도체 구조물 상에서 상기 제1 반도체 구조물과 접합된 제2 반도체 구조물, 및 상기 회로 소자들과 전기적으로 연결되는 입출력 패드를 포함하는 반도체 저장 장치; 및
    상기 입출력 패드를 통하여 상기 반도체 저장 장치와 전기적으로 연결되며, 상기 반도체 저장 장치를 제어하는 컨트롤러를 포함하고,
    상기 제2 반도체 구조물은,
    패턴 구조물;
    상기 패턴 구조물 상의 상부 절연층;
    상기 제1 반도체 구조물과 상기 패턴 구조물의 사이에서 상기 패턴 구조물의 하면에 수직한 수직 방향을 따라 서로 교대로 적층되는 게이트 전극층들 및 층간 절연층들을 포함하는 적층 구조물;
    상기 적층 구조물을 관통하고 채널층을 각각 포함하는 채널 구조물들;
    상기 적층 구조물을 관통하고 상기 적층 구조물을 분리시키는 분리 구조물들;
    상기 적층 구조물의 아래에 배치되는 상부 배선 구조물; 및
    상기 상부 배선 구조물과 연결되고 상기 하부 본딩 구조물과 접합되는 상부 본딩 구조물을 포함하고,
    상기 분리 구조물들 각각은 상기 적층 구조물을 관통하는 제1 부분 및 상기 제1 부분으로부터 연장되어 상기 패턴 구조물을 관통하는 제2 부분을 포함하고,
    상기 제2 반도체 구조물은 상기 제2 부분과 상기 패턴 구조물을 이격시키는 스페이서층을 더 포함하는 데이터 저장 시스템.
KR1020220095917A 2022-08-02 2022-08-02 반도체 장치 및 이를 포함하는 데이터 저장 시스템 KR20240018094A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220095917A KR20240018094A (ko) 2022-08-02 2022-08-02 반도체 장치 및 이를 포함하는 데이터 저장 시스템
US18/120,038 US20240049480A1 (en) 2022-08-02 2023-03-10 Semiconductor devices and data storage systems including the same
EP23171244.9A EP4319532A1 (en) 2022-08-02 2023-05-03 Semiconductor devices and data storage systems including the same
JP2023081085A JP2024021042A (ja) 2022-08-02 2023-05-16 半導体装置及びこれを含むデータ格納システム
CN202310904992.XA CN117497560A (zh) 2022-08-02 2023-07-21 半导体器件和包括该半导体器件的数据存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220095917A KR20240018094A (ko) 2022-08-02 2022-08-02 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Publications (1)

Publication Number Publication Date
KR20240018094A true KR20240018094A (ko) 2024-02-13

Family

ID=86328855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220095917A KR20240018094A (ko) 2022-08-02 2022-08-02 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Country Status (5)

Country Link
US (1) US20240049480A1 (ko)
EP (1) EP4319532A1 (ko)
JP (1) JP2024021042A (ko)
KR (1) KR20240018094A (ko)
CN (1) CN117497560A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048220A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体記憶装置
KR20210093045A (ko) * 2020-01-17 2021-07-27 삼성전자주식회사 메모리 장치

Also Published As

Publication number Publication date
US20240049480A1 (en) 2024-02-08
EP4319532A1 (en) 2024-02-07
JP2024021042A (ja) 2024-02-15
CN117497560A (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
KR20220104459A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
CN114582883A (zh) 半导体器件以及包括该半导体器件的数据存储系统
KR20230084917A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
CN114446988A (zh) 半导体装置和包括半导体装置的数据存储系统
EP4319532A1 (en) Semiconductor devices and data storage systems including the same
KR20240032526A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230105361A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220169509A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240042592A (ko) 반도체 장치 및 그의 제조 방법
KR20220159313A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240000749A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240077280A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230115785A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220025771A (ko) 반도체 장치의 제조 방법
KR20240032448A (ko) 반도체 장치의 제조 방법
KR20230127647A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220164100A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220132113A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230025602A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230140888A (ko) 반도체 장치 및 이를 포함하는 전자 시스템
KR20230108589A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230063912A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230007127A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230038335A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230130423A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템