CN112954895A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN112954895A
CN112954895A CN202010341122.2A CN202010341122A CN112954895A CN 112954895 A CN112954895 A CN 112954895A CN 202010341122 A CN202010341122 A CN 202010341122A CN 112954895 A CN112954895 A CN 112954895A
Authority
CN
China
Prior art keywords
layer
circuit board
printed circuit
magnetic member
coil pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010341122.2A
Other languages
English (en)
Inventor
宋承济
崔诚喜
李尚锺
韩美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112954895A publication Critical patent/CN112954895A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/12—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials
    • H01F1/14—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys
    • H01F1/147—Alloys characterised by their composition
    • H01F1/153—Amorphous metallic alloys, e.g. glassy metals
    • H01F1/15316—Amorphous metallic alloys, e.g. glassy metals based on Co
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供一种印刷电路板，所述印刷电路板包括：磁性构件，包括磁性层；第一线圈图案，设置在所述磁性构件上方，并且具有平面螺旋结构；以及第二线圈图案，设置在所述磁性构件下方，并且具有平面螺旋结构。

Description

印刷电路板
本申请要求于2019年12月10日在韩国知识产权局提交的第10-2019-0163690号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种印刷电路板。
背景技术
中央处理单元(CPU)、专用集成电路(ASIC)、应用处理器(AP)等从电源管理集成电路(PMIC)接收电力，近来，PMIC的电源开关频率正在增大以提高功率效率。因此，存在对具有电感器功能的多层印刷电路板的形式的封装基板的需求。
发明内容
本公开的一方面在于提供一种具有即使在高频下也可通过其保持高磁导率的电感器功能的印刷电路板。
作为用于解决上述问题的方法，根据本公开的一方面，提出一种新颖的印刷电路板的结构，具体地，所述印刷电路板包括：磁性构件，包括磁性层；第一线圈图案，设置在所述磁性构件上方，并且包括平面螺旋结构；以及第二线圈图案，设置在所述磁性构件下方，并且包括平面螺旋结构。
在实施例中，所述印刷电路板还可包括：芯层，具有贯通部；以及堆积层，覆盖所述芯层、所述磁性构件和所述第一线圈图案中的每个的至少一部分，并且填充所述贯通部的至少一部分。
在实施例中，所述磁性构件可设置在所述贯通部中。
在实施例中，所述磁性构件可设置为多个磁性构件，并且所述多个磁性构件中的一部分磁性构件可设置在所述贯通部中，所述多个磁性构件中的剩余的磁性构件可设置在所述堆积层的外侧。
在实施例中，所述第一线圈图案和所述第二线圈图案可分别设置为多个平面螺旋结构，并且所述多个平面螺旋结构可在所述印刷电路板的厚度方向上堆叠。
在实施例中，所述第一线圈图案和所述第二线圈图案中的所述多个平面螺旋结构中的每个可通过导电过孔彼此连接。
在实施例中，所述第一线圈图案和所述第二线圈图案可分别包括用于电连接的两个垫，并且所述第一线圈图案和所述第二线圈图案可不直接连接。
在实施例中，所述第一线圈图案和所述第二线圈图案可通过导电过孔彼此连接。
在实施例中，所述导电过孔可设置为与所述磁性构件的侧表面相邻。
在实施例中，所述导电过孔可连接所述第一线圈图案和所述第二线圈图案中的每个的最外端部。
在实施例中，所述导电过孔可形成为贯穿所述磁性构件。
在实施例中，所述导电过孔可连接所述第一线圈图案和所述第二线圈图案中的每个的最内端部。
在实施例中，所述印刷电路板还可包括：第一芯布线层和第二芯布线层，分别设置在所述芯层的彼此相对的一个表面和另一表面上，并且所述第一芯布线层和所述第二芯布线层的至少一部分分别被所述堆积层覆盖；以及芯过孔层，贯穿所述芯层的至少一部分。
在实施例中，所述磁性构件还可包括基体层，所述磁性层设置在所述基体层上。
在实施例中，所述基体层可以为包含硅(Si)的基板。
在实施例中，所述磁性层可包含钴-钽-锆合金。
在实施例中，所述磁性构件、所述第一线圈图案和所述第二线圈图案中的每个可嵌入所述印刷电路板中。
在实施例中，一种印刷电路板包括：芯层；多个堆积层和多个布线层，设置在所述芯层的相对侧上；磁性构件，包括磁性层，并且嵌入所述芯层中；以及第一线圈图案和第二线圈图案，均具有平面螺旋结构并且在所述多个堆积层的堆叠方向上与所述磁性构件叠置。所述第一线圈图案直接设置在所述多个堆积层中的所述多个布线层中的一个布线层直接设置在其上的一个堆积层上，并且所述第二线圈图案直接设置在所述多个堆积层中的所述多个布线层中的另一布线层直接设置在其上的另一堆积层上。
在实施例中，所述第一线圈图案和所述第二线圈图案可通过贯穿所述磁性构件的过孔彼此连接。
在实施例中，所述第一线圈图案和所述第二线圈图案可通过在所述磁性构件外侧的区域中的在所述堆叠方向上延伸的过孔彼此连接。
附图说明
通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3是示出印刷电路板的示例的示意性截面图；
图4是示出应用于图3的印刷电路板的线圈图案的示例的示意性平面图；以及
图5至图12是示出根据本公开的另一实施例的印刷电路板的示图。
具体实施方式
在下文中，将参照附图详细描述本公开的实施例。然而，本公开可以以许多不同的形式来例示，并且不应被解释为限于在此阐述的具体实施例。更确切地说，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达本公开的范围。在附图中，为了清楚起见，可夸大元件的形状和尺寸。此外，在附图中，在本发明构思的相同范围内具有相同功能的元件将由相同的附图标记来指定。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可容纳主板1010。主板1010可包括与其物理连接或电连接的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到下面将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。芯片相关组件1020可以是包括上述芯片或电子组件的封装形式。
网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、
Figure BDA0002468517370000041
3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020和/或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080。然而，本公开不限于此，而可以是音频编解码器、视频编解码器、功率放大器、指南针、加速计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用磁盘(DVD)驱动器等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是能够处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接和/或电连接到主板1110。此外，可物理连接或电连接到主板1110或者可不物理连接或电连接到主板1110的其他组件(诸如相机模块1130和/或扬声器1140)可容纳在主板1110中。电子组件1120的一部分可以是芯片相关组件，例如，半导体封装件1121，但不限于此。半导体封装件1121可以是表面安装型，诸如位于多层印刷电路板的封装基板上的半导体芯片或无源组件，但不限于此。此外，电子装置不必限于智能电话1100，而可以是如上所述的其他电子装置。
印刷电路板
图3是示出印刷电路板的示例的示意性截面图。
图4是示出应用于图3的印刷电路板的线圈图案的示例的示意性平面图。
参照图3和图4，根据示例的印刷电路板100可包括：磁性构件200，包括磁性层；以及第一线圈图案112A和第二线圈图案112B，分别设置在印刷电路板100的上部和下部中。在这种情况下，第一线圈图案112A和第二线圈图案112B可具有螺旋线圈结构。在下文中，将详细描述可设置在印刷电路板100中的具体组件。
印刷电路板100可包括：多个绝缘层111、121a、121b、121c、121d、121e和121f；多个布线层112a、112b、122a、122b、122c、122d、122e和122f；以及多个过孔层113、123a、123b、123c、123d、123e和123f，在这种情况下，磁性构件200可嵌入多个绝缘层111、121a、121b、121c、121d、121e和121f中。
例如，根据示例的印刷电路板100可包括：芯层111；第一芯布线层112a和第二芯布线层112b，分别设置在芯层111的上表面和下表面上；芯过孔层113，贯穿芯层111的至少一部分；第一堆积层121A，覆盖芯层111的两个表面以及第一芯布线层112a的至少一部分和第二芯布线层112b的至少一部分；第一布线层122a，设置在第一堆积层121A的上绝缘层121a的上表面上；第二布线层122b，设置在第一堆积层121A的下绝缘层121b的下表面上；第一过孔层123a，贯穿第一堆积层121A的上绝缘层121a的至少一部分；第二过孔层123b，贯穿第一堆积层121A的下绝缘层121b的至少一部分；第二堆积层121c，设置在第一堆积层121A的上绝缘层121a的上表面上；第三布线层122c，设置在第二堆积层121c的上表面上；第三过孔层123c，贯穿第二堆积层121c的至少一部分；第三堆积层121d，设置在第一堆积层121A的下绝缘层121b的下表面上；第四布线层122d，设置在第三堆积层121d的下表面上；第四过孔层123d，贯穿第三堆积层121d的至少一部分；第四堆积层121e，设置在第二堆积层121c的上表面上；第五布线层122e，设置在第四堆积层121e的上表面上；第五过孔层123e，贯穿第四堆积层121e的至少一部分；第五堆积层121f，设置在第三堆积层121d的下表面上；第六布线层122f，设置在第五堆积层121f的下表面上；以及第六过孔层123f，贯穿第五堆积层121f的至少一部分。上述第一堆积层121A、第二堆积层121c、第三堆积层121d、第四堆积层121e和第五堆积层121f可统称为堆积层，在这种情况下，可改变堆积层的数量。此外，第一线圈图案112A可直接设置在多个堆积层121A、121c、121d、121e和121f中的多个布线层112a、112b、122a、122b、122c、122d、122e和122f中的一个布线层直接设置在其上的一个堆积层上，第二线圈图案112B可直接设置在多个堆积层121A、121c、121d、121e和121f中的多个布线层112a、112b、122a、122b、122c、122d、122e和122f中的另一布线层直接设置在其上的另一堆积层上。
此外，根据示例的印刷电路板100还可包括：第一钝化层130，设置在第四堆积层121e的上表面上，并且具有使第五布线层122e的至少一部分分别暴露的多个第一开口130h；第二钝化层140，设置在第五堆积层121f的下表面上，并且具有使第六布线层122f的至少一部分分别暴露的多个第二开口140h；多个第一电连接金属凸块150，分别设置在多个第一开口130h上，以分别电连接到暴露的第五布线层122e；以及多个第二电连接金属凸块160，分别设置在多个第二开口140h上，以分别电连接到暴露的第六布线层122f。
如上所述，CPU、ASIC、AP等近来已经被供应来自PMIC的电力。近年来，PMIC的电源开关频率已经增大以提高功率效率。因此，可考虑将电感器设置在与在其上表面安装有集成电路IC的封装基板分开的主板上。然而，在这种情况下，需要大容量的电感器，具体地，由于电感器与安装在封装基板上的集成电路IC之间的电路径增大，因此电阻可能增大，从而降低功率效率。可选地，可考虑在封装基板中仅形成具有图案的线圈。然而，在这种情况下，由于线圈形成在空气而不是磁性材料中，因此可能难以实现电容，并且封装基板中的大面积应该用于形成图案线圈，使得封装基板的整体尺寸可能增大。可选地，可以考虑将裸片形式的电感器表面安装在底表面上。然而，在这种情况下，裸片形式的电感器的价格可能显著高。
另一方面，在根据示例的印刷电路板100中，芯层111具有贯通部111H，并且磁性构件200设置在贯通部111H中。磁性构件200可设置在贯通部111H中。此外，磁性构件200可以以其中磁性构件200的至少一部分被堆积层(例如，第一堆积层121A)覆盖的形式嵌入。此外，第一线圈图案112A可设置在磁性构件200上方，并且第二线圈图案112B可设置在磁性构件200下方。这样，由于印刷电路板100具有其中嵌有磁性构件200的形式，因此容易实现高容量。例如，磁性构件200可以是包括如下所述的磁性层220的层压件，在磁性层220中，可在高频下保持高磁导率。此外，由于线圈图案112A和112B设置为与磁性构件200相邻，因此可改善电感性能。
芯层111可以是位于印刷电路板100的中央中的芯基板。可使用绝缘材料作为芯层111的材料，在这种情况下，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包括诸如玻璃纤维(或玻璃布、玻璃织物)的增强材料和/或无机填料的材料，例如，覆铜层压板(CCL)、裸CCL等作为绝缘材料。然而，本公开不限于此，可使用金属板或玻璃板作为芯层111，并且还可使用陶瓷板。如果必要，可使用液晶聚合物(LCP)作为芯层111的材料。芯层111可具有贯通部111H，并且磁性构件200可设置在贯通部111H中。
磁性构件200可以是包括基体层210和设置在基体层210上的磁性层220的层压件的形式。基体层210在形成磁性层220时可用作基板。例如，可通过溅射形成磁性层220，并且可通过在基体层210的表面上堆叠从目标材料突出的原子或分子来形成磁性层220。基体层210可包括绝缘材料，并且可以是例如半固化片、ABF(Ajinomoto build-up film)等。可选地，基体层210可以是单晶硅(Si)的硅基板。
磁性层220可包括铁磁材料，以增大由第一线圈图案112A和第二线圈图案112B感应的磁场。例如，磁性层220可包括钴-钽-锆合金，但不限于此。当磁性层220包括钴-钽-锆合金时，磁性层220可通过溅射形成，因此，磁性层220可形成为薄膜的厚度(即，几微米)。磁性层220可利用多层或多个层构成。在多个层的情况下，每层可具有约0.1μm至约3μm的厚度，但不限于此。此外，由于磁性层220未直接形成在印刷电路板上，因此可嵌入具有薄膜级的磁性层220。例如，在基体层210被引入到薄膜形成设备中以形成磁性层220之后，磁性构件200被切割为需要的尺寸，并且切割的磁性构件200设置在芯层111的贯通部111H中。因此，其可根据工件尺寸嵌入任意尺寸的印刷电路板中而没有限制。
可使用金属材料作为芯布线层112a和112b的材料，在这种情况下，可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等作为金属材料。芯布线层112a和112b可使用诸如加成工艺(AP)、半加成工艺(SAP)、改进的半加成工艺(MSAP)、封孔(TT)等的镀覆工艺来形成，结果，芯布线层112a和112b可包括种子层(无电镀层)和基于种子层形成的电镀层。芯布线层112a和112b可根据相应层的设计执行各种功能。例如，芯布线层112a和112b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案，诸如数据信号图案。这些图案可分别包括线图案、面图案和/或垫图案。
如图3中所示，第一线圈图案112A和第二线圈图案112B可分别设置在磁性构件200的上方和下方，并且可包括平面螺旋结构112C。这意味着第一线圈图案112A和第二线圈图案112B可分别包括具有相同高度的独立的线圈层。换句话说，第一线圈图案112A可以是在同一平面上具有多匝的线圈，第二线圈图案112B可以是在同一平面上具有多匝的线圈，并且根据这种形式，可实现薄的线圈和高的电感。如图4中所示，第一线圈图案112A可包括分别从平面螺旋结构112C的端部延伸的两个端子垫112P。端子垫112P可用于电连接。在一个示例中，端子垫112P中的一个可设置在第一堆积层121A的其上设置有平面螺旋结构112C的上绝缘层121a上。端子垫112P中的另一个可设置在第二堆积层121c上，并通过第二堆积层121c中的过孔(未标记)连接到平面螺旋结构112C。在一个示例中，可省略端子垫112P中的一个或两个，并且在这种情况下，平面螺旋结构112C可直接连接到由第一布线层122a提供的布线结构，和/或平面螺旋结构112C可通过第二堆积层121c中的过孔连接到由布线层122c提供的布线结构。这里，图4示出了第一线圈图案112A，但第二线圈图案112B可具有相同或相似的形状。这样，第一线圈图案112A和第二线圈图案112B可包括彼此独立的螺旋线圈结构112C，并且彼此可不直接连接。即使第一线圈图案112A和第二线圈图案112B彼此不直接连接，它们也可独立地用作电感器。
如图3中所示，第一线圈图案112A和第二线圈图案112B可共享一个磁性构件200，为此，它们可被设置为在厚度方向上对齐。此外，第一线圈图案112A和第二线圈图案112B可具有彼此相同或大体相同的宽度，其中线圈图案的宽度可表示从中央到最外图案的距离。此外，第一线圈图案112A和第二线圈图案112B还可具有与磁性构件200相同或大体相同的宽度。由于第一线圈图案112A和第二线圈图案112B以共享磁性构件200的形式设置为与磁性构件200的上部和下部相邻，因此可在印刷电路板100的有限的空间中实现高电感。
可使用金属材料作为第一线圈图案112A和第二线圈图案112B的材料，并且可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等作为金属材料。在这种情况下，当形成第一布线层122a时，可通过上述镀覆工艺同时形成第一线圈图案112A，并且当形成第二布线层122b时，可通过上述镀覆工艺同时形成第二线圈图案112B。结果，第一线圈图案112A和第二线圈图案112B可包括种子层(无电镀层)和基于种子层形成的电镀层。
也可使用金属材料作为芯过孔层113的材料，在这种情况下，可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等作为金属材料。芯过孔层113还可通过诸如AP、SAP、MSAP、TT等的镀覆工艺形成。结果，芯过孔层113可包括种子层(无电镀层)和基于种子层形成的电镀层。芯过孔层113的布线过孔可以是利用金属材料完全填充通路孔的填充型过孔，或者可以是金属材料沿着通路孔的壁表面形成的共形型过孔。此外，可应用诸如沙漏形状、圆柱形状等的所有已知的形状。芯过孔层113还可由于相应层的设计而执行各种功能。例如，芯过孔层113可包括用于信号连接的布线过孔、用于接地连接的布线过孔、用于电力连接的布线过孔等。用于接地连接的布线过孔和用于电力连接的布线过孔可以是相同的布线过孔。
堆积层121A、121c、121d、121e和121f可提供用于在芯层111的两侧上形成多层布线的绝缘区域。可使用绝缘材料作为堆积层121A、121c、121d、121e和121f的材料。在这种情况下，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者与上述树脂材料一起的包括诸如无机填料的增强材料的材料(例如，半固化片、ABF(Ajinomoto Build-upFilm))作为绝缘材料。如果必要，可使用感光电介质(PID)作为堆积层121A、121c、121d、121e和121f的材料。此外，堆积层121A、121c、121d、121e和121f可包括彼此相同的材料，或者可包括彼此不同的材料。堆积层121A、121c、121d、121e和121f的边界可以是清楚的或不清楚的。第一堆积层121A可包括上绝缘层121a和下绝缘层121b，并且两者可彼此一体化，使得其边界可以是清楚的或不清楚的。另一方面，堆积层121A、121c、121d、121e和121f可覆盖芯层111、磁性构件200和第一线圈图案112A中的每个的至少一部分，并且填充贯通部111H的至少一部分。
可使用金属材料作为布线层122a、122b、122c、122d、122e和122f的材料，在这种情况下，可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等作为金属材料。布线层122a、122b、122c、122d、122e和122f可分别通过诸如AP、SAP、MSAP和TT的镀覆工艺形成，结果，可包括种子层(无电镀层)以及基于种子层形成的电镀层。布线层122a、122b、122c、122d、122e和122f可根据相应层的设计而执行各种功能。例如，布线层122a、122b、122c、122d、122e和122f可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案等，诸如数据信号图案。如果必要，接地(GND)图案和电力(PWR)图案可以是彼此相同的图案。这些图案可分别包括线图案、面图案和/或垫图案。
也可使用金属材料作为过孔层123a、123b、123c、123d、123e和123f的材料。在这种情况下，可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等作为金属材料。过孔层123a、123b、123c、123d、123e和123f可分别通过使用诸如加成工艺(AP)、半AP(SAP)、改进的SAP(MASP)、封孔(TT)等的镀覆工艺来形成。结果，过孔层123a、123b、123c、123d、123e和123f可包括种子层(无电镀层)和基于种子层形成的电镀层。过孔层123a、123b、123c、123d、123e和123f的布线过孔可以是利用金属材料完全填充通路孔的填充型过孔，或者可以是金属材料沿着通路孔的壁表面形成的共形型过孔。此外，可应用诸如锥形形状等的本领域中所有已知的形状。例如，第一过孔层123a、第三过孔层123c和第五过孔层123e的布线过孔以及第二过孔层123b、第四过孔层123d和第六过孔层123f的布线过孔可具有沿着相反方向的锥形形状。过孔层123a、123b、123c、123d、123e和123f还可由于相应层的设计而执行各种功能。例如，可包括用于信号连接的布线过孔、用于接地连接的布线过孔、用于电力连接的布线过孔。用于接地连接的布线过孔和用于电力连接的布线过孔可以是相同的布线过孔。
钝化层130和140可保护根据示例的印刷电路板100的内部构造免受外部的物理损害和化学损害。钝化层130和140可包括热固性树脂。例如，钝化层130和140可以是ABF。然而，本公开不限于此，钝化层130和140可分别是已知的阻焊剂(SR)层。此外，如果必要，可包括PID。钝化层130和140可分别具有多个开口130h和140h，并且多个开口130h和140h可分别使第五布线层122e(根据示例的印刷电路板100的最上布线层)的至少一部分和第六布线层122f(根据示例的印刷电路板100的最下布线层)的至少一部分暴露。此外，表面处理层可形成在暴露的第五布线层122e和第六布线层122f的表面上。表面处理层可通过例如电镀金、无电镀金、OSP或无电镀锡、无电镀银、无电镀镍/置换镀金、DIG镀覆、HASL等形成。如果必要，开口130h和140h中的每个可利用多个通路孔构成。如果必要，下凸块金属(UBM)可设置在开口130h和140h中的每个上，以提高可靠性。
电连接金属凸块150和160是能够使印刷电路板100物理连接和/或电连接到外部的构造。例如，电子组件320可通过第一电连接金属凸块150安装在根据示例的印刷电路板100上。此外，根据示例的印刷电路板100可通过第二电连接金属凸块160安装在电子装置的主板上。例如，根据示例的印刷电路板100可以是球栅阵列(BGA)类型的封装基板。电连接金属凸块150和160可分别设置在钝化层130的多个开口130h和钝化层140的多个开口140h上。电连接金属凸块150和160可分别利用熔点比铜(Cu)的熔点低的低熔点金属(例如，锡(Sn)或包含锡(Sn)的合金)构成。例如，电连接金属凸块150和160可利用焊料形成，但这仅仅是示例，并且它们的材料不限于此。
电连接金属凸块150和160可以是焊盘、焊球、引脚等。电连接金属凸块150和160可形成为多层结构或单层结构。当电连接金属凸块150和160利用多层结构形成时，电连接金属凸块150和160可包括铜柱和焊料。当电连接金属凸块150和160利用单层结构形成时，电连接金属凸块150和160可包括锡-银焊料，但这仅仅是示例，本公开不限于此。电连接金属凸块150和160的数量、间隔、设置形式等不受具体限制，但本领域技术人员可根据设计细节充分地修改。第二电连接金属凸块160可用于安装在主板上，因此第二电连接金属凸块160的数量可大于第一电连接金属凸块150的数量，并且第二电连接金属凸块160的尺寸可大于第一电连接金属凸块150的尺寸。在这方面，多个第二开口140h的数量可大于多个第一开口130h的数量，并且多个第二开口140h的尺寸可大于多个第一开口130h的尺寸。例如，每个第二开口140h的尺寸可大于每个第一开口130h的尺寸。
电容器310可以是包括主体311的片式组件，主体311具有内电极以及在主体311上设置为彼此间隔开的第一外电极312和第二外电极313。例如，电容器310可以是多层陶瓷电容器(MLCC)，但不限于此。第一外电极312和第二外电极313可通过第一过孔层123a的布线过孔分别电连接到第一布线层122a的至少一部分。
电子组件320可以是已知的有源组件或无源组件。例如，电子组件320可以是半导体芯片或包括半导体芯片的半导体封装件。然而，本公开不限于此，电子组件320可以是其他已知的表面安装组件。
将参照图5至图12描述根据本公开的另一实施例的印刷电路板，并且将主要对从上述实施例的改变的部分做出描述。
首先，在图5和图6的实施例中，第一线圈图案112A和第二线圈图案112B可分别设置有多个平面螺旋结构112C，并且多个平面螺旋结构112C可在印刷电路板的厚度方向上以堆叠形式实现。也就是说，在第一线圈图案112A中，多个线圈层可连接以形成一个线圈结构，与第二线圈图案112B相同。为此，如所示，第一线圈图案112A中的多个平面螺旋结构112C中的每个可通过导电过孔112V彼此连接，第二线圈图案112B中的多个平面螺旋结构112C中的每个可通过导电过孔112V彼此连接。如在本实施例中，当第一线圈图案112A和第二线圈图案112B分别包括多个线圈层时，可增加线圈的匝数，从而改善电感特性。
接下来，在图7和图8的实施例中，第一线圈图案112A和第二线圈图案112B可通过导电过孔V1连接，第一线圈图案112A和第二线圈图案112B可通过导电过孔V1形成作为整体的一个线圈结构。在这种情况下，如所示，导电过孔V1可设置为与磁性构件200的侧表面相邻。例如，导电过孔V1可设置在磁性构件200的外侧的区域中并且在堆积层的堆叠方向上延伸。此外，导电过孔V1可连接第一线圈图案112A和第二线圈图案112B中的每个的最外端部(与由图8中的V1连接的具有宽的宽度的垫区域的宽度对应)。在本实施例中，由于第一线圈图案112A和第二线圈图案112B的剩余端部位于第一线圈图案112A和第二线圈图案112B中的每个的最内侧上，因此印刷电路板可由此设置有设置于不同高度上的导电图案P1和P2。具体地，设置在与第一线圈图案112A不同高度上的导电图案P1(在图8中示出设置在上方的示例)可通过导电过孔112V1连接到第一线圈图案112A的最内端部。此外，设置在与第二线圈图案112B不同高度上的导电图案P2(在图8中示出设置在下方的示例)可通过导电过孔112V2连接到第二线圈图案112B的最内端部。
接下来，在图9至图11的实施例中，第一线圈图案112A和第二线圈图案112B可通过导电过孔V2连接，第一线圈图案112A和第二线圈图案112B可通过导电过孔V2形成作为整体的线圈结构。在这种情况下，如所示，导电过孔V2可实现为贯穿磁性构件200。如图11中所示，当导电过孔V2贯穿磁性构件200以将第一线圈图案112A和第二线圈图案112B连接时，导电过孔V2可连接第一线圈图案112A和第二线圈图案112B中的每个的最内端部(与由图11中的V2连接的具有宽的宽度的垫区域的宽度对应)。第一线圈图案112A的另一端部可连接到导电图案P1，在这种情况下，第一线圈图案112A和导电图案P1可设置在同一平面上。此外，第二线圈图案112B的另一端部可连接到导电图案P2，在这种情况下，第二线圈图案112B和导电图案P2可设置在同一平面上。
接下来，在图12中示出的实施例中，印刷电路板包括多个磁性构件200A和200B。也就是说，磁性构件200A和200B可设置为多个磁性构件，并且磁性构件的一部分(例如，第一磁性构件200A)可设置在贯通部111H中，并且剩余磁性构件的部分(例如，第二磁性构件200B)可设置在堆积层121A、121c、121d、121e和121f的外部。在这种情况下，如所示，第二磁性构件200B可以以安装在印刷电路板下方的形式实现，并且第二磁性构件200B的位置可根据需要改变。例如，第二磁性构件200B可设置在印刷电路板的下方和/或上方。通过应用多个磁性构件200A和200B并且使多个磁性构件200A和200B设置为使得第一线圈图案112A和第二线圈图案112B共享，可进一步改善印刷电路板的电感特性。此外，尽管图12中的第一磁性构件200A和第二磁性构件200B的尺寸彼此不同，但是第一磁性构件200A和第二磁性构件200B可具有相同的尺寸。然而，嵌入印刷电路板中的第一磁性构件200A的尺寸可小于设置在外部的第二磁性构件200B的尺寸。
如上所述，在根据本公开的实施例的印刷电路板的情况下，可通过嵌入电感器来使IC芯片和电感器之间的路径最小化，并且可使电感器即使在高频下也可保持高磁导率。
如在此使用的，术语“侧部”、“侧表面”等用于指示朝向第一方向或第二方向的方向或者在所述方向上的表面。术语“上侧”、“上部”、“上表面”等用于指示朝向第三方向的方向或在所述方向上的表面，而术语“下侧”、“下部”、“下表面”等用于指示与朝向第三方向的方向相反的方向或在所述相反的方向上的表面。作为示例，第二方向可垂直于第一方向，第三方向可垂直于第一方向和第二方向。此外，所述空间相对术语已经被用作包括目标组件定位在对应方向上而不直接接触参照组件的情况以及目标组件在对应方向上直接接触参照组件的情况的概念。然而，术语可以是为了易于描述而被如上定义的，示例性实施例的原理不具体限于以上术语。
如在此使用的，术语“连接”可不仅指示“直接连接”，而且还可包括通过粘合层等的“间接连接”。术语“电连接”可包括构成元件“物理连接”的情况和构成元件“不物理连接”的情况中的两者。此外，术语“第一”、“第二”等可用于将一个构成元件与其他构成元件区分开，并且可不限制与构成元件有关的顺序和/或重要性或者其他。在一些情况下，在不脱离示例性实施例的原理的情况下，第一构成元件可被称为第二构成元件，类似地，第二构成元件可被称为第一构成元件。
如在此使用的，提供术语“实施例”以强调特定的特征、结构或特性，而不必指示相同的实施例。此外，在一个或更多个实施例中，特定的特性或特征可以以任意合适的方式组合。例如，除非与其他实施例中的特征描述得相反或不一致，否则即使在其他实施例中没有描述，在具体的示例性实施例中描述的特征也可用于其他实施例中。
在此使用的术语仅描述具体实施例，并且本公开不受此限制。如在此使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。
如上所述，作为本公开的各种效果之一，可提供一种包括布线的印刷电路板，该布线与绝缘层可具有高的粘附性。
尽管以上已经示出并且描述了示例性实施例，但是对于本领域技术人员来说将显而易见的是，可在不脱离由所附权利要求限定的本发明的范围的情况下做出修改和变型。

Claims (20)

1.一种印刷电路板，包括：
磁性构件，包括磁性层；
第一线圈图案，设置在所述磁性构件上方，并且包括平面螺旋结构；以及
第二线圈图案，设置在所述磁性构件下方，并且包括平面螺旋结构。
2.根据权利要求1所述的印刷电路板，所述印刷电路板还包括：芯层，具有贯通部；以及
堆积层，覆盖所述芯层、所述磁性构件和所述第一线圈图案中的每个的至少一部分，并且填充所述贯通部的至少一部分。
3.根据权利要求2所述的印刷电路板，其中，所述磁性构件设置在所述贯通部中。
4.根据权利要求2所述的印刷电路板，其中，所述磁性构件设置为多个磁性构件，并且所述多个磁性构件中的一部分磁性构件设置在所述贯通部中，所述多个磁性构件中的剩余的磁性构件设置在所述堆积层的外侧。
5.根据权利要求1所述的印刷电路板，其中，所述第一线圈图案和所述第二线圈图案分别设置有多个平面螺旋结构，并且所述多个平面螺旋结构在所述印刷电路板的厚度方向上堆叠。
6.根据权利要求5所述的印刷电路板，其中，所述第一线圈图案和所述第二线圈图案中的所述多个平面螺旋结构中的每个通过导电过孔彼此连接。
7.根据权利要求1所述的印刷电路板，其中，所述第一线圈图案和所述第二线圈图案分别包括用于电连接的两个垫，并且所述第一线圈图案和所述第二线圈图案不直接连接。
8.根据权利要求1所述的印刷电路板，其中，所述第一线圈图案和所述第二线圈图案通过导电过孔彼此连接。
9.根据权利要求8所述的印刷电路板，其中，所述导电过孔设置为与所述磁性构件的侧表面相邻。
10.根据权利要求9所述的印刷电路板，其中，所述导电过孔连接所述第一线圈图案和所述第二线圈图案中的每个的最外端部。
11.根据权利要求8所述的印刷电路板，其中，所述导电过孔贯穿所述磁性构件。
12.根据权利要求11所述的印刷电路板，其中，所述导电过孔连接所述第一线圈图案和所述第二线圈图案中的每个的最内端部。
13.根据权利要求2所述的印刷电路板，所述印刷电路板还包括：第一芯布线层和第二芯布线层，分别设置在所述芯层的彼此相对的一个表面和另一表面上，并且所述第一芯布线层的至少一部分和所述第二芯布线层的至少一部分被所述堆积层覆盖；以及
芯过孔层，贯穿所述芯层的至少一部分。
14.根据权利要求1所述的印刷电路板，其中，所述磁性构件还包括基体层，所述磁性层设置在所述基体层上。
15.根据权利要求14所述的印刷电路板，其中，所述基体层为包含硅的基板。
16.根据权利要求14所述的印刷电路板，其中，所述磁性层包含钴-钽-锆合金。
17.根据权利要求1所述的印刷电路板，其中，所述磁性构件、所述第一线圈图案和所述第二线圈图案中的每个嵌入所述印刷电路板中。
18.一种印刷电路板，包括：
芯层；
多个堆积层和多个布线层，所述多个堆积层设置在所述芯层的相对侧上，所述多个布线层设置在所述芯层的所述相对侧上；
磁性构件，包括磁性层，并且嵌入所述芯层中；以及
第一线圈图案和第二线圈图案，均具有平面螺旋结构并且在所述多个堆积层的堆叠方向上与所述磁性构件叠置，
其中，所述第一线圈图案直接设置在所述多个堆积层中的所述多个布线层中的一个布线层直接设置在其上的一个堆积层上，并且
所述第二线圈图案直接设置在所述多个堆积层中的所述多个布线层中的另一布线层直接设置在其上的另一堆积层上。
19.根据权利要求18所述的印刷电路板，其中，所述第一线圈图案和所述第二线圈图案通过贯穿所述磁性构件的过孔彼此连接。
20.根据权利要求18所述的印刷电路板，其中，所述第一线圈图案和所述第二线圈图案通过在所述磁性构件的外侧的区域中的在所述堆叠方向上延伸的过孔彼此连接。
CN202010341122.2A 2019-12-10 2020-04-27 印刷电路板 Pending CN112954895A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190163690A KR20210073162A (ko) 2019-12-10 2019-12-10 인쇄회로기판
KR10-2019-0163690 2019-12-10

Publications (1)

Publication Number Publication Date
CN112954895A true CN112954895A (zh) 2021-06-11

Family

ID=73264214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010341122.2A Pending CN112954895A (zh) 2019-12-10 2020-04-27 印刷电路板

Country Status (3)

Country Link
US (1) US10842021B1 (zh)
KR (1) KR20210073162A (zh)
CN (1) CN112954895A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355459B2 (en) * 2018-05-17 2022-06-07 Intel Corpoation Embedding magnetic material, in a cored or coreless semiconductor package
MY202414A (en) * 2018-11-28 2024-04-27 Intel Corp Embedded reference layers fo semiconductor package substrates
KR102662847B1 (ko) * 2019-09-30 2024-05-03 삼성전기주식회사 인쇄회로기판

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180919A (zh) * 2010-10-21 2013-06-26 Tdk株式会社 线圈部件及其制造方法
CN104867651A (zh) * 2014-02-20 2015-08-26 三星电机株式会社 芯片线圈元件和用于安装芯片线圈元件的板
KR20160111153A (ko) * 2015-03-16 2016-09-26 삼성전기주식회사 인덕터 및 인덕터의 제조 방법
CN106057399A (zh) * 2015-04-01 2016-10-26 三星电机株式会社 线圈电子组件及其制造方法
US20170103845A1 (en) * 2015-10-08 2017-04-13 Tdk Corporation Multilayer coil component
KR20170045113A (ko) * 2015-10-16 2017-04-26 주식회사 모다이노칩 파워 인덕터
CN106816263A (zh) * 2015-11-20 2017-06-09 三星电机株式会社 线圈组件
KR20170108581A (ko) * 2016-03-18 2017-09-27 삼성전기주식회사 자성코어 내장 인쇄회로기판
CN108074703A (zh) * 2016-11-18 2018-05-25 三星电机株式会社 层叠芯片磁珠

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4475965B2 (ja) 2004-01-28 2010-06-09 京セラ株式会社 コイル内蔵ガラスセラミック基板
JP6084836B2 (ja) 2012-12-14 2017-02-22 京セラ株式会社 コイル内蔵配線基板
US10290414B2 (en) 2015-08-31 2019-05-14 Qualcomm Incorporated Substrate comprising an embedded inductor and a thin film magnetic core

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180919A (zh) * 2010-10-21 2013-06-26 Tdk株式会社 线圈部件及其制造方法
CN104867651A (zh) * 2014-02-20 2015-08-26 三星电机株式会社 芯片线圈元件和用于安装芯片线圈元件的板
KR20160111153A (ko) * 2015-03-16 2016-09-26 삼성전기주식회사 인덕터 및 인덕터의 제조 방법
CN106057399A (zh) * 2015-04-01 2016-10-26 三星电机株式会社 线圈电子组件及其制造方法
US20170103845A1 (en) * 2015-10-08 2017-04-13 Tdk Corporation Multilayer coil component
KR20170045113A (ko) * 2015-10-16 2017-04-26 주식회사 모다이노칩 파워 인덕터
CN115482989A (zh) * 2015-10-16 2022-12-16 摩达伊诺琴股份有限公司 功率电感器
CN106816263A (zh) * 2015-11-20 2017-06-09 三星电机株式会社 线圈组件
KR20170108581A (ko) * 2016-03-18 2017-09-27 삼성전기주식회사 자성코어 내장 인쇄회로기판
CN108074703A (zh) * 2016-11-18 2018-05-25 三星电机株式会社 层叠芯片磁珠

Also Published As

Publication number Publication date
US10842021B1 (en) 2020-11-17
KR20210073162A (ko) 2021-06-18

Similar Documents

Publication Publication Date Title
JP2017188645A (ja) ファンアウト半導体パッケージ
US10998247B2 (en) Board with embedded passive component
CN112954895A (zh) 印刷电路板
CN112492740A (zh) 印刷电路板和包括该印刷电路板的天线模块
CN112133678A (zh) 半导体封装件
US11044808B2 (en) Printed circuit board
CN112992883A (zh) 嵌有电子组件的基板
CN112449482A (zh) 印刷电路板
CN112584605A (zh) 印刷电路板
CN114501787A (zh) 连接结构嵌入式基板
TWI764033B (zh) 具有嵌入式被動組件的板
CN113905516A (zh) 电子组件嵌入式基板
JP7302784B2 (ja) インターポーザ及びこれを含むパッケージ構造物
CN112420626A (zh) 嵌有电子组件的基板
CN112867240A (zh) 印刷电路板
CN112996242A (zh) 嵌有电子组件的基板
US11758655B2 (en) Printed circuit board
KR102662847B1 (ko) 인쇄회로기판
CN113411963A (zh) 基板结构和包括该基板结构的电子装置
CN112752391A (zh) 印刷电路板
CN113395829A (zh) 基板结构和包括基板结构的电子装置
US20220159839A1 (en) Printed circuit board
CN112951793A (zh) 层叠基板结构及包括该层叠基板结构的电子装置
CN112996223B (zh) 印刷电路板
CN112996223A (zh) 印刷电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination