CN108074703A - 层叠芯片磁珠 - Google Patents

层叠芯片磁珠 Download PDF

Info

Publication number
CN108074703A
CN108074703A CN201710520546.3A CN201710520546A CN108074703A CN 108074703 A CN108074703 A CN 108074703A CN 201710520546 A CN201710520546 A CN 201710520546A CN 108074703 A CN108074703 A CN 108074703A
Authority
CN
China
Prior art keywords
coil
electrode layer
magnetosphere
magnetic bead
stacked die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710520546.3A
Other languages
English (en)
Inventor
河永真
林廷桓
田素荣
郑呟周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN108074703A publication Critical patent/CN108074703A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Abstract

本发明的一实施例提供层叠芯片磁珠，包括：主体(body)，层叠有多个第一磁性层、第二磁性层以及第三磁性层；第一外部电极及第二外部电极，形成于所述主体的高度方向的两个端面；第一线圈电极层，形成于所述第一磁性层；以及第二线圈电极层，形成于所述第二磁性层，在将包括所述第一线圈电极层及第二线圈电极层的组设定为线圈组时，所述第三磁性层配置于所述线圈组中的相邻的线圈组之间。

Description

层叠芯片磁珠
技术领域
本发明涉及一种层叠芯片磁珠。
背景技术
近来，随着手机等数码设备的高速化，针对所搭载的部件的高频化的必要性逐渐抬头，对作为针对噪声的对策用部件的层叠芯片磁珠而言，其对高频化的要求也在逐渐提高。
近来，这样的要求提高到GHz频段，在数GHz的高频段中，要求较高的阻抗。
为了使层叠芯片磁珠具有良好的高频特性，制作成使在外部电极与线圈电极之间产生的杂散电容(stray capacitance)较小很重要。
为了抑制层叠芯片磁珠的杂散电容，通常将线圈配置成垂直于封装面，但在将线圈配置成垂直于封装面时，为确保磁珠的性能，存在层叠数增多、要求切割的高精度、发生产品的强度下降等缺点。
[现有技术文献]
[专利文献]
(专利文献1)日本公开专利公报第1999-195608号
(专利文献2)大韩民国授权专利公报第10-1147904号
发明内容
本发明的一个目的在于，提供一种包括两个以上线圈的层叠芯片磁珠，其可以减少线圈电极之间的杂散电容。
作为用于解决所述课题的方法，本发明通过一例提供新型结构的层叠芯片磁珠，具体地说，包括：主体，层叠有多个第一磁性层、第二磁性层以及第三磁性层；第一外部电极及第二外部电极，形成于所述主体的高度方向的两个端面；第一线圈电极层，形成于所述第一磁性层；以及第二线圈电极层，形成于所述第二磁性层，在将包括所述第一线圈电极层及所述第二线圈电极层的组设定为线圈组时，所述第三磁性层配置于所述线圈组中的相邻的线圈组之间。
作为用于解决所述课题的方法，本发明通过另一例提供新型结构的层叠芯片磁珠，具体地说，包括：主体，层叠有多个第一磁性层及第二磁性层；第一外部电极及第二外部电极，形成于所述主体的高度方向的两个端面；第一线圈电极层，形成于所述第一磁性层；以及第二线圈电极层，形成于所述第二磁性层，在将包括所述第一磁性层及所述第二磁性层的组设定为线圈组时，所述第一磁性层的厚度比所述第二磁性层的厚度更厚。
根据本发明的一实施例的层叠芯片磁珠，通过增加包括第一线圈电极层及第二线圈电极层的线圈组之间的距离，可以减少线圈电极之间的杂散电容。
另外，随着根据本发明的一实施例的层叠芯片磁珠的杂散电容的减少，在高频条件下去除噪声的能力得到提高。
附图说明
图1示意性地图示根据本发明的一实施例的层叠芯片磁珠的立体图。
图2示意性地图示根据本发明的一实施例的层叠芯片磁珠的分解立体图。
图3示意性地图示沿着图1的I-I'的剖面图。
图4是示出测量根据比较例的层叠芯片磁珠以及根据本发明的一实施例的层叠芯片磁珠的、根据频率的阻抗变化的图。
图5示意性地图示根据本发明的一实施例的层叠芯片磁珠中线圈的匝数为2匝时的分解立体图。
图6示意性地图示根据本发明的一实施例的层叠芯片磁珠中线圈的匝数为2匝时的剖面图。
图7示意性地图示根据本发明的另一实施例的层叠芯片磁珠的立体图。
图8示意性地图示根据本发明的另一实施例的层叠芯片磁珠的分解立体图。
图9示意性地图示沿着图7的II-II'线的剖面图。
图10示意性地图示根据本发明的另一实施例的层叠芯片磁珠中线圈的匝数为2匝时的分解立体图。
图11示意性地图示根据本发明的另一实施例的层叠芯片磁珠中线圈的匝数为2匝时的剖面图。
符号说明
100：层叠芯片磁珠 111、112、113：磁性层
121a、122a：线圈图案 121b、122b：引线图案
125：连接图案 130：通孔
151、152：外盖层
具体实施方式
以下，参照附图详细说明本发明的优选实施例。
然而，本发明的实施例可以变形为各种其他方式，本发明的范围并不局限于以下说明的实施例。
另外，提供本发明的实施例的目的是为了给本技术领域的普通技术人员更加完整地说明本发明。
为了更加明确的说明，附图中的要素的形状及大小等可能会被夸大示出。
另外，对于图示在各个实施例的附图中的相同的思想范围内的功能相同的构成要素，使用相同的附图标记进行说明。
图1示意性地图示根据本发明的一实施例的层叠芯片磁珠的立体图，图2示意性地图示根据本发明的一实施例的层叠芯片磁珠的分解立体图，图3示意性地图示沿着图1的I-I'的剖面图。
参照图1至图3，对根据本发明的一实施例的层叠芯片磁珠100的结构进行说明。
参照图1，根据本发明的一实施例的层叠芯片磁珠100包括主体110与配置于主体110的外侧的外部电极141、142。
主体110可由多个磁性层111、112、113在第一方向，即高度方向Z层叠而形成。在主体110的下部配置有第一外盖层151，在上部配置有第二外盖层152。
磁性层111、112、113可以包括由Fe2O3、NiO、ZnO、CuO等构成的磁体，例如，磁性层111、112、113可以包括Ni-Cu-Zn系铁氧体。
外部电极141、142可以通过如下方式形成：在主体110的与第一方向Z垂直的第二方向X的两个端面利用包括导电粒子的导电浆料等形成电极层，之后在电极层形成金属镀层而形成。
导电浆料所包含的导电粒子可以是从铜、镍、银、钯等导电性出色的金属粒子中选择的任意一种或者它们的混合物，但并不局限于此。
关于金属镀层，可以通过电镀(electrolytic plating)或者无电镀(electrolessplating)方式形成镀镍层与镀锡层。例如，金属镀层的最外层可以是镀锡层，而且在镀锡层与电极层之间可以配置有镍电极层。
外部电极141、142可以包括第一外部电极141以及第二外部电极142。
第一外部电极141及第二外部电极142分别可以连接于以下说明的第一线圈及第二线圈的两个端部。
在第一磁性层111配置有第一线圈电极层，而且在第二磁性层112配置有第二线圈电极层。
线圈电极层121、122可以通过印刷包括银(Ag)等导电性出色的导电粒子的导电浆料而形成，或者可以通过金属镀覆等方法形成。
第一线圈电极层121包括螺旋状的第一线圈图案121a与第一引线图案121b，第二线圈电极层122包括螺旋状的第二线圈图案122a与第二引线图案122b。
第一线圈电极层121通过第一引线图案121b而连接于第一外部电极141及第二外部电极142，第二线圈电极层122通过第二引线图案122b而连接于第一外部电极141及第二外部电极142。
在第一线圈图案121a的一端部配置有第一引线图案121b，在第一线圈图案121a的另一端部配置有连接图案125。对于相邻的第一线圈图案121a而言，其连接图案125通过导电过孔而彼此连接。即，多个第一线圈电极层121通过过孔彼此连接，从而形成螺旋状的第一线圈。
在第二线圈图案122a的一端部配置有第二引线图案122b，在第二线圈图案122a的另一端部配置有连接图案125。对于相邻的第二线圈图案122a而言，其连接图案125通过导电过孔而彼此连接。即，多个第二线圈电极层122通过过孔彼此连接，从而形成螺旋状的第二线圈。
所述导电过孔可以在第一磁性层111及第二磁性层112的与连接图案125对应的位置形成贯通孔，并填充如银(Ag)等导电物质而形成。
第一线圈的两个端部连接于第一外部电极141及第二外部电极142，第二线圈的两个端部也连接于第一外部电极141及第二外部电极142。
即，第一线圈及第二线圈相对于第一外部电极141及第二外部电极142而并联连接。
主体110包括多个线圈组G1、G2。
一个线圈组包括第一线圈电极层121及第二线圈电极层122。另外，一个线圈组包括第一磁性层111及第二磁性层112。
参照图2，相同的线圈组所包含的第一线圈电极层121及第二线圈电极层122的形状可以彼此相同。
多个线圈组G1、G2包括第一线圈组G1与第二线圈组G2。
如上所述，第一线圈电极层121中属于彼此不同的所述线圈组的第一线圈电极层121通过导电过孔彼此连接而形成第一线圈。另外，第二线圈电极层122中属于彼此不同的所述线圈组的第二线圈电极层122通过导电过孔彼此连接而形成第二线圈。
在多个线圈组G1、G2中相邻的线圈组之间配置有第三磁性层113。例如，对根据本发明的一实施例的层叠芯片磁珠而言，在第一线圈组G1与第二线圈组G2之间配置有第三磁性层113。
为了将相邻的线圈组G1、G2的线圈电极彼此连接，第三磁性层113包括通孔130。即，通过向通孔130填充如银(Ag)等导电物质，可以将相邻的线圈组G1、G2的线圈电极彼此连接。
在层叠芯片磁珠包括多个线圈时，在线圈电极之间由于寄生电容而产生杂散电容。
这样的杂散电容成为降低层叠芯片磁珠在高频条件下去除噪声的效果的原因。
但是，对根据本发明的一实施例的层叠芯片磁珠100而言，在多个线圈组G1、G2中的相邻的线圈组之间配置有第三磁性层113，因此可以通过增加线圈组之间的距离而减少线圈电极之间的由于寄生电容而产生的杂散电容。
图4是显示测量根据比较例的层叠芯片磁珠(虚线)以及根据本发明的一实施例的层叠芯片磁珠(实线)的、根据频率的阻抗变化的图。
参照图4，对根据本发明的一实施例的层叠芯片磁珠100而言，在多个线圈组G1、G2中的相邻的线圈组之间配置有第三磁性层113，因此可以通过增加线圈组之间的距离而减少线圈电极之间的由于寄生电容而产生的杂散电容，从而可以确认，与比较例相比，本实施例的自谐振频率(SRF)向高频区域移动。据此可以确认，根据本发明的一实施例的层叠芯片磁珠100的高频去除区域变宽，而且在高频条件下的电容也增加，从而去除噪声的能力也得到了提高。
图5示意性地图示根据本发明的一实施例的层叠芯片磁珠100'中线圈的匝数为2匝时的分解立体图，图6示意性地显示根据本发明的一实施例的层叠芯片磁珠100'中线圈的匝数为2匝时的剖面图。
对于与参照图1至图3说明的构成相同的构成，省略其说明。
在根据本发明的一实施例的层叠芯片磁珠100'中线圈的匝数为2匝时，包括第一线圈组G1、第二线圈组G2、第三线圈组G3以及第四线圈组G4。
第一线圈组G1及第四线圈组G4包括具备第一引线图案121b及第二引线图案122b的第一线圈电极层121及第二线圈电极层122。但是，第二线圈组G2及第三线圈组G3的第一线圈电极层121及第二线圈电极层122包括在两个端部形成有连接图案125的第一线圈图案121a及第二线圈图案122a。即，可以通过在两个端部形成有连接图案125的第一线圈图案121a及第二线圈图案122a而增加第一线圈及第二线圈的匝数。
在增加第一线圈及第二线圈的匝数而使该匝数超过2时，在第一线圈组G1及第四线圈组G4之间可以添加第二线圈组G2及第三线圈组G3。
在第一线圈组G1、第二线圈组G2、第三线圈组G3以及第四线圈组G4之间的至少一部分可以配置有第三磁性层113。例如，还可以在第一线圈组G1及第二线圈组G2之间、第二线圈组G2及第三线圈组G3之间、第三线圈组G3及第四线圈组G4之间全部配置第三磁性层113。
图7示意性地图示根据本发明的另一实施例的层叠芯片磁珠的立体图，图8示意性地图示根据本发明的另一实施例的层叠芯片磁珠的分解立体图，图9示意性地图示沿着图7的II-II'线的剖面图。
参照图7，根据本发明的另一实施例的层叠芯片磁珠200包括主体210与配置于主体210的外侧的外部电极241、242。
主体210可由多个磁性层211、212在第一方向，即高度方向Z层叠而形成。在主体210的下部配置有第一外盖层251，在上部配置有第二外盖层252。
磁性层211、212可以包括由Fe2O3、NiO、ZnO、CuO等构成的磁体，例如，磁性层211、212可以包括Ni-Cu-Zn系铁氧体。
外部电极241、242可以通过如下方式形成：在主体210的与第一方向Z垂直的第二方向X的两个端面利用包括导电粒子的导电浆料等形成电极层，之后在电极层形成金属镀层而形成。
导电浆料所包含的导电粒子可以是从铜、镍、银、钯等导电性出色的金属粒子中选择的任意一种或者它们的混合物，但并不局限于此。
关于金属镀层，可以通过电镀或者无电镀方式形成镀镍层与镀锡层。例如，金属镀层的最外层是镀锡层，而且在镀锡层与电极层之间可以配置有镍电极层。
外部电极241、242可以包括第一外部电极241以及第二外部电极242。
第一外部电极241及第二外部电极242分别可以连接于以下说明的第一线圈及第二线圈的两个端部。
在第一磁性层211配置有第一线圈电极层，在第二磁性层212配置有第二线圈电极层。
线圈电极层221、222可以通过印刷包括银(Ag)等导电性出色的导电粒子的导电浆料而形成，或者可以通过金属镀覆等方法形成。
第一线圈电极层221包括螺旋状的第一线圈图案221a与第一引线图案221b，第二线圈电极层222包括螺旋状的第二线圈图案222a与第二引线图案222b。
第一线圈电极层221通过第一引线图案221b而连接于第一外部电极241及第二外部电极242，第二线圈电极层222通过第二引线图案222b而连接于第一外部电极241及第二外部电极242。
在第一线圈图案221a的一端部配置有第一引线图案221b，在第一线圈图案221a的另一端部配置有连接图案225。对于相邻的第一线圈图案221a而言，其连接图案225通过导电过孔彼此连接。即，多个第一线圈电极层221通过过孔彼此连接，从而形成螺旋状的第一线圈。
在第二线圈图案222a的一端部配置有第二引线图案222b，在第二线圈图案222a的另一端部配置有连接图案225。对于相邻的第二线圈图案222a而言，其的连接图案225通过导电过孔彼此连接。即，多个第二线圈电极层222通过过孔彼此连接，从而形成螺旋状的第二线圈。
所述导电过孔可以在第一磁性层211及第二磁性层212的与连接图案225对应的位置形成贯通孔，并填充如银(Ag)等导电物质形成。
第一线圈的两个端部连接于第一外部电极241及第二外部电极242，而且第二线圈的两个端部也连接于第一外部电极241及第二外部电极242。
即，第一线圈及第二线圈相对于第一外部电极241及第二外部电极242而并联连接。
主体210包括多个线圈组G1、G2。
一个线圈组包括第一线圈电极层221及第二线圈电极层222。另外，一个线圈组包括第一磁性层211及第二磁性层212。在一个线圈组中，可以将第一磁性层211配置成位于下部，将第二磁性层212配置成位于第一磁性层211的上部。
参照图8，相同的线圈组所包含的第一线圈电极层221及第二线圈电极层222的形状可以彼此相同。
多个线圈组G1、G2包括第一线圈组G1与第二线圈组G2。
如上所述，第一线圈电极层221中属于彼此不同的所述线圈组的第一线圈电极层221通过导电过孔彼此连接而形成第一线圈。另外，第二线圈电极层222中属于彼此不同的所述线圈组的第二线圈电极层222通过导电过孔彼此连接而形成第二线圈。
对根据本发明的另一实施例的层叠芯片磁珠200而言，第一磁性层211的厚度t1比第二磁性层212的厚度t2厚。
一个线圈组包括第一磁性层211及第二磁性层212，当第一磁性层211配置于下部时，由于第一磁性层211的厚度t1比第二磁性层212的厚度t2厚，因此通过增加线圈组之间的距离可以减少线圈电极之间的由于寄生电容而产生的杂散电容。
图10示意性地图示根据本发明的另一实施例的层叠芯片磁珠中线圈的匝数为2匝时的分解立体图，图11示意性地图示根据本发明的另一实施例的层叠芯片磁珠中线圈的匝数为2匝时的剖面图。
对于与参照图7至图9说明的构成相同的构成，省略其说明。
在根据本发明的另一实施例的层叠芯片磁珠200'中线圈的匝数为2匝时，包括第一线圈组G1、第二线圈组G2、第三线圈组G3以及第四线圈组G4。
第一线圈组G1及第四线圈组G4包括具备第一引线图案221b及第二引线图案222b的第一圈电极层221及第二线圈电极层222。但是，第二线圈组G2及第三线圈组G3的第一线圈电极层221及第二线圈电极层222包括在两个端部形成有连接图案225的第一线圈图案221a及第二线圈图案222a。即，通过在两个端部形成有连接图案225的第一线圈图案221a及第二线圈图案222a可以增加第一线圈及第二线圈的匝数。
在增加第一线圈及第二线圈的匝数使其超过2时，在第一线圈组G1及第四线圈组G4之间可以追加第二线圈组G2及第三线圈组G3。
第一线圈组G1、第二线圈组G2、第三线圈组G3以及第四线圈组G4所包含的的第一磁性层211的厚度t1比第二磁性层212的厚度t2厚。
一个线圈组包括第一磁性层211及第二磁性层212，当第一磁性层211配置于下部时，由于第一磁性层211的厚度t1比第二磁性层212的厚度t2厚，因此通过增加线圈组之间的距离可以减少线圈电极之间的由于寄生电容而产生的杂散电容。
以上，对本发明的实施例进行了详细的说明，但本发明并不局限于以上说明的实施例以及附图，而是应当由所附权利要求书来得到限定。
因此，在不脱离权利要求书所记载的本发明的技术思想的范围内，在本技术领域中具有普通知识水平的人员可以进行各种形式的置换、变形以及变更，而这些也将属于本发明的范围。

Claims (13)

1.一种层叠芯片磁珠，其特征在于，包括：
主体，层叠有多个第一磁性层、第二磁性层以及第三磁性层；
第一外部电极及第二外部电极，形成于所述主体的高度方向的两个端面；
第一线圈电极层，形成于所述第一磁性层；以及
第二线圈电极层，形成于所述第二磁性层，
在将包括所述第一线圈电极层及所述第二线圈电极层的组设定为线圈组时，所述第三磁性层配置于所述线圈组中的相邻的线圈组之间。
2.根据权利要求1所述的层叠芯片磁珠，其特征在于，
在所述第一线圈电极层及所述第二线圈电极层中，相同的所述线圈组所包含的所述第一线圈电极层及所述第二线圈电极层具有相同的形状。
3.根据权利要求1所述的层叠芯片磁珠，其特征在于，
所述第三磁性层包括贯穿所述第三磁性层的通孔。
4.根据权利要求1所述的层叠芯片磁珠，其特征在于，包括：
第一线圈，所述第一线圈电极层中的属于彼此不同的所述线圈组的所述第一线圈电极层通过导电过孔彼此连接而形成；以及
第二线圈，所述第二线圈电极层中的属于彼此不同的所述线圈组的所述第二线圈电极层通过导电过孔彼此连接而形成。
5.根据权利要求4所述的层叠芯片磁珠，其特征在于，
所述第一线圈的两个端部分别连接于所述第一外部电极及所述第二外部电极，
所述第二线圈的两个端部分别连接于所述第一外部电极及所述第二外部电极。
6.根据权利要求4所述的层叠芯片磁珠，其特征在于，
所述第一线圈及所述第二线圈相对于所述第一外部电极及所述第二外部电极而并联连接。
7.根据权利要求4所述的层叠芯片磁珠，其特征在于，
所述第一线圈及所述第二线圈的匝数为2以上。
8.一种层叠芯片磁珠，其特征在于，包括：
主体，层叠有多个第一磁性层及第二磁性层；
第一外部电极及第二外部电极，形成于所述主体的高度方向的两个端面；
第一线圈电极层，形成于所述第一磁性层；以及
第二线圈电极层，形成于所述第二磁性层，
在将包括所述第一磁性层及所述第二磁性层的组设定为线圈组时，所述第一磁性层的厚度比所述第二磁性层的厚度更厚。
9.根据权利要求8所述的层叠芯片磁珠，其特征在于，
在所述第一线圈电极层及所述第二线圈电极层中，相同的所述线圈组所包含的所述第一线圈电极层及所述第二线圈电极层具有相同的形状。
10.根据权利要求8所述的层叠芯片磁珠，其特征在于，包括：
第一线圈，所述第一线圈电极层中的属于彼此不同的所述线圈组的所述第一线圈电极层通过导电过孔彼此连接而形成；
第二线圈，所述第二线圈电极层中的属于彼此不同的所述线圈组的所述第二线圈电极层通过导电过孔彼此连接而形成。
11.根据权利要求10所述的层叠芯片磁珠，其特征在于，
所述第一线圈的两个端部分别连接于所述第一外部电极及所述第二外部电极，
所述第二线圈的两个端部分别连接于所述第一外部电极及所述第二外部电极。
12.根据权利要求10所述的层叠芯片磁珠，其特征在于，
所述第一线圈及所述第二线圈相对于所述第一外部电极及所述第二外部电极而并联连接。
13.根据权利要求10所述的层叠芯片磁珠，其特征在于，
所述第一线圈及所述第二线圈的匝数为2以上。
CN201710520546.3A 2016-11-18 2017-06-30 层叠芯片磁珠 Pending CN108074703A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160154249A KR20180056242A (ko) 2016-11-18 2016-11-18 적층 칩 비드
KR10-2016-0154249 2016-11-18

Publications (1)

Publication Number Publication Date
CN108074703A true CN108074703A (zh) 2018-05-25

Family

ID=62159223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710520546.3A Pending CN108074703A (zh) 2016-11-18 2017-06-30 层叠芯片磁珠

Country Status (2)

Country Link
KR (1) KR20180056242A (zh)
CN (1) CN108074703A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112954895A (zh) * 2019-12-10 2021-06-11 三星电机株式会社 印刷电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197244A (ja) * 1997-09-19 1999-04-09 Murata Mfg Co Ltd 積層型インダクタ
JP2004095860A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd 積層型コイル部品及びその製造方法
JP2008262943A (ja) * 2007-04-10 2008-10-30 Hitachi Metals Ltd 回路基板および差動伝送機器
CN104637651A (zh) * 2013-11-07 2015-05-20 三星电机株式会社 多层电感器及其上安装有该多层电感器的板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197244A (ja) * 1997-09-19 1999-04-09 Murata Mfg Co Ltd 積層型インダクタ
JP2004095860A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd 積層型コイル部品及びその製造方法
JP2008262943A (ja) * 2007-04-10 2008-10-30 Hitachi Metals Ltd 回路基板および差動伝送機器
CN104637651A (zh) * 2013-11-07 2015-05-20 三星电机株式会社 多层电感器及其上安装有该多层电感器的板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112954895A (zh) * 2019-12-10 2021-06-11 三星电机株式会社 印刷电路板

Also Published As

Publication number Publication date
KR20180056242A (ko) 2018-05-28

Similar Documents

Publication Publication Date Title
US10593465B2 (en) Multilayer chip bead
KR102080660B1 (ko) 칩 전자부품 및 그 제조방법
CN106415757B (zh) 层叠型电容器
US9767950B2 (en) Multilayer electronic component
CN104916390A (zh) 片式线圈组件及其制造方法
CN104766691B (zh) 芯片电子组件及其制造方法
CN104575936A (zh) 叠层电感器及其制造方法
KR101659248B1 (ko) 인덕터 및 이의 제조방법
US10290415B2 (en) Electronic component and manufacturing method therefor
CN109686541B (zh) 电感器
CN110544574B (zh) 线圈电子组件
KR20140029656A (ko) 코일부품 및 이의 제조 방법
KR20180012621A (ko) 코일 부품
CN108206088A (zh) 电感器
CN104766690A (zh) 多层电子组件及其制造方法
CN103578703A (zh) 芯片装置、多层芯片装置及其制造方法
CN110504080A (zh) 电感器
CN1858864B (zh) 薄膜型共态扼流圈及其制造方法
CN108630406B (zh) 线圈电子组件及制造该线圈电子组件的方法
CN108074703A (zh) 层叠芯片磁珠
US9123465B2 (en) Electronic component
JP2005150137A (ja) コモンモードノイズフィルタ
JP2019192897A (ja) インダクタ
CN108074704A (zh) 层叠芯片磁珠及其制造方法
WO2011148787A1 (ja) 積層型インダクタおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180525

WD01 Invention patent application deemed withdrawn after publication