CN1858864B - 薄膜型共态扼流圈及其制造方法 - Google Patents

薄膜型共态扼流圈及其制造方法 Download PDF

Info

Publication number
CN1858864B
CN1858864B CN2006100746845A CN200610074684A CN1858864B CN 1858864 B CN1858864 B CN 1858864B CN 2006100746845 A CN2006100746845 A CN 2006100746845A CN 200610074684 A CN200610074684 A CN 200610074684A CN 1858864 B CN1858864 B CN 1858864B
Authority
CN
China
Prior art keywords
wire pattern
helical coil
electric insulation
coil wire
mode choke
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2006100746845A
Other languages
English (en)
Other versions
CN1858864A (zh
Inventor
伊藤知一
工藤孝洁
大友诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003050124A external-priority patent/JP2004260017A/ja
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1858864A publication Critical patent/CN1858864A/zh
Application granted granted Critical
Publication of CN1858864B publication Critical patent/CN1858864B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

一种薄膜型共态扼流圈,包括:具有一磁基板的叠层结构;在厚度方向上层叠在所述磁基板上的电绝缘层和导线层;其中所述导线层形成至少两个线圈导线;至少两个所述导线层设置为螺旋导线图形;并且所述螺旋导线图形满足公式:5μm≤W1≤36μm其中W1代表每一所述螺旋导线图形的导线宽度。

Description

薄膜型共态扼流圈及其制造方法
本申请为以申请日2004年2月26日和申请号200410032611.0及发明名称为“薄膜型共态扼流圈及其制造方法”的分案申请。
技术领域
本发明涉及一种共态扼流圈和制造这种扼流圈的方法,以及一种共态扼流圈组,本发明尤其涉及一种用于抑制作为电磁干扰成因的共态电流的过滤器以及制造过滤器的方法,在平衡传输系统中电磁干扰成为问题。
背景技术
目前,叠层型扼流圈被认为是一种片状共态扼流圈。这种元件具有一种结构,其中交替地层叠有第一线圈磁片和第二线圈磁片,其中第一线圈磁片具有形成在诸如铁这样的磁物质片的表面上的线圈导线图形,以形成第一线圈,第二线圈磁片的形成方式与第一线圈磁片相同。
在专利文件JP-A-8-203737中描述的共态扼流圈被称为是一种由薄膜工艺制造的扼流圈。这种元件具有这样一种结构:使用薄膜工艺在一磁基板上形成一个引出电极;然后使用薄膜工艺在其上连续地形成电绝缘层、第一线圈导线、电绝缘层、第二线圈导线和电绝缘层;在最后形成的叠层的上表面上放置另一个磁基板。
在专利文献JP-A-11-54326中描述了一种由薄膜工艺制造的共态扼流圈。在该文献中,为了改进线圈之间的磁耦合等级和增加公共阻抗,对由薄膜工艺制造的每一电绝缘层的中部和外周部分都进行了蚀刻(显影)。使用一种类似电绝缘材料和磁粉末的混合物的树脂将上磁基板粘接,由此形成一个闭合的磁路结构。
在背景技术的层叠型扼流圈中,磁物质片插入在第一和第二绕组导线之间。当使用这种扼流圈作为共态扼流圈时,两个线圈之间的磁耦合会有所降低,这成为了一个很典型的问题。
在专利文献JP-A-8-203737中描述的用薄膜工艺制造的共态扼流圈中,第一和第二绕组导线被夹在上下磁基板之间。由于这种结构不能提供闭合磁路结构,因此在磁耦合等级和公共阻抗方面会存在有问题(难于改进磁耦合等级和公共阻抗)。
在专利文献JP-A-11-54326中描述的薄膜工艺中,由于形成有闭合磁路结构,因此可以解决上述问题。但是由于含磁粉树脂的粘接性差,因此在磁基板的粘连方面就会存在问题。
为了解决上述问题,可以在带有内置线圈导线的电绝缘层的磁基板联结侧上施加含磁粉树脂并且固化之后,再使用粘接剂联结磁基板。但是在含磁粉树脂固化时,会出现收缩现象,这样由于嵌入在电绝缘层的蚀刻部分(电绝缘层的中部和外周部分被蚀刻形成闭合磁路结构的地方)内的含磁粉树脂收缩,因此只有作为电绝缘层的上部的粘结层(非磁)变厚,因而在增加公共阻抗方面就不能获得充分的效果。
但是在最新的平衡传输线中,必须实现频率等级为GHz的传输信号的高速传输,然而薄膜型共态扼流圈并不能实现这种高速传输。
为了实现这种高速传输,给出如下建议:
首先,建议特性阻抗匹配。事实上众所周知,对于传输电路来讲,匹配是非常重要的。
第二,建议在磁耦合方面有更大的改进。但是这个改进在结构上受限。
第三,建议减少导线之间的电容。但是如果只是靠增加导线之间的空间来减少电容,那么必然会引起尺寸的增加。
发明内容
根据上述情况,本发明的一个目的是提供一种共态扼流圈及其生产方法,以及一种共态扼流圈组,其中磁耦合的等级基本上等于闭合磁路的等级,并且可以获得高公共阻抗,同时可以改进磁基板的粘结。
根据上述情况,本发明的一个目的是提供一种微型薄膜型共态扼流圈,以及一种共态扼流圈组,其能够实现频率等级为GHz的传输信号的高速传输。
为了实现上述目的,根据本发明的一种共态扼流圈,具有:第一磁基板;在所述第一磁基板上交替形成的绝缘层和线圈图形;第二磁基板,用于覆盖最上面一个所述电绝缘层;其中去除被所述线圈图形环绕的所述电绝缘层的中部,以及与所述线圈图形的外周区域相应的所述电绝缘层的部分;在最上面一个所述电绝缘层上设置一种含磁粉树脂,并且将其嵌入在所述电绝缘层的所述被去除部分内;用一粘结层将所述第二磁基板与所述含磁粉树脂的整平表面相联结。
一种制造共态扼流圈的方法,包括:交替地在第一磁基板上形成电绝缘层和线圈图形(薄膜形成步骤);去除被所述线圈图形环绕的所述电绝缘层的中部,以及与所述线圈图形的外周部分相应的所述绝缘层的部分(蚀刻步骤);在最上面一个所述电绝缘层施加一种含磁粉树脂,并且将其嵌入所述电绝缘层的被去除部分内(涂层步骤);在对所述含磁粉树脂进行处理使其表面变平后,磨光所述含磁粉树脂的一个表面(磨光步骤);使用粘接剂将第二磁基板联结到所述含磁粉树脂的所述整平表面上(联结步骤)。
还有,一种薄膜型共态扼流圈,包括:具有一磁基板的叠片构造,以及在厚度方向上层叠在所述磁基板上的电绝缘层和导线层,其中:所述导线层形成至少两个线圈导线;至少两个所述导线层为螺旋状导线图形;并且所述螺旋状导线图形满足公式:
5μm≤W1≤36μm
其中,W1表示每一个所述螺旋状导线图形的导线宽度。
最好,螺旋状导线图形满足公式:W2<Tx2
其中W2表示所述螺旋状导线图形之间的距离,T表示每一所述螺旋状导线图形的导线厚度。
也提出一种薄膜型共态扼流圈组,包括多个以上的薄膜型共态扼流圈。
具体地,本发明提出一种共态扼流圈,包括:一第一磁基板;多层线圈部分,其中在所述第一磁基板上交替形成电绝缘层和线圈图形,多层线圈部分具有被线圈图形环绕的中间部分和在与线圈图形的外周区域相应的电绝缘层被去除的去除部分;一含磁粉的树脂,设置在最上面一个电绝缘层上以及去除部分内,该含磁粉的树脂的一个上表面被整平;和一第二磁基板,通过使用一种粘接剂粘接在所述含磁粉的树脂的被整平的上表面上。
本发明一种共态扼流圈组,包括多个共态扼流圈,每一扼流圈包括:一第一磁基板;多层线圈部分,其中在所述第一磁基板上交替形成电绝缘层和线圈图形,多层线圈部分具有被线圈图形环绕的中间部分和位于与线圈图形的外周区域相对应的电绝缘层被去除的去除部分;一含磁粉的树脂,设置在最上面一个电绝缘层上以及去除部分内,含磁粉的树脂的一个上表面被整平;和一第二磁基板,通过一种粘接剂粘接在所述含磁粉的树脂的被整平上表面上。
本发明提出一种制造共态扼流圈的方法,包括步骤:在第一磁基板上交替形成多个电绝缘层和多个线圈图形;去掉被所述线圈图形环绕的所述电绝缘层的中间区域和所述电绝缘层与所述线圈图形的外周区域相对应的部分;在最上面一个所述电绝缘层上施加含有磁粉的树脂,并将所述含磁粉的树脂嵌入所述电绝缘层的去除部分;在对所述含磁粉树脂进行处理后,磨光所述含磁粉树脂的一个上表面,使所述上表面整平;使用一种粘接剂将第二磁基板粘接在所述含磁粉树脂的所述整平上表面上。
其中所述含磁粉树脂通过印刷工艺施加并且形成。
其中由所述施加步骤所提供的所述含磁粉树脂的厚度不小于为所述电绝缘层的所述去除部分的深度的1.5倍。
其中在形成一个所述电绝缘层后,进行蚀刻步骤。
附图说明
图1是表示根据本发明一实施例形成共态扼流圈的分解透视图。
图2A是说明根据实施例的共态扼流圈的制造工艺的示意图。
图2B是说明根据实施例的共态扼流圈的制造工艺的示意图。
图2C是说明根据实施例的共态扼流圈的制造工艺的示意图。
图3是表示根据本发明另一实施例形成同态扼流圈组的分解透视图。
图4是表示根据本发明另一实施例形成薄膜型共态扼流圈组的分解透视图。
图5是根据实施例的薄膜型共态扼流圈的外观透视图。
图6是表示共态扼流圈的差模衰减特性的图表。
图7A是说明实施例中的螺旋导线图形的制造工艺的示意图。
图7B是说明实施例中的螺旋导线图形的制造工艺的示意图。
图7C是说明实施例中的螺旋导线图形的制造工艺的示意图。
图7D是说明实施例中的螺旋导线图形的制造工艺的示意图。
图7E是说明实施例中的螺旋导线图形的制造工艺的示意图。
图7F是说明实施例中的螺旋导线图形的制造工艺的示意图。
图8是表示根据本发明另一实施例形成薄膜型共态扼流圈组的分解透视图。
具体实施方式
(第一实施例)
以下将参照附图描述关于一种共态扼流圈及其生产方法,以及一种共态扼流圈组的本发明实施例。
图1和图2A至2C示出了本发明的一个实施例。图1是表示形成片状共态扼流圈的分解透视图。图2A至2C是表示制造共态扼流圈的方法的示意图。尽管在实际生产中是在一个基板上同时制造多个元件,但本实施例在此描述的是形成一个单一装置的情况。
如图1和图2A至2C所示,片状共态扼流圈具有:第一磁基板1;连续地层叠在第一磁基板1的主表面上的电绝缘层2,第一引出电极层3,电绝缘层4,第一线圈导线层(螺旋导线图形)5,电绝缘层6,第二线圈导线层(螺旋线圈导线图形)7,电绝缘层8,第二引出电极层9,电绝缘层10,磁层11,粘结层12,第二磁基板13,以使其结合为一体。
在这种情形下,第一引出电极层3和第一线圈导线层5通过一通孔彼此电气连接,同时第二引出电极层9和第二线圈导线层7通过一通孔彼此电气连接。每一引出电极层的一端和每一线圈导线层的一端都分别与外部电极(形成在芯片的外周表面上)相连。
磁层11的形成方式使得含磁粉树脂可以被施加并且被处理。对处理后的含磁粉树脂进行磨光,减小其表面粗糙度。然后使用粘结层12使第二磁基板13与磁层11的整平表面相粘接。
磁基板1和13都由诸如其内混合有树脂的烧结铁氧体或复合铁氧体材料制成。电绝缘层2,4,6,8和10都由电绝缘性良好和工艺性良好的材料制成,诸如聚酰亚胺树脂或环氧树脂。用于形成磁层11的含磁粉树脂是一种诸如环氧树脂之类的树脂与诸如铁粉之类的磁粉相混合的混合物。
片状共态扼流圈由以下工艺制造。顺便指出,该工艺是基于引出电极层3和9,以及采用螺旋线圈导线图形的第一和第二线圈导线层5和7是通过采用真空薄膜形成方法(诸如蒸汽沉积或喷溅)或电镀方法形成的情况。
在磁基板1上形成由电绝缘树脂制成的电绝缘层2。形成电绝缘层2的方法可以是旋转涂层方法、浸渍涂布方法、喷涂或是印刷方法。然后,对电绝缘层2进行蚀刻(显影),去掉将会被螺旋线圈导线图形环绕的中间部分,以及将成为螺旋线圈导线图形的外部的外周部分。
使用真空薄膜形成方法或电镀方法在电绝缘层2上形成一层金属膜,从导电性以及工艺性方面考虑,最好采用Cu,Al或类似材料作为金属。然后,形成一个图形,由此形成引出电极层3。对图形的构型是通过诸如采用影印石板术的蚀刻方法或是采用影印石板术的添加方法(电镀)来完成的。
然后,形成由电绝缘树脂制成的电绝缘层4,其形成方法与电绝缘层2相同。在这种情况下,形成有用于将引出电极层3与线圈导线层5彼此相互连接的接触孔,并且与线圈导线图形(将要形成)的中间和外周部分相对应的区域被蚀刻。
然后,形成作为螺旋线圈导线图形的第一线圈导线层5。形成第一线圈导线层5的方法与形成引出电极层3的方法相同。
然后,形成由电绝缘树脂制成的电绝缘层6,形成电绝缘层6的方法与形成电绝缘层2的方法相同。
然后,按照上述方式连续地形成作为螺旋线圈导线图形的第二线圈导线层7,电绝缘层8(电绝缘树脂),引出电极层9以及电绝缘层10(电绝缘树脂)。
如上所述当执行薄膜形成工艺和蚀刻工艺时,如图2A所示,在第一磁基板1上可以获得包括线圈导线图形的叠层20,其中薄膜形成工艺用于在第一磁基板1上交替地形成均由电绝缘树脂制成的电绝缘层和具有螺旋线圈导线图形的导线层,蚀刻工艺用于去除被线圈导线图形环绕的各个电绝缘层的中部以及与线圈导线图形的外部相对应的各个电绝缘层的外周区域。其中被除去电绝缘层的树脂去除部分21(槽)和树脂去除部分22(切割部分)形成在叠层20的中部和外周区域内。
然后,采用如图2B所示的涂覆工艺在电绝缘层10的上表面(图2A至2C中所示的叠层20的上表面)上印刷包含磁粉的树脂(蚀刻时作为磁层)11。然后,对包含磁粉的树脂11进行处理。在印刷时,施加包含磁粉的树脂,以使其嵌入树脂去除部分21和22内。在进行处理时,树脂11的收缩使得含磁粉树脂11的表面变得粗糙(在树脂去除部分21和22处凹陷)。为了尽可能充分地减少表面粗糙,优选将由涂覆工艺提供的含磁粉树脂11的厚度t设置成不小于树脂去除部分21和22的深度d的1.5倍。
然后,如图2B所示,将含磁粉树脂11的上表面打磨至点线P的高度,执行整平工艺(以减小表面粗糙度)。
然后,在图2C所示的粘接工艺中,在磁层11上施加一种粘接剂,其中磁层11是通过对处理后的含磁粉树脂的整个表面进行磨光和整平而形成的。通过以此方式提供的粘接层12使第二磁基板13与磁层11粘接。
尽管以上介绍的是形成一个装置的情况,事实上在实际生产中是在一个基板上同时制造多个装置,然后将一个基板上的产品切割成一个装置芯片,然后在每一芯片的一个外表面上形成引出电极。按照这种方式,完成每一个共态扼流圈。
按照该实施例,可以获得以下效果。
能够可靠地粘接第二磁基板13,确保结构的可靠性。此外,由于是在对由处理过的含磁粉树脂制成的磁层11的表面粗糙进行整平后才进行第二磁基板13的粘接,因此磁耦合的等级基本上等于闭合磁路的等级,并且能够获得高公共阻抗。
由于将由涂覆工艺提供的含磁粉树脂的厚度设置成不小于树脂去除部分21和22的深度d的1.5倍,因此能够减小由处理过的含磁粉树脂制成的磁层11的表面粗糙度,从而减小整平工艺中的磨光工作量。
图3示出了根据本发明另一实施例制造共态扼流圈组的情况。其中,在第一磁基板1上设置两个与本发明前一实施例中的共态扼流圈相同的共态扼流圈,形成共态扼流圈组。为了避免赘述,在此用相同的附图标记表示与前一实施例中的部分相同或相等的部分。
尽管以上已经描述了本发明的实施例,但是本发明并不限制于此,本领域技术人员在不脱离权利要求范围的情况下,能够作出本发明的各种变形或改动。
如上所述,根据本发明,能够实现一种共态扼流圈和共态扼流圈组,其中磁耦合的等级基本上等于闭合磁路的等级,并且能够获得高公共阻抗,同时能够改进磁基板的粘接。
(第二实施例)
以下将参照附图对有关薄膜共态扼流圈和共态扼流圈组的本发明实施例进行描述。
图4和5示出了本发明的第二实施例。图3是形成一种薄膜型共态扼流圈的分解透视图。图5是共态扼流圈的外观透视图。尽管在实际生产中是在一个基板上同时生产多个元件,但该实施例中描述的是只形成一个装置的情况。
如图4和5所示,外观近似片状的薄膜型共态扼流圈具有:第一磁基板1;连续地层叠在第一磁基板1的主表面上的电绝缘层2,第一引出电极层3,电绝缘层4,第一线圈导线层(螺旋线圈导线图形)5,电绝缘层6,第二线圈导线层(螺旋线圈导线图形)7,电绝缘层8,第二引出电极层9,电绝缘层10和第二磁层11,以结合为一体。第一线圈导线层5和第二线圈导线层7设置成彼此磁耦合。当两个导线层5和7中流过差模电流时,两个导线层5和7中的两种磁通相互抵消。当两个导线层5和7中流过共态电流时,两个导线层5和7中的两种磁通相互叠加。
在这种情况下,第一引出电极层3和第一线圈导线层5通过通孔4a彼此电气连接,而第二引出电极层9和第二线圈导线层7通过通孔8a彼此电气连接。每一个引出电极层的一端和每一个线圈导线层的一端都分别连接至外部电极15(如图5所示,形成在芯片的一个外周面上)。
磁基板1和11都由诸如其中混合有树脂的烧结铁氧体或复合铁氧体之类的材料制成的。每一个电绝缘层2,4,6,8和10都由电绝缘性和工艺性良好的材料制成,诸如聚酰亚胺树脂或环氧树脂。
作为螺旋导线图形的第一和第二线圈导线层5和7的导线宽度之间的关系,以及所传输信号的衰减特性如图6中所示。在图6中,曲线a示出了当导线宽度,导线厚度,以及两个导线之间的距离分别为45μm,18μm,20μm时,差模衰减特性的频率特性(d B),曲线b示出了当导线宽度,导线厚度,以及两个导线之间的距离分别为36μm,18μm,13μm时,差模衰减特性的频率特性(dB),曲线c示出了当导线宽度,导线厚度,以及两个导线之间的距离分别为12μm,18μm,12μm时,差模衰减特性的频率特性(dB)。由于螺旋导线的宽度减小,因此数据传输衰减特性得以改进。从图6中可以清楚地看到,将导线宽度减小到不大于36μm时,即能有效地将传输信号的中止频率(衰减3d B)增加至不小于2.4GHz(800MHz传送x3)。另一方面,考虑到精细导线图形的涂覆稳定性以及保护层的腐蚀,因此应该使导线的宽度大于5μm。可以说当第一和第二导线层5和7的导线宽度满足以下公式时,能够有效地实现高速传输。
5μm≤W1≤36μm
导线宽度的减小会引起DC阻抗的增加。因此为了抑制导线宽度的减少,有必要增加导线的厚度。如上所述,导线宽度W1必须设定在5μm≤W1≤36μm范围之内。考虑到装配限制时,导线厚度T必须满足公式T≤5xW1。此外,为了防止DC阻抗过度增加,应该将横截面TxW1设置为大于100μm2。(100μm2≤TxW1)
当采用真空薄膜形成工艺/蚀刻工艺时,如果导线厚度增加,形成相当于导线厚度T两倍大的侧面蚀刻。当要增加导线厚度时,由于导线之间的距离不小于Tx2,因此实际上很难使导线变厚。(由于导线之间的距离变宽,因此必须要增大螺旋区域)。
当通过电镀方法形成螺旋线圈导线层5和7时,这个问题就能够得以解决。螺旋导线厚度与导线间距之间的关系能够按照如下方式设置,增厚螺旋线圈导线层5和7能够形成在一个很小的空间内。
W2<Tx2
通过电镀方法形成满足上述条件的螺旋线圈导线层5和7的工艺如下。
如图7A所示,采用真空薄膜形成方法(诸如喷涂)在每个电绝缘层4和6上形成一层底涂层导线膜20。这种底涂层导线膜20具有通过连续喷涂制成的双层结构。其中,如果要考虑将要进行的每个电绝缘层4和6的树脂粘接以及电镀的话,底涂层膜20最好由Cr/Cu(下层是Cr上层是Cu的组合物)或是Ti/Cu制成。下Cu或Ti层有助于树脂的粘接,上Cu层有助于电镀层的粘接。
在底涂层导体膜20上施加一种光保护层21。在这种情况下,所施加的光保护层21最好比将要由电镀形成的螺旋导线厚。
然后,将保护层21暴露于光,使用一种具有对于获得螺旋导线图形所必须的图形的光掩膜。显影保护层21。照这样,形成图7B所示的保护层图形。也就是,按照螺旋形状暴露底涂层导体膜20。
然后,如图7C所示,采用已经形成的底涂层导体膜20作为一个电极,通过电镀形成增厚导线22。在这种情形下,保护层21的图形相当于一个障碍物,使得可以螺旋型地进行电镀。
然后,如图7D所示,在电镀剥落后,就不必再有保护层了。此外,如图7E所示,蚀刻去掉除形成在螺旋电镀部分内的增厚导线22之外的底涂层导线膜20。如此,完成螺旋线圈导线层5和7。
如果考虑电镀特性,费用,电导性等的话,最好采用Cu作为增厚导线中的电镀金属。
如果考虑抗蚀性,和将要施加在增厚导线22上的树脂的粘接性的话,如图7F所示,使用Ni对由电镀形成的Cu增厚导线22进行进一步电镀是非常有效的。
以下将参照附图4对制造薄膜型共态扼流圈的过程进行描述。在第一磁基板1上形成电绝缘层2,形成电绝缘层2的方法可以是旋转涂覆法、浸渍涂布法、喷涂方法或印刷法。
然后,在电绝缘层2上形成一层导线膜,这样通过影印石板术形成第一引出电极层3。可以采用喷涂,蒸汽沉积,电镀或类似方法来形成此导线膜。在影印石板术过程中,用到了一种光保护层。在对此光保护层进行曝光和显影之后,对不必要的金属部分进行蚀刻,然后剥落该保护层。
之后,形成电绝缘层4,尽管电绝缘层4的形成方式与电绝缘层2相同,通过显影采用影印石板术形成通孔4a,使引出电极层3和螺旋型第一线圈导线层5能够彼此连接。引出电极层3和第一线圈导线层5通过通孔4a彼此电气连接。
然后,如图7A至7F所示,形成螺旋型第一线圈导线层5,并使用电镀方法(粘接法)对其进行构型。
然后,按照与电绝缘层2相同的方式形成电绝缘层6。并且按照与第一线圈导线层5相同的方式在电绝缘层6上形成并且构图螺旋型第二线圈导线层7。
然后,按照与电绝缘层4的形成方法相同的方法形成电绝缘层8。使用影印石板术通过显影形成通孔8a,使第二引出电极层9与螺旋型第二线圈导线层7能够彼此连接。
然后,按照与形成第一引出电极层3的方式相同的方式形成第二引出电极层9。
然后,按照与形成电绝缘层2的方式相同的方式形成电绝缘层10。第二磁基板11被粘接到电绝缘层10上。
尽管以上描述的是形成一个装置的情形,但在实际生产中是在一个基板上同时制成多个装置。在将基板上的产品切割成单装置芯片之后,如图5所示,形成外部电极15。这样,制成每一个共态扼流圈。
根据该实施例,可以获得以下效应。
两个螺旋导线图形的第一和第二线圈导线层5和7的导线宽度(W1)满足下列公式。
5μm≤W1≤36μm
从图6中可以清楚地看到,当传输信号的衰减频率被选择为不小于2.4GHz的时,共态扼流圈能够实现高速传输。
当使用如图7A至7F所示的电镀方法(粘接法)在底涂层导线膜20上形成增厚导线22时,可以使螺旋线圈导线层5和7的导线厚度(T)与导线间离(W2)之间的关系满足下式:
W2<Tx2
能够通过减小导线之间的距离来减小螺旋型的尺寸(面积)。
由于底涂层导线膜21是由下层为Cr和上层为Cu的组合或下层为Ti,和上层为Cu的组成来构成的,因此可以使每个电绝缘层的树脂的粘接良好地适应Cu增厚导线22的电镀。
当每一个螺旋线圈导线层5和7镀有Ni时,能够改进施加在螺旋导线层上的树脂电绝缘层的抗腐蚀性和粘接。
图8示出了根据本发明另一实施例,制造一种薄膜型共态扼流圈组的情况。在第一磁基板1上设置两个与前一实施例的共态扼流圈相同的共态扼流圈,由此形成同态扼流圈组。在此结构中,能够获得一种2010型(2mm长,1mm宽,1mm厚)共态扼流圈组。顺带提及,为了避免赘述,在此用相同的附图标记表示与前一实施例中的部件相同或等同的部件。
在每一个实施例中,粘接两个磁基板的技术可以由能提供例如含磁粉材料树脂的磁材料通过涂覆方法或类似方法来涂覆带有磁材料的共态扼流圈这一技术所取代。
尽管已经对本发明的实施例进行了描述,但本发明并不仅限于此,本领域技术人员能够在不脱离权利要求范围内的情况下,作出本发明的各种变形或改动。
如上所述,根据本发明,能够实现一种微型薄膜型共态扼流圈以及一种共态扼流圈组,其能够高速传输频率等级为GHz的传输信号。

Claims (7)

1.一种薄膜型共态扼流圈,包括:
叠层结构,具有:
第一磁基板;
在厚度方向上交替层叠在所述第一磁基板上的电绝缘层和导线层,以形成多层线圈部分,其中所述导线层形成至少两个线圈导线,至少两个所述导线层设置为螺旋线圈导线图形,该多层线圈部分具有被螺旋线圈导线图形环绕的中间部分和在与螺旋线圈导线图形的外周区域相应的电绝缘层被去除的去除部分;
一含磁粉的树脂层,设置在所述电绝缘层的最上面一个上以及去除部分内,该含磁粉的树脂层的厚度不小于为所述去除部分的深度的1.5倍,该含磁粉的树脂层的一个上表面通过磨光而被整平;
设置在该含磁粉的树脂层上的粘接剂层;和
一粘接到粘接剂层上的第二磁基板;并且
所述螺旋线圈导线图形满足公式:
5μm≤W1≤36μm
其中W1代表每一所述螺旋线圈导线图形的导线宽度;以及
其中所述螺旋线圈导线图形满足公式:
W2<Tx2
其中W2代表所述螺旋线圈导线图形间的距离,T代表每一螺旋线圈导线图形的导线厚度。
2.根据权利要求1的薄膜型共态扼流圈,其中所述螺旋线圈导线图形满足公式:
100μm2≤TxW1
其中T代表每一所述螺旋线圈导线图形的导线厚度。
3.根据权利要求1的薄膜型共态扼流圈,其中每一所述螺旋线圈导线图形包括成形为薄膜的底涂层导线,和形成在所述底涂层导线上且设置成Cu电镀层的增厚导线。
4.根据权利要求3的薄膜型共态扼流圈,其中所述底涂层导线由下层为Cr和上层为Cu的组合或下层为Ti和上层为Cu的组合制成。
5.根据权利要求3的薄膜型共态扼流圈,其中每一所述螺旋导线图形的上表面被一种Ni镀膜所覆盖。
6.根据权利要求1的薄膜型共态扼流圈,其中所述第二磁基板的上表面被一种磁材料所覆盖。
7.一种薄膜型共态扼流圈组,包括多个薄膜型共态扼流圈,每一扼流圈包括:
叠层机构,具有:
第一磁基板;
在厚度方向上交替层叠在所述第一磁基板上的电绝缘层和导线层,以形成多层线圈部分,其中所述导线层形成至少两个线圈导线;至少两个所述线圈导线设置为螺旋线圈导线图形,该多层线圈部分具有被螺旋线圈导线图形环绕的中间部分和在与螺旋线圈导线图形的外周区域相应的电绝缘层被去除的去除部分;
一含磁粉的树脂层,设置在所述电绝缘层的最上面一个上以及去除部分内,该含磁粉的树脂层的厚度不小于为所述去除部分的深度的1.5倍,该含磁粉的树脂层的一个上表面通过磨光而被整平;
设置在该含磁粉的树脂层上的粘接剂层;和
一粘接到粘接剂层上的第二磁基板;并且
所述螺旋线圈导线图形满足公式:
5μm≤W1≤36μm
其中W1代表每一所述螺旋线圈导线图形的导线宽度;以及
其中所述螺旋线圈导线图形满足公式:
W2<Tx2
其中W2代表所述螺旋线圈导线图形间的距离,T代表每一螺旋线圈导线图形的导线厚度。
CN2006100746845A 2003-02-26 2004-02-26 薄膜型共态扼流圈及其制造方法 Expired - Lifetime CN1858864B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP50124/2003 2003-02-26
JP2003050016A JP3827311B2 (ja) 2003-02-26 2003-02-26 コモンモードチョークコイルの製造方法
JP50016/2003 2003-02-26
JP2003050124A JP2004260017A (ja) 2003-02-26 2003-02-26 薄膜型コモンモードチョークコイル及びコモンモードチョークコイルアレイ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100326110A Division CN1260746C (zh) 2003-02-26 2004-02-26 薄膜型共态扼流圈及其制造方法

Publications (2)

Publication Number Publication Date
CN1858864A CN1858864A (zh) 2006-11-08
CN1858864B true CN1858864B (zh) 2011-11-23

Family

ID=33115571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100746845A Expired - Lifetime CN1858864B (zh) 2003-02-26 2004-02-26 薄膜型共态扼流圈及其制造方法

Country Status (2)

Country Link
JP (1) JP3827311B2 (zh)
CN (1) CN1858864B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210403A (ja) * 2005-01-25 2006-08-10 Mitsubishi Materials Corp 積層型コモンモードチョークコイルアレイ及び製造方法
JP2006237249A (ja) * 2005-02-24 2006-09-07 Tdk Corp コイル部品
JP2006286884A (ja) 2005-03-31 2006-10-19 Tdk Corp コモンモードチョークコイル
JP2006286886A (ja) * 2005-03-31 2006-10-19 Tdk Corp コモンモードチョークコイルアレイ
JP2010283289A (ja) * 2009-06-08 2010-12-16 Kaho Kagi Kofun Yugenkoshi 薄膜型共通モードノイズフィルタとその製作方法
US8601673B2 (en) 2010-11-25 2013-12-10 Cyntec Co., Ltd. Method of producing an inductor with a high inductance
KR20130077177A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 파워 인덕터 및 그 제조방법
KR20130078110A (ko) 2011-12-30 2013-07-10 삼성전기주식회사 공통 모드 필터 및 이의 제조 방법
KR20140011693A (ko) 2012-07-18 2014-01-29 삼성전기주식회사 파워 인덕터용 자성체 모듈, 파워 인덕터 및 그 제조 방법
JP6111670B2 (ja) * 2013-01-09 2017-04-12 Tdk株式会社 積層コモンモードフィルタ
CN106252042A (zh) * 2016-11-03 2016-12-21 深圳市固电电子有限公司 一种高频电子变压器及其制作方法
JP6874601B2 (ja) * 2017-08-28 2021-05-19 Tdk株式会社 コイル部品及びその製造方法
CN109887708B (zh) * 2017-11-29 2021-04-09 株式会社村田制作所 电子部件
JP6879275B2 (ja) 2017-11-29 2021-06-02 株式会社村田製作所 電子部品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314622A (ja) * 1993-04-30 1994-11-08 Murata Mfg Co Ltd チップ型回路部品及びその製造方法
JP3601619B2 (ja) * 1995-01-23 2004-12-15 株式会社村田製作所 コモンモードチョークコイル
JPH1154327A (ja) * 1997-08-04 1999-02-26 Murata Mfg Co Ltd コイル部品
JP3615024B2 (ja) * 1997-08-04 2005-01-26 株式会社村田製作所 コイル部品
JP4702581B2 (ja) * 2001-01-09 2011-06-15 日立金属株式会社 積層型多連トランスおよびこれを用いた差動伝送ケーブル
JP3724405B2 (ja) * 2001-10-23 2005-12-07 株式会社村田製作所 コモンモードチョークコイル
JP4214700B2 (ja) * 2002-01-22 2009-01-28 株式会社村田製作所 コモンモードチョークコイルアレイ

Also Published As

Publication number Publication date
JP2004260008A (ja) 2004-09-16
JP3827311B2 (ja) 2006-09-27
CN1858864A (zh) 2006-11-08

Similar Documents

Publication Publication Date Title
CN1260746C (zh) 薄膜型共态扼流圈及其制造方法
CN1858864B (zh) 薄膜型共态扼流圈及其制造方法
KR101598295B1 (ko) 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판
CN101763933B (zh) 电子元件及电子元件的制造方法
CN1835132B (zh) 共模轭流圈
EP2028664B1 (en) Laminated ceramic electronic component
US6998951B2 (en) Common mode choke coil array
US11482357B2 (en) Coil component and method of manufacturing the same
KR101762039B1 (ko) 코일 부품
KR101771732B1 (ko) 코일부품 및 이의 제조 방법
US7091816B1 (en) Common-mode choke coil
CN103093922B (zh) 共模滤波器
CN104766692B (zh) 芯片电子组件
KR100282010B1 (ko) 전자부품
CN104900374A (zh) 片式电子元件及其制造方法
US8988181B2 (en) Common mode filter with multi-spiral layer structure and method of manufacturing the same
CN101256876A (zh) 线圈部件
KR101832554B1 (ko) 칩 전자부품 및 그 제조방법
CN112382574B (zh) 具有埋磁电感结构的封装基板及其制作方法
KR20160034802A (ko) 코일 부품
US20220351883A1 (en) Coil component
JP4711593B2 (ja) 平面磁気素子
JP3912601B2 (ja) コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ
CN103137286B (zh) 多层螺旋结构的共模滤波器及其制备方法
CN112447359B (zh) 电子部件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20111123

CX01 Expiry of patent term