CN112951723B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN112951723B CN112951723B CN201911259012.5A CN201911259012A CN112951723B CN 112951723 B CN112951723 B CN 112951723B CN 201911259012 A CN201911259012 A CN 201911259012A CN 112951723 B CN112951723 B CN 112951723B
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- ions
- source
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 136
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000002955 isolation Methods 0.000 claims abstract description 109
- 150000002500 ions Chemical class 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 239000002131 composite material Substances 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims abstract description 55
- 239000002070 nanowire Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims description 73
- NBVXSUQYWXRMNV-UHFFFAOYSA-N monofluoromethane Natural products FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 28
- -1 phosphorus ions Chemical class 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 claims description 5
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910001449 indium ion Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- DGRIPWYWLYDWDO-UHFFFAOYSA-N [Si][In] Chemical compound [Si][In] DGRIPWYWLYDWDO-UHFFFAOYSA-N 0.000 claims description 4
- 229910001439 antimony ion Inorganic materials 0.000 claims description 4
- LDMJFDJYOVHUMJ-UHFFFAOYSA-N stibanylidynesilicon Chemical compound [Sb]#[Si] LDMJFDJYOVHUMJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 11
- 230000005669 field effect Effects 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 4
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，方法包括：提供衬底，所述衬底内具有第一离子；在衬底上形成复合层，所述复合层包括多层纳米线和位于相邻纳米线之间的初始牺牲层；在所述复合层内形成源漏开口，所述源漏开口暴露出所述复合层侧壁表面；刻蚀所述源漏开口暴露出的衬底，在所述源漏开口底部形成隔离开口；在所述隔离开口的底部表面和侧壁表面形成第一掺杂层，所述第一掺杂层内具有第二离子，所述第二离子的类型与所述第一离子的类型相同，且所述第二离子的浓度大于所述第一离子的浓度；在源漏开口内形成源漏掺杂层，所述源漏掺杂层内的离子类型与所述第二离子类型相反。所形成的半导体结构性能得到了提升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的发展，传统的平面式的金属-氧化物半导体场效应晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，简称GAA)结构的鳍式场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。
然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有第一离子；在衬底上形成复合层，所述复合层包括多层纳米线和位于相邻纳米线之间的初始牺牲层；在所述复合层内形成源漏开口，所述源漏开口暴露出所述复合层侧壁表面；刻蚀所述源漏开口暴露出的衬底，在所述源漏开口底部形成隔离开口；在所述隔离开口的底部表面和侧壁表面形成第一掺杂层，所述第一掺杂层内具有第二离子，所述第二离子的类型与所述第一离子的类型相同，且所述第二离子的浓度大于所述第一离子的浓度；在源漏开口内形成源漏掺杂层，所述源漏掺杂层内的离子类型与所述第二离子类型相反。
可选的，所述第二离子的类型包括N型离子或P型离子，所述N型离子包括磷离子或锑离子，所述P型离子包括硼离子或铟离子；所述第一掺杂层的材料包括磷硅、锑硅、硼硅或铟硅。
可选的，所述第一掺杂层的形成工艺包括第一外延生长工艺。
可选的，在源漏开口内形成源漏掺杂层之前，在形成第一掺杂层之后，还包括：在所述第一掺杂层上形成第一隔离层，所述第一隔离层的顶部平面高于所述复合层的底部平面。
可选的，所述第一隔离层的形成方法包括：在所述衬底上和第一掺杂层表面形成隔离材料层；回刻蚀所述隔离材料层，在所述第一掺杂层上形成第一隔离层。
可选的，所述第一隔离层的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅。
可选的，所述隔离开口的形成方法包括第一刻蚀和第二刻蚀；所述第一刻蚀的工艺为各向异性干法刻蚀工艺，所述第一刻蚀沿垂直于衬底表面的方向对所述衬底进行刻蚀；所述第二刻蚀的工艺为各向同性干法刻蚀工艺，所述第二刻蚀沿平行于衬底表面的方向对所述衬底进行刻蚀。
可选的，所述第一刻蚀工艺的参数包括：刻蚀气体为氧气、一氟甲烷和氦气的混合气体；氧气的流量范围为10标准毫升/分钟～300标准毫升/分钟，一氟甲烷的流量范围为60标准毫升/分钟～800标准毫升/分钟，氦气的流量范围为60标准毫升/分钟～200标准毫升/分钟；刻蚀时间为5秒～100秒；直流偏压为150伏特～350伏特；所述第二刻蚀工艺的参数包括：刻蚀气体为一氟甲烷、氮气和氧气的混合气体；一氟甲烷的流量范围为8标准毫升/分钟～100标准毫升/分钟，氮气的流量范围为80标准毫升/分钟～200标准毫升/分钟，氧气的流量范围为10标准毫升/分钟～50标准毫升/分钟；射频源功率为100瓦～300瓦；腔体气压为10毫托～200毫托；直流偏压为0。
可选的，在形成源漏开口之后，在形成隔离开口之前，还包括：去除部分所述初始牺牲层，形成牺牲层，在复合层侧壁内形成凹槽；形成牺牲层之后，在复合层侧壁形成第一初始侧墙，所述第一初始侧墙覆盖所述凹槽；所述隔离开口暴露出所述第一初始侧墙的底部表面。
可选的，形成第一隔离层之后，形成源漏掺杂层之前，还包括：刻蚀所述第一初始侧墙，直至暴露出所述纳米线侧壁表面，在所述牺牲层侧壁形成第一侧墙，所述第一侧墙位于所述凹槽内，且所述第一侧墙的底部还延伸到所述第一隔离层的部分表面。
可选的，在形成源漏开口之前，还包括：在所述衬底上形成伪栅极结构，所述伪栅极结构横跨所述复合层；在伪栅极结构侧壁形成第二侧墙；所述源漏开口位于所述伪栅极结构两侧的复合层内。
可选的，形成源漏掺杂层之后，还包括：在衬底表面形成介质层，所述伪栅极结构位于所述介质层内；去除所述伪栅极结构，形成初始栅极开口；形成初始栅极开口之后，去除所述牺牲层，形成栅极开口；在栅极开口内形成栅极结构，所述栅极结构环绕所述纳米线。
可选的，在形成所述伪栅极结构之前，还包括：在所述衬底上形成第二隔离层，所述第二隔离层顶部表面低于或齐平于所述复合层底部平面。
相应的，本发明技术方案还提供一种采用上述任一方法形成的半导体结构，包括：衬底，所述衬底内具有第一离子；位于衬底上的复合层，所述复合层包括若干纳米线，所述复合层内具有源漏开口，所述源漏开口底部的衬底内具有隔离开口；位于隔离开口底部表面和侧壁表面的第一掺杂层，所述第一掺杂层内具有第二离子，所述第二离子的类型与所述第一离子的类型相同，且所述第二离子的浓度大于所述第一离子的浓度；位于源漏开口内的源漏掺杂层。
可选的，所述复合层侧壁具有第一侧墙，所述第一侧墙的侧壁表面暴露出所述纳米线的侧壁表面，且所述第一侧墙的底部还延伸到所述第一隔离层的部分表面。
可选的，还包括：位于衬底上的栅极结构，所述栅极结构环绕所述纳米线，且所述源漏掺杂层位于所述栅极结构两侧的复合层内。
可选的，还包括：位于第一掺杂层上的第一隔离层，所述第一隔离层的顶部平面高于所述复合层的底部平面；所述源漏掺杂层位于所述第一隔离层上。
可选的，还包括：位于衬底上的第二隔离层，所述第二隔离层位于所述复合层侧壁表面，且所述第二隔离层顶部表面低于或齐平于所述复合层底部平面。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构的形成方法，通过在源漏开口底部形成隔离开口，在隔离开口的底部表面和侧壁表面形成第一掺杂层，所述第一掺杂层内的第二离子类型与衬底内的第一离子类型相同，且第二离子的浓度大于第一离子的浓度，使得第一掺杂层内的高浓度离子向衬底内扩散，使得衬底内的离子浓度增加；后续在所述衬底上形成栅极结构后，所述栅极结构底部的衬底掺杂离子浓度较大，从而在所述半导体结构导通时，所述栅极结构底部的衬底需要较大的开启电压，从而所述栅极结构与栅极结构底部的衬底不容易形成寄生器件，避免影响半导体结构的性能。
同时，在所述第一掺杂层上形成第一隔离层，在所述第一隔离层表面形成源漏掺杂层，所述源漏掺杂层内的离子类型与所述第二离子类型相反，从而所述第一隔离层能够将所述第一掺杂层和源漏掺杂层隔离开来，避免所述第一掺杂层和源漏掺杂层相接触形成PN结，从而产生寄生电容而影响半导体结构的性能。
附图说明
图1是一实施例中半导体结构的剖面结构示意图；
图2至图13是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。现结合具体的实施例进行分析说明。
图1是一实施例中半导体结构的剖面结构示意图。
请参考图1，包括：衬底100，所述衬底100上具有鳍部结构，所述鳍部结构包括第一纳米线101和位于第一纳米线101上的第二纳米线102；环绕所述第一纳米线101和第二纳米线102的栅极结构，所述栅极结构包括栅介质层103、位于栅介质层103上的功函数层104以及位于功函数层104上的栅极层105；位于所述栅极结构侧壁的侧墙106；位于栅极结构两侧鳍部内的源漏掺杂层107；位于衬底上的介质层108，所述栅极结构位于所述介质层108内。
所述半导体结构中，在形成环绕所述第一纳米线101和第二纳米线102的栅极结构时，所述栅极结构中的栅介质层103和功函数层104也形成于衬底100表面。在对所述半导体结构通电后，位于所述栅极结构底部的衬底100即为寄生沟道，所述栅极结构与衬底100形成寄生器件，如图1中区域A所示。形成寄生器件后，所述半导体结构的电场对寄生器件的控制能力较弱，从而在开关所述半导体结构时，所述寄生器件不容易被关掉，导致所述半导体结构反应速度的灵敏度下降；同时，由于所述寄生器件的存在，增加了所述半导体结构漏电的风险。综上，所述寄生器件影响了半导体结构的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构及其形成方法，通过在源漏开口底部形成隔离开口，在隔离开口的底部表面和侧壁表面形成第一掺杂层，所述第一掺杂层内的第二离子类型与衬底内的第一离子类型相同，且第二离子的浓度大于第一离子的浓度，使得第一掺杂层内的高浓度离子向衬底内扩散，使得衬底内的离子浓度增加，后续在所述衬底上形成栅极结构后，所述栅极结构与衬底形成回路，所述栅极结构底部的衬底作为回路的沟道区，所述沟道区的掺杂离子浓度较大，从而所述回路需要较大的开启电压，从而在所述半导体结构导通时，所述回路不容易导通，从而避免形成寄生器件，影响半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图2至图13是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图2，提供衬底200，所述衬底200内具有第一离子。
在本实施例中，所述衬底200的材料为硅。在其他实施例中，所述衬底的材料包括硅锗、锗、绝缘体上硅或者绝缘体上锗。
所述第一离子的类型包括N型或P型；所述N型离子包括磷离子或砷离子；所述P型离子包括硼离子或铟离子。
请参考图3，在所述衬底200上形成复合层，所述复合层包括多层纳米线201和位于相邻纳米线之间的初始牺牲层202。
所述复合层的形成方法包括：在所述衬底200上形成复合材料层，所述复合材料层包括多层鳍部材料层(未图示)和位于相邻鳍部材料层之间的牺牲材料层(未图示)；在所述复合材料层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜刻蚀所述复合材料层和衬底200，在衬底200上形成所述复合层。
所述鳍部材料层为形成所述纳米线201提供材料层；所述牺牲材料层为形成所述初始牺牲层202提供材料层。所述鳍部材料层的材料包括单晶硅或单晶锗硅；所述牺牲材料层的材料包括单晶硅或单晶锗硅。
在本实施例中，所述牺牲材料层的材料包括硅锗；所述鳍部材料层的材料包括单晶硅。所述硅锗和单晶硅具有较大的刻蚀选择比，使得后续在去除所述初始牺牲层202时，所述纳米线201不会受到刻蚀工艺的损伤。
请继续参考图3，在形成所述复合层之后，在所述衬底200上形成第二隔离层203，所述第二隔离层203顶部表面低于或齐平于所述复合层底部平面。
所述第二隔离层203的形成方法包括：在所述衬底上形成隔离材料层(未图示)；回刻蚀所述隔离材料层，直至暴露出所述复合层底部的初始牺牲层202侧壁表面，形成所述第二隔离层203。
所述第二隔离层203的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅；形成所述隔离材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
在本实施例中，所述第二隔离层203的材料包括氧化硅；形成所述隔离材料层的工艺包括化学气相沉积工艺，所述化学气相沉积工艺能够形成结构致密且厚度较厚的隔离材料层。
请参考图4和图5，图5为图4在剖面线BB’方向的结构示意图，图4为图5在剖面线CC’方向的结构示意图，在所述衬底200上形成伪栅极结构，所述伪栅极结构横跨所述复合层；在所述伪栅极结构侧壁形成第二侧墙205。
所述伪栅极结构包括伪栅极介质层(未图示)和位于伪栅介质层上的伪栅极层204。
所述伪栅极结构的形成方法包括：在衬底200表面形成伪栅极介质材料层(未图示)；在所述伪栅极介质材料层上形成伪栅极材料层(未图示)；在所述伪栅极材料层上形成图形化的掩膜层(未图示)；以所述图形化的掩膜层为掩膜刻蚀所述伪栅极材料层和伪栅极介质材料层，直至暴露出所述第二隔离层203表面，形成所述伪栅极结构。
所述伪栅极介质层的材料包括氧化硅、低K(小于3.9)介电材料或高K(大于3.9)介电材料；所述伪栅极层204的材料包括多晶硅或金属；形成所述伪栅极介质材料层的工艺包括原子层沉积工艺或化学气相沉积工艺；形成所述伪栅极材料层的工艺包括物理气相沉积工艺或原子层沉积工艺；刻蚀所述伪栅极材料层和伪栅极介质材料层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，所述伪栅极介质层的材料包括氧化硅；所述伪栅极层204的材料包括多晶硅；形成所述伪栅极介质材料层的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成厚度较薄且结构致密的伪栅极介质材料层；形成所述伪栅极材料层的工艺包括物理气相沉积工艺，所述物理气相沉积工艺能够形成厚度较厚且结构致密的伪栅极材料层；刻蚀所述伪栅极材料层和伪栅极介质材料层的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌较好的伪栅极结构。
所述第二侧墙205的形成方法包括：在所述衬底200上、所述伪栅极结构的顶部表面和侧壁表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述第二隔离层203表面，在所述伪栅极结构侧壁形成第二侧墙205。
所述第二侧墙205的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅；形成所述侧墙材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
在本实施例中，所述第二侧墙205的材料包括氮化硅，所述第二侧墙205的材料与所述第二隔离层203的材料不同，从而所述第二侧墙205能够刻蚀停止在所述第二隔离层203上；形成所述侧墙材料层的工艺包括化学气相沉积工艺。
请参考图6，图6为在图5基础上的结构示意图，在所述复合层内形成源漏开口206，所述源漏开口206暴露出所述复合层侧壁表面。
所述源漏开口206的形成方法包括：以所述伪栅极结构为掩膜，刻蚀所述伪栅极结构两侧的复合层，直至暴露出所述衬底200表面，在所述复合层内形成源漏开口206。
刻蚀所述伪栅极结构两侧的复合层的工艺包括干法刻蚀工艺。
请参考图7，去除部分所述初始牺牲层202，形成牺牲层302，在复合层侧壁内形成凹槽(未图示)。
去除部分所述初始牺牲层202的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，去除部分所述初始牺牲层202的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对所述初始牺牲层202和纳米线201具有较大的刻蚀选择比，从而能够在去除部分所述初始牺牲层202的同时，对所述纳米线201损伤较小。
请继续参考图7，形成牺牲层302之后，在复合层侧壁形成第一初始侧墙207，所述第一初始侧墙207覆盖所述凹槽。
所述第一初始侧墙207的形成方法包括：在所述复合层顶部表面和侧壁表面形成侧墙材料层(未图示)，所述侧墙材料层覆盖所述凹槽和所述纳米线201侧壁；回刻蚀所述侧墙材料层，直至暴露出所述衬底200表面，在所述复合层侧壁形成第一初始侧墙207。
所述第一初始侧墙207的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅；形成所述侧墙材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
在本实施例中，所述第一初始侧墙207的材料包括氮化硅；形成所述侧墙材料层的工艺包括化学气相沉积工艺。
请参考图8，以所述第一初始侧墙207为掩膜，刻蚀所述源漏开口206暴露出的衬底200，在所述源漏开口206底部形成隔离开口208，所述隔离开口208暴露出所述第一初始侧墙207的底部表面。
所述隔离开口208的形成方法包括第一刻蚀和第二刻蚀；所述第一刻蚀的工艺为各向异性干法刻蚀工艺，所述第一刻蚀沿垂直于衬底200表面的方向对所述衬底200进行刻蚀；所述第二刻蚀的工艺为各向同性干法刻蚀工艺，所述第二刻蚀沿平行于衬底200表面的方向对所述衬底200进行刻蚀。
所述第一刻蚀工艺的参数包括：刻蚀气体为氧气、一氟甲烷和氦气的混合气体；氧气的流量范围为10标准毫升/分钟～300标准毫升/分钟，一氟甲烷的流量范围为60标准毫升/分钟～800标准毫升/分钟，氦气的流量范围为60标准毫升/分钟～200标准毫升/分钟；刻蚀时间为5秒～100秒；直流偏压为150伏特～350伏特。
所述第一刻蚀沿垂直于衬底200表面的方向对所述衬底200进行刻蚀，刻蚀所述衬底200的深度范围为5纳米～30纳米。所述5纳米～30纳米深度范围的隔离开口，深度较浅，有利于后续在所述隔离开口内形成第一掺杂层和第一隔离层。
所述第二刻蚀工艺的参数包括：刻蚀气体为一氟甲烷、氮气和氧气的混合气体；一氟甲烷的流量范围为8标准毫升/分钟～100标准毫升/分钟，氮气的流量范围为80标准毫升/分钟～200标准毫升/分钟，氧气的流量范围为10标准毫升/分钟～50标准毫升/分钟；射频源功率为100瓦～300瓦；腔体气压为10毫托～200毫托；直流偏压为0。
所述第二刻蚀沿平行于衬底200表面的方向对所述衬底200进行刻蚀，直至暴露出所述第一初始侧墙207的底部表面，以便于后续在所述第一初始侧墙207底部的隔离开口内形成第一隔离层，对所述第一掺杂层和源漏掺杂层具有较好的隔离效果。
请参考图9，在所述隔离开口208的底部表面和侧壁表面形成第一掺杂层209，所述第一掺杂层209内具有第二离子，所述第二离子的类型与所述第一离子的类型相同，且所述第二离子的浓度大于所述第一离子的浓度。
所述第二离子的类型包括N型离子或P型离子，所述N型离子包括磷离子或锑离子，所述P型离子包括硼离子或铟离子；所述第一掺杂层209的材料包括磷硅、锑硅、硼硅或铟硅。
所述第一掺杂层209的形成工艺包括第一外延生长工艺。
在本实施例中，所述第二离子的类型为P型离子，所述第一掺杂层209的材料包括磷硅。所述第一外延生长工艺的参数包括：反应气体为氢气、氯化氢、二氯硅烷和磷化氢的混合气体；氢气流量范围为200标准毫升/分钟～2000标准毫升/分钟，氯化氢的流量范围为30标准毫升/分钟～200标准毫升/分钟，二氯硅烷的流量范围为100标准毫升/分钟～2000标准毫升/分钟，磷化氢的流量范围为20标准毫升/分钟～500标准毫升/分钟。
在其他实施例中，所述第二离子的类型为N型离子，所述第一掺杂层的材料包括硼硅。所述第一外延生长工艺的参数包括：反应气体为氢气、氯化氢、二氯硅烷和乙硼烷的混合气体；氢气流量范围为200标准毫升/分钟～2000标准毫升/分钟，氯化氢的流量范围为30标准毫升/分钟～200标准毫升/分钟，二氯硅烷的流量范围为100标准毫升/分钟～2000标准毫升/分钟，乙硼烷的流量范围为20标准毫升/分钟～1000标准毫升/分钟。
所述第一掺杂层209内的第二离子类型与衬底200内的第一离子类型相同，且第二离子的浓度大于第一离子的浓度，使得第一掺杂层209内的高浓度离子向衬底200内扩散，使得衬底200内的离子浓度增加；后续在所述衬底200上形成栅极结构后，所述栅极结构底部的衬底200掺杂离子浓度较大，从而在所述半导体结构导通时，所述栅极结构底部的衬底200需要较大的开启电压，从而所述栅极结构与栅极结构底部的衬底200不容易形成寄生器件，避免影响半导体结构的性能。
请参考图10，在所述第一掺杂层209上形成第一隔离层210，所述第一隔离层210的顶部平面高于所述复合层的底部平面。
所述第一隔离层210的形成方法包括：在所述衬底200上和第一掺杂层209表面形成隔离材料层(未图示)；回刻蚀所述隔离材料层，在所述第一掺杂层209上形成第一隔离层210。
所述第一隔离层210的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅；形成所述隔离材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
在本实施例中，所述第一隔离层210的材料包括氧化硅；形成所述隔离材料层的工艺包括化学气相沉积工艺，所述化学气相沉积工艺能够形成结构致密且厚度较厚的隔离材料层。
在所述第一掺杂层209上形成第一隔离层210，使得后续在所述第一隔离层210表面形成源漏掺杂层时，所述源漏掺杂层内的离子类型与所述第二离子类型相反，从而所述第一隔离层210能够将所述第一掺杂层209和源漏掺杂层隔离开来，避免所述第一掺杂层209和源漏掺杂层相接触形成PN结，从而产生寄生电容而影响半导体结构的性能。
由于所述隔离开口208暴露出所述第一初始侧墙207的底部表面，所述第一隔离层210的顶部平面高于所述复合层的底部平面，使得所述第一隔离层210也位于所述第一初始侧墙207的底部表面和侧壁表面，后续在去除部分所述第一初始侧墙207形成第一侧墙时，所述第一侧墙还延伸至所述第一隔离层210表面，使得后续形成的源漏掺杂层能够完全与所述第一掺杂层209隔离开来，避免所述第一掺杂层209和源漏掺杂层相接触形成PN结，从而产生寄生电容而影响半导体结构的性能。
在其他实施例中，能够不形成所述第一隔离层210。
请参考图11，刻蚀所述第一初始侧墙207，直至暴露出所述纳米线201侧壁表面，在所述牺牲层302侧壁形成第一侧墙307，所述第一侧墙307位于所述凹槽内，且所述第一侧墙307的底部还延伸到所述第一隔离层210的部分表面。
刻蚀所述第一初始侧墙207的工艺包括各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺。在本实施例中，刻蚀所述第一初始侧墙207的工艺包括各向同性的干法刻蚀工艺，所述各向同性的干法刻蚀工艺能够型侧壁形貌较好的第一侧墙307。
所述各向同性的干法刻蚀工艺参数包括：刻蚀气体为一氟甲烷、氮气和氧气的混合气体；一氟甲烷的流量范围为8标准毫升/分钟～100标准毫升/分钟，氮气的流量范围为80标准毫升/分钟～200标准毫升/分钟，氧气的流量范围为10标准毫升/分钟～50标准毫升/分钟；射频源功率为100瓦～300瓦；腔体气压为10毫托～200毫托。
所述第一侧墙307的底部还延伸到所述第一隔离层210的部分表面，使得后续形成的源漏掺杂层能够完全与所述第一掺杂层209隔离开来，避免所述第一掺杂层209和源漏掺杂层相接触形成PN结，从而产生寄生电容而影响半导体结构的性能。
请参考图12，在源漏开口206内形成源漏掺杂层211，所述源漏掺杂层211内的离子类型与所述第二离子类型相反。
形成所述源漏掺杂层211的工艺包括第二外延生长工艺。
所述源漏掺杂层211内的离子类型包括N型离子或P型离子，所述N型离子包括磷离子或锑离子，所述P型离子包括硼离子或铟离子；所述源漏掺杂层211的材料包括磷硅、锑硅、硼硅或铟硅。
若所述半导体结构为P型器件，则所述源漏掺杂层211内的离子类型为P型离子；若所述半导体结构为N型器件，则所述源漏掺杂层211内的离子类型为N型离子。
由于第一隔离层210的隔离作用，使得所述源漏掺杂层211能够完全与所述第一掺杂层209隔离开来，避免所述第一掺杂层209和源漏掺杂层211相接触形成PN结，从而产生寄生电容而影响半导体结构的性能。
请参考图13，去除所述伪栅极结构，形成栅极结构。
所述栅极结构的形成方法包括：在衬底表面形成介质层212，所述伪栅极结构位于所述介质层212内；去除所述伪栅极结构，形成初始栅极开口(未图示)；形成初始栅极开口之后，去除所述牺牲层302，形成栅极开口(未图示)；在栅极开口内形成栅极结构，所述栅极结构环绕所述纳米线201。
所述栅极结构包括栅介质层(未图示)和位于栅介质层上的栅极层304。
所述栅极介质层的材料包括高K(大于3.9)介电材料，所述高K介电材料包括氧化铪或氧化铝；所述栅极层304的材料包括金属，所述金属包括同或钨。
在本实施例中，所述栅极介质层的材料包括氧化铪；所述栅极层304的材料包括钨。
所述介质层212的材料包括氧化硅、氮化硅或氮氧化硅。在本实施例中，所述介质层212的材料包括氧化硅。
至此，形成的所述半导体结构，所述栅极结构与栅极结构底部的衬底不容易形成寄生器件，从而提升了所述半导体结构的性能。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图13，包括：
衬底200，所述衬底内具有第一离子；
位于衬底上的复合层，所述复合层包括若干纳米线201，所述复合层内具有源漏开口，所述源漏开口底部的衬底内具有隔离开口；
位于隔离开口底部表面和侧壁表面的第一掺杂层209，所述第一掺杂层209内具有第二离子，所述第二离子的类型与所述第一离子的类型相同，且所述第二离子的浓度大于所述第一离子的浓度；
位于第一掺杂层209上的第一隔离层210，所述第一隔离层210的顶部平面高于所述复合层的底部平面；
位于第一隔离层210上的源漏掺杂层211；
位于衬底上的栅极结构，所述栅极结构环绕所述纳米线201，且所述源漏掺杂层211位于所述栅极结构两侧的复合层内；
位于所述复合层侧壁的第一侧墙307和第二侧墙205，所述第一侧墙307的侧壁表面暴露出所述纳米线201的侧壁表面，且所述第一侧墙307的底部还延伸到所述第一隔离层210的部分表面；
位于衬底200上的介质层212，所述栅极结构位于所述介质层212内。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底内具有第一离子；
在衬底上形成复合层，所述复合层包括多层纳米线和位于相邻纳米线之间的初始牺牲层；
在所述复合层内形成源漏开口，所述源漏开口暴露出所述复合层侧壁表面；
刻蚀所述源漏开口暴露出的衬底，在所述源漏开口底部形成隔离开口；
采用第一外延工艺在所述隔离开口的底部表面和侧壁表面形成第一掺杂层，所述第一掺杂层内具有第二离子，所述第二离子的类型与所述第一离子的类型相同，且所述第二离子的浓度大于所述第一离子的浓度，使所述第一掺杂层中高浓度的第二离子向衬底内扩散；
在源漏开口内形成源漏掺杂层，所述源漏掺杂层内的离子类型与所述第二离子类型相反。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二离子的类型包括N型离子或P型离子；所述N型离子包括磷离子或锑离子，所述P型离子包括硼离子或铟离子；所述第一掺杂层的材料包括磷硅、锑硅、硼硅或铟硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在源漏开口内形成源漏掺杂层之前，在形成第一掺杂层之后，还包括：在所述第一掺杂层上形成第一隔离层，所述第一隔离层的顶部平面高于所述复合层的底部平面。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一隔离层的形成方法包括：在所述衬底上和第一掺杂层表面形成隔离材料层；回刻蚀所述隔离材料层，在所述第一掺杂层上形成第一隔离层。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一隔离层的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离开口的形成方法包括第一刻蚀和第二刻蚀；所述第一刻蚀的工艺为各向异性干法刻蚀工艺，所述第一刻蚀沿垂直于衬底表面的方向对所述衬底进行刻蚀；所述第二刻蚀的工艺为各向同性干法刻蚀工艺，所述第二刻蚀沿平行于衬底表面的方向对所述衬底进行刻蚀。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺的参数包括：刻蚀气体为氧气、一氟甲烷和氦气的混合气体；氧气的流量范围为10标准毫升/分钟～300标准毫升/分钟，一氟甲烷的流量范围为60标准毫升/分钟～800标准毫升/分钟，氦气的流量范围为60标准毫升/分钟～200标准毫升/分钟；刻蚀时间为5秒～100秒；直流偏压为150伏特～350伏特；所述第二刻蚀工艺的参数包括：刻蚀气体为一氟甲烷、氮气和氧气的混合气体；一氟甲烷的流量范围为8标准毫升/分钟～100标准毫升/分钟，氮气的流量范围为80标准毫升/分钟～200标准毫升/分钟，氧气的流量范围为10标准毫升/分钟～50标准毫升/分钟；射频源功率为100瓦～300瓦；腔体气压为10毫托～200毫托；直流偏压为0。
8.如权利要求3所述的半导体结构的形成方法，其特征在于，在形成源漏开口之后，在形成隔离开口之前，还包括：去除部分所述初始牺牲层，形成牺牲层，在复合层侧壁内形成凹槽；形成牺牲层之后，在复合层侧壁形成第一初始侧墙，所述第一初始侧墙覆盖所述凹槽；所述隔离开口暴露出所述第一初始侧墙的底部表面。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成第一隔离层之后，形成源漏掺杂层之前，还包括：刻蚀所述第一初始侧墙，直至暴露出所述纳米线侧壁表面，在所述牺牲层侧壁形成第一侧墙，所述第一侧墙位于所述凹槽内，且所述第一侧墙的底部还延伸到所述第一隔离层的部分表面。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成源漏开口之前，还包括：在所述衬底上形成伪栅极结构，所述伪栅极结构横跨所述复合层；在伪栅极结构侧壁形成第二侧墙；所述源漏开口位于所述伪栅极结构两侧的复合层内。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成源漏掺杂层之后，还包括：在衬底表面形成介质层，所述伪栅极结构位于所述介质层内；去除所述伪栅极结构，形成初始栅极开口；形成初始栅极开口之后，去除所述牺牲层，形成栅极开口；在栅极开口内形成栅极结构，所述栅极结构环绕所述纳米线。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，在形成所述伪栅极结构之前，还包括：在所述衬底上形成第二隔离层，所述第二隔离层顶部表面低于或齐平于所述复合层底部平面。
13.一种如权利要求1至12任一项所述的半导体结构的形成方法形成的半导体结构，其特征在于，包括：
衬底，所述衬底内具有第一离子；
位于衬底上的复合层，所述复合层包括若干纳米线，所述复合层内具有源漏开口，所述源漏开口底部的衬底内具有隔离开口；
位于隔离开口底部表面和侧壁表面的第一掺杂层，所述第一掺杂层内具有第二离子，所述第二离子的类型与所述第一离子的类型相同，且所述第二离子的浓度大于所述第一离子的浓度，所述第一掺杂层中高浓度的第二离子向衬底内扩散；
位于源漏开口内的源漏掺杂层。
14.如权利要求13所述的半导体结构，其特征在于，还包括：位于第一掺杂层上的第一隔离层，所述第一隔离层的顶部平面高于所述复合层的底部平面；
所述源漏掺杂层位于所述第一隔离层上。
15.如权利要求14所述的半导体结构，其特征在于，所述复合层侧壁具有第一侧墙，所述第一侧墙的侧壁表面暴露出所述纳米线的侧壁表面，且所述第一侧墙的底部还延伸到所述第一隔离层的部分表面。
16.如权利要求15所述的半导体结构，其特征在于，还包括：位于衬底上的栅极结构，所述栅极结构环绕所述纳米线，且所述源漏掺杂层位于所述栅极结构两侧的复合层内。
17.如权利要求13所述的半导体结构，其特征在于，还包括：位于衬底上的第二隔离层，所述第二隔离层顶部表面低于或齐平于所述复合层底部平面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911259012.5A CN112951723B (zh) | 2019-12-10 | 2019-12-10 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911259012.5A CN112951723B (zh) | 2019-12-10 | 2019-12-10 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951723A CN112951723A (zh) | 2021-06-11 |
| CN112951723B true CN112951723B (zh) | 2024-01-26 |
Family
ID=76225572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911259012.5A Active CN112951723B (zh) | 2019-12-10 | 2019-12-10 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951723B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078065B (zh) * | 2020-01-06 | 2023-11-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347630A (zh) * | 2013-08-01 | 2015-02-11 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US9805988B1 (en) * | 2016-12-01 | 2017-10-31 | Globalfoundries Inc. | Method of forming semiconductor structure including suspended semiconductor layer and resulting structure |
| CN108695230A (zh) * | 2017-04-05 | 2018-10-23 | 格芯公司 | 具有二极管隔离的堆栈式纳米片场效应晶体管 |
| CN109994547A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
-
2019
- 2019-12-10 CN CN201911259012.5A patent/CN112951723B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347630A (zh) * | 2013-08-01 | 2015-02-11 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US9805988B1 (en) * | 2016-12-01 | 2017-10-31 | Globalfoundries Inc. | Method of forming semiconductor structure including suspended semiconductor layer and resulting structure |
| CN108695230A (zh) * | 2017-04-05 | 2018-10-23 | 格芯公司 | 具有二极管隔离的堆栈式纳米片场效应晶体管 |
| CN109994547A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951723A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6075565B2 (ja) | シリコン・ナノチューブｍｏｓｆｅｔ | |
| US11139294B2 (en) | Semiconductor structure and fabrication method thereof | |
| JP2006505949A (ja) | 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化 | |
| CN112951723B (zh) | 半导体结构及其形成方法 | |
| US10930785B2 (en) | Semiconductor device | |
| CN111613583A (zh) | 半导体器件及其形成方法 | |
| CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113838803B (zh) | 半导体结构及其形成方法 | |
| CN112928025B (zh) | 半导体结构及其形成方法 | |
| CN113838934B (zh) | 半导体结构及其形成方法 | |
| CN113363256B (zh) | 半导体结构及其形成方法 | |
| CN112713088B (zh) | 半导体结构及其形成方法 | |
| CN113097301B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN112420831B (zh) | 半导体结构及其形成方法 | |
| CN104282562A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN108630752B (zh) | 半导体结构及其形成方法 | |
| CN113314595B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113078065B (zh) | 半导体结构及其形成方法 | |
| CN113314601B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN112992679B (zh) | 半导体结构及其形成方法 | |
| CN110957219B (zh) | 半导体器件及其形成方法 | |
| CN117832258A (zh) | 半导体结构及其形成方法 | |
| CN115602717A (zh) | 半导体结构及其形成方法 | |
| CN113363145A (zh) | 半导体结构的形成方法 | |
| CN116435367A (zh) | 包含背栅结构的soi器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |