CN113363256B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113363256B
CN113363256B CN202010146850.8A CN202010146850A CN113363256B CN 113363256 B CN113363256 B CN 113363256B CN 202010146850 A CN202010146850 A CN 202010146850A CN 113363256 B CN113363256 B CN 113363256B
Authority
CN
China
Prior art keywords
region
forming
channel
layer
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010146850.8A
Other languages
English (en)
Other versions
CN113363256A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010146850.8A priority Critical patent/CN113363256B/zh
Publication of CN113363256A publication Critical patent/CN113363256A/zh
Application granted granted Critical
Publication of CN113363256B publication Critical patent/CN113363256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中结构包括：基底，所述基底包括第一区、以及与所述第一区相邻的第二区，所述第一区包围所述第二区；位于所述第一区表面的第一掺杂层，所述第一掺杂层内掺杂有第一导电类型离子，且所述第一导电类型离子具有第一浓度；位于所述第二区表面的第二掺杂层，所述第二掺杂层内掺杂有第一导电类型离子，所述第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度；位于所述第二掺杂层表面的第一沟道柱，所述第一沟道柱内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和所述第一导电类型离子的导电类型相反。所述半导体结构的性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的发展，传统的平面式的金属-氧化物半导体场效应晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，简称GAA)结构的鳍式场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。
然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，提升所述半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底包括第一区、以及与所述第一区相邻的第二区，所述第一区包围所述第二区；位于所述第一区表面的第一掺杂层，所述第一掺杂层内掺杂有第一导电类型离子，且所述第一导电类型离子具有第一浓度；位于所述第二区表面的第二掺杂层，所述第二掺杂层内掺杂有第一导电类型离子，所述第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度；位于所述第二掺杂层表面的第一沟道柱，所述第一沟道柱内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和所述第一导电类型离子的导电类型相反。
可选的，所述第一浓度的范围为5.0E20 atm/立方厘米～3.0E22atm/立方厘米；所述第二浓度的范围为3.0E20 atm/立方厘米～1.0E22atm/立方厘米。
可选的，所述基底还包括：第三区，且所述第三区与所述第一区相邻；所述半导体结构还包括：位于所述第三区表面的初始掺杂层；位于部分所述第三区表面的第二沟道柱。
可选的，还包括：位于所述第一区和第三区上的隔离层，且所述隔离层覆盖部分所述第一沟道柱侧壁表面和部分所述第二沟道柱侧壁表面。
可选的，还包括：位于所述第一沟道柱侧壁表面的第一栅极结构，所述第一栅极结构顶部表面低于所述第一沟道柱顶部表面，且所述第一栅极结构还延伸至部分隔离层表面；位于所述第二沟道柱侧壁表面形成第二栅极结构，所述第二栅极结构顶部表面低于所述第二沟道柱顶部表面，且所述第二栅极结构还延伸至部分隔离层表面；位于所述基底上的介质层，所述第一沟道柱、第一栅极结构、第二沟道柱、以及第二栅极结构位于所述介质层内；位于所述介质层内的第一导电插塞、第二导电插塞、第三导电插塞、第四导电插塞、第五导电插塞以及第六导电插塞，所述第一导电插塞与所述第一栅极结构电连接，所述第二导电插塞与所述第一沟道柱顶部电连接，所述第三导电插塞与所述第一掺杂层电连接，所述第四导电插塞与所述第二栅极结构电连接，所述第五导电插塞与所述第二沟道柱顶部电连接，所述第六导电插塞与所述初始掺杂层电连接。
可选的，当所述第一区和第二区用于形成P型器件，所述第一掺杂层的材料包括：硅、锗或者硅锗，所述第二掺杂层的材料包括：硅、锗或者硅锗；当所述第一区和第二区用于形成N型器件，所述第一掺杂层的材料包括：硅、砷化镓或者铟镓砷；所述第二掺杂层的材料包括：硅、砷化镓或者铟镓砷。
可选的，当所述第一区和第二区用于形成P型器件，所述第一导电类型离子包括：硼离子或者铟离子，所述第二导电类型离子包括：磷离子或者砷离子；当所述第一区和第二区用于形成N型器件，所述第一导电类型离子包括：磷离子或者砷离子，所述第二导电类型离子包括：硼离子或者铟离子。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区、以及与所述第一区相邻的第二区，所述第一区包围所述第二区；在所述第一区表面形成第一掺杂层，所述第一掺杂层内掺杂有第一导电类型离子，且所述第一导电类型离子具有第一浓度；在所述第二区表面形成第二掺杂层，所述第一掺杂层内掺杂有第一导电类型离子，所述第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度；在所述第二掺杂层表面形成第一沟道柱，所述第一沟道柱内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和所述第一导电类型离子的导电类型相反。
可选的，所述基底还包括：第三区，且所述第三区与所述第一区相邻；所述半导体结构的形成方法还包括：在形成所述第一掺杂层之前，在所述第三区表面形成初始掺杂层。
可选的，所述初始掺杂层还位于所述第二区表面；所述初始掺杂层的形成方法包括：在所述第一区、第二区、以及第三区表面形成初始掺杂材料膜；去除所述第一区表面的初始掺杂材料膜，在所述第二区和第三区表面形成所述初始掺杂层。
可选的，还包括：形成所述初始掺杂材料膜之后，去除所述第一区表面的初始掺杂材料膜之前，在所述第二区表面形成第一牺牲沟道柱，在部分所述第三区表面形成第二沟道柱。
可选的，所述第一牺牲沟槽柱和所述第二沟道柱的形成方法包括：在所述初始掺杂材料膜表面形成沟道材料膜；在所述沟道材料膜上形成图形化层，所述图形化层覆盖部分沟道材料膜表面；以所述图形化层为掩膜，刻蚀所述沟道材料膜，直至暴露出所述初始掺杂材料膜表面，在所述第二区上形成第一牺牲沟道柱，在部分所述第三区上形成所述第二沟道柱。
可选的，所述第二掺杂层和第一沟道柱的形成方法包括：在所述第一区和第二区表面形成初始隔离层；在所述初始隔离层内形成暴露出所述初始掺杂层表面的第一开口；刻蚀所述第一开口底部的初始掺杂层，直至暴露出基底表面，在所述第一开口底部形成第二开口；在所述第二开口内形成所述第二掺杂层；在所述第一开口内形成所述第一沟道柱，且所述第一沟道柱位于所述第二掺杂层表面。
可选的，所述第一开口的形成方法包括：去除所述第一牺牲沟道柱，在所述初始隔离层内形成所述第一开口。
可选的，还包括：形成所述初始隔离层之前，在所述第二沟道柱顶部表面和第一牺牲沟道柱顶部表面形成第二保护层，且所述第二保护层和初始隔离层、所述第二沟道柱、以及第一牺牲材料膜的材料不同；形成所述第一牺牲沟道柱和第二沟道柱的过程中，形成所述第二保护层。
可选的，所述初始隔离层还位于所述第三区上，且所述初始隔离层覆盖所述第二沟道柱侧壁表面；所述初始隔离层的形成方法包括：在所述第一区、第二区以及第三区上形成隔离材料膜，所述隔离材料膜覆盖所述第一牺牲沟道柱侧壁表面和第二沟道柱侧壁表面；平坦化所述隔离材料膜，直至暴露出所述第二保护层顶部表面，形成所述初始隔离层。
可选的，还包括：形成所述第一沟道柱之后，刻蚀所述初始隔离层，使所述初始隔离层形成隔离层，且所述隔离层的顶部表面低于所述第二沟道柱的顶部表面。
可选的，还包括：形成所述第一牺牲沟道柱和所述第二沟道柱之后，去除所述第一区表面的初始掺杂材料膜之前，在所述第一牺牲沟道柱和所述第二沟道柱侧壁表面形成第一保护层，所述第一保护层和所述第一牺牲沟道柱、所述第二沟道柱、以及所述初始隔离层的材料不同。
可选的，所述第一保护层的形成方法还包括：在所述初始掺杂材料膜表面、第一牺牲沟道柱侧壁表面和顶部表面、以及第二沟道柱侧壁表面和顶部表面形成第一保护材料膜；回刻蚀所述第一保护材料膜，直至暴露出所述初始掺杂材料膜表面、以及第一牺牲沟道柱和第一沟道柱顶部表面，在第一牺牲沟道柱和第二沟道柱侧壁表面形成所述第一保护层。
可选的，还包括：形成所述隔离层之后，在所述第一沟道柱侧壁表面形成第一栅极结构，所述第一栅极结构顶部表面低于所述第二沟道柱顶部表面，且所述第一栅极结构还延伸至部分隔离层表面；在所述第二沟道柱侧壁表面形成第二栅极结构，所述第二栅极结构顶部表面低于所述第二沟道柱顶部表面，且所述第二栅极结构还延伸至部分隔离层表面；在所述基底上形成介质层，所述第一沟道柱、第一栅极结构、第二沟道柱、以及第二栅极结构位于所述介质层内；在所述介质层内形成第一导电插塞、第二导电插塞、第三导电插塞、第四导电插塞、第五导电插塞以及第六导电插塞，所述第一导电插塞与所述第一栅极结构电连接，所述第二导电插塞与所述第一沟道柱顶部电连接，所述第三导电插塞与所述第一掺杂层电连接，所述第四导电插塞与所述第二栅极结构电连接，所述第五导电插塞与所述第二沟道柱顶部电连接，所述第六导电插塞与所述初始掺杂层电连接。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构中，由于位于基底的第一区上的第一掺杂层内的第一导电类型离子具有第一浓度，位于第二区上的第二掺杂层内的第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度，所述第一掺杂层和所述第二掺杂层共同用于作为半导体器件的源漏区。一方面，所述第一掺杂层内掺杂的第一导电类型离子的浓度较高，有利于降低所述第一掺杂层的电阻率，使得所述源漏区的电阻降低，进而有利于所述半导体结构的性能。另一方面，所述第二掺杂层内掺杂的第一导电类型离子的浓度较低，并且所述第二掺杂层位于所述第一沟道柱的底部，从而扩散进入第一沟道柱内的离子较少。同时，所述第一沟道柱内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和第一导电类型离子的导电类型相反，由于扩散进入第一沟道柱内的第一导电类型离子较少，从而有效减少了电子空穴对的复合，能够有效保证第一沟道柱内的载流子浓度，即，具有较好的沟道迁移率，形成的半导体结构的性能较好。
本发明技术方案提供的半导体结构的形成方法中，在所述第一区表面形成第一掺杂层，所述第一掺杂层内掺杂有第一导电类型离子，且所述第一导电类型离子具有第一浓度；在所述第二区表面形成第二掺杂层，所述第一掺杂层内掺杂有第一导电类型离子，所述第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度。所述第一掺杂层和所述第二掺杂层共同用于作为半导体器件的源漏区。一方面，所述第一掺杂层内掺杂的第一导电类型离子的浓度较高，有利于降低所述第一掺杂层的电阻率，使得所述源漏区的电阻降低，进而有利于所述半导体结构的性能。另一方面，所述第二掺杂层内掺杂的第一导电类型离子的浓度较低，并且所述第二掺杂层位于所述第一沟道柱的底部，从而扩散进入第一沟道柱内的离子较少。并且，所述第一沟道柱内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和第一导电类型离子的导电类型相反，由于扩散进入第一沟道柱内的第一导电类型离子较少，能够有效减少了电子空穴对的复合，从而有效保证第一沟道柱内的载流子浓度，即，具有较好的沟道迁移率，形成的半导体结构的性能较好。
附图说明
图1是一种半导体结构的结构示意图；
图2至图14是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有半导体结构的性能较差。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1是一种半导体结构的结构示意图。
请参考图1，所述半导体结构包括：基底100，所述基底100包括：第一区I和第二区II；位于所述第一区I上的第一源漏掺杂层110，所述第一源漏掺杂层110内掺杂有第一离子；位于所述第二区II上的第二源漏掺杂层120，所述第二源漏掺杂层120内掺杂有第二离子；位于所述第一区I上的第一沟道柱130，所述第一沟道柱130内掺杂有第三离子，且所述第三离子的导电类型和所述第一离子的导电类型相反；位于所述第二区II上的第二沟道柱140，所述第二沟道柱140内掺杂有第四离子，且所述第四离子的导电类型和所述第二离子的导电类型相反；位于所述第一区I和第二区II上的隔离层150，所述隔离层150覆盖部分所述第一沟道柱130和第二沟道柱140，且所述隔离层150顶部表面低于所述第一沟道柱130顶部表面、以及第二沟道柱140顶部表面；位于所述第一沟道柱130侧壁表面的第一栅极结构160；位于所述第二沟道柱140侧壁表面的第二栅极结构170。
上述结构中，所述第一沟道柱130和第二沟道柱140为所述半导体结构提供沟道，且所述第一栅极结构160和第二栅极结构170为环绕形栅结构，具有良好的栅控能力、且能够很好地抑制短沟道效应，有效减小了漏电流。同时，所述第一区和I第二区II上形成的器件类型不同，所述第一区I用于形成N半导体器件，所述第二区II用于形成P型半导体器件，因此，所述半导体结构具有两种类型的器件。
所述第一源漏掺杂层110用于形成源漏区，所述第一沟道柱130用于形成沟道。当所述第一源漏掺杂层110内掺杂的第一离子的浓度较高时，所述第一源漏掺杂层110的电阻率较低，有利于降低所述第一源漏掺杂层110的电阻，使得形成的半导体结构的性能较好。然而，位于第一沟道柱130底部部分的第一源漏掺杂层110内的第一离子的浓度较高，第一离子容易扩散进入第一沟道柱130内，由于第一离子和第三离子的导电类型相反，较多地发生电子空穴对的复合，导致第一沟道柱内130的载流子的浓度降低，即，不利于沟道内载流子迁移率，形成的半导体结构的性能仍较差。相反地，当所述第一源漏掺杂层110内的第一离子的浓度较低时，位于第一沟道柱130底部部分的第一源漏掺杂层110内的第一离子的浓度较低，扩散进入沟道柱内的第一离子较少，有效减少了电子空穴对的复合，能够有效保证第一沟道柱130内的载流子浓度，即，具有较好的沟道载流子迁移率，形成的半导体结构的性能较好。然而，掺杂的第一离子的浓度较低时，不利于降低所述第一源漏掺杂层110的电阻，形成的半导体结构的性能仍较差。同样，对于第二区II上形成的器件，存在同样的问题。
为解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区、以及与所述第一区相邻的第二区，所述第一区包围所述第二区；在所述第一区表面形成第一掺杂层，所述第一掺杂层内掺杂有第一导电类型离子，且所述第一导电类型离子具有第一浓度；在所述第二区表面形成第二掺杂层，所述第一掺杂层内掺杂有第一导电类型离子，所述第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度；在所述第二掺杂层表面形成第一沟道柱，所述第一沟道柱内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和所述第一导电类型离子的导电类型相反。所述方法形成的半导体结构的性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图14是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图2，提供基底200，所述基底200包括第一区I、以及与所述第一区I相邻的第二区II，所述第一区I包围所述第二区II。
所述基底200还包括：第三区III，且所述第三区III与所述第一区I相邻。
所述基底200的材料为半导体材料。在本实施例中，所述基底200的材料为硅。在其他实施例中，所述基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第一区I和第二区II用于形成P型器件，所述第三区III用于形成N型器件。在另一实施例中，所述第一区和第二区用于形成N型器件，所述第三区用于形成P型器件。
接着，在所述第三区III表面形成初始掺杂层。
在本实施例中，所述初始掺杂层还位于所述第二区II表面，具体形成所述初始掺杂层的过程请参考图3至图。
请参考图3，在所述第一区I、第二区II、以及第三区III表面形成初始掺杂材料膜210。
所述初始掺杂材料膜210为后续形成初始掺杂层提供材料。
所述初始掺杂材料膜210的材料包括：硅、锗、硅锗、砷化镓或者铟镓砷。
在本实施例中，所述初始掺杂材料膜210的材料为硅。
所述初始掺杂材料膜210的形成工艺包括：外延生长工艺。在形成所述初始掺杂材料膜210的过程中，采用原位掺杂工艺在所述初始掺杂材料膜210内掺杂离子。
所述初始掺杂材料膜210用于后续形成初始掺杂层，且位于第三区III上的初始掺杂层作为器件的源漏区。
当半导体结构为P型器件时，所述初始掺杂材料膜210的材料包括：硅、锗或者硅锗；所述初始掺杂材料膜210内掺杂的离子为P型离子，P型离子包括硼离子或者铟离子；当半导体结构为N型器件时，所述初始掺杂材料膜210的材料包括：硅、砷化镓或者铟镓砷；所述初始掺杂材料膜210内掺杂的离子为N型离子，N型离子包括磷离子或砷离子。
在本实施例中，所述第三区III用于形成N型器件，因此，所述初始掺杂材料膜210内的材料为硅，所述初始掺杂材料膜210内掺杂的离子为N型离子，磷离子。
在本实施例中，形成所述初始掺杂材料膜210之后，后续去除所述第一区I表面的初始掺杂材料膜210之前，还包括：在所述第二区IIII表面形成第一牺牲沟道柱，在部分所述第三区III表面形成第二沟道柱，具体形成所述第一牺牲沟道柱和第二沟道柱的过程请参考图4至图5。
请参考图4，在所述初始掺杂材料膜210表面形成沟道材料膜220。
所述沟道材料膜220为后续形成第一牺牲沟道柱和第二沟道柱提供材料。
所述沟道材料膜220的材料包括：硅、锗、硅锗或者砷化镓。
在本实施例中，所述沟道材料膜220的材料为硅。
所述沟道材料膜220的形成工艺包括：外延生长工艺。在形成所述沟道材料膜220的过程中，采用原位掺杂工艺在所述沟道材料膜220内掺杂离子。
在本实施例中，由于在后续制程中，所述第三区III上形成的第二沟道柱用于形成N型器件的沟道，所述第二区II上形成的第一牺牲沟道柱将被去除，因此，在所述沟道材料膜220内掺杂的离子为P型离子，例如，硼离子或者铟离子，从而满足工艺要求。
在本实施例中，还包括：在所述沟道材料膜220表面形成第二保护材料膜(未标示)。
所述第二保护材料膜为后续形成第二保护层提供材料。
所述第二保护材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅。
在本实施例中，所述第二保护材料膜的材料为氮化硅。
请参考图5，在所述沟道材料膜220上形成图形化层(图中未示出)，所述图形化层覆盖部分沟道材料膜220表面；以所述图形化层为掩膜，刻蚀所述沟道材料膜220，直至暴露出所述初始掺杂材料膜210表面，在所述第二区II上形成第一牺牲沟道柱221，在部分所述第三区III上形成所述第二沟道柱222。
具体的，在本实施例中，刻蚀所述沟道材料膜220和位于沟道材料膜表面的第二保护材料膜，使所述沟道材料膜220形成第一牺牲沟道柱221和所述第二沟道柱222，使所述第二保护材料膜形成第二保护层(图中未示出)，所述第二保护层位于所述第一牺牲沟道柱221顶部表面和所述第二沟道柱222顶部表面。
所述第二保护层的作用在于，一方面，在以所述图形化层刻蚀所述沟道材料膜220的过程中，保护所述沟道材料膜220表面，避免所述沟道材料膜220受到刻蚀工艺的影响；另一方面，减少后续工艺对第一牺牲沟道柱221和第二沟道柱222的影响，有利于提高形成的第一牺牲沟道柱221和第二沟道柱222的性能。
在本实施例中，还包括：形成所述第一牺牲沟道柱221和第二沟道柱222之后，去除所述图形化层。
请参考图6，形成所述第一牺牲沟道柱221和所述第二沟道柱222之后，在所述第一牺牲沟道柱221和所述第二沟道柱222侧壁表面形成第一保护层223，所述第一保护层223和所述第一牺牲沟道柱221、以及所述第二沟道柱222的材料不同。
所述第一保护层223的作用，一方面，保护所述第一牺牲沟道柱221和第二沟道柱222的侧壁表面，减少其受到后续刻蚀工艺的影响；另一方面，减少后续形成初始隔离层的过程中，对第一牺牲沟道柱221和第二沟道柱222，尤其是第二沟道柱222材料的损耗，从而保证所述第二沟道柱222能够满足工艺需求。
在本实施例中，所述第一保护层223的材料还和后续形成的初始隔离层的材料不同。
所述第一保护层223的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、碳氮氧化硅或者氮氧化硅。
在本实施例中，所述第一保护层223的材料为氮化硅。
所述第一保护层223的形成方法包括：在所述初始掺杂材料膜210表面、第一牺牲沟道柱221侧壁表面和顶部表面、以及第二沟道柱222侧壁表面和顶部表面形成第一保护材料膜(图中未示出)；回刻蚀所述第一保护材料膜，直至暴露出所述初始掺杂材料膜210表面、以及第一牺牲沟道柱221和第二沟道柱222顶部表面，在第一牺牲沟道柱221和第二沟道柱222侧壁表面形成所述第一保护层223。
请参考图7，形成所述第一牺牲沟道柱221和第二沟道柱222之后，去除所述第一区I表面的初始掺杂材料膜210，在所述第二区II和第三区III表面形成所述初始掺杂层230。
去除所述第一区I表面的初始掺杂材料膜210的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
需要说明的是，位于第三区III表面的初始掺杂层230后续作为在第三区III上形成的半导体器件的源漏区，位于第II区表面的初始掺杂层230后续被去除且被第二掺杂层取代，以提高形成的半导体结构的性能。
请参考图8，在所述第二区II和第三区III表面形成所述初始掺杂层230之后，在所述第一区I表面形成第一掺杂层240，所述第一掺杂层240内掺杂有第一导电类型离子，且所述第一导电类型离子具有第一浓度。
所述第一掺杂层240作为半导体器件的源漏区。
所述第一掺杂层240的形成工艺包括：外延生长工艺。在形成所述第一掺杂层240的过程中，采用原位掺杂工艺在所述第一掺杂层240内掺杂所述第一导电类型离子。
在其他实施例，还可以采用离子注入工艺掺杂所述第一导电类型离子。
当第一区I和第二区II用于形成P型器件，所述第一掺杂层240的材料包括：硅、锗或者硅锗；所述第一导电类型离子为P型离子，包括：硼离子或者铟离子；当第一区I和第二区II用于形成N型器件，所述第一掺杂层240的材料包括：硅、砷化镓或铟镓砷；所述第一导电类型离子为P型离子，包括：磷离子或者砷离子。
在本实施例中，所述第一区I和第二区II用于形成P型器件，所述第一掺杂层240的材料为硅锗，所述第一导电类型离子为硼离子。
所述第一浓度的范围为5.0E20 atm/立方厘米～3.0E22atm/立方厘米。
形成所述第一掺杂层240之后，在所述第二区II表面形成第二掺杂层，所述第二掺杂层内掺杂有第一导电类型离子，所述第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度；在所述第二掺杂层表面形成第一沟道柱，所述第一沟道柱内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和所述第一导电类型离子的导电类型相反，具体形成所述第二掺杂层和第一沟道柱的过程请参考图9至图12。
请参考图9，在所述第一区I和第二区II表面形成初始隔离层250。
所述初始隔离层250的作用在于，一方面，用于后续形成隔离层，以便对器件的源漏区和第一栅极结构、以及第二栅极结构进行电隔离；另一方面，为后续形成第一沟道柱提供支撑。
在本实施例中，所述初始隔离层250还位于所述第三区III上，所述初始隔离层250覆盖所述第二沟道柱222侧壁表面。
在本实施例中，所述初始隔离层250暴露出位于所述第一牺牲沟道柱221顶部表面和第二沟道柱222顶部表面的第二保护层223。
所述初始隔离层250的形成方法包括：在所述第一区I、第二区II以及第三区III上形成隔离材料膜(图中未示出)，所述隔离材料膜覆盖所述第一牺牲沟道柱221侧壁表面和第二沟道柱222侧壁表面；平坦化所述隔离材料膜，直至暴露出所述第二保护层顶部表面，形成所述初始隔离层250。
所述隔离材料膜的材料和第一保护层223、以及第二保护层的材料不同，使得后续平坦化所述隔离材料膜、以及刻蚀初始隔离层240形成隔离层的过程中，保护所述第一牺牲沟道柱221和第二沟道柱222，减少其受到工艺的影响，使得形成的半导体结构的性能较好。
所述隔离材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、碳氮氧化硅或者氮氧化硅，相应的，所述初始隔离层250的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、碳氮氧化硅或者氮氧化硅。
在本实施例中，所述初始隔离层250的材料为氧化硅。
请参考图10，在所述初始隔离层250内形成暴露出所述初始掺杂层230表面的第一开口；刻蚀所述第一开口261底部的初始掺杂层230，直至暴露出基底200表面，在所述第一开口261底部形成第二开口262。
具体的，在本实施例中，所述第一开口261暴露出第二区II上的初始掺杂层230；所述第二开口262暴露出第二区II上的基底200表面。
所述第一开口261的形成方法包括：去除所述第一牺牲沟道柱221，在所述初始隔离层250内形成所述第一开口261。
去除所述第一牺牲沟道柱221的工艺包括：干法刻蚀工艺和湿法刻蚀工艺的一种或者两种组合。
刻蚀所述第一开口261底部的初始掺杂层230的工艺包括：干法刻蚀工艺和湿法刻蚀工艺的一种或者两种组合。
在本实施例中，所述第一牺牲沟道柱221和所述初始掺杂层230的材料相同，因而，可以采用同一刻蚀工艺，为干法刻蚀工艺，去除所述第一牺牲沟道柱221和刻蚀所述第一开口261底部的初始掺杂层231，从而节省工艺步骤和时间。
在本实施例中，所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括：CHF3、O2和He，其中，CHF3的流量为40标准毫升/分～800标准毫升/分，O2的流量为50标准毫升/分～400标准毫升/分，He的流量为30标准毫升/分～600标准毫升/分。
请参考图11，在所述第二开口262内形成所述第二掺杂层270。
所述第二掺杂层270内掺杂有第一导电类型离子，且所述第一导电类型离子具有第二浓度。
所述第二浓度的范围为3.0E20 atm/立方厘米～1.0E22atm/立方厘米。
由于位于基底200的第一区I上的第一掺杂层240内的第一导电类型离子具有第一浓度，位于第二区II上的第二掺杂层270内的第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度，所述第一掺杂层240和所述第二掺杂层270共同用于作为半导体器件的源漏区。一方面，所述第一掺杂层240内掺杂的第一导电类型离子的浓度较高，有利于降低所述第一掺杂层240的电阻率，使得所述源漏区的电阻降低，进而有利于所述半导体结构的性能。另一方面，所述第二掺杂层270内掺杂的第一导电类型离子的浓度较低，并且所述第二掺杂层270位于后续形成的第一沟道柱的底部，从而扩散进入第一沟道柱内的离子较少。同时，后续形成的第一沟道柱内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和第一导电类型离子的导电类型相反，由于扩散进入第一沟道柱内的第一导电类型离子较少，从而有效减少了电子空穴对的复合，能够有效保证第一沟道柱内的载流子浓度，即，具有较好的沟道迁移率，形成的半导体结构的性能较好。
所述第二掺杂层270的形成工艺为外延生长工艺。在形成所述第二掺杂层270的过程中，采用原位掺杂工艺在所述第二掺杂层270内掺杂所述第一导电类型离子。
在其他实施例，还可以采用离子注入工艺掺杂所述第一导电类型离子。
在本实施例中，所述第一区I和第二区II用于形成P型器件，所述第二掺杂层270的材料为硅锗，所述第一导电类型离子为硼离子。
请参考图12，在所述第一开口261内形成所述第一沟道柱280，且所述第一沟道柱280位于所述第二掺杂层270表面。
所述第一沟道柱280为第一区I和第二区II上形成的器件提供沟道。
所述第一沟道柱的材料包括：硅、锗、硅锗或者砷化镓。
在本实施例中，所述沟道材料膜220的材料为硅。
所述第一沟道柱280的形成工艺包括外延生长工艺。在形成所述第一沟道柱的过程中，采用原位掺杂工艺在所述第一沟道柱280内掺杂第二导电类型离子。
当第一区I和第二区II用于形成P型器件，所述第二导电类型离子为N型离子，包括：磷离子或者砷离子；当第一区I和第二区II用于形成N型器件，所述第二导电类型离子为P型离子，包括：硼离子或者铟离子。
在本实施例中，所述第一区I和第二区II用于形成P型器件，所述第二导电类型离子为磷离子。
请参考图13，刻蚀所述初始隔离层250，使所述初始隔离层250形成隔离层251，且所述隔离层251的顶部表面低于所述第一沟道柱280的顶部表面。
在本实施例中，所述初始隔离层250还位于第三区III上，且覆盖第二沟道柱222，因此，形成的所述隔离层251还低于第二沟道柱222。
所述隔离层251用于实现器件的源漏区和后续形成的第一栅极结构、以及第二栅极结构之间的电隔离。
所述隔离层251通过刻蚀初始隔离层250而形成，相应的，所述隔离层251的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、碳氮氧化硅或者氮氧化硅，
在本实施例中，所述隔离层251的材料为氧化硅。
在本实施例中，刻蚀所述初始隔离层250的过程中，还刻蚀所述第一保护层223，使最终的第一保护层223的顶部表面齐平于隔离层251的顶部表面。
请参考图14，形成所述隔离层251之后，在所述第一沟道柱280侧壁表面形成第一栅极结构291，所述第一栅极结构291顶部表面低于所述第一沟道柱280顶部表面，且所述第一栅极结构291还延伸至部分隔离层251表面；在所述第二沟道柱222侧壁表面形成第二栅极结构292，所述第二栅极结构292顶部表面低于所述第二沟道柱222顶部表面，且所述第二栅极结构292还延伸至部分隔离层251表面。
请继续参考图14，在所述基底200上形成介质层281，所述第一沟道柱280、第一栅极结构291、第二沟道柱222、以及第二栅极结构292位于所述介质层281内；在所述介质层281内形成第一导电插塞293、第二导电插塞294、第三导电插塞295、第四导电插塞296、第五导电插塞297以及第六导电插塞298，所述第一导电插塞293与所述第一栅极结构291电连接，所述第二导电插塞294与所述第一沟道柱280顶部电连接，所述第三导电插塞295与所述第一掺杂层240电连接，所述第四导电插塞296与所述第二栅极结构292电连接，所述第五导电插塞297与所述第二沟道柱222顶部电连接，所述第六导电插塞298与所述初始掺杂层230电连接。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图13，包括：基底200，所述基底200包括第一区I、以及与所述第一区I相邻的第二区II，所述第一区I包围所述第二区II；位于所述第一区I表面的第一掺杂层240，所述第一掺杂层240内掺杂有第一导电类型离子，且所述第一导电类型离子具有第一浓度；位于所述第二区II表面的第二掺杂层270，所述第二掺杂层270内掺杂有第一导电类型离子，所述第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度；位于所述第二掺杂层270表面的第一沟道柱280，所述第一沟道柱280内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和所述第一导电类型离子的导电类型相反。
由于位于基底200的第一区I上的第一掺杂层240内的第一导电类型离子具有第一浓度，位于第二区II上的第二掺杂层270内的第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度，所述第一掺杂层240和所述第二掺杂层270共同用于作为半导体器件的源漏区。一方面，所述第一掺杂层240内掺杂的第一导电类型离子的浓度较高，有利于降低所述第一掺杂层240的电阻率，使得所述源漏区的电阻降低，进而有利于所述半导体结构的性能。另一方面，所述第二掺杂层270内掺杂的第一导电类型离子的浓度较低，并且所述第二掺杂层270位于所述第一沟道柱280的底部，从而扩散进入第一沟道柱280内的离子较少。同时，所述第一沟道柱280内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和第一导电类型离子的导电类型相反，由于扩散进入第一沟道柱280内的第一导电类型离子较少，从而有效减少了电子空穴对的复合，能够有效保证第一沟道柱内的载流子浓度，即，具有较好的沟道迁移率，形成的半导体结构的性能较好。
以下结合附图进行详细说明。
所述第一浓度的范围为5.0E20 atm/立方厘米～3.0E22atm/立方厘米；所述第二浓度的范围为3.0E20 atm/立方厘米～1.0E22atm/立方厘米。
在本实施例中，所述基底200还包括：第三区III，且所述第三区III与所述第一区I相邻；所述半导体结构还包括：位于所述第三区III表面的初始掺杂层230；位于部分所述第三区III表面的第二沟道柱222。
所述半导体结构还包括：位于所述第一区I和第三区III上的隔离层251，且所述隔离层251覆盖部分所述第一沟道柱280侧壁表面和部分所述第二沟道柱222侧壁表面。
所述半导体结构还包括：位于所述第一沟道柱280侧壁表面的第一栅极结构291，所述第一栅极结构291顶部表面低于所述第一沟道柱280顶部表面，且所述第一栅极结构291还延伸至部分隔离层251表面；位于所述第二沟道柱222侧壁表面形成第二栅极结构292，所述第二栅极结构292顶部表面低于所述第二沟道柱222顶部表面，且所述第二栅极结构292还延伸至部分隔离层251表面；位于所述基底200上的介质层281，所述第一沟道柱280、第一栅极结构291、第二沟道柱222、以及第二栅极结构292位于所述介质层281内；位于所述介质层281内的第一导电插塞293、第二导电插塞294、第三导电插塞295、第四导电插塞296、第五导电插塞297以及第六导电插塞298，所述第一导电插塞293与所述第一栅极结构291电连接，所述第二导电插塞294与所述第一沟道柱280顶部电连接，所述第三导电插塞295与所述第一掺杂层240电连接，所述第四导电插塞296与所述第二栅极结构292电连接，所述第五导电插塞297与所述第二沟道柱222顶部电连接，所述第六导电插塞298与所述初始掺杂层230电连接。
当所述第一区I和第二区II用于形成P型器件，所述第一掺杂层240的材料包括：硅、锗或者硅锗，所述第二掺杂层270的材料包括：硅、锗或者硅锗；当所述第一区I和第二区II用于形成N型器件，所述第一掺杂层240的材料包括：硅、砷化镓或者铟镓砷；所述第二掺杂层270的材料包括：硅、砷化镓或者铟镓砷；。
在本实施例中，所述第一区I和第二区II用于形成P型器件，所述第一掺杂层240的材料为硅锗，第二掺杂层270的材料为硅锗。
在本实施例中，所述基底200还包括：第三区III，当所述第三区III用于形成N型器件，位于第三区III上的所述初始掺杂层230的材料包括：硅、砷化镓或者铟镓砷；当第三区III用于形成P型器件，位于第三区III上的所述初始掺杂层230的材料包括：硅、锗或者硅锗。
在本实施例中，所述第三区III用于形成N型器件，所述初始掺杂层230的材料为硅。
当所述第一区和第二区用于形成P型器件，所述第一导电类型离子包括：硼离子或者铟离子，所述第二导电类型离子包括：磷离子或者砷离子；当所述第一区和第二区用于形成N型器件，所述第一导电类型离子包括：磷离子或者砷离子，所述第二导电类型离子包括：硼离子或者铟离子。
在本实施例中，所述第一区I和第二区II用于形成P型器件，所述第一导电类型离子为硼离子，所述第二导电类型离子为磷离子。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构，其特征在于，包括：
基底，所述基底包括第一区、与所述第一区相邻的第二区以及第三区，所述第一区包围所述第二区，所述第三区与所述第一区相邻；
位于所述第一区表面的第一掺杂层，所述第一掺杂层内掺杂有第一导电类型离子，且所述第一导电类型离子具有第一浓度；
位于所述第二区表面的第二掺杂层，所述第二掺杂层内掺杂有第一导电类型离子，所述第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度；
位于所述第二掺杂层表面的第一沟道柱，所述第一沟道柱内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和所述第一导电类型离子的导电类型相反；
位于所述第三区表面的初始掺杂层；位于部分所述第三区表面的第二沟道柱。
2.如权利要求1所述的半导体结构，其特征在于，所述第一浓度的范围为5.0E20 atm/立方厘米～3.0E22atm/立方厘米；所述第二浓度的范围为3.0E20atm/立方厘米～1.0E22atm/立方厘米。
3.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一区和第三区上的隔离层，且所述隔离层覆盖部分所述第一沟道柱侧壁表面和部分所述第二沟道柱侧壁表面。
4.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一沟道柱侧壁表面的第一栅极结构，所述第一栅极结构顶部表面低于所述第一沟道柱顶部表面，且所述第一栅极结构还延伸至部分隔离层表面；位于所述第二沟道柱侧壁表面形成第二栅极结构，所述第二栅极结构顶部表面低于所述第二沟道柱顶部表面，且所述第二栅极结构还延伸至部分隔离层表面；位于所述基底上的介质层，所述第一沟道柱、第一栅极结构、第二沟道柱、以及第二栅极结构位于所述介质层内；位于所述介质层内的第一导电插塞、第二导电插塞、第三导电插塞、第四导电插塞、第五导电插塞以及第六导电插塞，所述第一导电插塞与所述第一栅极结构电连接，所述第二导电插塞与所述第一沟道柱顶部电连接，所述第三导电插塞与所述第一掺杂层电连接，所述第四导电插塞与所述第二栅极结构电连接，所述第五导电插塞与所述第二沟道柱顶部电连接，所述第六导电插塞与所述初始掺杂层电连接。
5.如权利要求1所述的半导体结构，其特征在于，当所述第一区和第二区用于形成P型器件，所述第一掺杂层的材料包括：硅、锗或者硅锗，所述第二掺杂层的材料包括：硅、锗或者硅锗；当所述第一区和第二区用于形成N型器件，所述第一掺杂层的材料包括：硅、砷化镓或者铟镓砷；所述第二掺杂层的材料包括：硅、砷化镓或者铟镓砷。
6.如权利要求1所述的半导体结构，其特征在于，当所述第一区和第二区用于形成P型器件，所述第一导电类型离子包括：硼离子或者铟离子，所述第二导电类型离子包括：磷离子或者砷离子；当所述第一区和第二区用于形成N型器件，所述第一导电类型离子包括：磷离子或者砷离子，所述第二导电类型离子包括：硼离子或者铟离子。
7.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区、与所述第一区相邻的第二区以及第三区，所述第一区包围所述第二区，所述第三区与所述第一区相邻；
在所述第三区表面形成初始掺杂层；
在所述第一区表面形成第一掺杂层，所述第一掺杂层内掺杂有第一导电类型离子，且所述第一导电类型离子具有第一浓度；
在所述第二区表面形成第二掺杂层，所述第一掺杂层内掺杂有第一导电类型离子，所述第一导电类型离子具有第二浓度，且所述第二浓度小于所述第一浓度；
在所述第二掺杂层表面形成第一沟道柱，所述第一沟道柱内掺杂有第二导电类型离子，且所述第二导电类型离子的导电类型和所述第一导电类型离子的导电类型相反。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述初始掺杂层还位于所述第二区表面；所述初始掺杂层的形成方法包括：在所述第一区、第二区、以及第三区表面形成初始掺杂材料膜；去除所述第一区表面的初始掺杂材料膜，在所述第二区和第三区表面形成所述初始掺杂层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，还包括：形成所述初始掺杂材料膜之后，去除所述第一区表面的初始掺杂材料膜之前，在所述第二区表面形成第一牺牲沟道柱，在部分所述第三区表面形成第二沟道柱。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一牺牲沟道柱和所述第二沟道柱的形成方法包括：在所述初始掺杂材料膜表面形成沟道材料膜；在所述沟道材料膜上形成图形化层，所述图形化层覆盖部分沟道材料膜表面；以所述图形化层为掩膜，刻蚀所述沟道材料膜，直至暴露出所述初始掺杂材料膜表面，在所述第二区上形成第一牺牲沟道柱，在部分所述第三区上形成所述第二沟道柱。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二掺杂层和第一沟道柱的形成方法包括：在所述第一区和第二区表面形成初始隔离层；在所述初始隔离层内形成暴露出所述初始掺杂层表面的第一开口；刻蚀所述第一开口底部的初始掺杂层，直至暴露出基底表面，在所述第一开口底部形成第二开口；在所述第二开口内形成所述第二掺杂层；在所述第一开口内形成所述第一沟道柱，且所述第一沟道柱位于所述第二掺杂层表面。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一开口的形成方法包括：去除所述第一牺牲沟道柱，在所述初始隔离层内形成所述第一开口。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，还包括：形成所述初始隔离层之前，在所述第二沟道柱顶部表面和第一牺牲沟道柱顶部表面形成第二保护层，且所述第二保护层和初始隔离层、所述第二沟道柱、以及第一牺牲材料膜的材料不同；形成所述第一牺牲沟道柱和第二沟道柱的过程中，形成所述第二保护层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述初始隔离层还位于所述第三区上，且所述初始隔离层覆盖所述第二沟道柱侧壁表面；所述初始隔离层的形成方法包括：在所述第一区、第二区以及第三区上形成隔离材料膜，所述隔离材料膜覆盖所述第一牺牲沟道柱侧壁表面和第二沟道柱侧壁表面；平坦化所述隔离材料膜，直至暴露出所述第二保护层顶部表面，形成所述初始隔离层。
15.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：形成所述第一沟道柱之后，刻蚀所述初始隔离层，使所述初始隔离层形成隔离层，且所述隔离层的顶部表面低于所述第二沟道柱的顶部表面。
16.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：形成所述第一牺牲沟道柱和所述第二沟道柱之后，去除所述第一区表面的初始掺杂材料膜之前，在所述第一牺牲沟道柱和所述第二沟道柱侧壁表面形成第一保护层，所述第一保护层和所述第一牺牲沟道柱、所述第二沟道柱、以及所述初始隔离层的材料不同。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述第一保护层的形成方法还包括：在所述初始掺杂材料膜表面、第一牺牲沟道柱侧壁表面和顶部表面、以及第二沟道柱侧壁表面和顶部表面形成第一保护材料膜；回刻蚀所述第一保护材料膜，直至暴露出所述初始掺杂材料膜表面、以及第一牺牲沟道柱和第一沟道柱顶部表面，在第一牺牲沟道柱和第二沟道柱侧壁表面形成所述第一保护层。
18.如权利要求15所述的半导体结构的形成方法，其特征在于，还包括：形成所述隔离层之后，在所述第一沟道柱侧壁表面形成第一栅极结构，所述第一栅极结构顶部表面低于所述第二沟道柱顶部表面，且所述第一栅极结构还延伸至部分隔离层表面；在所述第二沟道柱侧壁表面形成第二栅极结构，所述第二栅极结构顶部表面低于所述第二沟道柱顶部表面，且所述第二栅极结构还延伸至部分隔离层表面；在所述基底上形成介质层，所述第一沟道柱、第一栅极结构、第二沟道柱、以及第二栅极结构位于所述介质层内；在所述介质层内形成第一导电插塞、第二导电插塞、第三导电插塞、第四导电插塞、第五导电插塞以及第六导电插塞，所述第一导电插塞与所述第一栅极结构电连接，所述第二导电插塞与所述第一沟道柱顶部电连接，所述第三导电插塞与所述第一掺杂层电连接，所述第四导电插塞与所述第二栅极结构电连接，所述第五导电插塞与所述第二沟道柱顶部电连接，所述第六导电插塞与所述初始掺杂层电连接。
CN202010146850.8A 2020-03-05 2020-03-05 半导体结构及其形成方法 Active CN113363256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010146850.8A CN113363256B (zh) 2020-03-05 2020-03-05 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010146850.8A CN113363256B (zh) 2020-03-05 2020-03-05 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113363256A CN113363256A (zh) 2021-09-07
CN113363256B true CN113363256B (zh) 2023-10-20

Family

ID=77523616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010146850.8A Active CN113363256B (zh) 2020-03-05 2020-03-05 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113363256B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745111B (zh) * 2020-05-28 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713088A (zh) * 2019-10-24 2021-04-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062689B2 (en) * 2016-05-13 2018-08-28 Globalfoundries Inc. Method to fabricate vertical fin field-effect-transistors
US10686057B2 (en) * 2018-04-12 2020-06-16 International Business Machines Corporation Vertical transport FET devices having a sacrificial doped layer
US11239342B2 (en) * 2018-06-28 2022-02-01 International Business Machines Corporation Vertical transistors having improved control of top source or drain junctions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713088A (zh) * 2019-10-24 2021-04-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN113363256A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
WO2017035780A1 (zh) 隧穿场效应晶体管及其制备方法
US20160133695A1 (en) A method of inhibiting leakage current of tunneling transistor, and the corresponding device and a preparation method thereof
CN104517847A (zh) 无结晶体管及其形成方法
US8227841B2 (en) Self-aligned impact-ionization field effect transistor
CN113363256B (zh) 半导体结构及其形成方法
KR101868634B1 (ko) 반도체 소자의 제조 방법
US20230343851A1 (en) Semiconductor device and method for manufacturing the same
CN113363321B (zh) 半导体结构及其形成方法
CN112951723B (zh) 半导体结构及其形成方法
CN112713088B (zh) 半导体结构及其形成方法
CN112420831B (zh) 半导体结构及其形成方法
CN112992679B (zh) 半导体结构及其形成方法
CN113838934A (zh) 半导体结构及其形成方法
CN113363145B (zh) 半导体结构的形成方法
CN113363154B (zh) 半导体结构的形成方法
CN112397389B (zh) 半导体器件及其形成方法
US6759308B2 (en) Silicon on insulator field effect transistor with heterojunction gate
CN113823692B (zh) 半导体结构及其形成方法
WO2023108789A1 (zh) 一种半导体器件及其制造方法
US20230411398A1 (en) Semiconductor structure and fabrication method thereof
CN111403469B (zh) 半导体器件及其形成方法
CN112582266A (zh) 半导体结构及其形成方法
CN117673116A (zh) 半导体结构及半导体结构的形成方法
CN114823841A (zh) 半导体结构及其形成方法
CN116978948A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant