CN117673116A - 半导体结构及半导体结构的形成方法 - Google Patents
半导体结构及半导体结构的形成方法 Download PDFInfo
- Publication number
- CN117673116A CN117673116A CN202211042638.2A CN202211042638A CN117673116A CN 117673116 A CN117673116 A CN 117673116A CN 202211042638 A CN202211042638 A CN 202211042638A CN 117673116 A CN117673116 A CN 117673116A
- Authority
- CN
- China
- Prior art keywords
- epitaxial
- layer
- channel
- ions
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims description 82
- 239000000463 material Substances 0.000 claims description 46
- 230000007704 transition Effects 0.000 claims description 31
- 239000002019 doping agent Substances 0.000 claims description 25
- -1 boron ions Chemical class 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 13
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 229910001449 indium ion Inorganic materials 0.000 claims description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 230000005669 field effect Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000002135 nanosheet Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及半导体结构的形成方法，结构包括：衬底；位于衬底上的沟道结构，所述沟道结构包括若干垂直堆叠的沟道层，相邻沟道层之间以及沟道层与衬底之间包括间隔结构，所述沟道结构还包括位于沟道层两端的外延结构，所述外延结构与沟道层相接触；横跨所述沟道结构的栅极结构，所述栅极结构还位于所述间隔结构内，所述栅极结构环绕所述沟道层。位于栅极结构侧壁的内侧墙，所述内侧墙位于相邻外延结构之间以及外延结构与衬底之间，且所述外延结构的外表面与所述内侧墙的外表面齐平；位于栅极结构两侧的源漏掺杂区，所述源漏掺杂区与外延结构相接触。所述半导体结构的电阻减小。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种全沟道栅极环绕(gate-all-around，简称GAA)结构的场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。
在全沟道栅极环绕(Gate-All-Around，简称GAA)场效应晶体管器件中，由于沟道从整根鳍部结构变为复杂的多层纳米片结构，全栅极环绕的纳米片结构虽然更有助于栅极对沟道的控制，但是由于纳米片结构总体体积大幅缩小，导致全栅极环绕场效应晶体管器件的电阻大幅增加。
因此，全沟道栅极环绕场效应晶体管的性能还有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善全沟道栅极环绕场效应晶体管的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于衬底上的沟道结构，所述沟道结构包括若干垂直堆叠的沟道层，相邻沟道层之间以及沟道层与衬底之间包括间隔结构，所述沟道结构还包括位于沟道层两端的外延结构，所述外延结构与沟道层相接触间隔结构；横跨所述沟道结构的栅极结构，所述栅极结构还位于所述间隔结构内，所述栅极结构环绕所述沟道层；位于栅极结构侧壁的内侧墙，所述内侧墙位于相邻外延结构之间以及外延结构与衬底之间，且所述外延结构的外表面与所述内侧墙的外表面齐平；位于栅极结构两侧的源漏掺杂区，所述源漏掺杂区与外延结构相接触。
可选的，所述半导体结构的导电类型包括N型或P型；所述半导体结构的导电类型为P型时，所述外延结构内具有P型离子，所述P型离子包括硼离子或铟离子；所述半导体结构的导电类型为N型时，所述外延结构内具有N型离子。
可选的，所述P型离子包括硼离子或铟离子，所述N型离子包括磷离子或砷离子；所述掺杂离子的浓度范围为1E8原子每立方厘米～1E22原子每立方厘米。
可选的，所述外延结构的材料包括硅。
可选的，所述源漏掺杂区的材料包括硅锗或磷硅。
可选的，所述外延结构包括若干外延层，若干所述外延层沿垂直于所述沟道层侧壁方向分布，各所述外延层内的掺杂离子浓度不同。
可选的，所述外延结构包括与沟道层相接触的第一外延层、与所述第一外延层相接触的第二外延层以及与所述第二沟道层相接触的第三外延层；所述第二外延层内的掺杂离子浓度大于第一外延层内的掺杂离子浓度和第三外延层内的掺杂离子浓度；或者，所述第一外延层内的掺杂离子浓度小于第二外延层内的掺杂离子浓度，且所述第二外延层内的掺杂离子浓度小于第三外延层内的掺杂离子浓度。
可选的，所述外延结构与栅极结构侧壁之间的间距大于或等于1纳米。
可选的，还包括：位于衬底上的介质结构，所述栅极结构、源漏掺杂区位于介质结构内。
可选的，还包括：位于衬底和沟道结构之间的底部结构；位于衬底上和底部结构侧壁的第一隔离层；所述栅极结构位于所述第一隔离层上。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成初始沟道结构，所述初始沟道结构包括若干垂直堆叠的堆叠结构，所述堆叠结构包括初始牺牲层和位于初始牺牲层上的初始沟道层；在初始沟道结构上形成伪栅极结构；在伪栅极结构两侧的初始沟道结构内形成源漏开口，并在伪栅极结构底部形成过渡沟道层和过渡牺牲层，所述源漏开口暴露出所述过渡沟道层和过渡牺牲层侧壁表面；去除所述源漏开口暴露出的部分过渡牺牲层，形成牺牲层；在牺牲层侧壁形成内侧墙，所述内侧墙位于相邻过渡沟道层之间和过渡沟道层与衬底之间；形成内侧墙之后，去除所述源漏开口暴露出的部分过渡沟道层，形成沟道层和位于沟道层侧壁的第一凹槽，所述第一凹槽位于相邻内侧墙之间以及内侧墙与衬底之间；在第一凹槽内形成外延结构，所述外延结构与所述沟道层相接触，所述外延结构内具有掺杂离子；形成外延结构之后，在源漏开口内形成源漏掺杂区，所述源漏掺杂区与外延结构相接触。
可选的，所述半导体结构的导电类型包括N型或P型；所述半导体结构的导电类型为P型时，所述外延结构内具有P型离子，所述P型离子包括硼离子或铟离子；所述半导体结构的导电类型为N型时，所述外延结构内具有N型离子。
可选的，所述P型离子包括硼离子或铟离子，所述N型离子包括磷离子或砷离子；所述掺杂离子的浓度范围为1E8原子每立方厘米～1E22原子每立方厘米。
可选的，所述源漏掺杂区的材料包括硅锗或磷硅。
可选的，所述外延结构包括若干外延层，若干所述外延层沿垂直于所述沟道层侧壁方向分布，各所述外延层内的掺杂离子浓度不同。
可选的，所述外延结构包括与沟道层相接触的第一外延层、与所述第一外延层相接触的第二外延层以及与所述第二沟道层相接触的第三外延层；所述第二外延层内的掺杂离子浓度大于第一外延层内的掺杂离子浓度和第三外延层内的掺杂离子浓度；或者，所述第一外延层内的掺杂离子浓度小于第二外延层内的掺杂离子浓度，且所述第二外延层内的掺杂离子浓度小于第三外延层内的掺杂离子浓度。
可选的，所述外延结构与牺牲层侧壁之间的间距大于或等于1纳米。
可选的，去除所述源漏开口暴露出的部分初始沟道层的工艺包括：各向同性干法刻蚀工艺或湿法刻蚀工艺。
可选的，在第一凹槽内形成外延结构的工艺包括外延生长工艺。
可选的，还包括：在衬底上形成介质结构，所述伪栅极结构、源漏掺杂区位于介质结构内；去除所述伪栅极结构，在介质结构内形成栅极开口；去除栅极开口暴露出的牺牲层，在相邻沟道层之间以及沟道层与衬底之间形成间隔结构；在栅极开口内和间隔结构内形成栅极结构，所述栅极结构环绕所述沟道层。
可选的，在牺牲层侧壁形成内侧墙的方法包括：去除所述源漏开口暴露出的部分过渡牺牲层，形成牺牲层和位于牺牲层侧壁的第二凹槽，所述第二凹槽位于相邻过渡沟道层之间和过渡沟道层与衬底之间；在第二凹槽内形成内侧墙。
可选的，所述外延结构的材料包括硅。
可选的，还包括：位于衬底和沟道结构之间的底部结构；形成位于衬底上和底部结构侧壁的第一隔离层；所述栅极结构位于所述第一隔离层上。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案，通过在沟道层侧壁形成外延结构，所述外延结构位于源漏掺杂区和沟道层间，从而能够增加沟道层的导电率，降低半导体结构的电阻。
进一步，所述外延结构若干层的外延层内的掺杂离子浓度具有梯度变化，能更进一步增加沟道层的导电率，优化所述半导体结构的电阻，提升半导体结构的性能。
附图说明
图1至图10是本发明一实施例中半导体结构形成过程的结构示意图；
图11是本发明另一实施例中外延结构的结构示意图。
具体实施方式
如背景技术所述，全沟道栅极环绕场效应晶体管的性能还有待改善。
具体地，为了减小全栅极环绕场效应晶体管的电阻，通常采用两种方式，(1)减小源漏掺杂区与栅极结构之间的距离；(2)通过离子注入或者热扩散工艺提高沟道导电率。
对于第(1)种方案，刻蚀形成源漏掺杂区的凹槽时，难以形成完美形状的U型凹槽，从而使得凹槽上下的尺寸不均匀；同时，源漏掺杂区与栅极结构之间的距离减小也会增加源漏掺杂区与栅极结构的短路风险。
对于第(2)种方案，一方面离子注入的剂量有限，并且对沟道有一定损伤；另一方面，离子注入有一定的角度，对于全栅极环绕场效应晶体管这种多层硅和硅锗交叠的纳米片结构来说，上下不均一问题会更明显；而依靠热扩散使得源漏掺杂区的掺杂元素扩散到沟道的量有限，同时热扩散的费用高，且无法精确控制扩散的横向深度与浓度。
为了解决上述问题，本发明技术方案提高一种半导体结构及半导体结构的形成方法，通过在沟道层侧壁形成外延结构，所述外延结构位于源漏掺杂区和沟道层间，从而能够增加沟道层的导电率，降低半导体结构的电阻。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图1至图10是本发明一实施例中半导体结构形成过程的结构示意图。
请参考图1至图3，图1为图2和图3的俯视图，图2为图1沿剖面线AA1方向的结构示意图，图3为图1沿剖面线BB1方向的结构示意图，提供衬底200。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请继续参考图1至图3，在衬底200上形成底部结构201和位于底部结构201上的初始沟道结构，所述初始沟道结构包括若干垂直堆叠的堆叠结构，所述堆叠结构包括初始牺牲层202和位于初始牺牲层202上的初始沟道层203。
形成所述底部结构201和初始沟道结构的方法包括：形成初始衬底(未图示)；在所述初始衬底上形成若干堆叠材料层，所述堆叠材料层包括牺牲材料层(未图示)和位于牺牲材料层上的沟道材料层(未图示)；在堆叠材料层上形成掩膜结构(未图示)，以所述掩膜结构为掩膜刻蚀所述堆叠材料层和初始衬底，形成衬底200、位于衬底200上的底部结构201以及位于底部结构201上的若干垂直堆叠的堆叠结构。
所述初始牺牲层202和所述初始沟道层203的材料不同。具体的，所述初始牺牲层202的材料为单晶硅或单晶锗硅；所述初始沟道层203的材料为单晶硅或单晶锗硅。
在本实施例中，所述初始牺牲层202的材料为硅锗；所述初始沟道层203的材料为单晶硅。
所述初始牺牲层202和所述初始沟道层203的材料不同，使得所述初始牺牲层202和所述初始沟道层203具有不同的刻蚀选择比，则后续去除牺牲层时，对沟道层的损伤较小。
请参考图4和图5，图4为在图2基础上的结构示意图，图5为在图3础上的结构示意图，在衬底200上形成第一隔离层205，所述第一隔离层205位于所述底部结构201侧壁。
所述第一隔离层205的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述第一隔离层205的材料包括氧化硅。
请继续参考图4和图5，在第一隔离层205上形成伪栅极结构206，所述伪栅极结构206横跨所述初始沟道结构。
所述伪栅极结构206包括伪栅介质层(未图示)和位于伪栅介质层上的伪栅极层(未标示)。
在本实施例中，所述伪栅介质层的材料包括氧化硅或低K(K小于3.9)材料；所述伪栅极层的材料包括多晶硅。
在本实施例中，还包括形成位于伪栅极结构206侧壁的侧墙结构(未标示)。
请参考图6，图6为在图5基础上的结构示意图，在伪栅极结构206两侧的初始沟道结构内形成源漏开口212。
在伪栅极结构206两侧的初始沟道结构内形成源漏开口212的方法包括：以所述伪栅极结构206为掩膜刻蚀所述初始沟道结构，直至暴露出底部结构201表面，在初始沟道结构内形成源漏开口212，并在伪栅极结构206底部形成过渡沟道层(未标示)和过渡牺牲层(未标示)，所述源漏开口212暴露出所述初始牺牲层202和初始沟道层203侧壁表面。
请参考图7，去除所述源漏开口212暴露出的部分过渡牺牲层，形成牺牲层204和位于牺牲层204侧壁的第二凹槽，所述第二凹槽位于相邻过渡沟道层之间和过渡沟道层与衬底200之间；在第二凹槽内形成内侧墙213，所述内侧墙213位于相邻过渡沟道层之间和过渡沟道层与衬底200之间。
所述内侧墙213的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述内侧墙213的材料包括氮化硅。
请参考图8，形成内侧墙213之后，去除所述源漏开口212暴露出的部分过渡沟道层，形成沟道层205和位于沟道层205侧壁的第一凹槽214，所述第一凹槽214位于相邻内侧墙213之间以及内侧墙213与衬底200之间。
去除所述源漏开口212暴露出的部分过渡沟道层的工艺包括：各向同性干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，所述第一凹槽214的平行于衬底200表面的深度小于所述内侧墙213平行于衬底200表面的深度，以避免后续形成的外延结构与栅极结构接触而发生短路。
请参考图9，在第一凹槽214内形成外延结构215，所述外延结构215与所述沟道层205相接触，所述外延结构215内具有掺杂离子。
在本实施例中，所述外延结构215的材料包括硅。
所述半导体结构的导电类型包括N型或P型；所述半导体结构的导电类型为P型时，所述外延结构内具有P型离子，所述P型离子包括硼离子或铟离子；所述半导体结构的导电类型为N型时，所述外延结构内具有N型离子。
所述P型离子包括硼离子或铟离子，所述N型离子包括磷离子或砷离子；在本实施例中，所述掺杂离子的浓度范围为1E8原子每立方厘米～1E22原子每立方厘米。
在本实施例中，所述外延结构215与牺牲层204侧壁之间的间距大于或等于1纳米，即所述内侧墙213平行于衬底200表面的深度大于所述外延结构215的平行于衬底200表面的深度的范围为大于等于1纳米。
在本实施例中，在第一凹槽214内形成外延结构215的工艺包括外延生长工艺。
另一实施例中，所述外延结构包括若干外延层，若干所述外延层沿垂直于所述沟道层侧壁方向分布，各所述外延层内的掺杂离子浓度不同。
请参考图10，形成外延结构215之后，在源漏开口212内形成源漏掺杂区216，所述源漏掺杂区216与外延结构215相接触。
所述源漏掺杂区216的材料包括硅锗或磷硅。
所述半导体结构的导电类型为P型时，所述源漏掺杂区216的材料包括硅锗；所述半导体结构的导电类型为N型时，所述源漏掺杂区216的材料包括磷硅。
请继续参考图10，在衬底200上形成介质结构217，所述伪栅极结构206、源漏掺杂区216位于介质结构217内；去除所述伪栅极结构206，在介质结构217内形成栅极开口(未图示)；去除栅极开口暴露出的牺牲层204，在相邻沟道层205之间以及沟道层205与衬底200之间形成间隔结构(未图示)；在栅极开口内和间隔结构内形成栅极结构218，所述栅极结构218环绕所述沟道层205。
所述栅极结构218包括：栅介质层(未图示)和位于栅介质层上的栅极层(未图示)。在本实施例中，所述栅极结构还包括功函数层(未图示)，所述功函数层位于所述栅介质层和栅极层之间。
所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨；所述功函数层的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。
至此，形成的半导体结构，所述半导体结构源漏掺杂区216和沟道层205之间具有外延结构215，所述外延结构215能够增加沟道层205的导电率，从而降低半导体结构的电阻。
相应地，本发明实施例还提供一种半导体结构，请继续参考图10，包括：
衬底200；
位于衬底200上的沟道结构，所述沟道结构包括若干垂直堆叠的沟道层205，相邻沟道层205之间以及沟道层205与衬底200之间包括间隔结构，所述沟道结构还包括位于沟道层205两端的外延结构215，所述外延结构215与沟道层205相接触；
横跨所述沟道结构的栅极结构218，所述栅极结构218还位于所述间隔结构内，所述栅极结构218环绕所述沟道层205。
位于栅极结构218侧壁的内侧墙213，所述内侧墙213位于相邻外延结构215之间以及外延结构215与衬底200之间，且所述外延结构215的外表面与所述内侧墙213的外表面齐平；
位于栅极结构218两侧的源漏掺杂区216，所述源漏掺杂区216与外延结构215相接触。
在本实施例中，所述半导体结构的导电类型包括N型或P型；所述半导体结构的导电类型为P型时，所述外延结构内具有P型离子，所述P型离子包括硼离子或铟离子；所述半导体结构的导电类型为N型时，所述外延结构内具有N型离子。
在本实施例中，所述P型离子包括硼离子或铟离子，所述N型离子包括磷离子或砷离子；所述掺杂离子的浓度范围为1E8原子每立方厘米～1E22原子每立方厘米。
在本实施例中，所述外延结构215的材料包括硅。
所述源漏掺杂区的材料包括硅锗或磷硅。
在本实施例中，所述外延结构215与栅极结构218侧壁之间的间距大于或等于1纳米。
在本实施例中，还包括：位于衬底200上的介质结构217，所述栅极结构218、源漏掺杂区216位于介质结构217内。
图11是本发明另一实施例中外延结构的结构示意图。
请参考图11，在本实施例中，所述外延结构包括若干外延层，若干所述外延层沿垂直于所述沟道层侧壁方向分布，各所述外延层内的掺杂离子浓度不同。
在本实施例中，所述外延结构包括与沟道层相接触的第一外延层301、与所述第一外延层301相接触的第二外延层302以及与所述第二沟道层302相接触的第三外延层303。
所述第二外延层302内的掺杂离子浓度大于第一外延层301内的掺杂离子浓度和第三外延层303内的掺杂离子浓度；或者，所述第一外延层301内的掺杂离子浓度小于第二外延层302内的掺杂离子浓度，且所述第二外延层302内的掺杂离子浓度小于第三外延层303内的掺杂离子浓度。
所述外延结构若干层的外延层内的掺杂离子浓度具有梯度变化，能更进一步增加沟道层205的导电率，优化所述半导体结构的电阻，提升半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (23)
1.一种半导体结构，其特征在于，包括：
衬底；
位于衬底上的沟道结构，所述沟道结构包括若干垂直堆叠的沟道层，相邻沟道层之间以及沟道层与衬底之间包括间隔结构，所述沟道结构还包括位于沟道层两端的外延结构，所述外延结构与沟道层相接触；
横跨所述沟道结构的栅极结构，所述栅极结构还位于所述间隔结构内，所述栅极结构环绕所述沟道层；
位于栅极结构侧壁的内侧墙，所述内侧墙位于相邻外延结构之间以及外延结构与衬底之间，且所述外延结构的外表面与所述内侧墙的外表面齐平；
位于栅极结构两侧的源漏掺杂区，所述源漏掺杂区与外延结构相接触。
2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构的导电类型包括N型或P型；所述半导体结构的导电类型为P型时，所述外延结构内具有P型离子，所述P型离子包括硼离子或铟离子；所述半导体结构的导电类型为N型时，所述外延结构内具有N型离子。
3.如权利要求2所述的半导体结构，其特征在于，所述P型离子包括硼离子或铟离子，所述N型离子包括磷离子或砷离子；所述掺杂离子的浓度范围为1E8原子每立方厘米～1E22原子每立方厘米。
4.如权利要求3所述的半导体结构，其特征在于，所述外延结构的材料包括硅。
5.如权利要求2所述的半导体结构，其特征在于，所述源漏掺杂区的材料包括硅锗或磷硅。
6.如权利要求1所述的半导体结构，其特征在于，所述外延结构包括若干外延层，若干所述外延层沿垂直于所述沟道层侧壁方向分布，各所述外延层内的掺杂离子浓度不同。
7.如权利要求6所述的半导体结构，其特征在于，所述外延结构包括与沟道层相接触的第一外延层、与所述第一外延层相接触的第二外延层以及与所述第二沟道层相接触的第三外延层；所述第二外延层内的掺杂离子浓度大于第一外延层内的掺杂离子浓度和第三外延层内的掺杂离子浓度；或者，
所述第一外延层内的掺杂离子浓度小于第二外延层内的掺杂离子浓度，且所述第二外延层内的掺杂离子浓度小于第三外延层内的掺杂离子浓度。
8.如权利要求1所述的半导体结构，其特征在于，所述外延结构与栅极结构侧壁之间的间距大于或等于1纳米。
9.如权利要求1所述的半导体结构，其特征在于，还包括：位于衬底上的介质结构，所述栅极结构、源漏掺杂区位于介质结构内。
10.如权利要求1所述的半导体结构，其特征在于，还包括：位于衬底和沟道结构之间的底部结构；位于衬底上和底部结构侧壁的第一隔离层；所述栅极结构位于所述第一隔离层上。
11.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底上形成初始沟道结构，所述初始沟道结构包括若干垂直堆叠的堆叠结构，所述堆叠结构包括初始牺牲层和位于初始牺牲层上的初始沟道层；
在初始沟道结构上形成伪栅极结构；
在伪栅极结构两侧的初始沟道结构内形成源漏开口，并在伪栅极结构底部形成过渡沟道层和过渡牺牲层，所述源漏开口暴露出所述过渡沟道层和过渡牺牲层侧壁表面；
去除所述源漏开口暴露出的部分过渡牺牲层，形成牺牲层；
在牺牲层侧壁形成内侧墙，所述内侧墙位于相邻过渡沟道层之间和过渡沟道层与衬底之间；
形成内侧墙之后，去除所述源漏开口暴露出的部分过渡沟道层，形成沟道层和位于沟道层侧壁的第一凹槽，所述第一凹槽位于相邻内侧墙之间以及内侧墙与衬底之间；
在第一凹槽内形成外延结构，所述外延结构与所述沟道层相接触，所述外延结构内具有掺杂离子；
形成外延结构之后，在源漏开口内形成源漏掺杂区，所述源漏掺杂区与外延结构相接触。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述半导体结构的导电类型包括N型或P型；所述半导体结构的导电类型为P型时，所述外延结构内具有P型离子，所述P型离子包括硼离子或铟离子；所述半导体结构的导电类型为N型时，所述外延结构内具有N型离子。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述P型离子包括硼离子或铟离子，所述N型离子包括磷离子或砷离子；所述掺杂离子的浓度范围为1E8原子每立方厘米～1E22原子每立方厘米。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述源漏掺杂区的材料包括硅锗或磷硅。
15.如权利要求11所述的半导体结构的形成方法，其特征在于，所述外延结构包括若干外延层，若干所述外延层沿垂直于所述沟道层侧壁方向分布，各所述外延层内的掺杂离子浓度不同。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述外延结构包括与沟道层相接触的第一外延层、与所述第一外延层相接触的第二外延层以及与所述第二沟道层相接触的第三外延层；所述第二外延层内的掺杂离子浓度大于第一外延层内的掺杂离子浓度和第三外延层内的掺杂离子浓度；或者，所述第一外延层内的掺杂离子浓度小于第二外延层内的掺杂离子浓度，且所述第二外延层内的掺杂离子浓度小于第三外延层内的掺杂离子浓度。
17.如权利要求11所述的半导体结构的形成方法，其特征在于，所述外延结构与牺牲层侧壁之间的间距大于或等于1纳米。
18.如权利要求11所述的半导体结构的形成方法，其特征在于，去除所述源漏开口暴露出的部分初始沟道层的工艺包括：各向同性干法刻蚀工艺或湿法刻蚀工艺。
19.如权利要求11所述的半导体结构的形成方法，其特征在于，在第一凹槽内形成外延结构的工艺包括外延生长工艺。
20.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：在衬底上形成介质结构，所述伪栅极结构、源漏掺杂区位于介质结构内；去除所述伪栅极结构，在介质结构内形成栅极开口；去除栅极开口暴露出的牺牲层，在相邻沟道层之间以及沟道层与衬底之间形成间隔结构；在栅极开口内和间隔结构内形成栅极结构，所述栅极结构环绕所述沟道层。
21.如权利要求11所述的半导体结构的形成方法，其特征在于，在牺牲层侧壁形成内侧墙的方法包括：去除所述源漏开口暴露出的部分过渡牺牲层，形成牺牲层和位于牺牲层侧壁的第二凹槽，所述第二凹槽位于相邻过渡沟道层之间和过渡沟道层与衬底之间；在第二凹槽内形成内侧墙。
22.如权利要求11所述的半导体结构的形成方法，其特征在于，所述外延结构的材料包括硅。
23.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：形成位于衬底和沟道结构之间的底部结构；形成位于衬底上和底部结构侧壁的第一隔离层；所述栅极结构位于所述第一隔离层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211042638.2A CN117673116A (zh) | 2022-08-29 | 2022-08-29 | 半导体结构及半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211042638.2A CN117673116A (zh) | 2022-08-29 | 2022-08-29 | 半导体结构及半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117673116A true CN117673116A (zh) | 2024-03-08 |
Family
ID=90077565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211042638.2A Pending CN117673116A (zh) | 2022-08-29 | 2022-08-29 | 半导体结构及半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117673116A (zh) |
-
2022
- 2022-08-29 CN CN202211042638.2A patent/CN117673116A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137685B (zh) | 半导体器件及其制造方法 | |
| CN103137686B (zh) | 半导体器件及其制造方法 | |
| SG172643A1 (en) | Etched nanofin transistors | |
| CN106558614B (zh) | 半导体结构及其形成方法 | |
| US10748997B2 (en) | Tunnel field-effect transistor | |
| US8227841B2 (en) | Self-aligned impact-ionization field effect transistor | |
| US20090256207A1 (en) | Finfet devices from bulk semiconductor and methods for manufacturing the same | |
| JP5170958B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN113363256B (zh) | 半导体结构及其形成方法 | |
| CN112768407B (zh) | 半导体结构及其形成方法 | |
| CN112951723B (zh) | 半导体结构及其形成方法 | |
| CN117673116A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113838934A (zh) | 半导体结构及其形成方法 | |
| CN112420831A (zh) | 半导体结构及其形成方法 | |
| CN112992679B (zh) | 半导体结构及其形成方法 | |
| CN116666439B (zh) | 具有连续栅长的竖直半导体器件及其制造方法及电子设备 | |
| US11374116B2 (en) | Semiconductor devices | |
| US20240105842A1 (en) | Method of manufacturing a semiconductor device | |
| CN113629140B (zh) | 半导体结构及半导体结构的形成方法 | |
| WO2023115518A1 (zh) | 半导体结构及半导体结构的形成方法 | |
| US20230395432A1 (en) | P-Type Semiconductor Devices With Different Threshold Voltages And Methods Of Forming The Same | |
| CN115036370A (zh) | 半导体结构及其形成方法 | |
| CN115020492A (zh) | 半导体结构及其形成方法 | |
| CN114203698A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN114864691A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |