CN112947850A - 存储器装置、包括存储器装置的存储器系统及其操作方法 - Google Patents

存储器装置、包括存储器装置的存储器系统及其操作方法 Download PDF

Info

Publication number
CN112947850A
CN112947850A CN202010690859.5A CN202010690859A CN112947850A CN 112947850 A CN112947850 A CN 112947850A CN 202010690859 A CN202010690859 A CN 202010690859A CN 112947850 A CN112947850 A CN 112947850A
Authority
CN
China
Prior art keywords
data
cam
cam data
read
page unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010690859.5A
Other languages
English (en)
Other versions
CN112947850B (zh
Inventor
李泰昊
金炳烈
崔大一
洪龙焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112947850A publication Critical patent/CN112947850A/zh
Application granted granted Critical
Publication of CN112947850B publication Critical patent/CN112947850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本技术涉及一种存储器装置、包括存储器装置的存储器系统及其操作方法。该存储器装置包括：cam块，其包括多个页；外围电路，其被配置为在cam数据读操作期间读取cam块的所述多个页当中的所选页中所存储的页单元的cam数据；cam数据读控制器，其被配置为在cam数据加载操作期间从外围电路接收所读取的页单元的cam数据，并且被配置为输出所接收的页单元的cam数据作为输出cam数据；以及控制逻辑，其被配置为控制外围电路执行cam数据读操作和cam数据加载操作。cam数据读控制器基于所读取的页单元的cam数据中所包括的检查数据来停止cam数据加载操作。

Description

存储器装置、包括存储器装置的存储器系统及其操作方法
技术领域
本公开涉及电子装置，更具体地，涉及一种执行包括坏块信息的cam数据的读操作和加载操作的存储器装置、包括该存储器装置的存储器系统以及操作该存储器系统的方法。
背景技术
最近，计算机环境的范式已转变为普适计算，其使得计算机系统能够随时随地使用。因此，诸如移动电话、数字相机和笔记本计算机的便携式电子装置的使用快速增加。这种便携式电子装置通常使用存储器系统，该存储器系统使用存储器装置(即，数据存储装置)。数据存储装置用作便携式电子装置的主存储装置或辅助存储装置。
由于不存在机械驱动器，信息的存取速度非常快，并且功耗低，所以使用存储器装置的数据存储装置提供稳定性和耐久性的优点。作为具有这些优点的存储器系统的示例，数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。
发明内容
根据本公开的实施方式的存储器装置包括：cam块，其包括多个页；外围电路，其被配置为在cam数据读操作期间读取cam块的所述多个页当中的所选页中所存储的页单元的cam数据；cam数据读控制器，其被配置为在cam数据加载操作期间从外围电路接收所读取的页单元的cam数据，并且被配置为输出所接收的页单元的cam数据作为输出cam数据；以及控制逻辑，其被配置为控制外围电路执行cam数据读操作和cam数据加载操作。cam数据读控制器基于所读取的页单元的cam数据中所包括的检查数据来停止cam数据加载操作。
根据本公开的另一实施方式的存储器系统包括：存储器装置，其包括存储cam数据的cam块，在cam数据读操作期间通过依次选择包括在cam块中的多个页来读取页单元的cam数据，并且在cam数据加载操作期间输出所读取的页单元的cam数据作为输出cam数据；以及存储控制器，其被配置为从存储器装置接收输出cam数据，并且被配置为基于所接收的输出cam数据来更新坏块信息。存储器装置被配置为基于页单元的cam数据中所包括的检查数据来停止cam数据加载操作。
根据本公开的实施方式的操作存储器系统的方法包括以下步骤：在cam数据读操作期间，读取包括在存储器装置中的多个页当中的所选页的页单元的cam数据；在cam数据加载操作期间，将所读取的页单元的cam数据加载到存储控制器；以及基于所读取的页单元的cam数据中所包括的检查数据来停止cam数据加载操作。
附图说明
图1是示出根据本公开的实施方式的存储器系统的图。
图2是示出图1的存储器装置的图。
图3是示出图2的存储块的图。
图4是示出三维配置的存储块的实施方式的图。
图5是示出图2的cam数据读控制器400的框图。
图6是示出根据实施方式的存储器系统的操作方法的流程图。
图7是示出根据本公开的实施方式的页单元的cam数据的图。
图8是示出存储器系统的另一实施方式的图。
图9是示出存储器系统的另一实施方式的图。
图10是示出存储器系统的另一实施方式的图。
图11是示出存储器系统的另一实施方式的图。
具体实施方式
仅示出根据本说明书或申请中所公开的构思的实施方式的具体结构或功能描述，以描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可按照各种形式实现，描述不限于本说明书或申请中所描述的实施方式。
以下，将参照附图详细描述本公开的实施方式，以使得本公开所属领域的技术人员可容易地实现本公开的技术精神。
本公开的实施方式提供一种能够改进cam数据加载操作的效率的存储器装置、包括该存储器装置的存储器系统以及操作该存储器系统的方法。
根据本技术，可通过基于在cam数据读操作期间读取的cam数据中所包括的检查数据停止cam数据加载操作来改进存储器装置的操作性能。
图1是示出根据本公开的实施方式的存储器系统的图。
参照图1，存储器系统1000包括存储数据的存储器装置1100以及基于主机2000来控制存储器装置1100的存储控制器1200。
主机2000可使用诸如高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS)的接口协议来与存储器系统1000通信。另外，主机2000与存储器系统1000之间的接口协议不限于上述示例，可以是诸如通用串行总线(USB)、多媒体卡(MMC)、增强小型磁盘接口(ESDI)和集成驱动电子设备(IDE)的不同类型的接口协议之一。
存储控制器1200可总体上控制存储器系统1000的操作，并且可控制主机2000与存储器装置1100之间的数据交换。例如，存储控制器1200可基于来自主机2000的请求来控制存储器装置1100编程或读取数据。存储控制器1200可在编程操作期间将命令CMD、地址ADD以及要编程的数据DATA发送到存储器装置1100。另外，存储控制器1200可接收并暂时存储在读操作期间从存储器装置1100读取的数据DATA，并将暂时存储的数据DATA发送到主机2000。
在主机2000请求、测试操作或通电操作期间，存储控制器1200可控制存储器装置1100读取存储在存储器装置1100的cam块中的cam数据。例如，存储控制器1200可生成与cam数据读操作对应的命令CMD，并且可将命令CMD发送到存储器装置1100。存储控制器1200还可基于从存储器装置1100接收的cam数据CAM_DATA来管理坏块。cam数据CAM_DATA可包括关于存储器装置1100中所包括的多个存储块当中的坏块的信息。
存储控制器1200可被配置为包括坏块管理器1210。坏块管理器1210可从存储器装置1100接收cam数据CAM_DATA。坏块管理器还可更新并存储关于存储器装置1100中所包括的多个存储块当中的坏块的信息。坏块管理器1210可基于所存储的关于坏块的信息来控制存储器装置1100以使得在存储器装置1100的操作期间不选择坏块。根据实施方式，存储器装置1100可包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)或闪存。
存储器装置1100可基于存储控制器1200来执行编程操作、读操作或擦除操作。另外，存储器装置1100可在主机2000请求、测试操作或通电操作期间响应于从存储控制器1200接收的与cam数据读操作对应的命令CMD而执行cam数据读操作。在cam数据读操作期间，存储器装置1100可按页单元读取存储在cam块中的cam数据CAM_DATA，并且存储器装置1100可检查包括在所读取的页单元的cam数据中的数据以连续执行cam数据读操作或结束cam数据读操作以执行下一操作。例如，当页单元的cam数据CAM_DATA中所包括的至少一个检查数据全部是第一数据“0”时，存储器装置1100可连续执行cam数据读操作。当cam数据CAM_DATA中所包括的至少一个检查数据中的至少一个是第二数据“1”时，存储器装置1100可结束cam数据读操作并执行下一操作。页单元的cam数据CAM_DATA可包括多个数据段，并且这多个数据段中的每一个可包括检查数据。当对应多个数据段包括坏块信息时，检查数据可具有第一数据“0”。当对应多个数据段不包括坏块信息时，检查数据可具有第二数据“1”。例如，不包括坏块信息的数据段的所有数据可具有与擦除单元对应的第二数据“1”。
图2是示出图1的存储器装置的图。
参照图2，存储器装置1100可包括存储数据的存储器单元阵列100。存储器装置1100可包括外围电路200，外围电路200被配置为执行编程操作以将数据存储在存储器单元阵列100中，执行读操作以输出所存储的数据，并执行擦除操作以擦除所存储的数据。存储器装置1100可包括控制逻辑300，控制逻辑300基于图1的存储控制器1200来控制外围电路200。存储器装置1100可包括cam数据读控制器400，cam数据读控制器400确定在cam数据读操作期间读取的cam数据中所包括的检查数据，并且可停止cam数据读操作和cam数据加载操作。
存储器单元阵列100可包括多个存储块MB1至MBk(110，k是正整数)。多个存储块MB1至MBk(110)当中的至少一个存储块(例如，MB1)可被定义为存储内容可寻址存储器(CAM)数据的cam块。局部线LL和位线BL1至BLm(m是正整数)可连接到存储块MB1至MBk(110)中的每一个。例如，局部线LL可包括第一选择线、第二选择线和多条字线，这多条字线布置在第一选择线和第二选择线之间。另外，局部线LL可包括布置在第一选择线和字线之间的虚设线。局部线LL还可包括布置在第二选择线和字线之间的虚设线。这里，第一选择线可以是源极选择线，第二选择线可以是漏极选择线。例如，局部线LL可包括字线、漏极和源极选择线以及源极线SL。例如，局部线LL还可包括虚设线。例如，局部线LL还可包括管线。局部线LL可分别连接到存储块MB1至MBk(110)，并且位线BL1至BLm可共同连接到存储块MB1至MBk(110)。存储块MB1至MBk(110)可按照二维或三维结构实现。例如，在二维结构的存储块110中，存储器单元可布置在平行于基板的方向上。例如，在三维结构的存储块110中，存储器单元可在与基板垂直的方向上层叠。
外围电路200可被配置为基于控制逻辑300来执行所选存储块110的编程操作、读操作和擦除操作。例如，外围电路200可包括电压生成电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250、通过/失败确定器(通过/失败检查电路)260和源极线驱动器270。
电压生成电路210可响应于操作信号OP_CMD来生成用于编程操作、读操作和擦除操作的各种操作电压Vop。另外，电压生成电路210可响应于操作信号OP_CMD选择性对局部线LL进行放电。例如，电压生成电路210可基于控制逻辑300来生成编程电压、读电压、通过电压等。
行解码器220可响应于行解码器控制信号AD_signals将操作电压Vop传送到连接到所选存储块110的局部线LL。例如，在读操作期间，响应于行解码器控制信号AD_signals，行解码器220可将电压生成电路210中生成的读电压施加到局部线LL当中的所选字线，并且可将电压生成电路210中生成的通过电压施加到剩余未选字线。另外，在编程操作期间，响应于行解码器控制信号AD_signals，行解码器220可将电压生成电路210所生成的编程电压施加到局部线LL当中的所选字线，并且可将电压生成电路210中生成的通过电压施加到剩余未选字线。
页缓冲器组230可包括连接到位线BL1至BLm的多个页缓冲器PB1至PBm(231)。页缓冲器PB1至PBm(231)可响应于页缓冲器控制信号PBSIGNALS而操作。例如，在编程操作期间，页缓冲器PB1至PBm(231)可暂时存储要编程的数据，并且可基于暂时存储的要编程的数据来调节位线BL1至BLm的电位电平。另外，在读操作或验证操作期间，页缓冲器PB1至PBm(231)可感测位线BL1至BLm的电压或电流并读取数据。
列解码器240可响应于列地址CADD在输入/输出电路250和页缓冲器组230之间传送数据。例如，列解码器240可通过数据线DL与页缓冲器231交换数据，或者可通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可将从图1的存储控制器1200接收的命令CMD和地址ADD传送到控制逻辑300，或者可与列解码器240交换数据DATA。在cam数据读操作期间，输入/输出电路250可将通过列解码器240接收的页单元的cam数据CAM_DATA_PAGE发送到cam数据读控制器400。
通过/失败确定器260可在读操作或验证操作期间响应于允许比特VRY_BIT<#>而生成基准电流，将从页缓冲器组230接收的感测电压VPB与通过基准电流生成的基准电压进行比较，并输出通过信号PASS或失败信号FAIL。感测电压VPB可以是基于在编程验证操作期间被确定为通过的存储器单元的数量来控制的电压。
源极线驱动器270可通过源极线SL连接到包括在存储器单元阵列100中的存储器单元，并且可控制施加到源极线SL的电压。源极线驱动器270可从控制逻辑300接收源极线控制信号CTRL_SL，并且可基于源极线控制信号CTRL_SL来控制施加到源极线SL的源极线电压。
控制逻辑300可响应于命令CMD和地址ADD来输出操作信号OP_CMD、行解码器控制信号AD_signals、页缓冲器控制信号PBSIGNALS和允许比特VRY_BIT<#>以控制外围电路200。另外，控制逻辑300可响应于通过信号PASS或失败信号FAIL来确定验证操作通过还是失败。另外，响应于从cam数据读控制器400输出的cam数据加载操作停止信号CAM_DATA_STOP，控制逻辑300可在cam数据读操作期间控制外围电路200以页单元读取存储在cam块MB1中的cam数据，并且可控制外围电路200停止下一页的cam数据读操作以及将当前读取的cam数据发送到cam数据读控制器400的cam数据加载操作，并将cam数据输出到外部装置。
在cam数据加载操作期间，cam数据读控制器400接收通过输入/输出电路250接收的页单元的cam数据CAM_DATA_PAGE，并检查所接收的页单元的cam数据CAM_DATA_PAGE中所包括的检查数据的数据值当中是否存在数据值为第二数据“1”的检查数据。作为检查的结果，当页单元的cam数据CAM_DATA_PAGE中所包括的至少一个检查数据是第二数据“1”时，cam数据读控制器400可生成并输出cam数据加载操作停止信号CAM_DATA_STOP以停止cam数据读操作和cam数据加载操作。另外，作为检查的结果，当页单元的cam数据CAM_DATA_PAGE中所包括的至少一个检查数据是第二数据“1”时，cam数据读控制器400可对检查数据为第二数据“1”的数据段进行掩码，并且可将包括剩余数据段的cam数据CAM_DATA输出到外部装置(例如，图1的存储控制器1200)。
图3是示出图2的存储块的图。
参照图3，存储块110可连接到彼此平行布置在第一选择线和第二选择线之间的多条字线。这里，第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。更具体地，存储块110可包括连接在位线BL1至BLm与源极线SL之间的多个串ST。位线BL1至BLm可连接到相应串ST，并且串ST可共同连接到源极线SL。由于串ST被配置为彼此相同，所以下面将具体地描述连接到第一位线BL1的串ST。
串ST可包括串联连接在源极线SL与第一位线BL1之间的源极选择晶体管SST、多个存储器单元F1至F16以及漏极选择晶体管DST。一个串ST可包括源极选择晶体管SST和漏极选择晶体管DST中的至少一个或更多个，并且串ST可包括超过图中所示数量的存储器单元F1至F16。
源极选择晶体管SST的源极可连接到源极线SL，并且漏极选择晶体管DST的漏极可连接到第一位线BL1。存储器单元F1至F16可串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可连接到源极选择线SSL。漏极选择晶体管DST的栅极可连接到漏极选择线DSL。此外，存储器单元F1至F16的栅极可分别连接到多条字线WL1至WL16中的相应字线。包括在不同串ST中的存储器单元当中的连接到同一字线的一组存储器单元可被称为页PPG。因此，存储块11可包括字线WL1至WL16的数量的页PPG。
图4是示出三维配置的存储块的实施方式的图。
参照图4，存储器单元阵列100可包括多个存储块MB1至MBk(110)。存储块110可包括多个串ST11至ST1m和ST21至ST2m。作为实施方式，多个串ST11至ST1m和ST21至ST2m中的每一个可形成为“I”形状或“U”形状。在第一存储块MB1中，m个串可布置在行方向(X方向)上。在图4中，两个串布置在列方向(Y方向)上。然而，这是为了描述方便，三个或更多个串可布置在列方向(Y方向)上。
多个串ST11至ST1m和ST21至ST2m中的每一个可包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
各个串的源极选择晶体管SST可连接在源极线SL与存储器单元MC1至MCn之间。布置在同一行中的串的源极选择晶体管可连接到同一源极选择线。布置在第一行中的串ST11至ST1m的源极选择晶体管可连接到第一源极选择线SSL1。布置在第二行中的串ST21至ST2m的源极选择晶体管可连接到第二源极选择线SSL2。作为另一实施方式，串ST11至ST1m和ST21至ST2m的源极选择晶体管可共同连接到一条源极选择线。
各个串的第一存储器单元MC1至第n存储器单元MCn可在源极选择晶体管SST与漏极选择晶体管DST之间彼此串联连接。第一存储器单元MC1至第n存储器单元MCn的栅极可分别连接到第一字线WL1至第n字线WLn。
作为实施方式，第一存储器单元MC1至第n存储器单元MCn中的至少一个可用作虚设存储器单元。当设置虚设存储器单元时，可稳定地控制对应串的电压或电流。因此，存储在存储块110中的数据的可靠性可改进。
各个串的漏极选择晶体管DST可连接在位线与存储器单元MC1至MCn之间。布置在行方向上的串的漏极选择晶体管DST可连接到在行方向上延伸的漏极选择线。第一行的串ST11至ST1m的漏极选择晶体管DST可连接到第一漏极选择线DSL1。第二行的串ST21至ST2m的漏极选择晶体管DST可连接到第二漏极选择线DSL2。
图5是示出图2的cam数据读控制器400的框图。
参照图5，cam数据读控制器400可包括cam数据寄存器410、数据检查器420和读控制信号发生器430。
cam数据寄存器410可在cam数据读操作期间暂时存储通过图2的输入/输出电路250接收的页单元的cam数据CAM_DATA_PAGE，并且可输出所存储的页单元的cam数据CAM_DATA_PAGE当中的布置在特定位置的多个检查数据Check_DATA。
数据检查器420可检查从cam数据寄存器410接收的多个检查数据Check_DATA的数据值，并且可生成检测信号detect_signal。例如，当从cam数据寄存器410接收的多个检查数据Check_DATA包括至少一个第二数据“1”时，数据检查器420可启用并输出检测信号detect_signal。另一方面，当从cam数据寄存器410接收的多个检查数据Check_DATA全部是第一数据“0”时，数据检查器420可停用检测信号detect_signal。
读控制信号发生器430可响应于从数据检查器420接收的检测信号detect_signal而生成并输出cam数据加载操作停止信号CAM_DATA_STOP以停止cam数据读操作和cam数据加载操作。例如，当接收被启动的检测信号detect_signal时，读控制信号发生器430可启用并输出cam数据加载操作停止信号CAM_DATA_STOP，并且当检测信号detect_signal被停用时，读控制信号发生器430可停用cam数据加载操作停止信号CAM_DATA_STOP。
cam数据寄存器410可将所存储的页单元的cam数据CAM_DATA_PAGE作为cam数据CAM_DATA输出，或者可对所存储的页单元的cam数据CAM_DATA_PAGE当中的检查数据为第二数据“1”的数据段进行掩码。cam数据寄存器410可响应于从数据检查器420接收的检测信号detect_signal将剩余数据段作为cam数据CAM_DATA输出。例如，当检测信号detect_signal被启用时，cam数据寄存器410可对检查数据为第二数据“1”的数据段进行掩码，并且可将剩余数据段作为cam数据CAM_DATA输出。当检测信号detect_signal被停用时，cam数据寄存器410可将所存储的页单元的cam数据CAM_DATA_PAGE作为cam数据CAM_DATA输出。
图6是示出根据实施方式的存储器系统的操作方法的流程图。
图7是示出根据本公开的实施方式的页单元的cam数据的图。
下面将参照图1至图7描述存储器系统的cam数据读操作。
在主机2000请求期间、在测试操作期间或在通电操作期间，存储器装置1100可从存储控制器1200接收与cam数据读操作对应的命令CMD(即，cam数据读命令)(S610)。
存储器装置1100的控制逻辑300可响应于cam数据读命令而执行cam块(例如，MB1)的读操作，并且可控制外围电路200对cam块MB1中所包括的多个页PPG当中的所选页执行读操作(S620)。
例如，电压生成电路210可响应于操作信号OP_CMD而生成并输出读电压和通过电压。此外，响应于行解码器控制信号AD_signals，行解码器220可将电压生成电路210中生成的读电压施加到局部线LL当中的所选字线，并且可将电压生成电路210中生成的通过电压施加到剩余未选字线。
页缓冲器PB1至PBm(231)可感测位线BL1至BLm的电压或电流以读取并暂时存储所选页PPG中存储的页单元的cam数据CAM_DATA_PAGE。暂时存储在页缓冲器PB1至PBm(231)中的页单元的cam数据CAM_DATA_PAGE可通过列解码器240和输入/输出电路250发送到cam数据读控制器400。
如图7所示，页单元的cam数据可包括多个数据段Data segment和循环冗余校验(CRC)码数据。各个数据段Data segment可对应于一个坏块信息，并且可包括块地址BlockAdd和检查数据Check DATA。例如，当M个坏块信息存储在cam块MB1的所选页PPG中时，包括在页单元的cam数据中的多个数据段当中的第一数据段至第M数据段可依次与M个坏块信息Bad Block 0至Bad Block M-1一一对应。另外，除第一数据段至第M数据段之外的剩余数据段可对应于无效信息invalid info，并且剩余数据段的所有数据值可具有第二数据“1”。当对应数据段包括坏块信息时，检查数据Check DATA可具有第一数据“0”，并且当对应数据段不包括坏块信息时，检查数据Check DATA可具有第二数据“1”。由于第一数据段至第M数据段依次与M个坏块信息Bad Block 0至Bad Block M-1一一对应，所以包括在第一数据段至第M数据段中的检查数据Check DATA可以是第一数据“0”。由于剩余数据段对应于无效信息invalid info，所以剩余数据段的检查数据Check DATA可以是第二数据“1”。
多个坏块信息可存储在cam块的至少一个页中。例如，当坏块的数量为300并且一个页能够存储最多254个坏块信息时，254个坏块信息可被存储在第一页中，并且46个坏块信息可被存储在第二页中。另外，存储在第二页中的46个坏块信息可被分配给第二页中可存储的254个数据段当中的第一数据段至第46数据段。
cam数据读控制器400可检查通过输入/输出电路250接收的页单元的cam数据CAM_DATA_PAGE当中的布置在特定位置的多个检查数据Check_DATA(S630)。
例如，cam数据寄存器410可接收并存储页单元的cam数据CAM_DATA_PAGE，并且可输出所存储的页单元的cam数据CAM_DATA_PAGE当中的布置在特定位置中的多个检查数据Check_DATA。数据检查器420检查从cam数据寄存器410接收的多个检查数据Check_DATA的数据值。
作为检查的结果(S640)，当检测到多个检查数据Check_DATA当中的值为第二数据“1”的检查数据(是)时，可对与值为第二数据“1”的无效信息对应的数据段进行掩码(S650)。例如，响应于从数据检查器420接收的启用的检测信号detect_signal，cam数据寄存器410可对所存储的页单元的cam数据CAM_DATA_PAGE当中的检查数据为第二数据“1”的数据段进行掩码，并执行cam数据加载操作以依次将检查数据为第一数据“0”的数据段和CRC码数据发送到存储控制器1200。
读控制信号发生器430可响应于启用的检测信号detect_signal而输出cam数据加载操作停止信号CAM_DATA_STOP，并且控制逻辑300可通过响应于从cam数据读控制器400输出的cam数据加载操作停止信号CAM_DATA_STOP停止将存储在页缓冲器组230中的页单元的cam数据发送到cam数据读控制器400的操作来停止cam数据加载操作(S660)。
作为上述检查的结果(S640)，当多个检查数据Check_DATA全部是第一数据“0”(否)时，可确定从所选页读取的页单元的cam数据CAM_DATA_PAGE中所包括的多个数据段全部包括坏块信息，并且cam数据加载操作停止信号CAM_DATA_STOP可被停用。cam数据寄存器410可响应于从数据检查器420接收的停用的检测信号detect_signal将所存储的页单元的cam数据CAM_DATA_PAGE中所包括的所有数据段和CRC码数据作为cam数据CAM_DATA依次发送到存储控制器1200(S670)。
存储控制器1200可从存储器装置1100接收cam数据CAM_DATA，可使用cam数据CAM_DATA中所包括的CRC码数据来对cam数据CAM_DATA进行解码，并且可基于解码的cam数据CAM_DATA来更新并注册坏块(S680)。
控制逻辑300可检查执行当前读操作的所选页是不是cam块MB1的最后页(S690)。
作为上述检查的结果(S690)，当执行当前读操作的所选页不是cam块MB1的最后页(否)时，控制逻辑300可在步骤S700中通过选择cam块MB1的下一页来控制外围电路200对下一页再次执行步骤S620。当执行当前读操作的所选页是cam块MB1的最后页(是)时，控制逻辑300可结束cam数据读操作以及加载操作。
如上所述，根据本公开的实施方式，可使用从所选页读取的页单元的cam数据中所包括的多个数据段中的每一个中所包括的检查数据来检测存储无效信息的数据段。当检测到存储无效信息的数据段时，可对存储无效信息的数据段进行掩码。仅剩余数据段可被加载到存储控制器，然后cam数据加载操作可停止。因此，cam数据加载操作的效率可改进。另外，可通过选择性地仅将所读取的页单元的cam数据当中的包括坏块信息的数据段加载到存储控制器并执行解码操作来改进解码操作速度。
图8是示出存储器系统的另一实施方式的图。
参照图8，存储器系统30000可被实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可包括存储器装置1100和存储控制器1200，存储控制器1200能够控制存储器装置1100的操作。存储控制器1200可基于处理器3100来控制存储器装置1100的数据存取操作(例如，编程操作、擦除操作或读操作)。
编程在存储器装置1100中的数据可基于存储控制器1200通过显示器3200输出。
无线电收发器3300可通过天线ANT来发送和接收无线电信号。例如，无线电收发器3300可将通过天线ANT接收的无线电信号转换为可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并且可将所处理的信号发送到存储控制器1200或显示器3200。存储控制器1200可将由处理器3100处理的信号编程到存储器装置1100。另外，无线电收发器3300可将从处理器3100输出的信号转换为无线电信号，并且可通过天线ANT将转换的无线电信号输出到外部装置。输入装置3400可以是能够输入用于控制处理器3100的操作的控制信号或者要由处理器3100处理的数据的装置。输入装置3400可被实现为诸如触摸板或计算机鼠标的指点装置、键区或键盘。处理器3100可控制显示器3200的操作以使得从存储控制器1200输出的数据、从无线电收发器3300输出的数据或者从输入装置3400输出的数据通过显示器3200输出。
根据实施方式，能够控制存储器装置1100的操作的存储控制器1200可被实现为处理器3100的一部分，或者可被实现为与处理器3100分离的芯片。另外，存储控制器1200可通过图1所示的存储控制器1200的示例来实现，并且存储器装置1100可通过图2所示的存储器装置1100的示例来实现。
图9是示出存储器系统的另一实施方式的图。
参照图9，存储器系统40000可被实现为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可包括存储器装置1100以及能够控制存储器装置1100的数据处理操作的存储控制器1200。
基于通过输入装置4200输入的数据，处理器4100可通过显示器4300来输出存储在存储器装置1100中的数据。例如，输入装置4200可被实现为诸如触摸板或计算机鼠标的指点装置、键区或键盘。
处理器4100可控制存储器系统40000的操作，并且控制存储控制器1200的操作。根据实施方式，能够控制存储器装置1100的操作的存储控制器1200可被实现为处理器4100的一部分，或者可被实现为与处理器4100分离的芯片。另外，存储控制器1200可通过图1所示的存储控制器1200的示例来实现，并且存储器装置1100可通过图2所示的存储器装置1100的示例来实现。
图10是示出存储器系统的另一实施方式的图。
参照图10，存储器系统50000可被实现为图像处理装置，例如数字相机、设置有数字相机的便携式电话、设置有数字相机的智能电话或设置有数字相机的平板PC。
存储器系统50000可包括存储器装置1100和存储控制器1200，该存储控制器1200能够控制存储器装置1100的数据处理操作(例如，编程操作、擦除操作或读操作)。
存储器系统50000的图像传感器5200可将光学图像转换为数字信号。转换的数字信号可被发送到处理器5100或存储控制器1200。基于处理器5100，转换的数字信号可通过显示器5300输出，或者通过存储控制器1200存储在存储器装置1100中。另外，存储在存储器装置1100中的数据可基于处理器5100或存储控制器1200通过显示器5300输出。
根据实施方式，能够控制存储器装置1100的操作的存储控制器1200可被实现为处理器5100的一部分，或者可被实现为与处理器5100分离的芯片。另外，存储控制器1200可通过图1所示的存储控制器1200的示例来实现，并且存储器装置1100可通过图2所示的存储器装置1100的示例来实现。
图11是示出存储器系统的另一实施方式的图。
参照图11，存储器系统70000可被实现为存储卡或智能卡。存储器系统70000可包括存储器装置1100、存储控制器1200和卡接口7100。
存储控制器1200可控制存储器装置1100与卡接口7100之间的数据交换。根据实施方式，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但不限于此。另外，存储控制器1200可通过图1所示的存储控制器1200的示例来实现，并且存储器装置1100可通过图2所示的存储器装置1100的示例来实现。
卡接口7100可基于主机60000的协议来对主机60000与存储控制器1200之间的数据交换进行接口。根据实施方式，卡接口7100可支持通用串行总线(USB)协议和芯片间(IC)-USB协议。这里，卡接口可指能够支持主机60000所使用的协议的硬件、安装在硬件中的软件或者信号传输方法。
当存储器系统70000连接到主机60000(例如，PC、平板PC、数字相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒)的主机接口6200时，主机接口6200可基于微处理器6100通过卡接口7100和存储控制器1200与存储器装置1100执行数据通信。
相关申请的交叉引用
本申请要求2019年12月11日提交于韩国知识产权局的韩国专利申请号10-2019-0164927的优先权，其完整公开通过引用并入本文。

Claims (20)

1.一种存储器装置，该存储器装置包括：
cam块，该cam块包括多个页；
外围电路，所述外围电路被配置为在cam数据读操作期间读取所述cam块的所述多个页当中的所选页中所存储的页单元的cam数据；
cam数据读控制器，该cam数据读控制器被配置为在cam数据加载操作期间从所述外围电路接收所读取的所述页单元的cam数据，并且被配置为输出所接收的所述页单元的cam数据作为输出cam数据；以及
控制逻辑，该控制逻辑被配置为控制所述外围电路执行所述cam数据读操作和所述cam数据加载操作，
其中，所述cam数据读控制器基于所读取的所述页单元的cam数据中所包括的检查数据来停止所述cam数据加载操作。
2.根据权利要求1所述的存储器装置，其中，所述页单元的所述cam数据包括多个数据段和CRC码数据，并且所述多个数据段中的每一个包括所述检查数据。
3.根据权利要求2所述的存储器装置，其中，所述多个数据段当中的与坏块对应的第一数据段包括所述坏块的地址数据和所述检查数据，并且
其中，所述检查数据被设置在所述多个数据段中的每一个中的特定位置处。
4.根据权利要求3所述的存储器装置，其中，所述cam数据读控制器基于所述检查数据来生成cam数据加载操作停止信号以停止所述cam数据加载操作，并且
其中，响应于所述cam数据加载操作停止信号，所述控制逻辑控制所述外围电路停止将所读取的所述页单元的cam数据发送到所述cam数据读控制器的操作。
5.根据权利要求4所述的存储器装置，其中，基于包括在所述多个数据段中的所述检查数据，所述cam数据读控制器输出所读取的所述页单元的cam数据作为所述输出cam数据，或者对所读取的所述页单元的cam数据中所包括的所述多个数据段当中的与无效信息对应的第二数据段进行掩码，并且输出所述第一数据段和所述CRC码数据作为所述输出cam数据。
6.根据权利要求5所述的存储器装置，其中，所述第一数据段的所述检查数据是第一数据，
其中，所述第二数据段的所述检查数据是第二数据，并且
其中，所述第一数据不同于所述第二数据。
7.根据权利要求6所述的存储器装置，其中，所述cam数据读控制器包括：
cam数据寄存器，该cam数据寄存器被配置为在所述cam数据加载操作期间暂时存储所读取的所述页单元的cam数据，并且被配置为输出布置在暂时存储的所述页单元的cam数据内的特定位置处的所述检查数据；
数据检查器，该数据检查器被配置为检查从所述cam数据寄存器输出的所述检查数据的数据值以生成检测信号；以及
读控制信号发生器，该读控制信号发生器被配置为响应于所述检测信号而生成并输出所述cam数据加载操作停止信号。
8.根据权利要求7所述的存储器装置，其中，所述cam数据寄存器被配置为响应于所述检测信号而对所读取的所述页单元的cam数据中所包括的所述多个数据段当中的所述第二数据段进行掩码，并且被配置为输出所述第一数据段和所述CRC码数据作为所述输出cam数据。
9.一种存储器系统，该存储器系统包括：
存储器装置，该存储器装置包括存储cam数据的cam块，该存储器装置在cam数据读操作期间通过依次选择包括在所述cam块中的多个页来读取页单元的所述cam数据，并且在cam数据加载操作期间输出所读取的所述页单元的cam数据作为输出cam数据；以及
存储控制器，该存储控制器被配置为从所述存储器装置接收所述输出cam数据，并且被配置为基于所接收的所述输出cam数据来更新坏块信息，
其中，所述存储器装置被配置为基于所述页单元的所述cam数据中所包括的检查数据来停止所述cam数据加载操作。
10.根据权利要求9所述的存储器系统，其中，所述存储器装置包括：
所述cam块；
外围电路，所述外围电路被配置为在所述cam数据读操作期间读取所述cam块的所述多个页当中的所选页中所存储的所述页单元的所述cam数据；
cam数据读控制器，该cam数据读控制器被配置为在cam数据加载操作期间从所述外围电路接收所读取的所述页单元的cam数据，并且被配置为将所接收的所述页单元的cam数据作为所述输出cam数据输出到所述存储控制器；以及
控制逻辑，该控制逻辑被配置为控制所述外围电路执行所述cam数据读操作和所述cam数据加载操作，
其中，所述cam数据读控制器基于所读取的所述页单元的cam数据中所包括的所述检查数据来停止所述cam数据加载操作。
11.根据权利要求10所述的存储器系统，其中，所述页单元的所述cam数据包括多个数据段和CRC码数据，并且所述多个数据段中的每一个包括所述检查数据。
12.根据权利要求11所述的存储器系统，其中，所述多个数据段当中的与坏块对应的第一数据段包括所述坏块的地址数据和所述检查数据，并且
其中，所述检查数据被设置在所述多个数据段中的每一个中的特定位置处。
13.根据权利要求12所述的存储器系统，其中，所述cam数据读控制器基于所述检查数据来生成cam数据加载操作停止信号以停止所述cam数据加载操作，并且
其中，响应于所述cam数据加载操作停止信号，所述控制逻辑控制所述外围电路停止将所读取的所述页单元的cam数据发送到所述cam数据读控制器的操作。
14.根据权利要求13所述的存储器系统，其中，所述cam数据读控制器基于所述多个数据段中所包括的所述检查数据来输出所读取的所述页单元的cam数据作为所述输出cam数据，或者对所读取的所述页单元的cam数据中所包括的所述多个数据段当中的与无效信息对应的第二数据段进行掩码，并且输出所述第一数据段和所述CRC码数据作为所述输出cam数据。
15.根据权利要求14所述的存储器系统，其中，所述cam数据读控制器包括：
cam数据寄存器，该cam数据寄存器被配置为在所述cam数据加载操作期间暂时存储所读取的所述页单元的cam数据，并且被配置为输出布置在暂时存储的所述页单元的cam数据内的特定位置处的所述检查数据；
数据检查器，该数据检查器被配置为检查从所述cam数据寄存器输出的所述检查数据的数据值以生成检测信号；以及
读控制信号发生器，该读控制信号发生器被配置为响应于所述检测信号而生成并输出所述cam数据加载操作停止信号。
16.根据权利要求15所述的存储器系统，其中，所述cam数据寄存器响应于所述检测信号而输出暂时存储的所述页单元的cam数据作为所述输出cam数据，或者对暂时存储的所述页单元的cam数据的所述第二数据段进行掩码，并且输出所述第一数据段和所述CRC码数据作为所述输出cam数据。
17.根据权利要求11所述的存储器系统，其中，所述存储控制器使用所述CRC码数据对所述输出cam数据进行解码，并且基于解码的输出cam数据来更新所述坏块信息。
18.一种操作存储器系统的方法，该方法包括以下步骤：
在cam数据读操作期间，读取包括在存储器装置中的多个页当中的所选页的页单元的cam数据；
在cam数据加载操作期间，将所读取的所述页单元的cam数据加载到存储控制器；以及
基于所读取的所述页单元的cam数据中所包括的检查数据来停止所述cam数据加载操作。
19.根据权利要求18所述的方法，其中，停止所述cam数据加载操作的步骤包括以下步骤：
基于所述检查数据，输出所读取的所述页单元的cam数据中所包括的多个数据段当中的与坏块对应的第一数据段和CRC码数据，作为输出cam数据；以及
对所述多个数据段当中的与无效信息对应的第二数据段进行掩码。
20.根据权利要求19所述的方法，其中，所述多个数据段中的每一个包括所述检查数据，
其中，所述第一数据段的所述检查数据是第一数据，
其中，所述第二数据段的所述检查数据是第二数据，并且
其中，所述第一数据不同于所述第二数据。
CN202010690859.5A 2019-12-11 2020-07-17 存储器装置、包括存储器装置的存储器系统及其操作方法 Active CN112947850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0164927 2019-12-11
KR1020190164927A KR20210074024A (ko) 2019-12-11 2019-12-11 메모리 장치, 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
CN112947850A true CN112947850A (zh) 2021-06-11
CN112947850B CN112947850B (zh) 2024-04-09

Family

ID=76234565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010690859.5A Active CN112947850B (zh) 2019-12-11 2020-07-17 存储器装置、包括存储器装置的存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US11132252B2 (zh)
KR (1) KR20210074024A (zh)
CN (1) CN112947850B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114398013A (zh) * 2022-01-26 2022-04-26 东芯半导体股份有限公司 Nand存储器安全代码生成模块和生成方法、以及nand存储器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070168631A1 (en) * 2006-01-19 2007-07-19 Samsung Electronics Co., Ltd. Semiconductor memory device and methods thereof
US7257763B1 (en) * 2001-08-03 2007-08-14 Netlogic Microsystems, Inc. Content addressable memory with error signaling
US20130159798A1 (en) * 2011-12-20 2013-06-20 SK Hynix Inc. Non-volatile memory device and operating method thereof
CN104583936A (zh) * 2012-06-15 2015-04-29 索夫特机械公司 具有组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量方法和系统
CN105810249A (zh) * 2015-01-20 2016-07-27 桑迪士克科技股份有限公司 用于非易失性存储器装置的操作参数的快速适应性整理
US20170220413A1 (en) * 2016-01-28 2017-08-03 SK Hynix Inc. Memory system, semiconductor memory device and operating method thereof
CN110021330A (zh) * 2018-01-08 2019-07-16 爱思开海力士有限公司 存储器系统及其操作方法
US20190221270A1 (en) * 2018-01-17 2019-07-18 SK Hynix Inc. Memory system and operating method thereof
US20190333592A1 (en) * 2018-04-25 2019-10-31 SK Hynix Inc. Memory device and operating method of the memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697276B1 (en) * 2002-02-01 2004-02-24 Netlogic Microsystems, Inc. Content addressable memory device
US6876559B1 (en) * 2002-02-01 2005-04-05 Netlogic Microsystems, Inc. Block-writable content addressable memory device
KR101131569B1 (ko) 2010-10-29 2012-04-04 주식회사 하이닉스반도체 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법
KR20120120612A (ko) * 2011-04-25 2012-11-02 에스케이하이닉스 주식회사 불휘발성 메모리 소자 및 이의 프로그램 방법
KR102588113B1 (ko) 2016-11-07 2023-10-16 삼성전자주식회사 스토리지 장치를 포함하는 사용자 장치 및 그것의 트림 관리 방법
KR20200077287A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7257763B1 (en) * 2001-08-03 2007-08-14 Netlogic Microsystems, Inc. Content addressable memory with error signaling
US20070168631A1 (en) * 2006-01-19 2007-07-19 Samsung Electronics Co., Ltd. Semiconductor memory device and methods thereof
US20130159798A1 (en) * 2011-12-20 2013-06-20 SK Hynix Inc. Non-volatile memory device and operating method thereof
CN104583936A (zh) * 2012-06-15 2015-04-29 索夫特机械公司 具有组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量方法和系统
CN105810249A (zh) * 2015-01-20 2016-07-27 桑迪士克科技股份有限公司 用于非易失性存储器装置的操作参数的快速适应性整理
US20170220413A1 (en) * 2016-01-28 2017-08-03 SK Hynix Inc. Memory system, semiconductor memory device and operating method thereof
CN110021330A (zh) * 2018-01-08 2019-07-16 爱思开海力士有限公司 存储器系统及其操作方法
US20190221270A1 (en) * 2018-01-17 2019-07-18 SK Hynix Inc. Memory system and operating method thereof
US20190333592A1 (en) * 2018-04-25 2019-10-31 SK Hynix Inc. Memory device and operating method of the memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114398013A (zh) * 2022-01-26 2022-04-26 东芯半导体股份有限公司 Nand存储器安全代码生成模块和生成方法、以及nand存储器

Also Published As

Publication number Publication date
US11132252B2 (en) 2021-09-28
CN112947850B (zh) 2024-04-09
US20210182144A1 (en) 2021-06-17
KR20210074024A (ko) 2021-06-21

Similar Documents

Publication Publication Date Title
CN110047549B (zh) 存储器系统及其操作方法
CN110413535B (zh) 存储器控制器及存储器控制器的操作方法
CN110277126B (zh) 存储器装置和具有存储器装置的存储器系统
CN110322918B (zh) 存储器件和操作该存储器件的方法
KR20190104784A (ko) 메모리 시스템 및 그것의 동작 방법
CN111338976A (zh) 存储器系统以及存储器系统的操作方法
CN111833926A (zh) 存储器系统及操作存储器系统的方法
CN110729016B (zh) 存储器装置、存储器系统及操作该存储器装置的方法
CN111951871A (zh) 存储器装置、包括存储器装置的存储器系统及其操作方法
CN112947850B (zh) 存储器装置、包括存储器装置的存储器系统及其操作方法
US11056177B2 (en) Controller, memory system including the same, and method of operating the memory system
CN112988050A (zh) 存储器系统及其操作方法
CN110021330B (zh) 存储器系统及其操作方法
US11462272B2 (en) Memory device and operating method thereof
KR20190112546A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190093364A (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN110781094B (zh) 存储器装置及其操作方法
CN112017716A (zh) 存储器装置、包括其的存储器系统及存储器系统操作方法
CN111681699B (zh) 存储器装置及操作存储器装置的方法
US20210118517A1 (en) Memory device
US20240004557A1 (en) Memory device, memory system including memory device, and method of operating memory system
US10969987B2 (en) Memory device, memory system including the memory device, and method of operating the memory system
US20210280259A1 (en) Memory device and method of operating the memory device
CN117316242A (zh) 存储器设备及其操作方法
CN114758690A (zh) 存储器设备、存储器系统和操作存储器设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant