CN112988050A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN112988050A
CN112988050A CN202010801592.2A CN202010801592A CN112988050A CN 112988050 A CN112988050 A CN 112988050A CN 202010801592 A CN202010801592 A CN 202010801592A CN 112988050 A CN112988050 A CN 112988050A
Authority
CN
China
Prior art keywords
memory
page
read
block
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010801592.2A
Other languages
English (en)
Inventor
韩吉博
金敬范
洪志满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112988050A publication Critical patent/CN112988050A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

存储器系统以及操作存储器系统的方法，存储器系统包括具有多个存储器块的存储器装置。存储器系统还包括用于控制存储器装置以执行数据复制操作的存储器控制器，数据复制操作将多个存储器块之中的选择的存储器块中存储的有效数据移动并存储在多个存储器块之中的目标块中。存储器控制器被配置为控制存储器装置以通过在选择的存储器块中包括的多个页之中优先选择弱页而不是其他页来执行数据复制操作。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2019年12月16日在韩国知识产权局提交的韩国专利申请号10-2019-0167795的优先权，其全部公开内容通过引用并入本文。
技术领域
本公开一般地涉及存储器系统及其操作方法，并且更具体地涉及能够改进数据的可靠性的存储器系统和存储器系统的操作方法。
背景技术
最近，计算机环境的范例已转移到几乎可以随时随地访问计算系统的普适计算环境中。这促进了诸如移动电话、数码相机、笔记本计算机等的便携式电子装置的越来越多的使用。这样的便携式电子装置通常可以包括使用存储器装置(即，数据存储装置)的存储器系统。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。
使用存储器装置的数据存储装置由于没有机械驱动部件而具有优异的稳定性和耐久性、高信息访问速度和低功耗。在具有这种优点的存储器系统的示例中，数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储器卡、固态驱动器(SSD)等。
发明内容
根据本公开的一个实施例，一种存储器系统包括具有多个存储器块的存储器装置。存储器系统还包括存储器控制器，存储器控制器被配置为控制存储器装置以执行数据复制操作，数据复制操作将多个存储器块之中的选择的存储器块中存储的有效数据移动并存储在多个存储器块之中的目标块中。存储器控制器被配置为控制存储器装置以通过在选择的存储器块中包括的多个页之中优先选择弱页而不是其他页来执行数据复制操作。
根据本公开的另一实施例，一种用于操作存储器系统的方法包括：检测在选择的存储器块的读取操作中发生读取失败的页；选择与发生读取失败的页物理相邻的页作为弱页；执行读取选择的弱页中存储的第一有效数据并将所读取的数据存储在目标块中的第一数据复制操作；以及在完成第一数据复制操作之后，执行读取选择的存储器块中包括的多个页之中除弱页之外的其他页中存储的第二有效数据并将所读取的数据存储在目标块中的第二数据复制操作。
根据本公开的又一实施例，一种用于操作存储器系统的方法包括：检查多个存储器块中的每个存储器块的读取计数；检测其读取计数等于或大于设定计数的存储器块；执行读取所检测的存储器块中包括的多个页之中的弱页中存储的第一有效数据并将所读取的数据存储在目标块中的第一数据复制操作；以及在完成第一数据复制操作之后，执行读取所检测的存储器块中包括的多个页之中除弱页之外的其他页中存储的第二有效数据并将所读取的数据存储在目标块中的第二数据复制操作。
附图说明
图1是图示根据本公开的实施例的存储器系统的图。
图2是图示图1所示的存储器块管理器的图。
图3是图示图1所示的半导体存储器的图。
图4是图示图3所示的存储器块的图。
图5是图示三维配置的存储器块的实施例的图。
图6是图示根据本公开的实施例的存储器系统的操作方法的流程图。
图7是图示根据本公开的另一实施例的存储器系统的操作方法的流程图。
图8是图示存储器系统的另一实施例的图。
图9是图示存储器系统的另一实施例的图。
图10是图示存储器系统的另一实施例的图。
图11是图示存储器系统的另一实施例的图。
具体实施方式
本文所公开的具体结构和功能描述仅是例示性的，用于描述根据本公开的概念的实施例的目的。实施例可以以各种形式实现，并且不应被解释为限于本文中阐述的实施例。
在下文中，将参考附图来详细描述本公开的实施例，以使得本领域技术人员能够容易地实现本公开的技术精神。
在说明书中，术语“A或/和B中的至少一个”可以包括一起列举的项的所有可能的组合。例如，术语“A或/和B中的至少一个”是指(1)包括至少一个A、(2)包括至少一个B、或(3)包括至少一个A和至少一个B两者。
各个实施例针对存储器系统，当存储器块中存储的有效数据被移动到另一存储器块以进行存储时，存储器系统能够改进数据的可靠性。附加实施例针对这样的存储器系统的操作方法。
图1是图示根据本公开的实施例的存储器系统1000的图。
参考图1，存储器系统1000包括存储器装置1100和存储器控制器1200。存储器系统1000可以进一步包括缓冲存储器(未示出)。存储器装置1100包括多个半导体存储器1110。多个半导体存储器1110可以被划分为多个存储器组GR1至GRi。多个半导体存储器1110中的每一个可以被配置作为例如存储器芯片。
在图1中，图示了多个存储器组GR1至GRi分别通过第一通道CH1至第i通道CHi来与存储器控制器1200通信的情况。下面将参考图3来描述每个半导体存储器1110。
多个存储器组GR1至GRi中的每个组通过一个公共通道与存储器控制器1200通信。存储器控制器1200通过多个通道CH1至CHi来控制存储器装置1100的多个半导体存储器1110。
多个半导体存储器1110中的每一个可以包括多个存储器块，并且执行数据复制操作，数据复制操作将在读取操作期间被检测为读取失败的有效数据或在读取收回操作中存储的有效数据从多个存储器块之中存储有效数据的存储器块中复制，并且将所复制的数据存储在擦除状态中的存储器块中。存储有效数据的存储器块可以被定义为牺牲(victim)块，并且存储所复制的数据的处于擦除状态的存储器块可以被定义为目标块。
存储器控制器1200耦合在主机2000和存储器装置1100之间。存储器控制器1200响应于来自主机2000的请求而访问存储器装置1100。例如，存储器控制器1200响应于从主机2000接收的请求来控制存储器装置1100的诸如读取、编程、擦除和读取收回操作的后台操作。存储器控制器1200在存储器装置1100和主机2000之间提供接口。存储器控制器1200驱动固件以用于控制存储器装置1100。
存储器控制器1200可以包括存储器块管理器1210、映射表管理器1220和纠错器1230。
存储器块管理器1210可以控制存储器装置1100，以在存储器装置1100的读取操作中发生读取失败时执行防御算法，诸如eBoost操作、软解码操作或通过改变发生读取失败的页的读取电压来重新执行读取操作的读取重试操作。存储器块管理器1210可以将即使执行防御算法时也发生读取失败的存储器块注册并管理为坏块，并且在随后的一般操作(例如，编程操作)中可以排除被注册为坏块的存储器块。存储器块管理器1210可以管理存储器装置1100中包括的多个存储器块中的每个存储器块的读取计数，并且控制存储器装置1100以对其读取计数是设定数或更大的存储器块执行读取收回操作。存储器块管理器1210可以控制存储器装置1100以执行数据复制操作，并且在数据复制操作中优先选择在牺牲块中包括的多个页之中的弱页中存储的有效数据，然后将选择的数据存储在目标块中。
映射表管理器1220可以存储用于匹配存储器装置1100的逻辑和物理地址的映射表，并且基于所存储的映射表，将从主机2000接收的逻辑地址转换为存储器装置1100的物理地址。映射表管理器1220可以在映射表中更新在数据复制操作中改变的逻辑地址和物理地址之间的映射信息，数据复制操作将牺牲块中存储的有效数据复制并且将所复制的数据存储在目标块中。
纠错器1230可以在读取操作中对从存储器装置1100接收的数据执行纠错码(ECC)解码。纠错器1230可以被配置作为多个ECC电路之一。当从存储器装置1100接收的数据中包括的错误位的数目大于允许的错误位的数目时，纠错器1230可以将数据确定为读取失败。由纠错器1230成功执行了ECC解码的数据可以被传输到主机2000。
存储器控制器1200和存储器装置1100可以被集成到一个半导体装置中。在一个实施例中，存储器控制器1200和存储器装置1100可以被集成到一个半导体装置中以构成存储器卡。例如，存储器控制器1200和存储器装置1100可以集成到一个半导体装置中，以构成诸如PC卡(国际个人计算机存储器卡协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存(UFS)的存储器卡。
存储器控制器1200和存储器装置1100可以集成到一个半导体装置中以构成半导体驱动器(固态驱动器(SSD))。半导体驱动器SSD包括被配置为将数据存储在半导体存储器中的存储装置。当存储器系统1000用作半导体驱动器(SDD)时，与存储器系统1000耦合的主机1400的操作速度显著提高。
在另一示例中，存储器系统1000可以被提供作为电子装置的各种部件中的一个部件，电子装置诸如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、3维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、RFID装置或构成计算系统的各种部件之一。
在一个实施例中，存储器装置1100或存储器系统1000可以以各种形式封装。例如，存储器装置1100或存储器系统1000可以以诸如叠层封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、Waffle封装裸片、晶片形式裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(PMQFP)、薄四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩小外形封装(SSOP)、薄小外形封装(TSOP)、薄四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理堆叠封装(WSP)的方式来进行封装。
图2是图示图1所示的存储器块管理器1210的图。
参考图2，存储器块管理器1210可以包括防御算法控制器1211、坏块管理器1212、读取收回控制器1213和数据复制操作控制器1214。
防御算法控制器1211可以控制存储器装置(图1中所示的1100)，以在存储器装置1100的读取操作中由纠错器(图1所示的1230)确定页为读取失败时，执行防御算法，诸如eBoost操作、软解码操作、或通过改变发生读取失败的页的读取电压来重新执行读取操作的读取重试操作。
坏块管理器1212可以将包括即使在读取操作中执行防御算法时也连续发生读取失败的页的存储器块注册并管理为坏块。可以在随后的一般操作(例如，编程操作)中排除被注册为坏块的存储器块。
读取收回控制器1213可以管理存储器装置1100中包括的多个存储器块中的每个存储器块的读取计数，并且控制存储器装置1100以对读取计数为设定数或更大的存储器块执行读取收回操作。
数据复制操作控制器1214可以控制存储器装置1100，以执行将牺牲块中存储的有效数据复制并将所复制的数据存储在目标块中的数据复制操作，并且在数据复制操作中，优先选择牺牲块中包括的多个页之中的弱页中存储的有效数据，然后将所选择的数据存储在目标块中。数据复制操作可以是将包括发生读取失败的页的存储器块中存储的有效数据移动到目标块的操作。弱页可以对应于与发生读取失败的页物理相邻的页。数据复制操作可以是将在读取收回操作中牺牲块中存储的有效数据移动到目标块的操作。弱页可以对应于与位线相邻的页、与源极线相邻的页或与位线相邻的页以及与源极线相邻的页。
图3是图示图1所示的半导体存储器1110的图。
参考图3，半导体存储器1110可以包括其中存储数据的存储器单元阵列100。半导体存储器1110可以包括外围电路200，外围电路200被配置为执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出所存储的数据的读取操作以及用于擦除所存储的数据的擦除操作。半导体存储器1110可以包括控制逻辑300，控制逻辑300在存储器控制器(图1所示的1200)的控制下控制外围电路200。
存储器单元阵列100可以包括多个存储器块MB1至MBk 110(k是正整数)。局部线LL和位线BL1至BLm(m是正整数)可以耦合至存储器块MB1至MBk 110中的每一个。例如，局部线LL可以包括第一选择线、第二选择线和布置在第一选择线和第二选择线之间的多个字线。而且，局部线LL可以包括布置在第一选择线和字线之间以及第二选择线和字线之间的虚设线。第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线LL可以包括字线、漏极和源极选择线以及源极线SL。例如，局部线LL可以进一步包括虚设线。例如，局部线LL可以进一步包括管线。局部线LL可以耦合到存储器块MB1至MBk 110中的每一个，并且位线BL1至BLm可以共同地耦合到存储器块MB1至MBk 110。存储器块MB1至MBk 110可以在二维或三维结构中实现。例如，存储器单元可以在具有二维结构的存储器块110中沿平行于衬底的方向布置。例如，存储器单元可以在具有三维结构的存储器块110中沿垂直于衬底的方向堆叠。
外围电路200可以被配置为在控制逻辑300的控制下执行选择的存储器块110的编程、读取和擦除操作。
例如，外围电路200可以包括电压发生电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250、通过/失败检查电路260以及源极线驱动器270。
电压发生电路210可以响应于操作信号OP_CMD而生成用于编程、读取和擦除操作的各种操作电压Vop。例如，电压发生电路210可以在控制逻辑300的控制下生成编程电压、验证电压、通过电压、读取电压、源极线电压等。
行解码器220可以响应于行地址RADD而将操作电压Vop传送到与选择的存储器块110耦合的局部线LL。
页缓冲器组230可以包括耦合到位线BL1至BLm的多个页缓冲器PB1至PBm 231。页缓冲器PB1至PBm 231可以响应于页缓冲器控制信号PBSIGNALS而操作。例如，页缓冲器PB1至PBm 231可以在编程操作中临时存储通过数据线DL接收的数据，然后在读取或验证操作中控制位线BL1至BLm的电压水平或感测位线BL1至BLm的电压或电流。
列解码器240可以响应于列地址CADD而在输入/输出电路250和页缓冲器组230之间传送数据。例如，列解码器240可以通过数据线DL与页缓冲器231交换数据，或者通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可以将从存储器控制器(图1所示的1200)接收的命令CMD和地址ADD传送到控制逻辑300，或者与列解码器240交换数据DATA。
在读取操作或验证操作中，通过/失败检查电路260可以响应于允许位VRY_BIT<#>而生成参考电流，并且通过将从页缓冲器组230接收的感测电压VPB与由参考电流生成的参考电压进行比较来输出通过信号PASS或失败信号FAIL。
源极线驱动器270可以通过源极线SL耦合到存储器单元阵列100中包括的存储器单元，并且控制源极节点的电压。在一个示例中，源极线驱动器270可以在读取或验证操作中将存储器单元的源极节点电耦合至接地节点。而且，源极线驱动器270可以在编程操作中将接地电压施加到存储器单元的源极节点。源极线驱动器270可以在擦除操作中向存储器单元的源极节点施加擦除电压。源极线驱动器270可以从控制逻辑300接收源极线控制信号CTRL_SL，并且基于源极线控制信号CTRL_SL来控制源极节点的电压。
控制逻辑300可以响应于内部命令CMD和地址ADD，通过输出操作信号OP_CMD、行地址ADDR、页缓冲器控制信号PBSIGNALS和允许位VRY_BIT<#>来控制外围电路200。而且，响应于通过信号PASS或失败信号FAIL，控制逻辑300可以确定验证操作是通过还是失败。控制逻辑300可以被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑300可以是根据执行控制逻辑代码的算法和/或处理器操作的控制逻辑电路。
图4是图示图3所示的存储器块110的图。
参考图4，在存储器块110中，彼此平行布置的多个字线可以耦合在第一选择线和第二选择线之间。第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更具体地，存储器块110可以包括耦合在位线BL1至BLm与源极线SL之间的多个串ST。位线BL1至BLm可以分别耦合到串ST，并且源极线SL可以共同地耦合到串ST。串ST可以彼此相同地配置，因此作为示例将详细描述耦合到第一位线BL1的串ST。
串ST可以包括串联耦合在源极线SL和第一位线BLl之间的源极选择晶体管SST、多个存储器单元MC1至MC16和漏极选择晶体管DST。至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST可以被包括在一个串ST中，并且数目大于图中所示的存储器单元MC1至MC16数目的存储器单元可以被包括在一个串ST中。
源极选择晶体管SST的源极可以耦合至源极线SL，并且漏极选择晶体管DST的漏极可以耦合至第一位线BLl。存储器单元MC1至MC16可以串联耦合在源极选择晶体管SST和漏极选择晶体管DST之间。不同串ST中包括的源极选择晶体管SST的栅极可以耦合至源极选择线SSL，不同串ST中包括的漏极选择晶体管DST的栅极可以耦合至漏极选择线DSL，并且不同串ST中包括的存储器单元MC1至MC16的栅极可以耦合到多个字线WL1至WL16。不同串ST中包括的存储器单元之中的耦合到相同字线的存储器单元组可以被称为页PPG。因此，数目与字线WL1至WL16的数目相对应的页PPG可以被包括在存储器块110中。
图5是图示三维配置的存储器块110的实施例的图。
参考图5，存储器单元阵列100可以包括多个存储器块MB1至MBk 110。存储器块110可以包括多个串ST11至ST1m和ST21至ST2m。多个串ST11至ST1m和ST21至ST2m中的每一个可沿垂直方向(Z方向)延伸。在存储器块110中，可以在行方向(X方向)上布置m个串。尽管在图5中图示了在列方向(Y方向)上布置两个串的情况，但是这是为了便于描述，并且可以在列方向(Y方向)上布置三个或更多个串。
多个串ST11至ST1m和ST21至ST2m中的每一个可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
每个串的源极选择晶体管SST可以耦合在源极线SL与存储器单元MCl至MCp之间。
布置在同一行中的串的源极选择晶体管可以耦合到相同的源极选择线。布置在第一行上的串ST11至ST1m的源极选择晶体管可以耦合到第一源极选择线SSL1。布置在第二行上的串ST21至ST2m的源极选择晶体管可以耦合到第二源极选择线SSL2。在另一实施例中，串ST11至ST1m和ST21至ST2m的源极选择晶体管可以共同地耦合到一个源极选择线。
每个串的第一存储器单元MCl至第n存储器单元MCn可以在源极选择晶体管SST和漏极选择晶体管DST之间彼此串联耦合。第一存储器单元MCl至第n存储器单元MCn的栅极可以分别耦合到第一字线WL1至第n字线WLn。
在一个实施例中，第一存储器单元MCl至第n存储器单元MCn中的至少一个可以用作虚设存储器单元。当提供虚设存储器单元时，可以稳定地控制对应串的电压或电流。因此，可以改进存储器块110中存储的数据的可靠性。
每个串的漏极选择晶体管DST可以耦合到位线以及存储器单元MC1至MCn。在行方向上布置的串的漏极选择晶体管DST可以耦合至在行方向上延伸的漏极选择线。第一行上的串ST11至ST1m的漏极选择晶体管DST可以耦合至第一漏极选择线DSL1。第二行上的串ST21至ST2m的漏极选择晶体管DST可以耦合至第二漏极选择线DSL2。
第一字线WL1至第n字线WLn中的每个字线可以对应于至少一个页。例如，第二字线WL2可以对应于包括第一行上的串ST11至ST1m中包括的第二存储器单元的第一页Page_1和包括第二行上的串ST21至ST2m中包括的第二存储器单元的第二页Page_2。
图6是图示根据本公开的实施例的存储器系统的操作方法的流程图。
图6的操作方法将参考图1至图6来描述。
在本公开的一个实施例中，将描述在存储器装置1100的读取操作中发生读取失败的存储器块的有效数据被移动并存储在目标块中的情况。
当从主机2000接收读取操作请求时，存储器控制器1200将与读取操作相对应的内部命令CMD和地址ADD发送到存储器装置1100中包括的多个半导体存储器1110之中的选择的半导体存储器。
响应于所接收的内部命令CMD和所接收的地址ADD，选择的半导体存储器对选择的存储器块执行读取操作(S610)。选择的半导体存储器在多个存储器块MB1至MBk之中选择至少一个存储器块(例如，MB1)，并且对选择的存储器块MB1中包括的多个页之中的选择的页执行读取操作。读取操作可以以页为单位来执行。
页缓冲器组230在读取操作中感测与选择的字线相对应的页之中的一个页(例如，Page_1)中包括的存储器单元中存储的数据，并且所感测的数据DATA通过列解码器230和输入/输出电路250被传输到存储器控制器1200。
存储器控制器1200的纠错器1230从存储器装置1100接收数据DATA以执行纠错操作，并且确定关于已执行读取操作的页是否已发生读取失败(S620)。
当在上述步骤S620中确定已发生读取失败时(是)，存储器块管理器1210的防御算法控制器1211控制存储器装置1100以执行防御算法。存储器装置1100的选择的半导体存储器通过执行防御算法(诸如eBoost操作、软解码操作、或通过改变已发生读取失败的页的读取电压来重新执行读取操作的读取重试操作)来读取新数据DATA，并且将所读取的数据DATA传输到存储器控制器1200(S630)。当在上述步骤S620中没有发生读取失败时，读取操作可以结束。
存储器控制器1230的纠错器1230从已执行防御算法的半导体存储器1110接收新数据DATA以执行纠错操作，并且基于纠错操作的结果来确定关于已执行防御算法的页是否已发生读取失败(S640)。
当在上述步骤S640中确定已发生读取失败时(是)，坏块管理器1212将包括已发生读取失败的页的选择的存储器块MB1确定为坏块，并且将存储器块MB1注册为坏块(S650)。
随后，存储器控制器1200控制存储器装置1100以执行将被确定为坏块的存储器块MB1中存储的有效数据移动到目标块的数据复制操作。
数据复制操作控制器1214在被确定为坏块的存储器块MB1中包括的多个页之中优先选择弱页(S660)。弱页可以是与已发生读取失败的页在物理上相邻的页。弱页可以是与已发生读取失败的页共享相同字线的页。弱页可以是与已发生读取失败的页的字线相邻的字线相对应的页。例如，当与第三字线WL3耦合的第一页Page_1中发生读取失败时，耦合到第三字线WL3的第二页Page_2、耦合到第二字线WL2的页或耦合到第四字线WL4的页可以被确定为弱页，以在数据复制操作中被优先选择。弱页可以是与已发生读取失败的页共享相同字线的页、以及与已发生读取失败的页的字线相邻的字线相对应的页。
在本公开的实施例中，已描述了以下情况，其中与已发生读取失败的页的字线相邻的字线是设置在已发生读取失败的页的字线之上的仅一个字线、以及设置在已发生读取失败的页的字线下方的仅一个字线。然而，与已发生读取失败的页的字线相邻的字线可以被限定为设置在已发生读取失败的页的字线之上的至少一个字线和设置在已发生读取失败的页的字线下方的至少一个字线。
数据复制操作控制器1214控制存储器装置1100，以对被确定为优先选择的弱页的页执行数据复制操作。存储器装置1100的半导体存储器1110执行读取被确定为坏块的存储器块MB1的选择的页中存储的有效数据、并且将所读取的数据编程在处于擦除状态中的目标块中的数据复制操作(S670)。
在数据复制操作中读取的数据可以被传输到存储器控制器1200的纠错器1230，并且纠错器1230可以对所接收的数据执行纠错操作，然后将已执行纠错操作的数据传输到包括目标块的半导体存储器。
从弱页读取的有效数据从与目标块的第一字线(例如，WL1)相对应的页编程。例如，从与源极线SL相邻的第一字线(例如，WL1)相对应的页中选择页，并且对所选择的页执行编程操作。当完成与第一字线(例如，WL1)相对应的页的编程操作时，将其他有效数据编程到与下一字线(例如，WL2)相对应的页。即，从弱页读取的有效数据被编程到目标块中包括的页之中的与源极线相邻的字线相对应的页。
目标块可以是处于擦除状态的存储器块，该存储器块被包括在与包括被确定为坏块的存储器块MB1的半导体存储器相同的半导体存储器中，或者被包括在与包括被确定为坏块的存储器块MB1的半导体存储器不同的半导体存储器中。
随后，数据复制操作控制器1214选择与弱页的字线以外的其他字线相对应的页(S680)，并且控制存储器装置1100以对所选择的页执行数据复制操作。
存储器装置1100的半导体存储器1110执行读取被确定为坏块的存储器块MB1的选择的页中存储的有效数据、并将所读取的数据存储在处于擦除状态的目标块中的数据复制操作(S690)。在数据复制操作中读取的数据可以被传输到存储器控制器1200的纠错器1230，并且纠错器1230可以对所接收的数据执行纠错操作，然后将已执行纠错操作的数据传输到包括目标块的半导体存储器。从弱页以外的其他页读取的有效数据被存储在目标块中包括的页之中尚未执行编程操作的页中，并且通过从与尚未执行编程操作的页之中与源极线相邻的字线相对应的页依次选择页来被编程。
当数据复制操作完成时，映射表管理器1220更新有效数据的改变的物理地址(S700)。例如，映射表管理器1220将有效数据的物理地址改变为包括目标块的块地址和页地址的物理地址，并且更新改变的物理地址。
如上所述，根据本公开的实施例，当通过执行数据复制操作来将在读取操作中发生读取失败的存储器块的有效数据存储在目标块中时，与已发生读取失败的页物理地相邻的页被定义为弱页，并且通过优先选择弱页，将有效数据存储在目标块的页之中的与源极线相邻的字线相对应的页中。因此，有效数据被存储在已发生读取失败的页的位置处和变更的页的位置处，使得可以改进数据的可靠性。
图7是图示根据本公开的另一实施例的存储器系统的操作方法的流程图。
图7的操作方法将参考图1至图5和图7来描述。
在本公开的另一实施例中，将描述在存储器装置1100的读取收回操作中牺牲块中存储的有效数据被移动并存储在目标块中的情况。
存储器控制器1200的读取收回控制器1213检查存储器装置1100中包括的多个存储器块MB1至MBk中的每一个的读取计数(S710)。
作为上述步骤S710的结果，检查是否已检测到读取计数等于或大于设定计数的任何存储器块(S720)。
当在上述步骤S720中检测到读取计数等于或大于设定计数的任何存储器块时(是)，读取收回控制器1213选择检测到的存储器块(例如，MB1)作为牺牲块以便执行读取收回操作，并且从存储器装置1100中包括的多个存储器块MB1至MBk之中选择处于擦除状态的一个存储器块(例如，MB2)作为目标块(S730)。当在上述步骤S720中未检测到读取计数等于或大于设定计数的任何存储器块时(否)，操作方法可以在不执行读取收回操作的情况下结束。
存储器控制器1200控制存储器装置1100以执行将被选择作为牺牲块的存储器块MB1中存储的有效数据移动到目标块MB2的数据复制操作。
数据复制操作控制器1214在牺牲块MBl中包括的多个页之中优先选择弱页(S740)。弱页可以是多个页之中与串ST的上端部分相对应的页。例如，弱页可以是与位线BL1至BLm相邻的至少一个字线相对应的页。弱页可以是多个页之中与串ST的下端部分相对应的页。例如，弱页可以是与源极线SL相邻的至少一个字线相对应的页。弱页可以是多个页之中与串ST的上端部分和下端部分相对应的页。例如，弱页可以是与位线BL1至BLm相邻的至少一个字线相对应的页以及与源极线SL相邻的至少一个字线相对应的页。
在本公开的实施例中，为了便于描述，将描述与第一字线WL1相对应的页和与第n字线WLn相对应的页定义为弱页的情况。
数据复制操作控制器1214控制存储器装置1100以对被确定为优先选择的弱页的页执行数据复制操作。存储器装置1100的半导体存储器1110执行读取牺牲块MB1的选择的页中存储的有效数据、并且将所读取的数据编程到处于擦除状态的目标块MB2的数据复制操作(S750)。在数据复制操作中读取的数据可以被传输到存储器控制器1200的纠错器1230，并且纠错器1230可以对所接收的数据执行纠错操作，然后将已执行纠错操作的数据传输到包括目标块的半导体存储器。从弱页读取的有效数据从与目标块的第一字线(例如，WL1)相对应的页进行编程。例如，从与源极线SL相邻的第一字线(例如，WL1)相对应的页中选择页，并且对所选择的页执行编程操作。当完成与第一字线(例如，WL1)相对应的页的编程操作时，将其他有效数据编程到与下一字线(例如，WL2)相对应的页。即，从弱页读取的有效数据被编程到目标块中包括的页之中的与源极线相邻的字线相对应的页。
目标块MB2可以是处于擦除状态的存储器块，该存储器块可以被包括在与包括牺牲块MB1的半导体存储器相同的半导体存储器中，或者被包括在存储器装置1100中包括的多个半导体存储器之中与包括牺牲块MB1的半导体存储器不同的半导体存储器中。
随后，数据复制操作控制器1214选择与牺牲块MB1中的弱页的字线以外的其他字线WL2至WLn-1相对应的页(S760)，并且控制存储器装置1100以对选择的页执行数据复制操作。
存储器装置1100的半导体存储器1110执行读取牺牲块MB1的选择的页中存储的有效数据、并且将所读取的数据存储在处于擦除状态的目标块MB2中的数据复制操作(S770)。数据复制操作中读取的数据可以被传输到存储器控制器1200的纠错器1230，并且纠错器1230可以对所接收的数据执行纠错操作，然后将已执行纠错操作的数据传输到包括目标块的半导体存储器。从弱页以外的其他页读取的有效数据被存储在目标块中包括的页之中尚未执行编程操作的页中，并且通过从尚未执行编程操作的页之中的与源极线相邻的字线相对应的页依次选择页来被编程。
当数据复制操作完成时，映射表管理器1220更新有效数据的改变的物理地址(S780)。例如，映射表管理器1220将有效数据的物理地址改变为包括目标块的块地址和页地址的物理地址，并且更新改变的物理地址。
如上所述，根据本公开的实施例，当通过在读取收回操作中执行数据复制操作来将牺牲块的有效数据存储在目标块中时，牺牲块的页之中与源极线或位线相邻的页被定义为弱页，并且通过优先选择弱页，将弱页中存储的有效数据存储在目标块的页之中与源极线相邻的字线相对应的页中，使得可以改进数据的可靠性。
图8是图示根据本公开的存储器系统30000的另一实施例的图。
参考图8，存储器系统30000可以被实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制存储器装置1100的数据访问操作，例如，编程操作、擦除操作和读取操作等。
存储器装置1100中编程的数据可以在存储器控制器1200的控制下通过显示器3200来被输出。存储器装置1100可以与图1所示的存储器装置1100相同地配置和操作，并且存储器控制器1200可以与图1所示的控制器1200相同地配置和操作。
无线电收发器3300可以通过天线ANT来发射/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号改变为可以由处理器3100处理的信号。因此，处理器3100可以对从无线电收发器3300输出的信号进行处理，并且将经处理的信号发送至存储器控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号发送到存储器装置1100。此外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号，并且将经改变的无线电信号通过天线ANT输出到外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据的装置，并且可以被实现为诸如触摸板或计算机鼠标、小键盘或键盘的指示装置。处理器3100可以控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据可以通过显示器3200来被输出。
在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实现为处理器3100的一部分，或者被实现为与处理器3100分离的芯片。
图9是图示根据本公开的存储器系统40000的另一实施例的图。
参考图9，存储器系统40000可以被实现为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。存储器装置1100可以与图1所示的存储器装置1100相同地配置和操作，并且存储器控制器1200可以与图1所示的控制器1200相同地配置和操作。
处理器4100可以根据通过输入装置4200输入的数据，通过显示器4300来输出存储器装置1100中存储的数据。例如，输入装置4200可以被实现为诸如触摸板或计算机鼠标、小键盘或键盘的指示装置。
处理器4100可以控制存储器系统40000的整体操作，并且控制存储器控制器1200的操作。在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实现为处理器4100的一部分，或者被实现为与处理器4100分离的芯片。
图10是图示根据本公开的存储器系统50000的另一实施例的图。
参考图10，存储器系统50000可以被实现为图像处理装置，例如，数字相机、附接有数字相机的移动终端、附接有数字相机的智能电话或附接有数字相机的平板电脑。
存储器系统50000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作(例如，编程操作、擦除操作或读取操作)的存储器控制器1200。存储器装置1100可以与图1所示的存储器装置1100相同地配置和操作，并且存储器控制器1200可以与图1所示的控制器1200相同地配置和操作。
存储器系统50000的图像传感器5200可以将光学图像转换为数字信号，并且可以将经转换的数字信号发送到处理器5100或存储器控制器1200。在处理器5100的控制下，经转换的数字信号可以通过显示器5300输出，或者通过存储器控制器1200存储在存储器装置1100中。另外，存储器装置1100中存储的数据可以在处理器5100或存储器控制器1200的控制下通过显示器5300输出。
在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实现为处理器5100的一部分，或者被实现为与处理器5100分离的芯片。
图11是图示根据本公开的存储器系统70000的另一实施例的图。
参考图11，存储器系统70000可以被实现为存储器卡或智能卡。存储器系统70000可以包括存储器装置1100、存储器控制器1200和卡接口7100。存储器装置1100可以与图1所示的存储器装置1100相同地配置和操作，并且存储器控制器1200可以与图1所示的控制器1200相同地配置和操作。
存储器控制器1200可以控制存储器装置1100和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开不限于此。
卡接口7100可以根据主机60000的协议来对在主机60000和存储器控制器1200之间的数据交换进行对接。在一些实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)USB协议。卡接口7100可以是指能够支持由主机60000使用的协议的硬件、嵌入在硬件中的软件或信号传输方案。
当存储器系统70000耦合到主机60000(诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒)的主机接口6200时，主机接口6200可以在微处理器6100的控制下，通过卡接口7100和存储器控制器1200来执行与存储器装置1100的数据通信。
根据本公开，当存储器块中存储的有效数据被移动并存储在另一存储器块中时，对干扰现象弱的页被优先选择和移动，从而可以改进数据的可靠性。
虽然已参考本公开的某些实施例示出和描述了本公开，但是本领域技术人员将理解，在不脱离由所附权利要求书及其等同物所定义的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本公开的范围不应限于上述实施例，而不仅应由所附权利要求书而且还应由其等同物来确定。
在上述实施例中，可以选择性地执行所有步骤，或者可以省略部分步骤。在每个实施例中，步骤不一定按照所描述的顺序执行，并且可以重新布置。在本说明书和附图中公开的实施例仅是示例，以促进对本公开的理解，并且本公开不限于此。即，对于本领域技术人员显而易见的是，可以基于本公开的技术范围进行各种修改。
同时，已在附图和说明书中描述了本公开的实施例。尽管这里使用了特定的术语，但是这些术语仅是为了解释本公开的实施例。因此，本公开不限于上述实施例，并且许多变化可以在本公开的精神和范围内。对于本领域技术人员应显而易见的是，除了本文所公开的实施例之外，还可以基于本公开的技术范围进行各种修改。

Claims (20)

1.一种存储器系统，包括：
存储器装置，包括多个存储器块；以及
存储器控制器，被配置为控制所述存储器装置以执行数据复制操作，所述数据复制操作将所述多个存储器块之中的选择的存储器块中存储的有效数据移动并存储在所述多个存储器块之中的目标块中，
其中所述存储器控制器被配置为控制所述存储器装置以通过优先选择所述选择的存储器块中包括的多个页之中的弱页而不是其他页来执行所述数据复制操作。
2.根据权利要求1所述的存储器系统，其中所述存储器控制器被配置为控制所述存储器装置以在所述数据复制操作中，读取所述选择的存储器块的所述弱页中存储的所述有效数据，并且将所读取的数据存储在与所述目标块的源极线相邻的页中。
3.根据权利要求1所述的存储器系统，其中所述存储器控制器被配置为控制所述存储器装置以在对所述选择的存储器块的所述弱页完成所述数据复制操作之后，对所述选择的存储器块的所述弱页之外的其他页执行所述数据复制操作。
4.根据权利要求1所述的存储器系统，其中所述存储器控制器被配置为控制所述存储器装置以在所述选择的存储器块被确定为坏块时，执行所述数据复制操作。
5.根据权利要求4所述的存储器系统，其中当在所述选择的存储器块中包括的所述多个页之中检测到发生读取失败的页时，所述存储器控制器被配置为将所述选择的存储器块确定为所述坏块，并且将与发生所述读取失败的所述页物理相邻的页设置为所述弱页。
6.根据权利要求5所述的存储器系统，其中与发生所述读取失败的所述页物理相邻的所述页包括与发生所述读取失败的所述页共享字线的第一页和与发生所述读取失败的所述页的字线相邻的字线相对应的第二页中的至少一个。
7.根据权利要求1所述的存储器系统，其中所述存储器控制器被配置为：
当所述选择的存储器块的读取计数等于或大于设定计数时，控制所述存储器装置以执行读取收回操作；以及
控制所述存储器装置以在所述读取收回操作中执行所述数据复制操作。
8.根据权利要求7所述的存储器系统，其中在所述读取收回操作中，所述存储器控制器被配置为将所述选择的存储器块确定为牺牲块，并且将所述牺牲块中包括的所述多个页之中与位线相邻的至少一个第一页、与源极线相邻的至少一个第二页、或所述第一页和所述第二页设置为所述弱页。
9.根据权利要求1所述的存储器系统，其中所述存储器装置包括多个半导体存储器，
其中所述选择的存储器块和所述目标块被包括在不同的半导体存储器中。
10.根据权利要求1所述的存储器系统，其中所述存储器控制器包括数据复制操作控制器，所述数据复制操作控制器被配置为控制所述存储器装置以执行数据复制操作，
其中所述数据复制操作控制器控制所述存储器装置以将所述弱页中存储的所述有效数据存储在所述目标块的页之中与源极线相邻的页中。
11.根据权利要求1所述的存储器系统，其中所述存储器控制器包括映射表管理器，所述映射表管理器被配置为存储用于匹配所述多个存储器块的逻辑地址和物理地址的映射表，
其中所述映射表管理器进一步被配置为在所述映射表中更新所述逻辑地址和所述物理地址之间的映射信息，所述映射信息在执行所述数据复制操作后改变。
12.一种用于操作存储器系统的方法，所述方法包括：
检测在选择的存储器块的读取操作中发生读取失败的页；
选择与发生所述读取失败的所述页物理相邻的页作为弱页；
执行读取所选择的弱页中存储的第一有效数据、并且将所读取的数据存储在目标块中的第一数据复制操作；以及
在完成所述第一数据复制操作之后，执行读取所述选择的存储器块中包括的多个页之中除所述弱页之外的其他页中存储的第二有效数据、并且将所读取的数据存储在所述目标块中的第二数据复制操作。
13.根据权利要求12所述的方法，其中所述弱页包括与发生所述读取失败的所述页共享字线的第一页和与发生所述读取失败的所述页的字线相邻的字线相对应的第二页中的至少一个。
14.根据权利要求12所述的方法，进一步包括：当在所述选择的存储器块的所述读取操作中检测到发生所述读取失败的所述页时，将所述选择的存储器块确定为坏块。
15.根据权利要求12所述的方法，其中执行所述第一数据复制操作包括：读取所述第一有效数据并且将所读取的数据存储在所述目标块中包括的多个页之中与源极线相邻的页中。
16.根据权利要求12所述的方法，进一步包括：在完成所述第二数据复制操作之后，更新所述第一有效数据和所述第二有效数据的映射信息。
17.一种用于操作存储器系统的方法，所述方法包括：
检查多个存储器块中的每个存储器块的读取计数；
检测所述读取计数等于或大于设定计数的存储器块；
执行读取所检测到的存储器块中包括的多个页之中的弱页中存储的第一有效数据、并且将所读取的数据存储在目标块中的第一数据复制操作；以及
在完成所述第一数据复制操作之后，执行读取所检测到的存储器块中包括的所述多个页之中除所述弱页之外的其他页中存储的第二有效数据、并且将所读取的数据存储在所述目标块中的第二数据复制操作。
18.根据权利要求17所述的方法，其中所述弱页包括所检测到的存储器块中包括的所述多个页之中与位线相邻的至少一个第一页、与源极线相邻的至少一个第二页、或者所述第一页和所述第二页。
19.根据权利要求17所述的方法，其中执行所述第一数据复制操作包括：读取所述第一有效数据并且将所读取的数据存储在所述目标块中包括的多个页之中与源极线相邻的页中。
20.根据权利要求17所述的方法，进一步包括：在完成所述第二数据复制操作之后，更新所述第一有效数据和所述第二有效数据的映射信息。
CN202010801592.2A 2019-12-16 2020-08-11 存储器系统及其操作方法 Withdrawn CN112988050A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190167795A KR20210076505A (ko) 2019-12-16 2019-12-16 메모리 시스템 및 그것의 동작 방법
KR10-2019-0167795 2019-12-16

Publications (1)

Publication Number Publication Date
CN112988050A true CN112988050A (zh) 2021-06-18

Family

ID=76317970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010801592.2A Withdrawn CN112988050A (zh) 2019-12-16 2020-08-11 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US11481122B2 (zh)
KR (1) KR20210076505A (zh)
CN (1) CN112988050A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11481123B1 (en) * 2021-04-27 2022-10-25 Micron Technology, Inc. Techniques for failure management in memory systems
US20230342060A1 (en) * 2022-04-26 2023-10-26 Micron Technology, Inc. Techniques for data transfer operations

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3935139B2 (ja) * 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
JP5087347B2 (ja) * 2007-09-06 2012-12-05 株式会社日立製作所 半導体記憶装置及び半導体記憶装置の制御方法
KR101497074B1 (ko) 2008-06-17 2015-03-05 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 데이터 관리 방법
US8677203B1 (en) * 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US9229644B2 (en) * 2013-11-25 2016-01-05 Sandisk Technologies Inc. Targeted copy of data relocation
TWI490871B (zh) * 2014-07-11 2015-07-01 Phison Electronics Corp 防止讀取干擾的方法、記憶體控制電路單元與記憶體儲存裝置
US10002073B2 (en) * 2015-11-06 2018-06-19 SK Hynix Inc. Selective data recycling in non-volatile memory
KR102653401B1 (ko) * 2016-07-18 2024-04-03 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
KR20180079584A (ko) 2016-12-30 2018-07-11 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작 방법
US10373695B2 (en) * 2016-12-30 2019-08-06 Western Digital Technologies, Inc. Methods and apparatus for read disturb detection and handling
CN108572920B (zh) * 2017-03-09 2022-04-12 上海宝存信息科技有限公司 避免读取扰动的数据搬移方法以及使用该方法的装置
US11133076B2 (en) * 2018-09-06 2021-09-28 Pure Storage, Inc. Efficient relocation of data between storage devices of a storage system
US10950317B2 (en) * 2019-08-02 2021-03-16 Micron Technology, Inc. Read disturb scan consolidation

Also Published As

Publication number Publication date
KR20210076505A (ko) 2021-06-24
US11481122B2 (en) 2022-10-25
US20210181952A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
CN110232035B (zh) 存储器系统以及存储器系统的操作方法
CN110413535B (zh) 存储器控制器及存储器控制器的操作方法
CN111338976A (zh) 存储器系统以及存储器系统的操作方法
US11004504B2 (en) Controller, memory system including the controller, and operating method of the memory system
US11481122B2 (en) Memory system and operating method thereof
CN110096222B (zh) 存储器系统及存储器系统的操作方法
US11029886B2 (en) Memory system and method of operating memory system
CN113470714A (zh) 半导体存储器设备和操作半导体存储器设备的方法
US11841805B2 (en) Memory system for storing map data in host memory and operating method of the same
CN111736756A (zh) 存储器系统及操作存储器系统的方法
US20190155700A1 (en) Memory system and method of operating the same
KR20200059774A (ko) 메모리 시스템 및 그것의 동작 방법
CN112947850B (zh) 存储器装置、包括存储器装置的存储器系统及其操作方法
US11114172B2 (en) Memory system and method of operating the same
US11295830B2 (en) Memory system and operating method of the memory system
CN112017716A (zh) 存储器装置、包括其的存储器系统及存储器系统操作方法
US20210134383A1 (en) Memory system and operating method of the memory system
CN111105833B (zh) 存储器装置、存储器系统及操作存储器系统的方法
US11461046B2 (en) Memory system with memory controller managing an accumulated erase count value and an open block erase count value and method of operating the same
KR20240002571A (ko) 메모리 장치, 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
CN113470716A (zh) 半导体存储器设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210618

WW01 Invention patent application withdrawn after publication