CN110781094B - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN110781094B
CN110781094B CN201910207463.8A CN201910207463A CN110781094B CN 110781094 B CN110781094 B CN 110781094B CN 201910207463 A CN201910207463 A CN 201910207463A CN 110781094 B CN110781094 B CN 110781094B
Authority
CN
China
Prior art keywords
memory
virtual
block
memory device
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910207463.8A
Other languages
English (en)
Other versions
CN110781094A (zh
Inventor
金钟旭
尹泰彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110781094A publication Critical patent/CN110781094A/zh
Application granted granted Critical
Publication of CN110781094B publication Critical patent/CN110781094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储器装置及其操作方法。存储器装置包括存储器单元阵列和外围电路。存储器单元阵列包括多个存储块。外围电路对存储器单元阵列的多个存储块当中的虚拟区域执行虚拟操作。

Description

存储器装置及其操作方法
技术领域
本公开的各种实施方式总体上涉及一种电子装置，更具体地，涉及一种存储器装置及其操作方法。
背景技术
最近的计算机环境的范例已经变成可以在任何地方和任何时间使用计算系统的普适计算。这促进了诸如移动电话、数字相机和笔记本计算机等的便携式电子装置日益广泛的使用。这种便携式电子装置通常可以包括使用存储器装置的存储器系统，即数据存储装置。数据存储装置可以用作便携式电子装置的主存储器装置或辅助存储器装置。
由于没有机械驱动部件，因此使用存储器装置的数据存储装置可以具有优异的稳定性和耐用性、高信息访问速度和低功耗。在具有这些优点的存储器系统的示例中，数据存储装置可以包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动(SSD)等。
存储器装置通常可以分为易失性存储器装置和非易失性存储器装置。
非易失性存储器装置可以具有相对较慢的写入和读取速度，但即使在供电中断时也会保持所存储的数据。因此，非易失性存储器装置可以用于存储无论是否供电都要保持的数据。
易失性存储器的示例可以包括只读存储器(ROM)、掩模式ROM(MROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存存储器、相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)以及铁电RAM(FRAM)等。闪存存储器可以分为NOR型闪存存储器和NAND型闪存存储器。
发明内容
根据本公开的一个方面，可以提供一种存储器装置，该存储器装置包括：存储器单元阵列，所述存储器单元阵列包括多个存储块；以及外围电路，所述外围电路被配置为对存储器单元阵列的多个存储块当中的虚拟块执行虚拟编程操作。在虚拟编程操作中，外围电路可以将虚拟数据编程在虚拟块中。
根据本公开的一个方面，可以提供一种存储器装置，该存储器装置包括：存储器单元阵列，所述存储器单元阵列包括多个存储块；以及外围电路，所述外围电路被配置为对存储器单元阵列的多个存储块当中由边缘页和边缘存储器串限定的虚拟区域执行虚拟编程操作。
根据本公开的一个方面，可以提供一种用于操作存储器装置的方法，该方法包括：提供包括多个存储块的存储器装置；将多个存储块当中被设置在最外部的存储块选作虚拟块；以及对虚拟块执行虚拟编程操作。
附图说明
现在将在下文中参照附图描述实施方式的示例；然而，这些实施方式可以通过不同的形式实现，而不应被解释为限于本文所述的实施方式。相反，提供这些实施方式是为了使本公开将是透彻的和完整的，并将示例性实施方式的范围完全传达给本领域技术人员。
在附图中，为了例示清晰，可能夸大尺寸。应当理解，当一元件被称为在两个元件“之间”时，该元件可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的一个实施方式的存储器系统的示图。
图2是示出图1的存储器装置的示图。
图3是示出图2的存储块的示图。
图4是示出根据本公开的一个实施方式的存储器装置的操作方法的流程图。
图5是示出图2的存储器单元阵列的一个实施方式的示图。
图6是示出根据本公开的一个实施方式的存储器装置的操作方法的流程图。
图7是示出存储器单元阵列的边缘页和边缘存储器串的示图。
图8是示出包括图2的存储器装置的存储器系统的一个实施方式的示图。
图9是示出包括图2的存储器装置的存储器系统的一个实施方式的示图。
图10是示出包括图2的存储器装置的存储器系统的一个实施方式的示图。
图11是示出包括图2的存储器装置的存储器系统的一个实施方式的示图。
具体实施方式
根据本公开的构思的实施方式可以进行各种修改并且具有各种形状。因此，实施方式被示出于附图中并且意在于本文中得到详细描述。然而，根据本公开的构思的实施方式不应被解释为限于所具体说明的公开内容，而是包括不脱离本公开的精神和技术范围的所有变化、等同物或替代物。
尽管可能使用诸如“第一”和“第二”之类的术语来描述各种组件，但这些组件不应被理解为受到上述术语的限制。上述术语仅用于将一个组件与另一组件区分开，例如，在不脱离本公开的权利范围的情况下，第一组件可以被称为第二组件，且类似地，第二组件可以被称为第一组件。
应当理解，当一个元件被称为“连接”或“联接”到另一个元件时，该一个元件可以直接连接或联接到该另一个元件，或者也可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接联接”到另一个元件时，不存在中间元件。此外，可以类似地解释描述组件之间的关系的其它表述，例如“在……之间”、“紧接在……之间”或“相邻于”和“直接相邻于”。
本申请中使用的术语仅用于描述特定的实施方式，而并不旨在限制本公开。除非上下文另有明确表示，否则本公开中的单数形式旨在也包括复数形式。还应当理解，诸如“包括”或“具有”等的术语旨在表示在说明书中公开的特征、数字、操作、动作、组件、部件或其组合的存在，而且并不旨在排除可能存在或可能添加一个或更多个其它特征、数字、操作、动作、组件、部件或其组合的可能性。
本公开的实施方式可以提供一种通过将被设置在存储器单元阵列的外边缘处的存储块用作虚拟块而能够防止由于移动离子引起的保持特性的劣化的存储器装置，以及该存储器装置的操作系统。
图1是示出根据本公开的一个实施方式的存储器系统的示图。
参照图1，存储器系统1000可以包括用于存储数据的存储器装置1100和用于在主机2000的控制下控制存储器装置1100的存储器控制器1200。
主机2000可以通过使用诸如高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS)之类的接口协议而与存储器系统1000通信。主机2000与存储器系统1000之间的接口协议不限于上述示例，并且可以是诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)和集成驱动电子设备(IDE)之类的其它接口协议之一。
存储器控制器1200可以控制存储器系统1000的整体操作，并且控制主机2000和存储器装置1100之间的数据交换。例如，存储器控制器1200可以响应于来自主机2000的请求，通过控制存储器装置1100来对数据进行编程或读取。在一些实施方式中，存储器装置1100可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)和闪存存储器。
存储器装置1100可以在存储器控制器1200的控制下执行编程、读取或擦除操作。
图2是示出图1的存储器装置的示图。
参照图2，存储器装置1100可以包括存储数据的存储器单元阵列100。存储器装置1100可以包括外围电路200，外围电路200被配置为执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出所存储的数据的读取操作以及用于擦除所存储的数据的擦除操作。存储器装置1100可以包括控制逻辑300，控制逻辑300在图1的存储器控制器1200的控制下控制外围电路200。
存储器单元阵列100可以包括多个存储块MB1至MBk(k是正整数)110。本地线LL和位线BL1至BLm(m是正整数)可以联接到存储块MB1至MBk 110。例如，本地线LL可以包括第一选择线、第二选择线和布置在第一选择线和第二选择线之间的多个字线。此外，本地线LL还可以包括布置在第一选择线和字线之间以及第二选择线和字线之间的虚拟线。第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，本地线LL可以包括字线、漏极选择线、源极选择线和源极线SL。例如，本地线LL还可以包括虚拟线。例如，本地线LL还可以包括管线。本地线LL可以分别联接到存储块MB1至MBk 110，并且位线BL1至BLm可以共同联接到存储块MB1至MBk 110。存储块MB1至MBk 110可以实现为二维结构或三维结构。例如，在具有二维结构的存储块110中，存储器单元可以布置在与基板平行的方向上。例如，在具有三维结构的存储块110中，存储器单元可以布置在与基板垂直的方向上。
外围电路200可以被配置为在控制逻辑300的控制下对所选择的存储块110执行编程操作、读取操作和擦除操作。例如，外围电路200可以包括电压生成电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250、通过/失败检查电路260和源极线驱动器270。
电压生成电路210可以响应于操作信号OP_CMD而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。此外，电压生成电路210可以响应于操作信号OP_CMD而选择性地对本地线LL进行放电。例如，电压生成电路210可以在控制逻辑300的控制下生成编程电压、验证电压和通过电压等。
行解码器220可以响应于行解码器控制信号AD_signals而将操作电压Vop传输到与所选择的存储块110联接的本地线LL。例如，行解码器220可以响应于行解码器控制信号AD_signals而将由电压生成电路210生成的操作电压(例如，编程电压、验证电压和通过电压等)选择性地施加到本地线LL当中的字线。
页缓冲器组230可以包括联接到位线BL1至BLm的多个页缓冲器PB1至PBn231。页缓冲器PB1至PBn 231可以响应于页缓冲器控制信号PBSIGNALS而操作。例如，页缓冲器PB1至PBn 231可以在读取或验证操作中临时地存储通过位线BL1至BLm接收的数据或者感测位线BL1至BLm的电压或电流。
列解码器240可以响应于列地址CADD而在输入/输出电路250和页缓冲器组230之间传输数据。例如，列解码器240可以通过数据线DL与页缓冲器231交换数据，或者通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可以将从图1的存储器控制器1200接收的命令CMD和地址ADD传输到控制逻辑300，或者与列解码器240交换数据DATA。
在读取操作和验证操作中，通过/失败检查电路260可以响应于允许位VRY_BIT<#>而生成基准电流，并且通过将从页缓冲器组230接收的感测电压VPB和由基准电流生成的基准电压进行比较来输出通过信号PASS或失败信号FAIL。
源极线驱动器270可以通过源极线SL而联接到存储器单元阵列100中所包括的存储器单元，并且控制施加到源极线SL的电压。源极线驱动器270可以从控制逻辑300接收源极线控制信号CTRL_SL，并且基于源极线控制信号CTRL_SL来控制施加到源极线SL的源极线电压。
控制逻辑300可以通过响应于命令CMD和地址ADD而输出操作信号OP_CMD、行解码器控制信号AD_signals、页缓冲器控制信号PBSIGNALS和允许位VRY_BIT<#>来控制外围电路200。此外，控制逻辑300可以响应于通过信号PASS或失败信号FAIL来确定验证操作是已经通过还是已经失败。
如上所述，在根据本公开的实施方式的存储器装置1100中，可以将存储器单元阵列100所包括的多个存储块MB1至MBk 110当中的、被设置在边缘区域(例如，最外区域)中的存储块(例如，MB1和MBk)定义为虚拟块，并且外围电路200可以执行将虚拟数据编程在虚拟块中的虚拟编程操作。存储器单元阵列100所包括的多个存储块MB1至MBk可以沿一个方向顺序地设置，并且最先设置的存储块和最后设置的存储块MBk可以被定义为虚拟块。虚拟编程操作可以是将虚拟块(例如，MB1和MBk)所包括的存储器单元编程为具有负极性的操作。例如，虚拟编程操作可以是将存储器单元编程为具有高于0伏(V)的阈值电压的操作。
在本公开的一个实施方式中，存储器装置100可以执行如下虚拟编程操作：将虚拟数据编程到包括于存储器单元阵列100的多个存储块MB1至MBk 110当中的被设置在边缘区域中的存储块(例如，MB1和MBk)的边缘页中以及多个存储块MB1至MBk 110的边缘存储器串中。
图3是示出图2的存储块的示图。
参照图3，在存储块110中，彼此平行布置的多个字线可以联接在第一选择线和第二选择线之间。第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更具体地，存储块110可以包括联接在位线BL1至BLm和源极线SL之间的多个存储器串String。位线BL1至BLm可以分别地联接到存储器串String，而源极线SL可以共同地联接到存储器串String。存储器串String可以彼此相同地进行配置，并且因此，将会详细描述联接到第一位线BL1的存储器串String作为示例。
存储器串String可以包括在源极线SL和第一位线BL1之间彼此串联联接的源极选择晶体管SST、多个存储器单元F1至F16和漏极选择晶体管DST。在一个存储器串String中可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且在一个存储器串String中可以包括数量多于图中所示的存储器单元F1至F16的数量的存储器单元。
源极选择晶体管SST的源极可以联接到源极线SL，而漏极选择晶体管DST的漏极可以联接到第一位线BL1。存储器单元F1至F16可以串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。不同存储器串String中所包括的源极选择晶体管SST的栅极可以联接到源极选择线SSL，不同存储器串String中所包括的漏极选择晶体管DST的栅极可以联接到漏极选择线DSL，不同存储器串String中所包括的存储器单元F1至F16的栅极可以联接到多个字线WL1至WL16。在不同存储器串String所包括的存储器单元当中联接到相同字线的一组存储器单元可以是页Page。因此，在存储块110中可以包括数量对应于字线WL1至WL16的数量的页Page。
图4是示出根据本公开的一个实施方式的存储器装置的操作方法的流程图。
下面将参照图1至图4描述根据本公开的一个实施方式的存储器装置的操作方法。
可以将在存储器单元阵列100所包括的多个存储块MB1至MBk 110当中被设置在边缘区域(例如，最外部)中的存储块(例如，MB1和MBk)选作虚拟块(S410)。将设置在边缘区域中的存储块MB1和MBk选作虚拟块的操作可以在存储器控制器1200的控制下执行，或者由存储器装置1100的控制逻辑300执行。
存储器装置1100可以对被选作虚拟块的存储块(例如，MB1和MBk)执行虚拟编程操作(S420)。虚拟编程操作可以是将相同的虚拟数据编程到虚拟块所包括的存储器单元中的操作。例如，虚拟编程操作可以是将存储器单元编程为具有高于0伏(V)的阈值电压的操作。可以通过顺序地选中所选择的存储块(例如，MB1和MBk)来执行虚拟编程操作。虚拟编程操作可以是将相同的虚拟数据编程到所选择的存储块(例如，MB1和MBk)所包括的所有存储器单元中的操作。虚拟编程操作可以不以页为单位执行，而是以块为单位执行。
虚拟编程操作中的外围电路200的操作将描述如下。
1)位线电位控制操作
页缓冲器组230中联接到位线BL1至BLm的多个页缓冲器PB1至PBm 231可以响应于页缓冲器控制信号PBSIGNALS而将位线BL1至BLm控制为具有对应于虚拟数据的电位电平。例如，多个页缓冲器PB1至PBm 231可以将编程允许电压(例如，接地电压)施加到位线BL1至BLm。
2)编程电压施加操作
电压生成电路210可以响应于操作信号OP_CMD而生成编程电压。
行解码器220可以响应于行解码器控制信号AD_signals而将由电压生成电路210生成的编程电压施加到虚拟块中的所选择的存储块(例如，MB1)的所有字线。由此，可以对所选择的存储块MB1中所包括的存储器单元同时进行编程。
3)编程验证操作
随后，电压生成电路210可以响应于操作信号OP_CMD而生成并输出验证电压，并且可以响应于行解码器控制信号AD_signals而将由电压生成电路210生成的验证电压施加到所选择的存储块(例如，MB1)的所有字线。
联接到位线BL1至BLm的多个页缓冲器PB1至PBm可以通过响应于页缓冲器控制信号PBSIGNALS感测位线BL1至BLm的电位电平而对联接到位线BL1至BLm中的每一条位线的多个存储器单元同时执行编程验证。例如，当一个存储器串String所包括的多个存储器单元当中的至少一个存储器单元具有低于验证电压的阈值电压时，可以将该存储器串String确定为编程失败。
在至少一个存储器串String被确定为编程失败时，可以从上述位线电位控制操作开始重新执行操作，并且可以在编程电压施加操作中施加增加了步进电压的编程电压。
在通过以块为单位执行编程操作的方式对虚拟块执行虚拟编程操作之后，可以对其它存储块执行诸如编程操作或读取操作之类的一般操作(S430)。
如上所述，根据本公开的实施方式，虚拟数据可以被编程在被设置在存储器单元阵列100的边缘区域中的存储块(例如，MB1和MBk)中，使得存储块(例如，MB1和MBk)所包括的存储器单元中的电荷被充电为具有负极性。由此，虽然在外围电路200中产生的移动离子(例如，Na+)由于在随后的一般操作中产生的热量而移动靠近存储器单元阵列100，但是可以使移动离子聚集到被设置在边缘区域中的存储块(例如，MB1和MBk)。因此，可以防止在外围电路200中产生的移动离子(例如，Na+)引起除了虚拟块之外的其它存储块的保持特性的劣化。
可以使移动离子聚集在其中编程有虚拟数据的被设置在边缘区域中的存储块(例如，MB1和MBk)中，从而可能降低存储器单元的阈值电压分布。因此，可以通过在从步骤S430执行时开始经过一定时间之后或者在编程/读取操作执行一定次数之后重新执行步骤S420来对被设置在边缘区域中的存储块(例如，MB1和MBk)进行重新编程。
图5是示出图2的存储器单元阵列的一个实施方式的示图。
参照图5，存储器单元阵列100可以包括多个存储块MB，并且多个存储块MB可以布置为矩阵结构。因此，可以将设置在存储器单元阵列100的边缘区域中的存储块MB选作虚拟块Dummy Block。当多个存储块MB布置为矩阵结构时，可以将虚拟块Dummy Block选择为包括被设置在存储器单元阵列100的所有边缘区域中的存储块。例如，虚拟块Dummy Block可以包括在布置为矩阵结构的多个存储块MB当中被设置在最外部处的存储块。由此，可以更有效地防止除了虚拟块Dummy Block之外的其它存储块MB的保持特性由于移动离子而被劣化。
图6是示出根据本公开的一个实施方式的存储器装置的操作方法的流程图。
图7是示出存储器单元阵列的边缘页和边缘存储器串的示图。
将参照图1至图3、图6以及图7对根据本公开的一个实施方式的存储器装置的操作方法进行如下描述。
可以将包括于存储器单元阵列100的多个存储块MB1至MBk 110所包括的多个页Page和多个存储器串String当中的、被设置在存储器单元阵列100的边缘区域中的边缘页EG_Page1和EG_Page2以及边缘存储器串EG_String1和EG_String2设定为虚拟区域(S610)。
例如，如图7所示，多个存储块MB1至MBk当中的被设置在最外部处的存储块MB1的页当中被设置在最外部处的边缘页EG_Page1、多个存储块MB1至MBk当中的被设置在最外部处的存储块MBk的页当中被设置在最外部处的边缘页EG_Page2、多个存储块MB1至MBk当中的每一个存储块所包括的多个存储器串当中被设置在最外部处的边缘存储器串EG_String1和EG_String2可以被设定为虚拟区域。因此，可以将被设置在存储器单元阵列100的边缘区域中的页和存储器串设定为虚拟区域。将边缘页EG_Page1和EG_Page2以及边缘存储器串EG_String1和EG_String2设定为虚拟区域的操作可以在存储器控制器1200的控制下执行，或者可以由存储器装置1100的控制逻辑300执行。
存储器装置1100可以对被设定为虚拟区域的边缘页EG_Page1和EG_Page2以及边缘存储器串EG_String1和EG_String2执行虚拟编程操作(S620)。
虚拟编程操作可以是在被设定为虚拟区域的边缘页EG_Page1和EG_Page2以及边缘存储器串EG_String1和EG_String2所包括的存储器单元中编程相同虚拟数据的操作。例如，虚拟编程操作可以是将存储器单元编程为具有高于0伏(V)的阈值电压的操作。
对边缘页EG_Page1和EG_Page2的虚拟编程操作可以以页为单位执行。
对边缘存储器串EG_String1和EG_String2的虚拟编程操作可以以页为单位执行。在虚拟编程操作中，可以将编程禁止电压(例如，电源电压)施加到与除了边缘存储器串EG_String1和EG_String2之外的其它存储器串String联接的位线，从而可以防止将虚拟数据编程到其它存储器串String中。
在对虚拟区域执行虚拟编程操作之后，可以对多个存储块MB1至MBk的除了虚拟区域之外的其它区域执行诸如编程操作或读取操作之类的一般操作(S630)。
如上所述，根据本公开的实施方式，可以将设置在存储器单元阵列100的边缘区域中的边缘页EG_Page1和EG_Page2以及边缘存储器串EG_String1和EG_String2设定为虚拟区域，从而执行虚拟编程操作。设置在虚拟区域中的存储器单元可以具有负极性，并且因此可以使移动离子(例如，Na+)聚集到这些存储器单元。此外，虚拟区域可以不以块为单位进行设定，而是可以以页和存储器串为单位进行设定，从而能够最小化虚拟区域的设定范围。
可以使移动离子聚集在其中编程有虚拟数据的被设置在虚拟区域中的存储器单元中，从而可能降低存储器单元的阈值电压分布。因此，可以在步骤S630执行了一定时间之后或者在编程/读取操作执行一定次数之后，通过重新执行步骤S620而对被设置在虚拟区域中的存储器单元进行重新编程。
图8是示出包括图2的存储器装置的存储器系统的一个实施方式的示图。
参照图8，存储器系统30000可以实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)、无线通信装置等。存储器系统30000可以包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制存储器装置1100的数据存取操作，诸如编程操作、擦除操作或读取操作等。
在存储器装置1100中编程的数据可以在存储器控制器1200的控制下通过显示器3200输出。
无线电收发器3300可以通过天线ANT发送/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号转换为可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且将经处理的信号发送到存储器控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号发送到存储器装置1100。此外，无线电收发器3300可以将从处理器3100输出的信号转换为无线电信号，并且通过天线ANT将经转换的无线电信号输出到外部装置。输入装置3400可以是能够输入用于控制处理器3100的操作的控制信号或者将由处理器3100处理的数据的装置，并且可以实现为诸如触摸板或计算机鼠标之类的定点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，从而可以通过显示器3200输出从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据。
在一些实施方式中，能够控制存储器装置1100的操作的存储器控制器1200可以实现为处理器3100的一部分，或者实现为与处理器3100相独立的芯片。此外，存储器控制器1200可以利用图1所示的存储器控制器来实现，并且存储器装置1100可以利用图2所示的存储器装置来实现。
图9是示出包括图2的存储器装置的存储器系统的一个实施方式的示图.
参照图9，存储器系统40000可以实现为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、MP4播放器等。
存储器系统40000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。
处理器4100可以根据通过输入装置4200输入的数据，通过显示器4300来输出存储器装置1100中存储的数据。例如，输入装置4200可以实现为诸如触摸板或计算机鼠标之类的定点装置、小键盘或键盘。
处理器4100可以控制存储器系统40000的整体操作，并且控制存储器控制器1200的操作。在一些实施方式中，能够控制存储器装置1100的操作的存储器控制器1200可以实现为处理器4100的一部分，或者实现为与处理器4100相独立的芯片。此外，存储器控制器1200可以利用图1所示的存储器控制器来实现，并且存储器装置1100可以利用图2所示的存储器装置来实现。
图10是示出包括图2的存储器装置的存储器系统的一个实施方式的示图。
参照图10，存储器系统50000可以实现为图像处理装置，例如数字相机、附接有数字相机的移动终端、附接有数字相机的智能电话、附接有数字相机的平板PC等。
存储器系统50000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作(例如，编程操作、擦除操作或读取操作)的存储器控制器1200。
存储器系统50000的图像传感器5200可以将光学图像转换为数字信号，并且经转换的数字信号可以被传送到处理器5100或存储器控制器1200。在处理器5100的控制下，经转换的数字信号可以通过显示器5300输出，或者通过存储器控制器1200而存储在存储器装置1100中。此外，存储器装置1100中存储的数据可以在处理器5100或存储器控制器1200的控制下通过显示器5300输出。
在一些实施方式中，能够控制存储器装置1100的操作的存储器控制器1200可以实现为处理器5100的一部分，或者实现为与处理器5100相独立的芯片。此外，存储器控制器1200可以利用图1所示的存储器控制器来实现，并且存储器装置1100可以利用图2所示的存储器装置来实现。
图11是示出包括图2的存储器装置的存储器系统的一个实施方式的示图。
参照图11，存储器系统70000可以实现为存储卡、智能卡等。存储器系统70000可以包括存储器装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可以控制存储器装置1100和卡接口7100之间的数据交换。在一些实施方式中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开并不限于此。
卡接口7100可以根据主机60000的协议来对主机60000和存储器控制器1200之间的数据交换进行接口连接。在一些实施方式中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可以表示能够支持主机60000所使用的协议的硬件、嵌入在硬件中的软件或信号传输方案。
当存储器系统70000联接到主机60000(诸如PC、平板PC、数字相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒)的主机接口6200时，主机接口6200可以在微处理器6100的控制下通过卡接口7100和存储器控制器1200而与存储器装置1100进行数据通信。此外，存储器控制器1200可以利用图1所示的存储器控制器来实现，并且存储器装置1100可以利用图2所示的存储器装置来实现。
根据本公开，存储器装置可以通过将被设置在存储器单元阵列的外边缘处的存储块用作虚拟块来防止由于移动离子而引起的保持特性的劣化。
已经在附图和说明书中描述了本公开的实施方式的示例。尽管在此使用了特定的术语，但这些术语仅用于解释所描述的本公开的实施方式。因此，本公开不限于上述实施方式，并且在本公开的精神和范围内，许多变化都是可能的。对于本领域技术人员来说，除了已描述的本文所公开的实施方式之外，显然还可以基于本公开的技术范围进行各种修改。
只要没有另外地进行定义，本说明书中使用的所有术语(包括技术术语和科学术语)具有本公开所属领域的技术人员所通常理解的含义。具有词典中定义的释义的术语应该被理解为具有与相关技术的语境相一致的含义。在没有在本申请中进行清楚的定义的情况下，不应以理想化或过于正式的方式来理解术语。
相关申请的交叉引用
本申请要求于2018年7月31日向韩国知识产权局提交的韩国专利申请第10-2018-0089614号的优先权，其全部内容通过引用并入本文。

Claims (19)

1.一种存储器装置，所述存储器装置包括：
存储器单元阵列，所述存储器单元阵列包括多个存储块；以及
外围电路，所述外围电路被配置为对所述存储器单元阵列执行编程操作、读取操作和虚拟编程操作，
其中，在所述虚拟编程操作中，所述外围电路将虚拟数据编程在所述多个存储块当中的虚拟块中，并且
其中，所述外围电路在所述编程操作和所述读取操作被执行了设定次数之后对所述虚拟块执行重新编程操作。
2.根据权利要求1所述的存储器装置，所述存储器装置还包括：
控制逻辑，所述控制逻辑被配置为控制所述外围电路，
其中，控制所述外围电路的所述控制逻辑包括通过从所述多个存储块当中选择所述虚拟块来执行所述虚拟编程操作。
3.根据权利要求2所述的存储器装置，
其中，所述控制逻辑将所述外围电路控制为：在从所述编程操作和所述读取操作被执行时开始经过一定时间之后对所述虚拟块执行所述重新编程操作。
4.根据权利要求1所述的存储器装置，其中，在所述虚拟编程操作中，所述外围电路将所述虚拟块中所包括的所有存储器单元编程为具有高于0伏的阈值电压。
5.根据权利要求1所述的存储器装置，其中，所述虚拟块是所述多个存储块当中被设置在所述存储器单元阵列的最外部的存储块。
6.根据权利要求1所述的存储器装置，其中，所述虚拟块是沿一个方向顺序地设置的所述多个存储块当中最先被设置的存储块和最后被设置的存储块。
7.根据权利要求1所述的存储器装置，其中，所述虚拟块是以矩阵结构布置的所述多个存储块当中被设置在最外部的存储块。
8.一种存储器装置，所述存储器装置包括：
存储器单元阵列，所述存储器单元阵列包括多个存储块；以及
外围电路，所述外围电路被配置为对所述存储器单元阵列的所述多个存储块当中由边缘页和边缘存储器串限定的虚拟区域执行虚拟编程操作，
其中，在从所述虚拟编程操作被执行时开始经过预定时间之后，所述外围电路对所述虚拟区域执行重新编程操作。
9.根据权利要求8所述的存储器装置，所述存储器装置还包括：
控制逻辑，所述控制逻辑被配置为控制所述外围电路，
其中，控制所述外围电路的所述控制逻辑包括通过将所述多个存储块当中的所述边缘页和所述边缘存储器串选作所述虚拟区域来执行所述虚拟编程操作。
10.根据权利要求9所述的存储器装置，其中，所述控制逻辑将所述多个存储块当中被设置在最外部的存储块所包括的多个页当中被设置在最外部的所述边缘页以及被设置在所述多个存储块中的每一个存储块的最外部的所述边缘存储器串选作所述虚拟区域。
11.根据权利要求8所述的存储器装置，其中，在所述虚拟编程操作中，所述外围电路将虚拟数据编程在被设置在所述虚拟区域中的存储器单元中。
12.根据权利要求8所述的存储器装置，其中，在所述虚拟编程操作中，所述外围电路将被设置在所述虚拟区域中的存储器单元编程为具有高于0伏的阈值电压。
13.根据权利要求8所述的存储器装置，其中，所述外围电路被配置为对所述存储器单元阵列执行编程操作和读取操作。
14.一种用于操作存储器装置的方法，所述方法包括下述步骤：
提供包括多个存储块的存储器装置；
将所述多个存储块当中被设置在最外部的存储块选作虚拟块；
对所述虚拟块执行虚拟编程操作；以及
对所述虚拟块执行重新编程操作。
15.根据权利要求14所述的方法，所述方法还包括以下步骤：
对所述多个存储块当中除了所述虚拟块之外的其它存储块执行编程操作和读取操作。
16.根据权利要求14所述的方法，其中，在所述虚拟编程操作中，虚拟数据被编程到所述虚拟块所包括的所有存储器单元中。
17.根据权利要求14所述的方法，其中，在所述虚拟编程操作中，虚拟存储块中所包括的所有存储器单元被编程为具有高于0伏的阈值电压。
18.根据权利要求15所述的方法，
其中，在从对所述其它存储块执行所述编程操作和所述读取操作时开始经过一定时间之后，对所述虚拟块执行所述重新编程操作。
19.根据权利要求15所述的方法，
其中，在对所述其它存储块的所述编程操作和所述读取操作执行了设定次数之后，对所述虚拟块执行所述重新编程操作。
CN201910207463.8A 2018-07-31 2019-03-19 存储器装置及其操作方法 Active CN110781094B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0089614 2018-07-31
KR1020180089614A KR102461751B1 (ko) 2018-07-31 2018-07-31 메모리 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN110781094A CN110781094A (zh) 2020-02-11
CN110781094B true CN110781094B (zh) 2023-09-22

Family

ID=69227545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910207463.8A Active CN110781094B (zh) 2018-07-31 2019-03-19 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US10726887B2 (zh)
KR (1) KR102461751B1 (zh)
CN (1) CN110781094B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220118238A (ko) 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러 및 그들의 동작 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680364A (en) * 1995-04-24 1997-10-21 Samsung Electronics Co., Ltd. Integrated circuit memory device having equally spaced apart cell arrays
CN101587747A (zh) * 2008-05-19 2009-11-25 三星电子株式会社 Nand闪速存储器器件及其制造方法
CN107230497A (zh) * 2016-03-25 2017-10-03 爱思开海力士有限公司 半导体器件及其操作方法
CN107240418A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 存储器系统及其操作方法
CN107358974A (zh) * 2005-09-30 2017-11-17 考文森智财管理公司 多个独立的串行链接存储器
CN107767911A (zh) * 2016-08-22 2018-03-06 三星电子株式会社 非易失性存储器装置以及数据操作方法
CN108257640A (zh) * 2016-12-29 2018-07-06 爱思开海力士有限公司 半导体存储装置及其操作方法
CN108281166A (zh) * 2017-01-05 2018-07-13 爱思开海力士有限公司 存储装置及其操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
KR20110092550A (ko) 2010-02-09 2011-08-18 삼성전자주식회사 에지 더미 메모리 블록을 제거한 반도체 메모리 장치
JP2012164864A (ja) 2011-02-08 2012-08-30 Rohm Co Ltd 半導体記憶装置
KR20150062434A (ko) 2013-11-29 2015-06-08 에스케이하이닉스 주식회사 더미 블록을 제어하기 위한 반도체 메모리 장치
KR102272228B1 (ko) * 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR102285994B1 (ko) * 2014-05-13 2021-08-06 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR102329800B1 (ko) * 2015-10-22 2021-11-22 삼성전자주식회사 메모리 장치 및 메모리 장치의 에지 워드라인 관리 방법
CN107301015B (zh) * 2016-04-15 2022-05-13 恩智浦美国有限公司 用于减少存储器设备上的压力的系统和方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680364A (en) * 1995-04-24 1997-10-21 Samsung Electronics Co., Ltd. Integrated circuit memory device having equally spaced apart cell arrays
CN107358974A (zh) * 2005-09-30 2017-11-17 考文森智财管理公司 多个独立的串行链接存储器
CN101587747A (zh) * 2008-05-19 2009-11-25 三星电子株式会社 Nand闪速存储器器件及其制造方法
CN107230497A (zh) * 2016-03-25 2017-10-03 爱思开海力士有限公司 半导体器件及其操作方法
CN107240418A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 存储器系统及其操作方法
CN107767911A (zh) * 2016-08-22 2018-03-06 三星电子株式会社 非易失性存储器装置以及数据操作方法
CN108257640A (zh) * 2016-12-29 2018-07-06 爱思开海力士有限公司 半导体存储装置及其操作方法
CN108281166A (zh) * 2017-01-05 2018-07-13 爱思开海力士有限公司 存储装置及其操作方法

Also Published As

Publication number Publication date
US20200043533A1 (en) 2020-02-06
CN110781094A (zh) 2020-02-11
US10726887B2 (en) 2020-07-28
KR102461751B1 (ko) 2022-11-02
KR20200014134A (ko) 2020-02-10

Similar Documents

Publication Publication Date Title
CN110400588B (zh) 存储器装置以及该存储器装置的操作方法
CN110047549B (zh) 存储器系统及其操作方法
CN110277126B (zh) 存储器装置和具有存储器装置的存储器系统
KR102635466B1 (ko) 메모리 장치 및 그것의 동작 방법
CN111402944B (zh) 具有改进的编程和擦除操作的存储器装置及其操作方法
CN113129972A (zh) 存储器装置及其操作方法
CN110781094B (zh) 存储器装置及其操作方法
US11462272B2 (en) Memory device and operating method thereof
US11636906B2 (en) Memory device and method of applying operating voltage
CN112309469A (zh) 存储器装置及其操作方法
US11508439B2 (en) Memory device having a control logic to control program operations and method of operating the same
US11715524B2 (en) Memory device and operating method thereof
CN111681699B (zh) 存储器装置及操作存储器装置的方法
US20240005998A1 (en) Memory device and operating method thereof
US11880582B2 (en) Memory device having improved program and erase operations and operating method of the memory device
CN113345899B (zh) 存储器装置及操作存储器装置的方法
US12135883B2 (en) Method and system for reuse of partial bad block
US11735271B2 (en) Memory device and method of operating the memory device
US20240004557A1 (en) Memory device, memory system including memory device, and method of operating memory system
US20210118517A1 (en) Memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant