CN112820336A - 存储器器件及提供写入电压的方法 - Google Patents

存储器器件及提供写入电压的方法 Download PDF

Info

Publication number
CN112820336A
CN112820336A CN202011265898.7A CN202011265898A CN112820336A CN 112820336 A CN112820336 A CN 112820336A CN 202011265898 A CN202011265898 A CN 202011265898A CN 112820336 A CN112820336 A CN 112820336A
Authority
CN
China
Prior art keywords
voltage
circuit
memory device
instantaneous
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011265898.7A
Other languages
English (en)
Other versions
CN112820336B (zh
Inventor
赖建安
邹宗成
池育德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112820336A publication Critical patent/CN112820336A/zh
Application granted granted Critical
Publication of CN112820336B publication Critical patent/CN112820336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的实施例提供一种存储器器件及提供写入电压的方法，存储器器件包括多个单元，布置成包括多个行和多个列的矩阵。存储器器件还包括多个位线，其中，多个位线中的每个连接到布置在多个列的列中的多个单元中的第一多个单元。电压控制电路，与多个位线中的所选择的位线可连接，并且包括检测瞬时电源电压的电压检测电路和连接至电压检测电路的电压源选择电路。电压源选择电路基于检测到的瞬时电源电压从多个电压源中选择电压源。电压源选择电路包括将所选择的电压源连接到所选择的位线以提供写入电压的开关。

Description

存储器器件及提供写入电压的方法
技术领域
本发明的实施例提供一种存储器器件及提供写入电压的方法。
背景技术
集成电路(IC)存储器器件包括电阻性存储器，诸如电阻性随机存取存储器(RRAM)、磁阻随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)等。电阻性存储器通过改变介电材料的电阻存储信息。例如，RRAM是包括RRAM单元阵列的存储器结构，每个RRAM单元使用电阻值而不是电荷来存储数据的位。特别地，每个RRAM单元包括电阻材料层，电阻材料层的电阻可以被调整为代表逻辑“0”或逻辑“1”。
发明内容
根据本发明的实施例的一个方面，提供了一种存储器器件，包括：多个单元，布置成包括多个行和多个列的矩阵；多个位线，其中，多个位线中的每个连接到布置在多个列的列中的多个单元中的第一多个单元；以及电压控制电路，与多个位线中的所选择的位线可连接，其中，电压控制电路包括：电压检测电路，其中，电压检测电路检测瞬时电源电压；以及电压源选择电路，连接到电压检测电路，其中，电压源选择电路基于检测到的瞬时电源电压从多个电压源中选择电压源，并且其中，电压源选择电路包括将所选择的电压源连接至选择的位线的开关，以提供写入电压。
根据本发明的实施例的另一个方面，提供了一种存储器器件，包括：单元阵列，包括多个单元；多个位线，其中，多个位线中的每个连接至布置在单元阵列的列中的多个单元中的第一多个单元；电压控制电路，与多个位线中的所选择的位线可连接，其中，电压控制电路向多个位线中的所选择的位线提供写入电压，以进行写入操作；以及温度补偿电路，与所选择的位线可连接，其中，温度补偿电路包括：参考电压发生器电路，其中，参考电压发生器电路产生温度调节参考电压，以及电压调节器电路，连接至参考电压发生器电路，其中，电压调节器电路将瞬时写入电压与温度调节参考电压进行比较并且基于该比较来调节瞬时写入电压。
根据本发明的实施例的又一个方面，提供了一种提供写入电压的方法，方法包括：检测瞬时电源电压；比较瞬时电源电压和参考电压；基于瞬时电源电压与参考电压的比较，从多个电压源中选择电压源；以及将所选择的电压源连接至单元阵列的所选择的位线，以向所选择的位线提供写入电压。
附图说明
当结合附图进行阅读取时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A是总体上示出了根据一些实施例的示例存储器器件的框图。
图1B是总体上示出了根据一些实施例的示例存储器器件的单元阵列的框图。
图2A是总体上示出了根据一些实施例的用于存储器器件的示例写入电压电路的框图。
图2B是总体上示出了根据一些实施例的用于存储器器件的另一示例写入电压电路的框图。
图3是总体上示出了根据一些实施例的示例电压控制电路的框图。
图4是总体上示出了根据一些实施例的示例温度补偿电路的框图。
图5是根据一些实施例的用于PTAT电流源的电路的示例。
图6是示出根据示例实施例的具有写入电压电路的存储器器件的框图。
图7是示出了根据示例实施例的组件在示例存储器器件中的放置的框图。
图8是根据一些实施例的用于向存储器器件提供写入电压的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
在诸如电阻式随机存取存储器(RRAM)的一些集成电路(IC)存储器器件中，在读取和写入操作期间会发生位线(BL)或源极线(SL)电压的变化。另外，也可能根据温度而发生BL电压的变化。本公开提供了用于为存储器器件的写入操作提供合适的位线电压的技术以及补偿由于温度变化而在写入操作期间导致的位线电压变化的方法。
图1A是示出根据一些实施例的示例存储器器件100的框图。在一些示例中，存储器器件100是电阻性存储器器件，诸如电阻性随机存取存储器(RRAM)。如图1A所示，存储器器件100包括单元阵列102、字线驱动器104、输入/输出(I/O)电路106和写入电压电路108。尽管示出写入电压电路108与I/O电路106分离，但是写入电压电路108可以是I/O电路106的部分。另外，在阅读取了本公开之后，对于本领域的普通技术人员显而易见的是，存储器器件100可以包括比图1A所示的组件更多的组件或更少的组件。
图1B是示出根据一些实施例的示例存储器器件100的示例单元阵列102的框图。如图1B所示，单元阵列102包括标记为110a0、110m0、110a1、110m1、110an、110mn的多个单元(统称为多个存储器单元110)。多个单元110中的每个可以存储信息的位(即，位值0或位值1)。因此，多个单元110中的每个也被称为位单元或存储器单元。
在一些示例中，单元阵列102的多个单元110可以包括电阻性存储器单元。电阻性存储器单元包括具有高k介电材料层的电阻元件，高k介电材料层布置在设置在后端子制程(BEOL)金属化堆叠内的导电电极之间。电阻性存储器单元被配置为基于电阻性状态之间的可逆切换过程进行操作。通过选择性地形成穿过高k介电材料层的导电丝，可以实现这种可逆切换。例如，通过在导电电极上施加电压以形成延伸穿过高k介电材料层的导电丝，可以使通常为绝缘的高k介电材料层导通。具有第一(例如，高)电阻状态的电阻性存储器单元对应于第一数据值(例如，逻辑“0”)，具有第二(例如，低)电阻状态的电阻性存储器单元对应于第二数据值(例如，逻辑“1”)。
如图1B所示，单元阵列102的多个单元110以具有多个行(例如，m行)和多个列(例如，n列)的矩阵布置。多个行中的每行包括多个单元中的第一多个单元。例如，单元阵列102的第0行包括标记为110a0、…、110m0的第一多个单元。类似地，单元阵列102的第一行包括标记为110a1、…、110m1的第一多个单元。最后，单元阵列102的第n行包括标记为110n1、……、110nm1的第一多个单元。
类似地，多个列中的每列包括多个单元中的第二多个单元。例如，单元阵列102的第0列包括标记为110a0、110a1、…、110an的第二多个单元。类似地，单元阵列102的第m列包括标记为110m0、110ml、…、110mn的第二多个单元。
单元阵列102还包括多条字线(例如，WL0、WL1、...、WLn)和多条位线(例如，BL0、...、BLm)。多条字线中的每条与多个行中的行相关联。例如，多个行中的行中的第一多个单元中的每个连接到多个字线中的字线。如图1B所示，第0行的标记为110a0、…、110m0的第一多个单元连接到字线WL0。类似地，第一行的标记为110a1、…、110m1的第一多个单元连接到字线WL1。最后，第n行的标记为110n0、...、110nm的第一多个单元连接到字线WLn。
类似地，多条位线中的每条位线与多个列中的一列相关联。例如，多个列中的一个列的第二多个单元中的每个单元耦合到多个位线中的位线。如图1B所示，第0列的标记为110a0、110a1、…、110an的第二多个单元连接到位线BL0。类似地，第m列的标记为110m0、110m1、……、110mn的第二多个单元连接到位线BLm。
因此，单元阵列102的多个单元中的每个与由字线和位线的交点定义的地址相关联。在一些示例中，单元阵列102还包括多条源极线(例如，SL0、…、SLm)。多个源极线中的每个源极线也与多个列中的列相关联。例如，列的第二多个单元耦合到多个源极线中的源极线。如图1B所示，第0列的标记为110a0、110a1、…、110an的第二多个单元连接到源极线SL0。类似地，第m列的标记为110m0、110m1、……、110mn的第二多个单元连接到源极线SLm。
在一些示例中，并且如图1B所示，单元阵列102的多个单元110中的每个包括电阻存储元件112和存取晶体管114。电阻存储元件112具有可在低电阻状态和高电阻状态之间切换的电阻状态。电阻状态指示存储在电阻存储元件112内的数据值(例如，“1”或“0”)。电阻存储元件112具有耦合至位线的第一端子和耦合至存取晶体管114的第二端子。存取晶体管114具有耦接至字线的栅极、耦接至源极线的源极以及耦接至电阻存储元件112的第二端子的漏极。在示例中，存取晶体管114可以是对称的。即，存取晶体管114的漏极可以是源极，存取晶体管114的源极可以是漏极。
为了从单元阵列102读取数据或将数据写入单元阵列102，选择多条字线中的字线并将其充电到预定电压，例如字线电压VWL。另外，选择多条位线中的位线和多条源极线中的源极线并将其预充电到预定电压，例如，BL/SL电压(VBL/VSL)。施加的电压使感测放大器接收具有取决于单元阵列102的单元的数据状态的值的信号。
返回图1A，字线驱动器104选择多条字线中的字线，并将所选择的字线充电到预定电压，例如字线电压VWL。字线驱动器104基于对由多个地址线提供的地址进行解码来选择要充电的字线。如图1A所示，字线驱动器104连接到单元阵列102。
I/O电路106在读取-写入操作期间将BL/SL电压(即，VBL/VSL)施加到所选择的位线和所选择的源极线。在一些实施例中，I/O电路106包括用于对要写入单元阵列102或从单元阵列102写入的数据进行多路复用和编码以及对数据进行多路分解和解码的电路，以及用于对读取-写入操作的所选择的位线和所选择的源极线进行预充电的电路。在一些实施例中，I/O电路106包括用于放大从所选择的位线和所选择的源极线接收读取-写入信号或者向所选择的位线和所选择的源极线施加读取-写入信号的电路。通常，对于在电阻式存储器单元的单元阵列102上执行的所有置位、复位和读取操作，I/O电路106包括控制所选择的位线和所选择的源极线电压所必需的一个或多个电路。如图1A所示，I/O电路106连接到单元阵列102。
继续图1A，写入电压电路108提供要施加到单元阵列102的所选择的位线的写入电压。另外，写入电压电路108补偿由于单元阵列102的温度的变化引起的写入电压的变化。写入电压电路108提高了单元阵列102的写入裕度。例如，写入电压电路108减小了沿单元阵列102的位线的写入电压的变化。在示例实施例中，并且如以下详细讨论的在本公开的部分中，写入电压电路108包括电压控制电路(也称为电源开关系统)，其自动选择用于写入驱动器的合适电源。此外，并且如在本公开的以下部分中详细讨论的，写入电压电路108还提供与温度有关的参考信号，以适应由于单元阵列102的温度变化而导致的单元阵列102的写入操作时迁移率降低。
图2A示出了根据示例实施例的示出写入电压电路108的框图。如图2A所示，写入电压电路108包括电压控制电路200。电压控制电路200(也称为电源开关系统或电源开关体系)使用电阻阶梯来检测电源的电压电平，并且将其与已知的电压源(即VBG)进行比较。电压控制电路200然后使用检测到的电压电平来为写入驱动器选择合适的电源。合适的电源是自动选择的。参考本公开的图3更详细地描述了电压控制电路200。
另外，如图2B所示，在一些示例中，写入电压电路108还包括温度补偿电路210。温度补偿电路210(也称为温度补偿体系)为温度补偿电路生成用于写入驱动器的温度相关参考信号。然后，温度相关参考信号将用于补偿高温下的可写入性损失，并防止低温下的器件应力。温度相关参考信号设计为将其水平与室温对齐。可以不需要额外的修整。另外，温度相关参考信号能够自动适应不同的写入电压电平。参考本公开的图4更详细地描述温度补偿电路210。
图3是示出根据一些实施例的示例电压控制电路200的框图。如图3所示，电压控制电路200包括电压源选择电路302和电压检测电路304。电压源选择电路302连接到电压检测电路304。电压检测电路304检测瞬时电源电压(也称为瞬时电压)。并且将检测到的瞬时电源电压提供给电压源选择电路302。电压源选择电路302基于检测到的瞬时电源电压从多个电压源中选择电压源。例如，并且如本公开的以下部分中所讨论的，电压源选择电路302包括开关，开关将所选择的电压源连接到所选择的位线以提供写入电压。
如图3所示，电压源选择电路302包括多个电压源306，多个电压源306例如包括第一电压源306a和第二电压源306b。在一些示例中，第一电压源306a对应于电源电压电平(即，VDIO)，第二电压源306b对应于增加的电源电压电平。例如，并且如图3所示，第二电压源306b包括连接到电源电压节点的低纹波电荷泵(即LR-CP)314。LR-CP 314增加电源电压电平，从而向第二电压源306b提供增加的电源电压电平。尽管电压源选择电路302被示为仅包括两个电压源(即，第一电压源306a和第二电压源306b)，但是在阅读取了本公开之后，对于本领域技术人员而言将显而易见的是电压源选择电路302可以包括两个以上的电压源。
另外，电压源选择电路302包括开关308。在示例中，开关308是多域电源开关。例如，开关308是双域电源开关。开关308包括输入端子310和输出端子312。开关308选择多个电压源306中的一个，并在输出端子312提供与多个电压源306中所选择的一个相关的电压电平。例如，开关308的输入端子310连接到所选择的电压源节点，以选择多个电压源306中的一个。开关308基于瞬时电源电压来选择多个电压源306中的一个。例如，开关308从电压检测电路304接收代表瞬时电源电压的信号。
电压检测电路304包括电阻器阶梯316和第一比较器318。电阻器阶梯316包括第一电阻器330和第二电阻器332。第一电阻器330的第一端子连接到电源电压节点(即，VDIO)，第一电阻器330的第二端子连接到第一参考节点334。第二电阻器332的第一端子连接到第一参考节点334，第二电阻器332的第二端子连接到地。在示例中，第一电阻器330的电阻值等于第二电阻器332的电阻值。然而，在阅读取了本公开之后，对于本领域技术人员而言显而易见的是，第一电阻器330和第二电阻器332的电阻值可以不同。另外，尽管电阻器阶梯316被示出为仅包括两个电阻器(即，第一电阻器330和第二电阻器332)，但是在阅读取了本公开之后，对于本领域的普通技术人员将显而易见的是，电阻器阶梯316可以包括两个以上的电阻器。
电阻阶梯316提供表示第一参考节点334处的电源电压(即，VDIO)的瞬时值的电压。例如，第一参考节点334提供电源电压的一半(即，1/2(VDIO))。向第一比较器318提供电源电压的瞬时值(以下也称为瞬时电源电压)的代表性电压。第一比较器318将瞬时电源电压与参考电压(例如，带栅电压(即，VBG)进行比较。在一些示例中，第一比较器318是放大器，例如运算放大器。
例如，第一比较器318包括第一输入端子320、第二输入端子322和输出端子324。第一比较器318的第一输入端子320连接到带栅电压节点，第二比较器318的第二输入端子322连接到电阻器阶梯316的第一参考节点334。第一比较器318将在第一输入端子320处接收的瞬时电源电压与在第二输入端子322处接收的参考电压进行比较，并在输出端子324处提供比较结果。在示例实施例中，比较结果指示瞬时电源电压是否大于或小于参考电压。
来自第一比较器318的比较结果被提供给开关308。例如，第一比较器318的输出端子324连接到开关308。开关308基于比较结果选择多个电压源306中的一个。例如，当比较结果指示瞬时电源电压等于或大于参考电压时，开关308选择多个电压源306中的第一电压源306a。此外，当比较结果表明瞬时电源电压小于参考电压时，开关308选择多个电压源306中的第二电压源306b。
在一些实施例中，电压控制电路200包括锁存器326和计时器328。计时器328跟踪时间段并在第一预定时间段之后生成第一触发信号，在第二预定时间段之后生成第二触发信号。在一些示例中，第二触发信号在第一触发信号之后产生。第一触发信号触发第一比较器318以将瞬时电源电压与参考电压进行比较。第二触发信号触发锁存器326以存储来自第一比较器318的比较结果。在锁存比较结果之后，可以关闭第一比较器318以节省功率。在示例实施例中，锁存器326可以是触发器。此外，锁存器326可用于加速检测延迟。
图4是总体上示出根据一些实施例的示例温度补偿电路210的框图。如图4所示，温度补偿电路210包括参考电压发生器电路402和电压调节器电路404。电压调节器电路404连接到参考电压发生器电路402。参考电压发生器电路402产生温度补偿参考电压并将温度补偿参考电压提供给电压调节器电路404。电压调节器电路404将温度补偿参考电压与瞬时位线电压进行比较，并基于比较来调节瞬时位线电压。
如图4所示，参考电压发生器电路402包括第一电流源406和第二电流源408。第一电流源406在第二参考节点410处与第二电流源并联连接。第一电流源406在第二参考节点410处吸收第一电流，并且第二电流源408在第二参考节点410处吸收第二电流。在一些示例中，第一电流源406是绝对温度成比例(PTAT)电流源，第二电流源是零温度系数(ZTC)电流源。参照本公开的图5更详细地讨论示例PTAT电流源。
在一些示例中，由PTAT电流源(即，第一电流源406)生成的PTAT电流与绝对温度成正比，并且在温度升高或降低的同一方向上升高或降低。由ZTC电流源(即，第二电流源408)产生的ZTC电流具有随绝对温度的零温度系数。即，ZTC电流相对于绝对温度基本上不变。PTAT电流和ZTC电流组合使用以生成用于参考电压发生器电路402的偏置电流。例如，使用修整码来控制PTAT电流和ZTC电流的斜率(即，增加或减少的速率)，以使得当斜率改变时，用于参考电压发生器电路402的偏置电流在指定温度(例如，室温)下保持相同。
参考电压发生器电路402还包括可变电阻器412。可变电阻器412的第一端子连接至第二参考节点410，并且可变电阻器412的第二端子连接至地。在一些示例中，可变电阻器412的电阻值被改变以调节参考电压发生器402的偏置电流。温度补偿参考电压在第二参考节点410处产生并且被提供在参考电压发生器电路402的输出端子414处。在示例中，在参考电压发生器电路402的输出端子414处生成的温度补偿参考电压被提供给电压调节器电路404。
继续图4，电压调节器电路404包括第二比较器416和第三电流源418。第三电流源418连接到第二比较器416。第二比较器416包括第一输入端子420、第二输入端子422和输出端子424。第一输入端子420连接到参考电压发生器电路402的输出端子414。第二输入端子422连接到单元阵列102的所选择的位线。在示例中，第二比较器416将在第一输入端子420处接收的温度补偿参考电压与在第二输入端子422处接收的瞬时位线电压进行比较，并在输出端子424上提供比较结果。比较结果可包括瞬时位线电压是否小于或大于温度补偿参考电压。
比较结果被提供给第三电流源418。第三电流源418基于比较结果来改变所选择的位线汲取源电流Is的量。例如，当温度补偿参考电压大于瞬时位线电压时，第三电流源418增加所选择的位线汲取源电流Is的量。此外，当温度补偿参考电压小于瞬时位线电压时，第三电流源418减小所选择的位线汲取源电流Is的量。
在示例中，第三电流源418包括晶体管426。晶体管426的源极连接至写入电压节点，并且晶体管426的漏极连接至单元阵列102的所选择的位线。晶体管426的栅极连接到比较器416的输出端子424。在一些示例中，晶体管426是p沟道金属氧化物半导体(pMOS)晶体管。然而，在阅读取本公开之后，对于本领域普通技术人员而言将显而易见的是，其他类型的晶体管，例如金属氧化物半导体场效应晶体管(MOSFET)、n沟道金属氧化物半导体(nMOS)晶体管或互补金属氧化物半导体(CMOS)晶体管可以用于晶体管426。另外，晶体管426是对称的。即，晶体管426的源极可以是漏极，而晶体管426的漏极可以是源极。
在示例中，可以在参考电压发生器电路402与电压调节器电路404之间连接通用缓冲器。通用缓冲器将参考电压发生器电路402屏蔽免受稳压器电路404产生的反冲噪声的影响。在其他示例中，稳压器电路404是低压差(LDO)电路。在一些示例中，第二比较器416是放大器，诸如运算放大器。
图5是根据一些实施例的PTAT电流源500的电路的示例。在示例实施例中，PTAT电流源500包括带隙基准(BGR)电路。PTAT电流源500是与温度无关的电流源，其不管温度变化如何都输出固定的(恒定)电流。在一些示例中，PTAT电流源500输出随温度线性变化的PTAT电流。如图5所示，PTAT电流源500包括第一晶体管Q1 502和第二晶体管Q2504。此外，PTAT电流源500包括第一电阻器R1 506、第二电阻器R2 508、第三电阻器R3 510和第四电阻器R4512。PTAT电流源500包括第三比较器514、第一电流镜516和第二电流镜518。
第一晶体管Q1502连接在第一节点520与地之间。第一电阻器R1 506的第一端子连接到第三节点524，并且第一电阻器R1 506的第二端子连接到第一节点520。第二电阻器R2508的第一端子连接到第三节点524和第二电阻器的第二端子。第二电阻器R2 508连接到第二节点522。第三电阻器R3 510的第一端子连接到第二节点522，第三电阻器R3 510的第二端子连接到第二晶体管504。在一些示例中，第一晶体管Q1 502和第二晶体管Q2 504是双极结型晶体管(BJT)。然而，其他类型的晶体管也在本公开的范围内。
第三比较器514的第一输入端子连接到第一节点520，第三比较器514的第二输入端子连接到第二节点522。第三比较器514的输出端子连接到第四节点526。第一电流镜516连接到第三节点524，并且在第三节点526处吸收第一匹配电流。第二电流镜518连接到第四电阻器R4 512的第一端子，并且将第二匹配电流吸收到第四电阻器R4 512。第一电流镜516和第二电流镜中的每个在第四节点526处连接到第三比较器514的输出端子。第四电阻器R4512的第二端子接地。
在示例中，第一节点520的电压表示为v1，第二节点522的电压表示为v2。第三比较器514将v1与v2进行比较，并且基于比较来调节分别由第一电流镜516和第二电流镜518吸收的第一匹配电流和第二匹配电流。例如，第三比较器514调节分别由第一电流镜516和第二电流镜518吸收的第一匹配电流和第二匹配电流，使得v1近似等于v2。在示例中，由第一电流镜516吸收的第一匹配电流大约等于由第二电流镜518吸收的第二匹配电流。
在示例中，流过第一电阻器R1 506的电流表示为I1，流过第二电阻器R2 508的电流表示为I2，流过第四电阻器R4 512的电流表示为I3。在一些示例中，表示为R1的第一电阻器R1 506的电阻值大约等于表示为R2的第二电阻器R2 508的电阻值。即，R1＝R2。另外，由于v1近似等于v2，所以I1近似等于I2。因此，使用BJT方程：
Figure BDA0002776028870000121
Figure BDA0002776028870000122
其中，VT与温度成线性比例，n为晶体管Q1和Q2的发射极面积之比。I3以因数K与施加到第二电流镜518的栅极的I2成比例。因为VT随温度线性变化，所以IPTAT(即PTAT电流)也随温度线性变化。
图6是示出根据示例实施例的具有写入电压电路108的存储器器件600的框图。如图6所示，存储器器件600包括电压源选择电路302和连接到电压源选择电路302的电压检测电路304。另外，如图6所示，存储器器件600还包括参考电压发生器电路402和连接到参考电压发生器电路402的电压调节器电路404。电压源选择电路302连接到电压调节器电路404。此外，电压调节器电路404连接到单元阵列102。
电压检测电路304检测瞬时电源电压(也称为VDIO)，并将检测到的瞬时电源电压提供给电压源选择电路302。电压源选择电路302基于检测到的瞬时电源电压从多个电压源306选择电压源。例如，电压源选择电路302包括开关310，其将所选择的电压源连接到所选择的位线以提供写入电压(即，V0)。参考电压发生器电路402产生温度补偿参考电压，并将温度补偿参考电压提供给电压调节器电路404。电压调节器电路404将温度补偿参考电压与瞬时位线电压(即，VBL)进行比较，并基于比较调节瞬时位线电压(即VBL)。在示例实施例中，存储器器件600的多个单元阵列可以共享电压源选择电路302、电压检测电路304和参考电压发生器电路402。
图7是说明根据示例实施例的组件在示例存储器器件700中的放置的框图。如图7所示，第一单元阵列102a放置在单元区域的第一部分中。第一部分沿第一边缘702从单元区域的第三边缘706延伸到相对的第四边缘708。第二单元阵列102b放置在单元区域的第二部分中。第二部分沿着第二边缘704从单元区域的第三边缘706延伸到第四边缘708。第二边缘704与第一边缘702相对。
第一电压调节器电路404a被放置在单元区域的第三部分中。第三部分与第一部分相邻。第三部分沿着第一部分从第三边缘706延伸到第四边缘708。第二电压调节器电路404b放置在单元区域的第四部分中。第四部分与第二部分相邻。第四部分沿着第二部分从第三边缘706延伸到第四边缘708。LR-CP 314、电压控制电路200和温度补偿电路210放置在单元区域的第五部分中。第五部分夹在第三部分和第四部分之间，并从边缘706延伸到第四边缘708。
例如，LR-CP 314被放置在第五部分的第一子部分中。电压控制电路200放置在第五部分的第二子部分中。第二子部分在第一子部分的旁边或附近。温度补偿电路210放置在第五部分的第三子部分中。第三子部分位于第二子部分旁边或附近。第二子部分夹在第一子部分和第三子部分之间。因此，电压控制电路200被放置在LR-CP 314旁边或附近。此外，温度补偿电路210被放置在电压控制电路200旁边或附近。但是，其他布置在本公开的范围内。
图8是根据一些实施例的用于向存储器器件提供写入电压的方法800的流程图。方法800可以例如由参考图1A至图7中的任何一个所讨论的写入电压电路108来执行。在一些实施例中，方法800可以作为指令存储在非暂时性计算机可读取介质上，指令可以由处理器执行以执行方法800。
在方法800的框810处，检测瞬时电源电压。例如，电压检测电路304的电阻器阶梯316检测瞬时电源电压。在参考节点334处提供代表瞬时电源电压的电压信号。
在方法800的框820中，将瞬时电源电压与参考电压进行比较。例如，电压检测电路的第一比较器318将瞬时电源电压与参考电压进行比较。在第一比较器318的第一输入端子320处提供瞬时电源电压，并且在第一比较器318的第二输入端子322处提供参考电压。
在方法800的方框830中，基于比较瞬时电源电压与参考电压，从多个电压源中选择电压源。例如，第一比较器318在输出端子324处提供具有比较结果的输出信号。输出信号例如可以指示瞬时电源电压是否小于、等于或大于参考电压。具有比较结果的输出信号被提供给电压源选择电路302的开关310。开关310然后基于比较结果选择多个电压源306中的一个。例如，当瞬时电源电压等于或大于参考电压时，开关310选择第一电压源306a。在其他示例中，当瞬时电源电压小于参考电压时，开关310选择第二电压源306b。
在方法800的框840处，将所选择的电压源连接到单元阵列的所选择的位线，以向所选择的位线提供写入电压。例如，电压源选择电路302的开关310通过开关输入端子310和开关输入端子312将选择的电压源连接到单元阵列的选择的位线，以向选择的位线提供写入电压。
在方法800的框850中，生成温度调节参考电压。例如，参考电压发生器电路402生成温度调节参考电压。在示例实施例中，使用第一电流源406(即，PTAT电流源)和第二电流源408(即，ZTC电流源)来产生温度调节参考电压。在参考电压发生器电路402的输出端子414处提供温度调节参考电压。
在方法800的框860处，检测瞬时写入电压。在方法800的框870处，将瞬时写入电压与温度调节参考电压进行比较。在示例实施例中，电压调节器电路404的第二比较器416将瞬时写入电压与温度调节参考电压进行比较。在第二比较器416的第一输入端子420处提供温度调节参考电压，并且在第二比较器416的第二输入端子422处提供瞬时写入电压。
在方法800的框880处，基于将瞬时写入电压与温度调节参考电压进行比较来调节瞬时写入电压。例如，第二比较器416在输出端子424处提供具有比较结果的输出信号。输出信号例如可以指示瞬时写入电压是否小于、等于或大于温度调节参考电压。具有比较结果的输出信号被提供给第三电流源418的栅极。然后，第三电流源418增加或减少所选择的位线吸收的源电流Is。例如，当瞬时写入电压等于或大于温度调节参考电压时，第三电流源418减小所选择的位线吸收的源电流Is。在其他示例中，当瞬时写入电压小于温度调节参考电压时，第三电流源418增加所选择的位线吸收的源电流Is。
因此，公开的实施例提供了一种存储器器件，包括：多个单元，布置成包括多个行和多个列的矩阵；多个位线，其中，多个位线中的每个连接到布置在多个列的列中的多个单元中的第一多个单元；以及电压控制电路，与多个位线中的所选择的位线可连接，其中，电压控制电路包括：电压检测电路，其中，电压检测电路检测瞬时电源电压；以及电压源选择电路，连接到电压检测电路，其中，电压源选择电路基于检测到的瞬时电源电压从多个电压源中选择电压源，并且其中，电压源选择电路包括将所选择的电压源连接至选择的位线的开关，以提供写入电压。
在上述存储器器件中，电压检测电路包括：连接至电源电压节点的电阻器阶梯以及接至电阻器阶梯的比较器，其中，电阻器阶梯检测瞬时电源电压，并且其中，比较器将检测的瞬时电压与参考电压进行比较。
在上述存储器器件中，比较器的输出端子连接至开关，并且其中，开关基于比较器的输出从多个电压源中选择电压源。
在上述存储器器件中，当瞬时电源电压小于参考电压时，开关选择多个电压源中的第一电压源，并且其中，当瞬时电源电压大于参考电压时，开关选择多个电压源中的第二电压源。
在上述存储器器件中，电压控制电路还包括计时器，其中，计时器跟踪时间段，并且在时间段期满之后生成比较器使能信号，其中，比较器使能信号触发比较器以将检测到的瞬时电压与参考电压进行比较。
在上述存储器器件中，电压控制电路还包括锁存电路，其中，锁存电路锁存比较器的比较输出。
在上述存储器器件中，锁存电路由时钟信号触发，其中，时钟信号由计时器产生。
在上述存储器器件中，在锁存比较输出之后，电压检测电路被切换。
在上述存储器器件中，电阻器阶梯包括第一电阻器和第二电阻器，其中，第一电阻器的第一端子连接至第一电压源，其中，第一电阻器的第二端子连接至输出节点，其中，第二电阻器的第一端子连接至输出节点，其中，第二电阻器的第二端子接地，并且其中，输出节点提供瞬时电源电压。
在上述存储器器件中，比较器的第一输入端子连接至输出节点，并且其中，比较器的第二输入端子连接至参考电压节点。
在上述存储器器件中，还包括与所选择的位线可连接的温度补偿电路，其中，温度补偿电路针对存储器器件的温度变化来补偿写入电压。
根据其他公开的示例，一种存储器器件包括：单元阵列，包括多个单元；多个位线，其中，多个位线中的每个连接至布置在单元阵列的列中的多个单元中的第一多个单元；电压控制电路，与多个位线中的所选择的位线可连接，其中，电压控制电路向多个位线中的所选择的位线提供写入电压，以进行写入操作；以及温度补偿电路，与所选择的位线可连接，其中，温度补偿电路包括：参考电压发生器电路，其中，参考电压发生器电路产生温度调节参考电压，以及电压调节器电路，连接至参考电压发生器电路，其中，电压调节器电路将瞬时写入电压与温度调节参考电压进行比较并且基于该比较来调节瞬时写入电压。
在上述存储器器件中，参考电压发生器电路包括：第一电流源；第二电流源，在参考节点处与第一电流源并联；以及可变电阻器，连接在参考节点和地之间，其中，参考节点提供温度调节参考电压。
在上述存储器器件中，第一电流源是绝对温度比例(PTAT)电流源，并且第二电流源是零温度系数(ZTC)电流源。
在上述存储器器件中，电压调节器电路包括放大器和第三电流源，其中，放大器包括第一输入端子、第二输入端子和输出端子，其中，放大器的第一输入端子连接至参考电压节点，其中，放大器的第二输入端子连接至所选择的位线，并且其中，放大器的输出端子连接到第三电流源。
在上述存储器器件中，放大器基于比较瞬时写入电压与温度调节参考电压，来调节由第三电流源吸收到所选择的位线的电流量。
在上述存储器器件中，还包括连接在参考电压发生器与电压调节器电路之间的通用缓冲器。
在上述存储器器件中，电压调节器电路包括低压差(LDO)电路。
根据进一步公开的示例，提供写入电压的方法包括：检测瞬时电源电压；比较瞬时电源电压和参考电压；基于瞬时电源电压与参考电压的比较，从多个电压源中选择电压源；以及将所选择的电压源连接至单元阵列的所选择的位线，以向所选择的位线提供写入电压。
在上述方法中，还包括：产生温度调节参考电压；检测瞬时写入电压；比较瞬时写入电压和温度调节参考电压；以及基于比较瞬时写入电压与温度调节参考电压，来调节瞬时写入电压。
上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (10)

1.一种存储器器件，包括：
多个单元，布置成包括多个行和多个列的矩阵；
多个位线，其中，所述多个位线中的每个连接到布置在所述多个列的列中的所述多个单元中的第一多个单元；以及
电压控制电路，与所述多个位线中的所选择的位线可连接，其中，所述电压控制电路包括：
电压检测电路，其中，所述电压检测电路检测瞬时电源电压；以及
电压源选择电路，连接到所述电压检测电路，其中，所述电压源选择电路基于检测到的所述瞬时电源电压从多个电压源中选择电压源，并且其中，所述电压源选择电路包括将所选择的所述电压源连接至所选择的所述位线的开关，以提供写入电压。
2.根据权利要求1所述的存储器器件，其中，所述电压检测电路包括：连接至电源电压节点的电阻器阶梯以及接至所述电阻器阶梯的比较器，其中，所述电阻器阶梯检测所述瞬时电源电压，并且其中，所述比较器将检测的所述瞬时电压与参考电压进行比较。
3.根据权利要求2所述的存储器器件，其中，所述比较器的输出端子连接至所述开关，并且其中，所述开关基于所述比较器的输出从所述多个电压源中选择所述电压源。
4.根据权利要求3所述的存储器器件，其中，当所述瞬时电源电压小于所述参考电压时，所述开关选择所述多个电压源中的第一电压源，并且其中，当所述瞬时电源电压大于所述参考电压时，所述开关选择所述多个电压源中的第二电压源。
5.根据权利要求2所述的存储器器件，其中，所述电压控制电路还包括计时器，其中，所述计时器跟踪时间段，并且在所述时间段期满之后生成比较器使能信号，其中，所述比较器使能信号触发所述比较器以将检测到的所述瞬时电压与所述参考电压进行比较。
6.根据权利要求5所述的存储器器件，其中，所述电压控制电路还包括锁存电路，其中，所述锁存电路锁存所述比较器的比较输出。
7.根据权利要求6所述的存储器器件，其中，所述锁存电路由时钟信号触发，其中，所述时钟信号由所述计时器产生。
8.根据权利要求6所述的存储器器件，其中，在锁存所述比较输出之后，所述电压检测电路被切换。
9.一种存储器器件，包括：
单元阵列，包括多个单元；
多个位线，其中，所述多个位线中的每个连接至布置在所述单元阵列的列中的所述多个单元中的第一多个单元；
电压控制电路，与所述多个位线中的所选择的位线可连接，其中，所述电压控制电路向所述多个位线中的所选择的位线提供写入电压，以进行写入操作；以及
温度补偿电路，与所选择的位线可连接，其中，所述温度补偿电路包括：
参考电压发生器电路，其中，所述参考电压发生器电路产生温度调节参考电压，以及
电压调节器电路，连接至所述参考电压发生器电路，其中，所述电压调节器电路将瞬时写入电压与所述温度调节参考电压进行比较并且基于所述比较来调节所述瞬时写入电压。
10.一种提供写入电压的方法，所述方法包括：
检测瞬时电源电压；
比较所述瞬时电源电压和参考电压；
基于所述瞬时电源电压与所述参考电压的比较，从多个电压源中选择电压源；以及
将所选择的所述电压源连接至单元阵列的所选择的位线，以向所述所选择的位线提供写入电压。
CN202011265898.7A 2019-11-15 2020-11-13 存储器器件及提供写入电压的方法 Active CN112820336B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962935830P 2019-11-15 2019-11-15
US62/935,830 2019-11-15
US17/061,600 2020-10-02
US17/061,600 US11393512B2 (en) 2019-11-15 2020-10-02 Memory device

Publications (2)

Publication Number Publication Date
CN112820336A true CN112820336A (zh) 2021-05-18
CN112820336B CN112820336B (zh) 2024-05-24

Family

ID=75683936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011265898.7A Active CN112820336B (zh) 2019-11-15 2020-11-13 存储器器件及提供写入电压的方法

Country Status (5)

Country Link
US (3) US11393512B2 (zh)
KR (2) KR20210060336A (zh)
CN (1) CN112820336B (zh)
DE (1) DE102020126502A1 (zh)
TW (1) TWI754450B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950658B2 (en) * 2018-09-21 2021-03-16 Taiwan Semiconductor Manufacturing Company Ltd. Circuit and method to enhance efficiency of memory
US11393512B2 (en) * 2019-11-15 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
US11450373B2 (en) 2020-08-26 2022-09-20 Micron Technology, Inc. Memory system capable of compensating for kickback noise
KR20220039170A (ko) * 2020-09-22 2022-03-29 에스케이하이닉스 주식회사 전압 생성 회로, 전압 생성 회로를 포함하는 반도체 장치 및 전압 오차 보정 시스템
US20220344222A1 (en) * 2021-04-27 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods of testing memory devices
US11854914B2 (en) * 2021-11-15 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods of testing memory devices
US20240120001A1 (en) * 2022-10-11 2024-04-11 Globalfoundries U.S. Inc. Partitioned memory architecture with single resistor or dual resistor memory elements for in-memory pipeline processing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855760A (zh) * 2012-11-28 2014-06-11 瑞萨电子株式会社 半导体集成电路及其操作方法
CN109545258A (zh) * 2017-09-21 2019-03-29 三星电子株式会社 包括参考单元的电阻式存储器装置及其操作方法
CN110277122A (zh) * 2018-03-16 2019-09-24 台湾积体电路制造股份有限公司 存储器件及其感测放大器和读取方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3676904B2 (ja) 1997-04-11 2005-07-27 株式会社ルネサステクノロジ 半導体集積回路
JP4124692B2 (ja) * 2003-04-25 2008-07-23 シャープ株式会社 不揮発性半導体記憶装置
US7057958B2 (en) 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
US7586795B2 (en) * 2006-03-20 2009-09-08 Cypress Semiconductor Corporation Variable reference voltage circuit for non-volatile memory
KR100929304B1 (ko) 2008-08-04 2009-11-27 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
KR101504340B1 (ko) * 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
JP2011211767A (ja) 2010-03-29 2011-10-20 Toshiba Corp 半導体集積回路装置
US8942050B2 (en) 2010-09-07 2015-01-27 Panasonic Intellectual Property Management Co., Ltd. Method of inspecting variable resistance nonvolatile memory device and variable resistance nonvolatile memory device
US20120230081A1 (en) 2011-03-10 2012-09-13 International Business Machines Corporation Cell-state measurement in resistive memory
US9281029B2 (en) 2012-06-15 2016-03-08 Sandisk 3D Llc Non-volatile memory having 3D array architecture with bit line voltage control and methods thereof
US9202579B2 (en) 2013-03-14 2015-12-01 Sandisk Technologies Inc. Compensation for temperature dependence of bit line resistance
US9653156B2 (en) 2015-02-20 2017-05-16 Kabushiki Kaisha Toshiba Memory controller, nonvolatile semiconductor memory device and memory system
KR102469810B1 (ko) 2016-07-05 2022-11-24 에스케이하이닉스 주식회사 멀티-비트 데이터 저장을 위한 이피롬 장치 및 이피롬 장치의 리드 회로
KR102391503B1 (ko) 2017-09-11 2022-04-28 에스케이하이닉스 주식회사 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템
KR102611634B1 (ko) 2018-01-22 2023-12-08 삼성전자주식회사 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법
US11393512B2 (en) * 2019-11-15 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855760A (zh) * 2012-11-28 2014-06-11 瑞萨电子株式会社 半导体集成电路及其操作方法
CN109545258A (zh) * 2017-09-21 2019-03-29 三星电子株式会社 包括参考单元的电阻式存储器装置及其操作方法
CN110277122A (zh) * 2018-03-16 2019-09-24 台湾积体电路制造股份有限公司 存储器件及其感测放大器和读取方法

Also Published As

Publication number Publication date
TW202121423A (zh) 2021-06-01
US11735238B2 (en) 2023-08-22
DE102020126502A1 (de) 2021-05-20
US20230402075A1 (en) 2023-12-14
TWI754450B (zh) 2022-02-01
CN112820336B (zh) 2024-05-24
US20210151086A1 (en) 2021-05-20
KR20220159333A (ko) 2022-12-02
KR20210060336A (ko) 2021-05-26
US11393512B2 (en) 2022-07-19
US20220335996A1 (en) 2022-10-20
KR102580104B1 (ko) 2023-09-18

Similar Documents

Publication Publication Date Title
CN112820336B (zh) 存储器器件及提供写入电压的方法
US9576654B2 (en) Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
KR101784006B1 (ko) 제어전압 생성 회로 및 그것을 구비한 불휘발성 기억 장치
CN110729012B (zh) 存储器件、电阻式存储单元阵列的电压补偿控制器和方法
KR100594280B1 (ko) 프로그램 동작시 비트라인의 전압을 조절하는 비트라인전압 클램프 회로를 구비하는 플래쉬 메모리장치 및 이의비트라인 전압 제어방법
US8274842B1 (en) Variable impedance memory device having simultaneous program and erase, and corresponding methods and circuits
CN111489778B (zh) 存储器器件及其操作方法
US20140211553A1 (en) Load and short current measurement by current summation technique
JP2001229687A (ja) 電圧レギュレータ回路および半導体メモリ装置
US9361976B2 (en) Sense amplifier including a single-transistor amplifier and level shifter and methods therefor
US5940322A (en) Constant voltage generating circuit with improved line voltage control
US9349483B2 (en) One-time programmable memory and system-on chip including one-time programmable memory
US10418080B2 (en) Semiconductor memory device
US20190180825A1 (en) Memory device and operation method thereof
CN114596895A (zh) 记忆体装置、记忆体系统以及记忆体装置的操作方法
US20230380184A1 (en) Circuit and method to enhance efficiency of memory
TWI751921B (zh) 記憶體裝置及操作其的方法
TWI742516B (zh) 記憶體裝置以及偏壓方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant