CN112788849A - 布线电路基板的制造方法和布线电路基板集合体片 - Google Patents

布线电路基板的制造方法和布线电路基板集合体片 Download PDF

Info

Publication number
CN112788849A
CN112788849A CN202011191071.6A CN202011191071A CN112788849A CN 112788849 A CN112788849 A CN 112788849A CN 202011191071 A CN202011191071 A CN 202011191071A CN 112788849 A CN112788849 A CN 112788849A
Authority
CN
China
Prior art keywords
pattern
photo
conductor
end portion
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011191071.6A
Other languages
English (en)
Inventor
高野誉大
市川和志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN112788849A publication Critical patent/CN112788849A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供布线电路基板的制造方法和布线电路基板集合体片。在布线电路基板(3)的制造方法中,使用镀敷抗蚀层(50)来形成导体图案(5),该镀敷抗蚀层(50)通过光刻法而形成,在该光刻法中,使1张光掩模(40)相对于干膜抗蚀层(60)沿第1方向依次移动并进行多次曝光。导体图案(5)具有倾斜的导体中间部(23)。1张光掩模(40)具有第3光致图案(43)。第3光致图案(43)包含第1光致线型图案(46)和第2光致线型图案(47)。在沿第1方向进行投影时,第1光致线型图案(46)的第1部(65)与第2光致线型图案(47)的第2部(66)重合。

Description

布线电路基板的制造方法和布线电路基板集合体片
技术领域
本发明涉及布线电路基板的制造方法和布线电路基板集合体片。
背景技术
以往,已知一种在绝缘层通过加成法、减成法等图案形成方法形成布线图案的柔性基板的制造方法。
例如,作为利用减成法来形成布线图案的方法,提出了如下方法:将具有两端部的宽度相等的长度的开口部的曝光掩模以开口部的端部沿长度方向依次重叠的方式配设于在金属层的表面上配置的感光性的抗蚀剂层,对该抗蚀剂层进行重复曝光(例如参照下述专利文献1。)。
在专利文献1中,曝光掩模的开口部是沿着长度方向的俯视直线形状,且在整个长度方向上为相同宽度。
在专利文献1中,利用曝光后的显影,形成宽度在整个长度方向上相同的直线形状的抗蚀层图案,之后,对从抗蚀层图案暴露的金属层进行蚀刻,从而形成宽度在整个长度方向上相同的直线形状的布线图案。
现有技术文献
专利文献
专利文献1:日本特开2005-286207号公报
发明内容
发明要解决的问题
然而,在导体层,除了布线图案之外,有时还形成端子图案。通常,从提高与其他电气基板连接的连接可靠性的观点出发,端子图案具有宽度比布线图案的宽度大的连接盘形状。于是,在专利文献1的方法中,若将与布线相对应的曝光掩模沿长度方向依次重叠地配置,则能够形成布线图案,但无法以上述形状来形成端子图案。
另一方面,若将与端子图案相对应的曝光掩模沿长度方向依次重叠地配置,则能够形成图案端子,但无法形成布线图案,并且,端子通常配置于布线图案的端部,因此,布线图案在长度方向上不连续。
考虑到上述情况,尝试分别准备与布线图案相对应的曝光掩模和与端子图案相对应的曝光掩模。
然而,在该尝试中,在曝光工序中,隔着与布线图案相对应的曝光掩模,对与布线图案相对应的区域中的感光性的抗蚀剂层进行曝光,接着,更换曝光掩模,之后,隔着与端子图案相对应的曝光掩模,对与端子图案相对应的区域中的感光性的抗蚀剂层进行曝光。因此,存在如下这样的不良,即,制造装置的部件件数增加,另外,曝光掩模的更换花费劳力和时间。
本发明提供能够在减少制造装置的部件件数的同时简便地形成导体图案的布线电路基板的制造方法和布线电路基板集合体片,该导体图案可靠性优异且包括能够具有与导体中间部不同的形状的导体一端部和/或导体另一端部。
用于解决问题的方案
本发明(1)提供一种布线电路基板的制造方法,该布线电路基板包括导体图案和与所述导体图案在厚度方向上相邻的绝缘层,该布线电路基板的制造方法包括以下工序:形成所述绝缘层的工序;以及使用抗蚀层来形成所述导体图案的工序,该抗蚀层通过光刻法而形成,在该光刻法中,使1张光掩模相对于光致抗蚀层沿第1方向依次移动并进行多次曝光,所述导体图案具有导体一端部、导体另一端部和导体中间部,所述导体中间部沿相对于所述第1方向倾斜的第2方向延伸,所述1张光掩模具有与所述导体一端部相对应的第1光致图案、与所述导体另一端部相对应的第2光致图案和与所述导体中间部相对应的第3光致图案,所述第3光致图案包含多个光致线型图案,该多个光致线型图案在所述1张光掩模内,在与所述第2方向正交的第3方向上彼此隔开间隔地相邻配置,所述多个光致线型图案包含:第1端部,其位于所述1张光掩模的第1方向一端部;以及第2端部,其位于所述1张光掩模的第1方向另一端部,在所述多个光致线型图案之中,在沿所述第1方向进行投影时,一个光致线型图案的位于所述第1端部的部分所包含的第1部同在所述第3方向上与所述一个光致线型图案相邻的另一个光致线型图案的位于所述第2端部的部分所包含的第2部重合。
在该布线电路基板的制造方法中,在沿第1方向进行投影时,多个光致线型图案中的一个光致线型图案的第1部与另一个光致线型图案的第2部重合。因此,导体中间部能够在第2方向上连续。另外,即使第1光致图案和/或第2光致图案的形状与第3光致图案的形状不同,由于第1部与第2部重合,因此,导体中间部仍然能够在第2方向上连续。其结果,能够形成导体图案,该导体图案的可靠性优异且包括能够具有与导体中间部不同形状的导体一端部和/或导体另一端部。
另外,由于使1张光掩模沿第1方向依次移动并对光致抗蚀层进行多次曝光,因此能够在减少制造装置的部件件数的同时简便地形成上述导体图案。
本发明(2)包含(1)所述的布线电路基板的制造方法,在形成所述导体图案的工序中,所述光致抗蚀层中的与第n次曝光时的所述1张光掩模的所述第1端部相对的部分和所述光致抗蚀层中的与第n+1次曝光时的所述1张光掩模的所述第2端部相对的部分重叠,其中,n为自然数。
然而,在形成导体图案的工序所使用的光致抗蚀层中,在与第n次的曝光时的1张光掩模的第1方向一端部相对的部分和与第n+1次曝光时的1张光掩模的第1方向另一端部相对的部分不重叠的情况下,导体中间部容易变得不连续,有时导体图案的可靠性降低。
另一方面,在该制造方法中,由于两个部分重叠,因此,即使使1张光掩模沿第1方向依次移动,两个部分也能够可靠地连续,因此,导体中间部可靠地连续,能够抑制导体图案的可靠性的降低。
本发明(3)包含(1)或(2)所述的布线电路基板的制造方法,所述导体图案的第2方向长度为300mm以上。
若为对1张光掩模进行1次曝光的光刻法,则能够形成第2方向长度短到小于300mm的导体图案,但有时无法形成第2方向长度长达300mm以上的导体图案。
但是,在该布线电路基板的制造方法中,由于实施使1张光掩模沿第1方向依次移动并进行多次曝光的光刻法,因此能够形成可靠性优异且较长的导体图案。
本发明(4)包含(1)~(3)中任一项所述的布线电路基板的制造方法,在形成所述绝缘层的工序中,实施使1张第2光掩模相对于感光性前体层沿所述第1方向依次移动并进行多次曝光的光刻法,所述绝缘层具有与所述导体一端部相对应的绝缘一端部、与所述导体另一端部相对应的绝缘另一端部和与导体中间部相对应的绝缘中间部,所述绝缘中间部沿所述第2方向延伸,所述1张第2光掩模具有与所述绝缘一端部相对应的第4光致图案、与所述绝缘另一端部相对应的第5光致图案和与所述绝缘中间部相对应的第6光致图案,所述第6光致图案包含多个光致图案,该多个光致图案在所述1张第2光掩模内,在所述第3方向上彼此隔开间隔地相邻配置,所述多个光致图案包含:第3端部,其位于所述1张第2光掩模的第1方向一端部;以及第4端部,其位于所述1张第2光掩模的第1方向另一端部,在所述多个光致图案之中,在沿所述第1方向进行投影时,一个光致图案的位于所述第3端部的部分所包含的第3部同在所述第3方向上与所述一个光致图案相邻的另一个光致图案的位于所述第4端部的部分所包含的第4部重合。
在该布线电路基板的制造方法中,多个光致图案中的一个光致图案的位于第3端部的部分所包含的第3部与多个光致图案中的另一个光致图案的位于第4端部的部分所包含的第4部重合。因此,绝缘中间部在第2方向上连续。另外,即使第4光致图案和/或第5光致图案的形状与第6光致图案的形状不同,并且,绝缘一端部和/或绝缘另一端部的形状与绝缘中间部的形状不同,由于第3部与第4部重合,因此,绝缘中间部仍然能够在第2方向上连续。其结果,能够形成绝缘层,该绝缘层的可靠性优异且包括能够具有与绝缘中间部不同的形状的绝缘一端部和/或绝缘另一端部。
另外,由于使1张第2光掩模沿第1方向依次移动并对感光性前体层进行多次曝光,因此能够在减少制造装置的部件件数的同时简便地形成上述绝缘层。
本发明(5)包含(1)~(4)中任一项所述的布线电路基板的制造方法,该布线电路基板的制造方法还包括在所述第1方向上彼此相邻的片区域的交界部分形成对准标记的工序。
若采用该方法,则能够高精度地形成导体图案和/或绝缘层。
本发明(6)包含(5)所述的布线电路基板的制造方法,在形成所述导体图案的工序之前,实施形成所述对准标记的工序,在形成所述对准标记的工序中,一次形成隔着在所述第1方向上彼此相邻的片区域的交界的两个所述对准标记。
然而,若分别形成隔着片区域的交界的两个对准标记,则存在另一个对准标记在与第1方向正交的正交方向上相对于一个对准标记偏移的情况。于是,即便使用一个对准标记对光掩模进行对准,之后,使光掩模移动,使用另一个对准标记再次进行对准,仍存在第1部和第2部不容易重合的情况。
但是,在该方法中,由于一次形成两个对准标记,因此能够抑制两个对准标记在正交方向上的偏移。因此,第1部和第2部能够更可靠地重合。
本发明(7)提供一种布线电路基板集合体片,其中,该布线电路基板集合体片包括:支承片,其沿第1方向延伸;以及多个布线电路基板,该多个布线电路基板分别设于所述支承片,且包括沿相对于所述第1方向倾斜的第2方向延伸的导体图案,该布线电路基板集合体片具有在所述第1方向上依次划分的多个片区域,该多个片区域具有相同形状的所述导体图案,在所述多个片区域中的各片区域中,所述导体图案具有导体一端部、导体另一端部和导体中间部,所述导体中间部在与所述第2方向正交的第3方向上彼此隔开间隔地相邻配置有多个,多个所述导体中间部包含位于所述片区域的第1方向一端缘的第5端缘和位于所述片区域的第1方向另一端缘的第6端缘,一个片区域中的一个导体中间部的所述第5端缘同在与所述一个片区域在所述第1方向上相邻的另一个片区域中与一个导体中间部在所述第3方向相邻的另一个导体中间部的所述第6端缘重合。
在该布线电路基板集合体片中,导体图案的导体中间部包含第5端缘和第6端缘,一个导体中间部的第5端缘与另一个导体中间部的第6端缘重合,因此,导体中间部能够遍及多个片区域地可靠地连续。因此,导体图案的可靠性优异。
本发明(8)包含(7)所述的布线电路基板集合体片,在所述第1方向上彼此相邻的所述片区域的交界部分设有对准标记。
由于该布线电路基板集合体片包括对准标记,因此,多个布线电路基板的可靠性优异。
发明的效果
根据本发明的布线电路基板的制造方法,能够在减少制造装置的部件件数的同时简便地形成上述导体图案。
在本发明的布线电路基板集合体片中,导体图案的可靠性优异。
附图说明
图1是本发明的布线电路基板集合体片的一实施方式的俯视图。
图2的(A)~图2的(D)是图1所示的布线电路基板集合体片的制造方法中的沿着X-X线的工序剖视图,图2的(A)是在支承片形成对准标记的第2工序,图2的(B)是形成基底绝缘层的第3工序,图2的(C)是形成导体图案的第4工序,图2的(D)是形成覆盖绝缘层的第5工序。
图3的(A)和图3的(B)是图1所示的布线电路基板集合体片的制造方法中的工序俯视图,图3的(A)是在支承片形成对准标记的第2工序,图3的(B)是形成基底绝缘层的第3工序。
图4的(C)和图4的(D)是接着图3的(B)的图1所示的布线电路基板集合体片的制造方法中的工序俯视图,图4的(C)是形成导体图案的第4工序,图4的(D)是形成覆盖绝缘层的第5工序。
图5的(A)和图5的(B)是对图3的(A)所示的第2工序进行说明的图,
图5的(A)是将对准光掩模配置于感光性前体层的工序,图5的(B)是使对准光掩模相对于感光性前体层滑动的工序。
图6的(A)和图6的(B)是对图3的(B)所示的第3工序进行说明的工序俯视图,图6的(A)是将基底光掩模配置于感光性基底前体层的工序,图6的(B)是使基底光掩模相对于感光性基底前体层滑动的工序。
图7的(A)~图7的(F)是对图2的(B)所示的第3工序进行说明且与图1的Y-Y线对应的工序剖视图,图7的(A)是将感光性基底前体层配置于支承片的工序,图7的(B)是将基底光掩模配置于感光性基底前体层的与第1片区域相对应的部分并对其进行曝光的工序,图7的(C)是使基底光掩模向感光性基底前体层的与第2片区域相对应的部分移动并对其进行曝光的工序,图7的(D)是使基底光掩模向感光性基底前体层的与第3片区域相对应的部分移动并对其进行曝光的工序,图7的(E)是使第2光掩模向感光性基底前体层的与第4片区域相对应的部分移动并对其进行曝光的工序,图7的(F)是对感光性基底前体层进行显影而形成基底绝缘层的工序。
图8的(A)和图8的(B)是对图4的(C)所示的第4工序进行说明的工序俯视图,图8的(A)是将光掩模配置于干膜抗蚀层的工序,图8的(B)是使光掩模相对于干膜抗蚀层滑动的工序。
图9的(A)~图9的(F)是对图2的(C)所示的第4工序进行说明且与图1的Y-Y线对应的工序剖视图,图9的(A)是在支承片和基底绝缘层形成种膜的工序,图9的(B)是将干膜抗蚀层配置于种膜的工序,图9的(C)是将光掩模配置于干膜抗蚀层的与第1片区域相对应的部分并对其进行曝光的工序,图9的(D)是使光掩模向干膜抗蚀层的与第2片区域相对应的部分移动并对其进行曝光的工序,图9的(E)是使光掩模向干膜抗蚀层的与第3片区域相对应的部分移动并对其进行曝光的工序,图9的(F)是使第2光掩模向干膜抗蚀层的与第4片区域相对应的部分移动并对其进行曝光的工序。
图10的(G)~图10的(I)是接着图9的(F)的对图2的(C)所示的第4工序进行说明且与图1的Y-Y线相对应的工序剖视图,图10的(G)是对干膜抗蚀层进行显影而形成镀敷抗蚀层的工序,图10的(H)是利用镀敷来形成导体图案的工序,图10的(I)是将镀敷抗蚀层和种膜去除的工序。
图11的(A)和图11的(B)是对图4的(D)所示的第5工序进行说明的工序俯视图,图11的(A)是将覆盖光掩模配置于感光性覆盖前体层的工序,图11的(B)是使覆盖光掩模相对于感光性覆盖前体层滑动的工序。
图12的(A)~图12的(F)是对图2的(D)所示的第5工序进行说明且与图1的Y-Y线相对应的工序剖视图,图12的(A)是将感光性覆盖前体层配置于基底绝缘层和导体图案的工序,图12的(B)是将覆盖光掩模配置于感光性覆盖前体层的与第1片区域相对应的部分并对其进行曝光的工序,图12的(C)是使覆盖光掩模向感光性覆盖前体层的与第2片区域相对应的部分移动并对其进行曝光的工序,图12的(D)是使覆盖光掩模向感光性覆盖前体层的与第3片区域相对应的部分移动并对其进行曝光的工序,图12的(E)是使第2光掩模向感光性覆盖前体层的与第4片区域相对应的部分移动并对其进行曝光的工序,图12的(F)是对感光性覆盖前体层进行显影而形成覆盖绝缘层的工序。
图13的(A)和图13的(B)是对图8的(A)和图8的(B)的第4工序的变形例进行说明的俯视图,图13的(A)是将包含笔直图案(日文:ストレートパターン)的光掩模配置于干膜抗蚀层的工序图,图13的(B)是包括具有导体中间部的导体图案的布线电路基板集合体片的俯视图,该导体中间部包含笔直部。
图14的(A)和图14的(B)是对图8的(A)和图8的(B)的第4工序的变形例进行说明的俯视图,图14的(A)是将第1光致线型图案第1端部为笔直部的光掩模配置于干膜抗蚀层的工序图,图14的(B)是包括具有导体中间部的导体图案的布线电路基板集合体片的俯视图,该导体中间部具有交叉点。
图15是图1所示的布线电路基板集合体片的变形例,是导体中间部遍及3个片区域的变形例的俯视图。
图16是图1所示的布线电路基板集合体片的变形例,是导体中间部遍及两个片区域的变形例的俯视图。
图17是图1所示的布线电路基板集合体片的变形例,是多个布线电路基板3为两列的变形例的俯视图。
图18的(A)和图18B是图1所示的布线电路基板集合体片的变形例,是布线的宽度随着朝向第2方向一侧去而变宽且相邻的布线的间隔随着朝向第2方向一侧去而变大的变形例,图18的(A)是将包含形状变化的光致线型图案的光掩模配置于干膜抗蚀层的工序图,图18B是包括具有形状变化的导体中间部的导体图案的布线电路基板集合体片的俯视图。
图19的(A)和图19B是图1所示的布线电路基板集合体片的变形例,是导体中间部为大致S字形状的变形例,图19的(A)是将包含大致S字形状的光致线型图案的光掩模配置于干膜抗蚀层的工序图,图19B是包括具有大致S字形状的导体中间部的导体图案的布线电路基板集合体片的俯视图。
图20的(A)~图20的(E)是图5的(A)和图5的(B)所示的第1工序和图8的(A)和图8的(B)的第4工序这两者的变形例且是分别形成隔着交界的第1标记和第2标记的变形例的工序图,图20的(A)是将对准光掩模配置于感光性前体层的与一个片区域相对应的部分的工序,图20的(B)是使对准光掩模相对于感光性前体层的与另一个片区域相对应的部分滑动的工序,图20的(C)是将光掩模配置于干膜抗蚀层的工序,图20的(D)是使光掩模相对于干膜抗蚀层滑动的工序,图20的(E)是导体图案的俯视图,图20的(E)中的左侧图是局部放大图。
图21的(A)和图21的(B)是对图5的(A)和图5的(B)所示的第1工序和图8的(A)和图8的(B)的第4工序更详细地进行说明的工序图,图21的(A)是将对准光掩模跨相邻的两个片区域地配置于感光性前体层的工序,图21的(B)是使对准光掩模相对于感光性前体层滑动的工序,图21的(C)是将光掩模配置于干膜抗蚀层的工序,图21的(D)是使光掩模相对于干膜抗蚀层滑动的工序,图21的(E)是导体图案的俯视图,图21的(E)中的左侧图是局部放大图。
图22的(A)和图22的(B)是对图4的(C)所示的第4工序的变形例进行说明的工序俯视图,图22的(A)是使用对准标记对光掩模进行定位的工序,图22的(B)是在宽度方向两端部各自的交界部分具有1个对准标记的布线电路基板集合体片的俯视图。
附图标记说明
1、布线电路基板集合体片;2、支承片;3、布线电路基板;4、基底绝缘层(绝缘层的一个例子);5、导体图案;6、覆盖绝缘层(绝缘层的一个例子);7、对准标记;9、片区域;11、第1端缘(第5端缘的一个例子);12、第2端缘(第6端缘的一个例子);13、交界;16、交界部分;17、基底一端部(绝缘一端部的一个例子);18、基底另一端部(绝缘另一端部的一个例子);19、基底中间部(绝缘中间部的一个例子);21、导体一端部;22、导体另一端部;23、导体中间部;25、覆盖一端部(绝缘一端部的一个例子);26、覆盖另一端部(绝缘另一端部的一个例子);27、覆盖中间部(绝缘中间部的一个例子);28、第1基底光致图案(第4光致图案的一个例子);29、第2基底光致图案(第5光致图案的一个例子);30、第3基底光致图案(第6光致图案的一个例子);31、基底光掩模;31A、基底掩模一端部;31B、基底掩模另一端部;32、第4基底光致图案;33、第5基底光致图案;34、第6基底光致图案;35、第7基底光致图案;36、基底光致图案第1端部;37、基底光致图案第2端部;38、基底第1部;39、基底第2部;40、光掩模;41、第1光致图案;42、第2光致图案;43、第3光致图案;44、多个光致线型图案;46、第1光致线型图案;47、第2光致线型图案;48、第3光致线型图案;49、第4光致线型图案;51、覆盖光致图案(光致图案的一个例子);52、覆盖光掩模(光掩模的一个例子);53、第1覆盖光致图案;54、第2覆盖光致图案;55、第3覆盖光致图案;56、第4覆盖光致图案;57、第5覆盖光致图案;58、第6覆盖光致图案;59、第7覆盖光致图案;60、干膜抗蚀层;60A、覆盖掩模一端部;60B、覆盖掩模另一端部;61、第1方向一端部;62、第1方向另一端部;63、第1光致线型图案第1端部;64、第1光致线型图案第2端部;65、第1部;66、第2部;71、覆盖光致图案第1端部;72、覆盖光致图案第2端部;73、覆盖第1部;74、覆盖第2部;81、感光性基底前体层(感光性前体层的一个例子);83、基底光致图案(光致图案的一个例子);91、感光性覆盖前体层(感光性前体层的一个例子);L0、导体图案的第2方向长度。
具体实施方式
参照图1~图12来说明本发明的布线电路基板集合体片和布线电路基板的制造方法的一实施方式。此外,在图1中,为了明确地示出导体图案5(后述)的形状,省略覆盖绝缘层6(后述)。
如图1和图2的(D)所示,该布线电路基板集合体片1是具有预定厚度且沿着与厚度方向正交的第1方向延伸的长条的俯视大致矩形片。布线电路基板集合体片1也可以以第1方向两端缘(未图示)相互接近的方式卷绕。另外,布线电路基板集合体片1具有在与厚度方向和第1方向均正交的宽度方向上彼此相对的宽度方向两端缘10。该布线电路基板集合体片1包括1个支承片2、多个布线电路基板3和多个对准标记7。
支承片2具有与布线电路基板集合体片1相同的俯视形状。支承片2若为能够从厚度方向另一侧支承(确保)多个布线电路基板3的片,则没有特别限定,例如,可举出具有韧性、挠性、刚性等的片。作为支承片2,可举出例如不锈钢板等金属板、例如聚酰亚胺片等树脂片、例如纸等。另外,支承片2为单层或多层(层叠体)。支承片2的厚度并未特别限定,例如为5μm以上,优选为15μm以上,另外例如为500μm以下,优选为200μm以下。
多个布线电路基板3配置于支承片2的厚度方向一侧面。多个布线电路基板3在第1方向上隔开间隔地排列配置。多个布线电路基板3中的各布线电路基板3具有在相对于第1方向倾斜的第2方向上较长的俯视大致矩形形状。沿着第2方向的第2线(未图示)相对于沿着第1方向的第1线(未图示)的倾斜角例如为45度以下,优选为30度以下,更优选为20度以下,进一步优选为5度以下,另外例如超过0度。
多个布线电路基板3在沿第1方向进行投影时全部重叠。
第1方向上相邻的两个布线电路基板3在第3方向上隔开间隔地相邻配置。详细而言,第1方向上相邻的两个布线电路基板3在沿第3方向进行投影时局部地重叠。具体而言,在沿第3方向进行投影时,一个布线电路基板3的第2方向上的另一端部和中间部同在一个布线电路基板3的第3方向一侧与一个布线电路基板3相邻的另一个布线电路基板3重叠,一个布线电路基板3的第2方向上的一端部与该另一个布线电路基板3不重叠(偏离)。
多个布线电路基板3中的各布线电路基板3均包括导体图案5。导体图案5在布线电路基板3配置在整个第2方向上。导体图案5沿第2方向延伸。如图1和图4的(C)所示,在多个布线电路基板3的各布线电路基板3中,导体图案5包括导体一端部21、导体另一端部22和导体中间部23。
导体一端部21位于导体图案5的第2方向上的一端部。导体一端部21例如包含一侧端子。一侧端子在布线电路基板3中以在第3方向上彼此隔开间隔的方式相邻地配置有多个。多个一侧端子中的各一侧端子例如具有大致矩形连接盘状。
导体另一端部22位于导体图案5的第2方向上的另一端部。导体另一端部22例如包括另一侧端子。另一侧端子在布线电路基板3中以在第3方向上彼此隔开间隔的方式相邻地配置有多个。多个另一侧端子中的各另一侧端子例如具有大致矩形连接盘状。
导体中间部23位于导体图案5的第2方向上的中间部。导体中间部23位于导体一端部21与导体另一端部22之间。导体中间部23沿第2方向延伸。导体中间部23包含宽度比一侧端子和另一侧端子都窄的布线。布线分别与一侧端子和另一侧端子相连续。由此,布线将一侧端子和另一侧端子沿第2方向连接起来。布线在布线电路基板3中以在第3方向上彼此隔开间隔的方式相邻地配置有多个。多个布线相互平行。多个布线中的各布线具有沿着第2方向的俯视大致直线形状。
导体图案5的第2方向长度L0例如为300mm以上,优选为600mm以上,更优选为1000mm以上,另外例如为10000mm以下。导体图案5的第2方向长度L0是导体一端部21的一端缘与导体另一端部22的另一端缘之间的距离。若导体图案5的第2方向长度L0为上述下限以上,则适合作为电信号、电源电流的传送距离较长的长条布线电路基板。
导体图案5中的布线的宽度例如为100μm以下,优选为90μm以下,更优选为80μm以下,另外例如为5μm以上。相邻的布线之间的间隔例如为100μm以下,优选为90μm以下,更优选为80μm以下,另外例如为5μm以上。若宽度和/或间隔为上述上限以下,则适合作为宽度较窄的布线电路基板3。
如图2的(D)所示,布线电路基板3还包括在厚度方向的一侧和另一侧分别与导体图案5相邻的作为绝缘层的一个例子的覆盖绝缘层6和作为绝缘层的一个例子的基底绝缘层4。具体而言,布线电路基板3包括:基底绝缘层4;上述导体图案5,其配置于基底绝缘层4的厚度方向一侧面;以及覆盖绝缘层6,其以使导体图案5的一侧端子和另一侧端子暴露且将导体图案5的布线的厚度方向一侧面和第3方向两侧面覆盖的方式配置于基底绝缘层4的厚度方向一侧面。
基底绝缘层4配置于支承片2的厚度方向一侧面。基底绝缘层4具有与布线电路基板3相同的外形形状。如图3的(B)~图4的(C)所示,基底绝缘层4一体地包括:作为绝缘一端部的一个例子的基底一端部17,其在俯视时包含导体一端部21;作为绝缘另一端部的一个例子的基底另一端部18,其在俯视时包含导体另一端部22;以及作为绝缘中间部的一个例子的基底中间部19,其在俯视时包含导体中间部23。作为基底绝缘层4的材料,例如,可举出聚酰亚胺等具有绝缘性的树脂。基底绝缘层4的厚度例如为3μm以上且50μm以下。
作为导体图案5的材料,例如,可举出铜等导体。导体图案5的厚度例如为5μm以上且100μm以下。
如图3的(B)和图4的(D)所示,覆盖绝缘层6包括:作为绝缘一端部的一个例子的覆盖一端部25,其在俯视时包含于基底一端部17;作为绝缘另一端部的一个例子的覆盖另一端部26,其在俯视时包含于基底另一端部18;以及作为绝缘中间部的一个例子的覆盖中间部27,其在俯视时包含于基底中间部19。作为覆盖绝缘层6的材料,例如,可举出聚酰亚胺等具有绝缘性的树脂。覆盖绝缘层6的厚度例如为3μm以上且50μm以下。
如图2的(D)所示,对准标记7配置于支承片2的厚度方向一侧面。另外,如图1和图3的(A)所示,多个对准标记7配置于宽度方向两端缘10各自的附近。
宽度方向两端缘10中的宽度方向一端缘10A的附近的对准标记7具有标记组8,该标记组8包括第1标记14和在第1方向上与第1标记14接近地配置的第2标记15。标记组8在第1方向上隔开间隔地配置有多个。
宽度方向两端缘10中的宽度方向另一端缘10B的附近的对准标记7也具有标记组8,该标记组8包括第1标记14和在第1方向上与第1标记14接近地配置的第2标记15。标记组8在第1方向上隔开间隔地配置有多个。
更具体而言,在1个标记组8中,第2标记15以与第1标记14隔开微小的间隔的方式相对配置。1个标记组8中的第1标记14和第2标记15之间的距离L1例如为20mm以下,优选为10mm以下,更优选为5mm以下,另外例如为0.5mm以上。
此外,多个对准标记7以在沿第1方向进行投影时向多个布线电路基板3的宽度方向两外侧偏移的方式配置。
另外,一个标记组8和在第1方向上与其相邻的另一个标记组8彼此远离。具体而言,一个标记组8的第2标记15与另一个标记组8的第1标记14之间的距离L2长于上述距离L1,具体而言,例如为200mm以上,优选为230mm以上,更优选为280mm以上,另外例如为600mm以下。距离L2与距离L1的比(L2/L1)例如为10以上,优选为25以上,更优选为50以上,另外例如为1200以下。
对准标记7的材料并未特别限定。例如,可举出树脂、导体等,优选举出与基底绝缘层4相同的树脂。
如图3的(A)所示,在该布线电路基板集合体片1中,1个标记组8划定出在第1方向上相邻的片区域9的交界13。交界13沿着宽度方向跨宽度方向两端缘10。详细而言,交界13是通过将第1标记14的重心和第2标记15的重心连结起来的线段的中间点且与宽度方向平行的线段。此外,在图1和图3的(A)~图4的(D)中,利用假想线示出了交界13,但在实际的布线电路基板集合体片1中,有时交界13的外形无法明确地由视觉识别。
另外,包含交界13的周边区域被作为交界部分16。标记组8位于交界部分16。
并且,通过在第1方向上隔开间隔的两个交界13,从而分隔出1个片区域9。并且,通过3个以上的交界13,从而分隔出多个片区域9。多个片区域9在第1方向上被依次划分。
多个片区域9中的各片区域9具有:宽度方向两端缘10;作为第5端缘的一个例子的第1端缘11,其连结宽度方向两端缘10的第1方向一端缘;以及作为第6端缘的一个例子的第2端缘12,其连结宽度方向两端缘10的第1方向另一端缘。
多个片区域9所具有的宽度方向两端缘10与布线电路基板集合体片1的宽度方向两端缘10相同。
一个片区域9的第2端缘12与在一个片区域9的第1方向另一侧同一个片区域9相邻的另一个片区域9的第1端缘11相同。
并且,如图1和图4的(C)所示,在该布线电路基板集合体片1中,一个布线电路基板3遍及连续的多个(4个)片区域9地配置。多个片区域9具有相同形状的导体图案5。
例如,将上述4个片区域9朝向第1方向一侧去依次称作第1片区域9A、第2片区域9B、第3片区域9C和第4片区域9D。在该情况下,一个导体图案5中的导体一端部21配置于第4片区域9D。另一方面,上述一个导体图案5中的导体另一端部22配置于第1片区域9A。另一方面,一个导体图案5中的导体中间部23遍及第1片区域9A~第4片区域9D地配置。
另一方面,在1个片区域9中,配置有在第3方向上相邻的4个导体中间部23。1个片区域9(具体而言,在各第1片区域9A~第4片区域9D)中,独立地配置有第1导体中间部23A、第2导体中间部23B、第3导体中间部23C和第4导体中间部23D。第1导体中间部23A、第2导体中间部23B、第3导体中间部23C和第4导体中间部23D在1个片区域9中朝向第3方向一侧去依次隔开间隔地配置。
另外,配置于1个片区域9的第1导体中间部23A与导体另一端部22相连续。配置于1个片区域9的第4导体中间部23D与导体一端部21相连续。
并且,第1片区域9A中的第1导体中间部23A的第1端缘11与第2片区域9B中的第2导体中间部23B的第2端缘12重合。由此,第1片区域9A的第1导体中间部23A和第2片区域9B的第2导体中间部23B在第2方向上相连续。
另外,第2片区域9B中的第2导体中间部23B的第1端缘11与第3片区域9C中的第3导体中间部23C的第2端缘12重合。由此,第2片区域9B的第2导体中间部23B和第3片区域9C的第3导体中间部23C在第2方向上相连续。
并且,第3片区域9C中的第3导体中间部23C的第1端缘11与第4片区域9D中的第4导体中间部23D的第2端缘12重合。由此,第3片区域9C的第3导体中间部23C和第4片区域9D的第4导体中间部23D在第2方向上相连续。
因而,第1片区域9A的第1导体中间部23A、第2片区域9B的第2导体中间部23B、第3片区域9C的第3导体中间部23C和第4片区域9D的第4导体中间部23D在第2方向上遍及第1片区域9A~第4片区域9D地相连续。由此,1个布线电路基板3的导体中间部23以遍及连续的4个片区域9的方式在第2方向上连续地配置。
如图3的(B)所示,基底中间部19也与导体中间部23同样地,于在第2方向上连续的多个(4个)片区域9中,以遍及连续的多个(4个)片区域9的方式在第2方向上连续地配置。多个片区域9具有相同形状的基底绝缘层4。基底中间部19包括:包含第1导体中间部23A(参照图4的(C))的第1基底中间部19A、包含第2导体中间部23B(参照图4的(C))的第2基底中间部19B、包含第3导体中间部23C(参照图4的(C))的第3基底中间部19C和包含第4导体中间部23D(参照图4的(C))的第4基底中间部19D。
另外,如图4的(D)所示,覆盖中间部27也与导体中间部23同样地,于在第2方向上连续的多个(4个)片区域9中,以遍及连续的多个(4个)片区域9的方式在第2方向上连续地配置。多个片区域9具有相同形状的覆盖绝缘层6。覆盖中间部27包括:被包含于第1基底中间部19A(参照图4的(C))的第1覆盖中间部27A、被包含于第2基底中间部19B(参照图4的(C))的第2覆盖中间部27B、被包含于第3基底中间部19C(参照图4的(C))的第3覆盖中间部27C和被包含于第4基底中间部19D(参照图4的(C))的第4覆盖中间部27D。
接下来,说明该布线电路基板集合体片1的制造方法。
如图2的(A)~图2的(D)所示,该方法包括准备支承片2的第1工序、形成对准标记7的第2工序(参照图2的(A))、形成基底绝缘层4的第3工序(参照图2的(B))、形成导体图案5的第4工序(参照图2的(C))和形成覆盖绝缘层6的第5工序(参照图2的(D))。另外,该布线电路基板集合体片1的制造方法使用卷对卷法来实施。
[第1工序]
在第1工序中,如图2的(A)和图3的(A)所示,准备在第1方向上较长的支承片2。
[第2工序]
接着,第2工序中,在支承片2的厚度方向一侧面形成对准标记7。
对准标记7的形成方法并未特别限定。对准标记7例如通过光刻法来形成。具体而言,如图5的(A)所示,将感光性前体层24配置在支承片2的厚度方向一侧面整个面,接着,隔着对准光掩模20对感光性的树脂进行曝光,之后,进行显影。
详细而言,如图5的(A)和图5的(B)所示,使1张对准光掩模20沿第1方向依次移动,对感光性前体层24进行多次曝光。
对准光掩模20具有与标记组8相对应的图案。该标记组8是宽度方向两端缘10中的一端缘的附近处的1个标记组8和在宽度方向上与该1个标记组8相对的标记组8。对准光掩模20例如具有俯视大致矩形的外形形状。例如,若感光性前体层24为负型,则对准光掩模20的图案具有与标记组8相对应的透光图案T和与标记组8以外的部分相对应的遮光图案B。
首先,如图5的(A)所示,将1张对准光掩模20配置于感光性前体层24的厚度方向一侧的与一个标记组8相对应的部分。接着,隔着该对准光掩模20仅对感光性前体层24的与该对准光掩模20相对应的部分进行曝光,在感光性前体层24形成与一个标记组8相对应的潜像68(参照图5的(B))。
如图5的(A)的箭头和图5的(B)所示,接着,使对准光掩模20相对于感光性前体层24向第1方向一侧移动(滑动),而将对准光掩模20配置于感光性前体层24的厚度方向一侧的同在第1方向一侧与一个标记组8相邻的标记组8相对应的部分。此时,例如,感光性前体层24中的与上次曝光时的对准光掩模20的第1方向的一端部相对的部分20A和感光性前体层24中的与此次曝光时的对准光掩模20的第1方向的另一端部相对的部分20B重叠。
接着,隔着移动后的对准光掩模20对感光性前体层24进行曝光,形成另外的潜像68。重复进行上述对准光掩模20的移动、感光性前体层24的曝光和潜像68的形成。
之后,对感光性前体层24进行显影,根据需要,进行加热。
由此,如图3的(A)所示,在支承片2的厚度方向一侧面形成多个对准标记7。
[第3工序]
接着,在第3工序中,如图2的(B)所示,形成基底绝缘层4。
基底绝缘层4的形成方法并未特别限定。基底绝缘层4例如通过光刻法来形成。例如,如图6的(A)~图7的(F)所示,将作为感光性前体层的一个例子的感光性基底前体层81配置于支承片2的厚度方向一侧面,接着,隔着作为第2光掩模的一个例子的基底光掩模31对感光性基底前体层81进行曝光,之后,进行显影。
为了将感光性基底前体层81配置于支承片2的厚度方向一侧面,如图7的(A)所示,例如,将具有感光性的上述树脂的前体组合物涂敷于支承片2的厚度方向一侧面,根据需要,使其干燥。
接着,如图7的(B)~图7的(E)所示,准备1张基底光掩模31,使该基底光掩模31沿第1方向依次移动并对感光性基底前体层81进行多次曝光。
如图6的(A)所示,基底光掩模31具有作为第4光致图案的一个例子的第1基底光致图案28、作为第5光致图案的一个例子的第2基底光致图案29和作为第6光致图案的一个例子的第3基底光致图案30。
1张基底光掩模31内的第1基底光致图案28、第2基底光致图案29和第3基底光致图案30分别与一个片区域9中的基底一端部17、基底另一端部18和基底中间部19(参照图3的(B))相对应。在基底光掩模31中,例如,若感光性基底前体层81为负型,则具有与基底绝缘层4相对应的透光图案T和与基底绝缘层4以外的部分相对应的遮光图案B。
另外,第3基底光致图案30包含多个作为光致图案的一个例子的基底光致图案83,该多个基底光致图案83在1张基底光掩模31内,在第3方向上彼此隔开间隔地相邻配置。多个基底光致图案83朝向第3方向一侧去依次具有第4基底光致图案32、第5基底光致图案33、第6基底光致图案34和第7基底光致图案35。
第4基底光致图案32~第7基底光致图案35分别与第1基底中间部19A~第4基底中间部19D(参照图3的(B))相对应。
另外,基底光掩模31例如具有俯视时为大致矩形的掩模框67。基底光掩模31在掩模框67的内侧包含作为第1方向一端部的一个例子的基底掩模一端部31A和作为第1方向另一端部的一个例子的基底掩模另一端部31B。
并且,在多个基底光致图案83中,使第4基底光致图案32的位于基底掩模一端部31A的部分即基底光致图案第1端部36向第1方向另一侧滑动(平行移动)后的滑动图案与第5基底光致图案33的位于基底掩模另一端部31B的部分即基底光致图案第2端部37匹配。
基底光致图案第1端部36包含基底第1部38。基底第1部38位于基底光致图案第1端部36中的第1方向中间部,并在基底光致图案第1端部36中配置为遍及整个宽度方向。详细而言,基底第1部38位于基底光致图案第1端部36的第1方向中央部。
另外,基底光致图案第2端部37包含基底第2部39。基底第2部39位于基底光致图案第2端部37中的第1方向中间部,并在基底光致图案第2端部37中配置为遍及整个宽度方向。详细而言,基底第2部39位于基底光致图案第2端部37的第1方向中央部。
并且,在沿第1方向进行投影时,基底第1部38与基底第2部39重合。也就是说,在沿第1方向进行投影时,基底第1部38的宽度方向上的位置与基底第2部39的宽度方向上的位置相同。
另外,使第5基底光致图案33的位于基底掩模一端部31A的基底光致图案第1端部36向第1方向另一侧滑动(平行移动)后的滑动图案与第6基底光致图案34的位于基底掩模另一端部31B的基底光致图案第2端部37匹配。第5基底光致图案33的基底光致图案第1端部36包含基底第1部38,第6基底光致图案34的基底光致图案第2端部37包含基底第2部39。在沿第1方向进行投影时,第5基底光致图案33的基底第1部38与第6基底光致图案34的基底第2部39重合。
并且,使第6基底光致图案34的位于基底掩模一端部31A的基底光致图案第1端部36向第1方向另一侧滑动(平行移动)后的滑动图案与第7基底光致图案35的位于基底掩模另一端部31B的基底光致图案第2端部37匹配。第6基底光致图案34的基底光致图案第1端部36包含基底第1部38,第7基底光致图案35的基底光致图案第2端部37包含基底第2部39。在沿第1方向进行投影时,第6基底光致图案34的基底第1部38与第7基底光致图案35的基底第2部39重合。
换言之,在多个基底光致图案83中,使一个第3基底光致图案30的基底光致图案第1端部36向第1方向一侧滑动(平行移动)后的滑动图案同在第3方向一侧与该一个第3基底光致图案30相邻的另一个第3基底光致图案30的基底光致图案第2端部37重合。
另外,在该第3工序中,一边使用对准标记7对基底光掩模31进行对准,一边将基底光掩模31配置于感光性基底前体层81的厚度方向一侧。
首先,以一个片区域9中的第1标记14和第2标记15为基准,将基底光掩模31相对于感光性基底前体层81的与一个片区域9相对应的部分配置。
接着,隔着该基底光掩模31仅对感光性基底前体层81的与该基底光掩模31相对应的部分进行曝光,在感光性基底前体层81形成与第1基底光致图案28~第3基底光致图案30相对应的潜像68(参照图6的(B))。
如图6的(A)的箭头、图6的(B)、图7的(B)的箭头和图7的(C)所示,接着,使基底光掩模31相对于感光性基底前体层81向第1方向一侧移动(滑动),而将基底光掩模31配置于感光性基底前体层81的厚度方向一侧的同在第1方向一侧与一个片区域9(例如第1片区域9A)相邻的另一个片区域9(例如第2片区域9B)相对应的部分。
在使基底光掩模31移动而相对于感光性基底前体层81配置时,以另一个片区域9(例如第2片区域9B)中的第1标记14和第2标记15为基准,将基底光掩模31配置于感光性基底前体层81的与另一个片区域9(例如第2片区域9B)相对应的部分。
另外,感光性基底前体层81中的与上次曝光时的基底光掩模31的基底掩模一端部31A相对的部分和感光性基底前体层81中的与此次曝光时的基底光掩模31的基底掩模另一端部31B相对的部分重叠。
于是,在感光性基底前体层81中,与上次曝光时的基底光掩模31的基底第1部38相对应的部分和与此次曝光时的基底光掩模31的基底第2部39相对应的部分也重合。
接着,隔着移动后的基底光掩模31对感光性基底前体层81进行曝光,形成另外的潜像68。
之后,如图7的(D)~图7的(E)所示,重复进行上述基底光掩模31的移动、基底光掩模31的对准、感光性基底前体层81的曝光和潜像68的形成。
之后,如图7的(F)所示,对感光性基底前体层81进行显影,根据需要,进行加热。
由此,如图3的(B)和图7的(F)所示,形成包含遍及多个片区域9地在第2方向上连续的基底中间部19的基底绝缘层4。
[第4工序]
接着,如图2的(C)所示,在第4工序中,形成导体图案5。在基底绝缘层4的厚度方向一侧面形成导体图案5。
如图10的(G)~图10的(H)所示,导体图案5使用作为抗蚀层的一个例子的镀敷抗蚀层50来形成。如图9的(B)~图10的(G)所示,镀敷抗蚀层50通过光刻法而形成,在该光刻法中,使1张光掩模40相对于作为光致抗蚀层的一个例子的感光性的干膜抗蚀层60在第1方向(参照图11的(A)和图11的(B))上依次移动并进行多次曝光。
在第4工序中,首先,如图9的(A)所示,将种膜69配置于基底绝缘层4、对准标记7和支承片2这几者的厚度方向一侧面。例如,利用溅射来形成种膜69。种膜69的材料包含与导体图案5相同的导体(具体而言为铜)。种膜69的厚度例如为10nm以上,另外例如为1000nm以下。
接着,在第4工序中,如图9的(B)所示,将感光性的干膜抗蚀层60层叠于种膜69的厚度方向一侧面。
接着,在第4工序中,如图8的(A)和图9的(C)所示,将光掩模40配置于干膜抗蚀层60的厚度方向一侧。
1张光掩模40具有第1光致图案41、第2光致图案42和第3光致图案43。第1光致图案41~第3光致图案43分别与一个片区域9中的导体一端部21、导体另一端部22和导体中间部23(参照图4的(C))相对应。在光掩模40中,例如,若干膜抗蚀层60为负型,则具有与导体图案5相对应的遮光图案B和与导体图案5以外的部分相对应的透光图案T。
另外,第3光致图案43包含多个光致线型图案44,该多个光致线型图案44在1张光掩模40内,在第3方向上彼此隔开间隔地相邻配置。多个光致线型图案44朝向第3方向一侧去依次包含第1光致线型图案46、第2光致线型图案47、第3光致线型图案48和第4光致线型图案49。第1光致线型图案46~第4光致线型图案49分别与第1导体中间部23A~第4导体中间部23D(参照图4的(C))相对应。
另外,光掩模40例如包含俯视时为大致矩形的掩模框67。第1光致图案41~第3光致图案43设于上述掩模框67内。
另外,光掩模40在掩模框67的内侧包含第1方向一端部61和第1方向另一端部62。此外,第1方向一端部61和第1方向另一端部62位于光掩模40的框中的在第1方向上相对的两个边45各自的内侧附近。
并且,使光掩模40中的第1光致线型图案46的位于第1方向一端部61的第1光致线型图案第1端部63向第1方向另一侧滑动(平行移动)后的滑动图案与第2光致线型图案47的位于第1方向另一端部62的第1光致线型图案第2端部64匹配。
另外,第1光致线型图案第1端部63包含第1部65。第1部65位于第1光致线型图案第1端部63的至少第1方向中间部。具体而言,第1部65位于第1光致线型图案第1端部63的第1方向中央部。
第1光致线型图案第2端部64包含第2部66。第2部66位于第1光致线型图案第2端部64的至少第1方向中间部。具体而言,第2部66位于第1光致线型图案第2端部64的第1方向中央部。
并且,在沿第1方向进行投影时,第1部65与第2部66重合。也就是说,在沿第1方向进行投影时,第1部65的宽度方向上的位置与第2部66的宽度方向上的位置相同。
另外,使第2光致线型图案47的位于第1方向一端部61的第1光致线型图案第1端部63向第1方向另一侧滑动(平行移动)后的滑动图案与第3光致线型图案48的位于第1方向另一端部62的第1光致线型图案第2端部64匹配。第2光致线型图案47的第1光致线型图案第1端部63包含第1部65,第3光致线型图案48的第1光致线型图案第2端部64包含第2部66。在沿第1方向进行投影时,第2光致线型图案47的第1部65与第3光致线型图案48的第2部66重合。
并且,使第3光致线型图案48的位于第1方向一端部61的第1光致线型图案第1端部63向第1方向另一侧滑动(平行移动)后的滑动图案与第4光致线型图案49的位于第1方向另一端部62的第1光致线型图案第2端部64匹配。第3光致线型图案48的第1光致线型图案第1端部63包含第1部65,第4光致线型图案49的第1光致线型图案第2端部64包含第2部66。在沿第1方向进行投影时,第3光致线型图案48的第1部65与第4光致线型图案49的第2部66重合。
换言之,在多个光致线型图案44之中,使多个光致线型图案44之一的第1光致线型图案第1端部63向第1方向另一侧滑动(平行移动)后的滑动图案同在第3方向一侧与该多个光致线型图案44之一相邻的多个光致线型图案44之另一个的第1光致线型图案第2端部64重合。
另外,在该第4工序中,一边使用对准标记7对光掩模40进行对准,一边将光掩模40配置于干膜抗蚀层60的厚度方向一侧。
在使用对准标记7进行的光掩模40的对准中,以一个片区域9中的第1标记14和第2标记15为基准,将光掩模40相对于干膜抗蚀层60的与一个片区域9相对应的部分配置。
接着,隔着该光掩模40仅对干膜抗蚀层60的与该光掩模40相对应的部分进行曝光,在干膜抗蚀层60形成与第1光致图案41~第3光致图案43相对应的潜像68。
如图8的(A)的箭头、图8的(B)、图9的(C)的箭头和图9的(D)所示,接着,使光掩模40相对于干膜抗蚀层60向第1方向一侧移动(滑动),而将光掩模40配置于干膜抗蚀层60的厚度方向一侧的同在第1方向一侧与一个片区域9(第1片区域9A)相邻的另一个片区域9(第2片区域9B)相对应的部分。
在使光掩模40移动而相对于干膜抗蚀层60配置时,以另一个片区域9(例如第2片区域9B)中的第1标记14和第2标记15为基准,将光掩模40配置于干膜抗蚀层60的与另一个片区域9(例如第2片区域9B)相对应的部分。
另外,干膜抗蚀层60中的与上次曝光时的光掩模40的第1方向一端部61相对的部分和干膜抗蚀层60中的与此次曝光时的光掩模40的第1方向另一端部62相对的部分重叠。由此,在干膜抗蚀层60存在重叠部。
于是,干膜抗蚀层60中的与上次曝光时的光掩模40的第1部65相对应的部分和干膜抗蚀层60中的与此次曝光时的光掩模40的第2部66相对应的部分也重合。
如图8的(B)所示,通过重叠部分的第1方向中央部的线段成为交界13。
接着,隔着移动后的光掩模40对干膜抗蚀层60进行曝光,形成另外的潜像68。
如图9的(D)~图9的(E)所示,重复进行上述光掩模40的移动、光掩模40的对准、干膜抗蚀层60的曝光和潜像68的形成。
在该第4工序中,干膜抗蚀层60中的与第n次(n为自然数)曝光时的1张光掩模40的第1方向一端部61相对的部分和干膜抗蚀层60中的与第n+1次曝光时的1张光掩模40的第1方向另一端部62相对的部分重叠。存在多个重叠部。
由此,由多个重叠部而分隔出多个交界13,利用这些交界13,划定出多个片区域9。
如图10的(G)所示,之后,对干膜抗蚀层60进行显影,根据需要,进行加热,以导体图案5的反转图案来形成镀敷抗蚀层50。
如图10的(H)所示,之后,使用镀敷抗蚀层50并利用镀敷来形成导体图案5。
此外,在导体图案5和在厚度方向另一侧与该导体图案5相邻的种膜69之间,如图10的(H)所示,可以存在明确的交界,或者,如图10的(I)所示,也可以不存在交界。
接着,如图10的(I)所示,去除镀敷抗蚀层50,接着,将从导体图案5暴露的种膜69去除。
由此,如图2的(C)和图4的(C)所示,形成包括遍及多个片区域9地在第2方向上连续的导体中间部23的导体图案5。
[第5工序]
之后,如图2的(D)所示,在第5工序中,形成覆盖绝缘层6。将覆盖绝缘层6以如下方式配置于基底绝缘层4的厚度方向一侧面:使覆盖绝缘层6覆盖导体图案5的布线,但导体图案5的一侧端子和另一侧端子暴露。
覆盖绝缘层6的形成方法并未特别限定。覆盖绝缘层6例如通过光刻法来形成。例如,如图11的(A)~图12的(F)所示,将感光性覆盖前体层91配置于支承片2、基底绝缘层4、对准标记7和导体图案5这几者的厚度方向一侧面,接着,隔着作为第2光掩模的一个例子的覆盖光掩模52对感光性覆盖前体层91进行曝光,之后,进行显影。
为了配置感光性覆盖前体层91,如图12的(A)所示,例如,将具有感光性的上述树脂的前体组合物涂敷于支承片2、基底绝缘层4、对准标记7和导体图案5这几者的厚度方向一侧面,根据需要,使其干燥。
接着,如图12的(B)~图12的(E)所示,准备1张覆盖光掩模52,使该覆盖光掩模52沿第1方向(参照图11的(A)和图11的(B))依次移动,并对感光性覆盖前体层91进行多次曝光。
如图11的(A)所示,覆盖光掩模52具有作为第4光致图案的一个例子的第1覆盖光致图案53、作为第5光致图案的一个例子的第2覆盖光致图案54和作为第6光致图案的一个例子的第3覆盖光致图案55。
1张覆盖光掩模52中的第1覆盖光致图案53、第2覆盖光致图案54和第3覆盖光致图案55分别与一个片区域9中的覆盖一端部25、覆盖另一端部26和覆盖中间部27(参照图4的(D))相对应。在覆盖光掩模52中,例如,若感光性覆盖前体层91为负型,则具有与覆盖绝缘层6相对应的透光图案T和与覆盖绝缘层6以外的部分相对应的遮光图案B。
另外,第3覆盖光致图案55包含多个作为光致图案的一个例子的覆盖光致图案51,该多个覆盖光致图案51在1张覆盖光掩模52内,在第3方向上彼此隔开间隔地相邻配置。多个覆盖光致图案51朝向第3方向一侧去依次具有第4覆盖光致图案56、第5覆盖光致图案57、第6覆盖光致图案58和第7覆盖光致图案59。
第4覆盖光致图案56~第7覆盖光致图案59分别与第1覆盖中间部27A~第4覆盖中间部27D(参照图4的(D))相对应。
另外,覆盖光掩模52具有例如俯视时为大致矩形的掩模框67。覆盖光掩模52在掩模框67的内侧包含作为第1方向一端部的一个例子的覆盖掩模一端部60A和作为第1方向另一端部的一个例子的覆盖掩模另一端部60B。
并且,在多个覆盖光致图案51中,使第4覆盖光致图案56的位于覆盖掩模一端部60A的部分即覆盖光致图案第1端部71向第1方向另一侧滑动(平行移动)后的滑动图案与第5覆盖光致图案57的位于覆盖掩模另一端部60B的部分即覆盖光致图案第2端部72匹配。
覆盖光致图案第1端部71包含覆盖第1部73。覆盖第1部73位于覆盖光致图案第1端部71中的第1方向中间部,并在覆盖光致图案第1端部71中配置为遍及整个宽度方向。详细而言,覆盖第1部73位于覆盖光致图案第1端部71的第1方向中央部。
另外,覆盖光致图案第2端部72包含覆盖第2部74。覆盖第2部74位于覆盖光致图案第2端部72中的第1方向中间部,并在覆盖光致图案第2端部72中配置为遍及整个宽度方向。详细而言,覆盖第2部74位于覆盖光致图案第2端部72的第1方向中央部。
并且,在沿第1方向进行投影时,覆盖第1部73与覆盖第2部74重合。也就是说,在沿第1方向进行投影时,覆盖第1部73的宽度方向上的位置与覆盖第2部74的宽度方向上的位置相同。
另外,使第5覆盖光致图案57的位于覆盖掩模一端部60A的覆盖光致图案第1端部71向第1方向另一侧滑动(平行移动)后的滑动图案与第6覆盖光致图案58的位于覆盖掩模另一端部60B的覆盖光致图案第2端部72匹配。第5覆盖光致图案57的覆盖光致图案第1端部71包含覆盖第1部73,第6覆盖光致图案58的覆盖光致图案第2端部72包含覆盖第2部74。在沿第1方向进行投影时,第5覆盖光致图案57的覆盖第1部73与第6覆盖光致图案58的覆盖第2部74重合。
并且,使第6覆盖光致图案58的位于覆盖掩模一端部60A的覆盖光致图案第1端部71向第1方向另一侧滑动(平行移动)后的滑动图案与第7覆盖光致图案59的位于覆盖掩模另一端部60B的覆盖光致图案第2端部72匹配。第6覆盖光致图案58的覆盖光致图案第1端部71包含覆盖第1部73,第7覆盖光致图案59的覆盖光致图案第2端部72包含覆盖第2部74。在沿第1方向进行投影时,第6覆盖光致图案58的覆盖第1部73与第7覆盖光致图案59覆盖第2部74重合。
换言之,在多个覆盖光致图案51之中,使多个覆盖光致图案51之一的覆盖光致图案第1端部71向第1方向一侧滑动(平行移动)后的滑动图案同在第3方向一侧与该多个覆盖光致图案51之一相邻的多个覆盖光致图案51之另一个的覆盖光致图案第2端部72重合。
另外,在该第5工序中,一边使用对准标记7对覆盖光掩模52进行对准,一边将覆盖光掩模52配置于感光性覆盖前体层91的厚度方向一侧。
首先,以一个片区域9中的第1标记14和第2标记15为基准,将覆盖光掩模52相对于感光性覆盖前体层91的与一个片区域9相对应的部分配置。
接着,隔着该覆盖光掩模52仅对感光性覆盖前体层91的与该覆盖光掩模52相对应的部分进行曝光,在感光性覆盖前体层91形成与第1覆盖光致图案53~第3覆盖光致图案55相对应的潜像68。
如图11的(A)的箭头、图11的(B)、图12的(B)的箭头和图12的(C)所示,接着,使覆盖光掩模52相对于感光性覆盖前体层91向第1方向一侧移动(滑动),而将覆盖光掩模52配置于感光性覆盖前体层91的厚度方向一侧的同在第1方向一侧与一个片区域9(例如第1片区域9A)相邻的另一个片区域9(例如第2片区域9B)相对应的部分。
在使覆盖光掩模52移动而相对于感光性覆盖前体层91配置时,以另一个片区域9(例如第2片区域9B)中的第1标记14和第2标记15为基准,将覆盖光掩模52配置于感光性覆盖前体层91的与另一个片区域9(例如第2片区域9B)相对应的部分。
另外,感光性覆盖前体层91中的与上次曝光时的覆盖光掩模52的覆盖掩模一端部60A相对的部分和感光性覆盖前体层91中的与此次曝光时的覆盖光掩模52的覆盖掩模另一端部60B相对的部分重叠。
另外,感光性覆盖前体层91中的上次曝光时的覆盖光掩模52的覆盖第1部73和感光性覆盖前体层91中的此次曝光时的覆盖光掩模52的覆盖第2部74位于同一位置。
接着,隔着移动后的覆盖光掩模52对感光性覆盖前体层91进行曝光,形成另外的潜像68。
之后,如图12的(D)~图12的(E)所示,重复进行上述覆盖光掩模52的移动、覆盖光掩模52的对准、感光性覆盖前体层91的曝光和潜像68的形成。
如图12的(F)所示,之后,对感光性覆盖前体层91进行显影,根据需要,进行加热。
由此,如图4的(D)所示,形成包含遍及多个片区域9地在第2方向上相连续的覆盖中间部27的覆盖绝缘层6。
由此,制造出多个包括基底绝缘层4、导体图案5和覆盖绝缘层6的布线电路基板3。
由此,得到包括多个对准标记7和多个布线电路基板3的布线电路基板集合体片1。
(一实施方式的作用效果)
并且,在上述制造方法中,如图8的(A)所示,在沿第1方向进行投影时,多个光致线型图案44中的各光致线型图案44的第1部65与多个光致线型图案44中的各光致线型图案44的第2部66重合。因此,如图4的(C)所示,导体中间部23能够在第2方向上连续。
另外,在该一实施方式中,如图8的(A)所示,即使第1光致图案41和第2光致图案42这两者的形状与第3光致图案43的形状不同,如上述那样,在该一实施方式中,由于第1部65与第2部66重合,因此,如图4的(C)所示,导体中间部23仍然能够在第2方向上连续。其结果,能够形成导体图案5,该导体图案5的可靠性优异且包括具有与导体中间部23不同的形状的导体一端部21和导体另一端部22。
另外,由于使1张光掩模40沿第1方向依次移动并对干膜抗蚀层60进行多次曝光,因此能够在减少制造装置的部件件数的同时简便地形成上述导体图案5。
然而,在干膜抗蚀层60中的与进行第n次的曝光时的1张光掩模40的第1方向一端部61相对的部分和干膜抗蚀层60中的与第n+1次曝光时的1张光掩模40的第1方向另一端部62相对的部分不重叠的情况下,导体中间部23容易变得不连续,有时导体图案5的可靠性降低。
但是,在该制造方法中,如图8的(B)和图9的(C)~图9的(F)所示,由于上述第1方向一端部61和第1方向另一端部62重叠,因此,即使使1张光掩模40沿第1方向依次移动,导体中间部23也能够连续,因此能够抑制导体图案5的可靠性的降低。
另外,对于第2方向长度L0短到小于300mm的导体图案5,其能够通过对1张光掩模进行1次曝光的光刻法来形成。但是,在该光刻法中,有时无法形成第2方向长度L0长达300mm以上的导体图案5。
另一方面,在该制造方法中,由于实施使1张光掩模40沿第1方向依次移动并进行多次曝光的光刻法,因此能够形成可靠性优异且如上述那样第2方向长度L0较长的导体图案5。
另外,如图6的(A)和图6的(B)所示,在形成基底绝缘层4的第3工序中,在沿第1方向进行投影时,多个基底光致图案83中的各基底光致图案83的基底第1部38与多个基底光致图案83中的各基底光致图案83的基底第2部39重合。因此,如图3的(B)所示,基底中间部19能够在第2方向上连续。
另外,如图6的(A)所示,即使第1基底光致图案28和第2基底光致图案29这两者的形状与第3基底光致图案30的形状不同,如上述那样,由于基底第1部38与基底第2部39重合,因此,如图3的(B)所示,基底中间部19仍然在第2方向上连续。其结果,能够形成基底绝缘层4,该基底绝缘层4的可靠性优异且包括能够具有与基底中间部19不同的形状的基底一端部17和基底另一端部18。
另外,由于使1张基底光掩模31沿第1方向依次移动并对感光性基底前体层81进行多次曝光,因此能够在减少制造装置的部件件数的同时简便地形成上述基底绝缘层4。
另外,如图11的(A)和图11的(B)所示,在形成覆盖绝缘层6的第5工序中,在沿第1方向进行投影时,多个覆盖光致图案51中的各覆盖光致图案51的覆盖第1部73与多个第3覆盖光致图案55的覆盖第2部74重合。因此,如图4的(D)所示,覆盖中间部27在第2方向上连续。另外,在该一实施方式中,如图11的(A)所示,即使第1覆盖光致图案53和第2覆盖光致图案54这两者的形状与第3覆盖光致图案55的形状不同,如上述那样,由于覆盖第1部73与覆盖第2部74重合,因此,如图4的(D)所示,覆盖中间部27仍然在第2方向上连续。其结果,能够形成覆盖绝缘层6,该覆盖绝缘层6的可靠性优异且包括能够具有与覆盖中间部27不同的形状的覆盖一端部25和覆盖另一端部26。
另外,由于使1张覆盖光掩模52沿第1方向依次移动并对感光性覆盖前体层91进行多次曝光,因此能够在减少制造装置的部件件数的同时简便地形成上述覆盖绝缘层6。
另外,如图4的(C)所示,在该布线电路基板集合体片1中,导体图案5的导体中间部23包含第1端缘11和第2端缘12,第1片区域9A的导体中间部23的第1端缘11与第2片区域9B的导体中间部23的第2端缘12重合。因此,导体中间部23能够遍及多个片区域9地可靠地连续。因此,导体图案5的可靠性优异。
由于该布线电路基板集合体片1包括对准标记7,因此,多个布线电路基板3的可靠性优异。
在第3工序~第5工序的各工序中,使用对准标记7,因此能够分别高精度地形成基底绝缘层4、导体图案5和覆盖绝缘层6。
(变形例)
在以下的各变形例中,对于与上述一实施方式相同的构件和工序,标注相同的附图标记并省略其详细的说明。另外,对于各变形例,除了特别记载以外,均能够发挥与一实施方式相同的作用效果。并且,能够适当组合一实施方式和其变形例。
如图13的(A)所示,在第4工序使用的光掩模40中,第1光致线型图案第1端部63和第1光致线型图案第2端部64均是沿第1方向延伸的笔直图案75。笔直部75与宽度方向两端缘10平行。
如图13的(B)所示,使用上述光掩模40形成的导体图案5的导体中间部23包含沿第1方向延伸的笔直部77。笔直部77位于交界部分16。
如图14所示,在光掩模40中,也可以是,多个光致线型图案44的第1光致线型图案第1端部63的全部滑动图案与多个光致线型图案44的全部第1光致线型图案第2端部64不重合。
在该情况下,例如,第1光致线型图案第1端部63是笔直部77。使笔直部77向第1方向另一侧平行移动后的滑动图案与第1光致线型图案第2端部64交叉。但是,在交叉点,第1部65与第2部66重合。
另一方面,第1光致线型图案第1端部63中的除第1部65以外的滑动图案与第1光致线型图案第2端部64中的除第2部66以外的部分不重合,而是在第2方向上偏移。
此外,在该变形例中,交界13通过上述交叉点。
如图15所示,一个布线电路基板3的导体中间部23遍及连续的3个片区域9(第1片区域9A、第2片区域9B和第3片区域9C)地配置。
如图16所示,一个布线电路基板3的导体中间部23遍及连续的两个片区域9(第1片区域9A和第2片区域9B)地配置。
另外,一个布线电路基板3的导体中间部23也可以遍及连续的5个以上的片区域9地配置,该情况未图示。
也可以是,使用在第1方向上较长的基底片作为支承片2,在该基底片的厚度方向一侧依次形成导体图案5和覆盖绝缘层6,之后,对基底片进行外形加工而形成基底绝缘层4,该情况未图示。
如图15所示,也能够将标记组8配置于支承片2的宽度方向中间部(中央部)。
如图17所示,由在第1方向上排列配置的多个布线电路基板3构成的列也可以在宽度方向上隔开间隔地为两列。在该变形例中,对准标记7配置于宽度方向两端缘10的附近以及宽度方向两端缘10之间的中央部。
如图18B所示,导体中间部23的形状和/或尺寸也可以随着朝向第2方向一侧去而变化。例如,在图18的(A)和图18B中,在导体中间部23,布线的宽度随着朝向第2方向一侧去而变宽。另外,在导体中间部23,相邻的布线的间隔随着朝向第2方向一侧去而变大。
如图18B所示,导体一端部21的形状与导体另一端部22的形状不同。导体一端部21的一侧端子在第3方向上彼此隔开间隔地排列配置。导体另一端部22的端子在第2方向和第3方向上彼此隔开间隔地排列配置。
但是,如图18的(A)所示,第1光致线型图案第1端部63的滑动图案与第1光致线型图案第2端部64重合。在沿第1方向进行投影时,第1部65与第2部66处于同一位置。
如图18B所示,基底一端部17的宽度方向两端缘与基底中间部19的宽度方向两端缘相连续。基底另一端部18相对于基底中间部19向第3方向外侧鼓出。
另外,也能够同时实施第2工序和第3工序,该情况未图示。在该情况下,在第3工序中,在基底光掩模31的对准中,未使用上述对准标记7。
如图19所示,导体中间部23也可以以俯视大致S字形状弯曲。另外,导体中间部23也可以为弯折形状,该情况未图示。
另外,在一实施方式中,利用加成法形成了导体图案5,但也能够利用减成法来形成导体图案5。在减成法中,将导体片贴合于支承片2和基底绝缘层4这两者的厚度方向一侧面,接着,将干膜抗蚀层60配置于导体片的厚度方向一侧面。之后,通过使1张光掩模40沿第1方向依次移动并进行多次曝光的光刻法,以与导体图案5相同的图案来形成蚀刻抗蚀层。之后,对从蚀刻抗蚀层暴露的导体片进行蚀刻,形成导体图案5。
另外,在第3工序中,也可以使用多张基底光掩模31对感光性基底前体层81进行多次曝光。并且,在第3工序中,也能够利用光刻法以外的方法,例如将预先形成为具有基底一端部17、基底另一端部18和基底中间部19的图案的基底绝缘层4贴合于支承片2。
另外,在第5工序中,也可以使用多张覆盖光掩模52对感光性覆盖前体层91进行多次曝光。并且,在第5工序中,也能够利用光刻法以外的方法,例如将预先形成为具有覆盖一端部25、覆盖另一端部26和覆盖中间部27的图案的覆盖绝缘层6贴合于基底绝缘层4和导体图案5。
也可以是,削去支承片2的厚度方向一侧部分而形成凹部,或者,在支承片2上形成沿厚度方向贯通支承片2的通孔,形成由该通孔构成的对准标记7。对准标记7也能够通过激光照射、油墨印刷(喷墨印刷)而形成。
在布线电路基板集合体片1的制造方法中,由于支承片2为长条,利用卷对卷法来实施,并且,曝光装置的第1方向长度通常短于支承片2的第1方向长度,因此,有时无法通过1次曝光形成多个对准标记7。因此,使对准光掩模20向第1方向一侧依次移动并进行多次曝光。
并且,在一实施方式中,如图5的(A)和图5的(B)(或后述的图21的(A)和图21的(B))所示,使用1张对准光掩模20,通过1次曝光形成与隔着交界13的第1标记14和第2标记15相对应的潜像68。
另一方面,在图20的(A)~图20的(E)所示的变形例中,通过不同的曝光形成与隔着交界13的第1标记14和第2标记15相对应的潜像68。
也就是说,在该变形例中,首先,如图20的(A)所示,通过隔着1张对准光掩模20进行的曝光而形成与一个片区域9(第1片区域9A)相对应的第1标记14和第2标记15的潜像68。接着,如图20的(B)所示,使对准光掩模20相对于感光性前体层24的与另一个片区域9(第2片区域9B)相对应的部分滑动。之后,通过隔着1张对准光掩模20进行的曝光而在感光性前体层24的与另一个片区域9(第2片区域9B)相对应的部分形成第1标记14和第2标记15的潜像68。
然而,在该变形例中,在标记组8中,有时第2标记15相对于第1标记14在宽度方向上偏移(产生偏移G)。于是,如图20的(C)所示,首先,使用一个片区域9(第1片区域9A)中的第2标记15对光掩模40进行对准,对干膜抗蚀层60进行曝光,之后,如图20的(D)所示,使光掩模40移动,使用另一个片区域9(第2片区域9B)中的第1标记14,再次进行对准并对干膜抗蚀层60进行曝光,但由于上述偏移G,第1部65和第2部66不容易重合。这样一来,如图20的(E)的放大图所示,存在一个片区域9(第1片区域9A)中的导体中间部23和另一个片区域9(第2片区域9B)中的导体中间部23之间的连续变得困难的情况。
但是,在该一实施方式中,如图5的(A)和图5的(B)所示,通过1次曝光形成与隔着交界13的第1标记14和第2标记15相对应的潜像68,即使如图21的(A)和图21的(B)所示那样,与一个片区域9相对应的第1标记14和第2标记15在宽度方向上偏移而1张光掩模40的姿势稍微旋转(参照图21的(C)的细箭头),由于通过1次曝光形成与隔着交界13的第1标记14和第2标记15相对应的潜像68,因此也能够抑制它们的上述位置偏移。其结果,如图21的(E)的放大图所示,能够使一个片区域9(第1片区域9A)中的导体中间部23和另一个片区域9(第2片区域9B)中的导体中间部23可靠地导通。
如图22的(A)和图22的(B)所示,也可以是,对准标记7在交界部分16的宽度方向两端部各设有一个。在该变形例中,例如,对准标记7设于交界部分16的比交界13靠第1方向一侧附近的位置。
在第4工序中,一边使用对准标记7对光掩模40进行对准,一边将光掩模40配置于干膜抗蚀层60。
此外,提供了上述发明作为本发明的例示的实施方式,但这仅是例示,并不能限定性地解释本发明。对于本技术领域的技术人员而言明显的本发明的变形例包含于上述的权利要求书中。

Claims (8)

1.一种布线电路基板的制造方法,该布线电路基板包括导体图案和与所述导体图案在厚度方向上相邻的绝缘层,该布线电路基板的制造方法的特征在于,
该布线电路基板的制造方法包括以下工序:
形成所述绝缘层的工序;以及
使用抗蚀层来形成所述导体图案的工序,该抗蚀层通过光刻法而形成,在该光刻法中,使1张光掩模相对于光致抗蚀层沿第1方向依次移动并进行多次曝光,
所述导体图案具有导体一端部、导体另一端部和导体中间部,
所述导体中间部沿相对于所述第1方向倾斜的第2方向延伸,
所述1张光掩模具有与所述导体一端部相对应的第1光致图案、与所述导体另一端部相对应的第2光致图案和与所述导体中间部相对应的第3光致图案,
所述第3光致图案包含多个光致线型图案,该多个光致线型图案在所述1张光掩模内,在与所述第2方向正交的第3方向上彼此隔开间隔地相邻配置,
所述多个光致线型图案包含:
第1端部,其位于所述1张光掩模的第1方向一端部;以及
第2端部,其位于所述1张光掩模的第1方向另一端部,
在所述多个光致线型图案之中,在沿所述第1方向进行投影时,一个光致线型图案的位于所述第1端部的部分所包含的第1部同在所述第3方向上与所述一个光致线型图案相邻的另一个光致线型图案的位于所述第2端部的部分所包含的第2部重合。
2.根据权利要求1所述的布线电路基板的制造方法,其特征在于,
在形成所述导体图案的工序中,所述光致抗蚀层中的与第n次曝光时的所述1张光掩模的所述第1端部相对的部分和所述光致抗蚀层中的与第n+1次曝光时的所述1张光掩模的所述第2端部相对的部分重叠,其中,n为自然数。
3.根据权利要求1或2所述的布线电路基板的制造方法,其特征在于,
所述导体图案的第2方向长度为300mm以上。
4.根据权利要求1或2所述的布线电路基板的制造方法,其特征在于,
在形成所述绝缘层的工序中,实施使1张第2光掩模相对于感光性前体层沿所述第1方向依次移动并进行多次曝光的光刻法,
所述绝缘层具有与所述导体一端部相对应的绝缘一端部、与所述导体另一端部相对应的绝缘另一端部和与导体中间部相对应的绝缘中间部,
所述绝缘中间部沿所述第2方向延伸,
所述1张第2光掩模具有与所述绝缘一端部相对应的第4光致图案、与所述绝缘另一端部相对应的第5光致图案和与所述绝缘中间部相对应的第6光致图案,
所述第6光致图案包含多个光致图案,该多个光致图案在所述1张第2光掩模内,在所述第3方向上彼此隔开间隔地相邻配置,
所述多个光致图案包含:
第3端部,其位于所述1张第2光掩模的第1方向一端部;以及
第4端部,其位于所述1张第2光掩模的第1方向另一端部,
在所述多个光致图案之中,在沿所述第1方向进行投影时,一个光致图案的位于所述第3端部的部分所包含的第3部同在所述第3方向上与所述一个光致图案相邻的另一个光致图案的位于所述第4端部的部分所包含的第4部重合。
5.根据权利要求1或2所述的布线电路基板的制造方法,其特征在于,
该布线电路基板的制造方法还包括在所述第1方向上彼此相邻的片区域的交界部分形成对准标记的工序。
6.根据权利要求5所述的布线电路基板的制造方法,其特征在于,
在形成所述导体图案的工序之前,实施形成所述对准标记的工序,
在形成所述对准标记的工序中,一次形成隔着在所述第1方向上彼此相邻的片区域的交界的两个所述对准标记。
7.一种布线电路基板集合体片,其特征在于,
该布线电路基板集合体片包括:
支承片,其沿第1方向延伸;以及
多个布线电路基板,该多个布线电路基板分别设于所述支承片,且包括沿相对于所述第1方向倾斜的第2方向延伸的导体图案,
该布线电路基板集合体片具有在所述第1方向上依次划分的多个片区域,该多个片区域具有相同形状的所述导体图案,
在所述多个片区域中的各片区域中,所述导体图案具有导体一端部、导体另一端部和导体中间部,所述导体中间部在与所述第2方向正交的第3方向上彼此隔开间隔地相邻配置有多个,多个所述导体中间部包含位于所述片区域的第1方向一端缘的第5端缘和位于所述片区域的第1方向另一端缘的第6端缘,
一个片区域中的一个导体中间部的所述第5端缘同在与所述一个片区域在所述第1方向上相邻的另一个片区域中与一个导体中间部在所述第3方向上相邻的另一个导体中间部的所述第6端缘重合。
8.根据权利要求7所述的布线电路基板集合体片,其特征在于,
在所述第1方向上彼此相邻的所述片区域的交界部分设有对准标记。
CN202011191071.6A 2019-11-11 2020-10-30 布线电路基板的制造方法和布线电路基板集合体片 Pending CN112788849A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-203754 2019-11-11
JP2019203754A JP7441031B2 (ja) 2019-11-11 2019-11-11 配線回路基板の製造方法および配線回路基板集合体シート

Publications (1)

Publication Number Publication Date
CN112788849A true CN112788849A (zh) 2021-05-11

Family

ID=75750166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011191071.6A Pending CN112788849A (zh) 2019-11-11 2020-10-30 布线电路基板的制造方法和布线电路基板集合体片

Country Status (3)

Country Link
US (1) US11369024B2 (zh)
JP (1) JP7441031B2 (zh)
CN (1) CN112788849A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116234997A (zh) 2021-04-30 2023-06-06 三菱重工业株式会社 蒸汽阀

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254889B1 (en) * 2000-09-08 2007-08-14 Gabe Cherian Interconnection devices
DE10145752B4 (de) * 2001-09-17 2004-09-02 Infineon Technologies Ag Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat, auf dem eine Vielzahl von Trägerelementen ausgebildet ist
JP3767691B2 (ja) * 2002-02-27 2006-04-19 セイコーエプソン株式会社 配線基板及びテープ状配線基板の製造方法
JP2005286207A (ja) 2004-03-30 2005-10-13 Denso Corp フレキシブル基板の製造方法及びフレキシブル基板
JP3938588B2 (ja) * 2005-11-16 2007-06-27 シャープ株式会社 多連フレキシブル配線板、その製造方法、フレキシブル配線板の製造方法およびフレキシブル配線板
US9107733B2 (en) 2006-01-13 2015-08-18 W. L. Gore & Associates, Inc. Removable blood conduit filter
JP4757083B2 (ja) * 2006-04-13 2011-08-24 日東電工株式会社 配線回路基板集合体シート
KR20090035569A (ko) 2006-08-03 2009-04-09 쓰리엠 이노베이티브 프로퍼티즈 컴파니 길이가 긴 가요성 회로 및 그 제조 방법
JP2011049316A (ja) * 2009-08-26 2011-03-10 Nitto Denko Corp 配線回路基板およびその製造方法
JP2011066147A (ja) * 2009-09-16 2011-03-31 Nitto Denko Corp 配線回路基板集合体シートおよびその製造方法
JP5538048B2 (ja) 2010-04-22 2014-07-02 日東電工株式会社 アライメントマークの検出方法および配線回路基板の製造方法
JP5502647B2 (ja) * 2010-08-06 2014-05-28 日東電工株式会社 配線回路基板集合体シートおよびその製造方法
JP5421893B2 (ja) * 2010-12-20 2014-02-19 日東電工株式会社 配線回路基板の製造方法、配線回路基板集合体シートの製造方法、配線回路基板および配線回路基板集合体シート
JP5770664B2 (ja) 2012-03-21 2015-08-26 富士フイルム株式会社 画像形成方法
JP6398222B2 (ja) * 2013-02-28 2018-10-03 日亜化学工業株式会社 発光装置およびその製造方法
JP6318352B2 (ja) 2013-03-08 2018-05-09 株式会社ソフイア スロットマシン
JP6745712B2 (ja) 2016-11-30 2020-08-26 日東電工株式会社 配線回路基板およびその製造方法
TWI658334B (zh) 2017-08-29 2019-05-01 同泰電子科技股份有限公司 軟性電路板及其製作方法

Also Published As

Publication number Publication date
JP7441031B2 (ja) 2024-02-29
US20210144859A1 (en) 2021-05-13
US11369024B2 (en) 2022-06-21
JP2021077778A (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
US5407763A (en) Mask alignment mark system
US7947429B2 (en) Long length flexible circuits and method of making same
JP5538048B2 (ja) アライメントマークの検出方法および配線回路基板の製造方法
US20070163111A1 (en) Method for manufacturing a multilayer flexible wiring board
CN113038721A (zh) 布线电路基板的制造方法和布线电路基板片
EP1819209B1 (en) Wired circuit board and production method thereof
CN112788849A (zh) 布线电路基板的制造方法和布线电路基板集合体片
CN107278014B (zh) 配线电路基板及其制造方法
US11266024B2 (en) Wired circuit board and production method thereof
CN106973513B (zh) 配线电路基板
KR100468524B1 (ko) 분할 노광방법
JP2011066147A (ja) 配線回路基板集合体シートおよびその製造方法
JP5426567B2 (ja) プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル
JP3740711B2 (ja) 多層プリント配線板
KR20130132089A (ko) 인쇄회로기판 및 그 제조 방법
KR20240018578A (ko) 플렉시블 프린트 배선판의 제조 방법
JPH10190157A (ja) フレキシブルプリント基板
GB2307352A (en) Manufacture of multi-layer printed circuit boards
JPH06188544A (ja) プリント配線板の製造方法
CN114531784A (zh) 芯板的制备方法和印制电路板的制备方法
JPH04307796A (ja) 多層印刷配線板の製造方法
JP2007042878A (ja) 多層プリント配線板の製造方法
JPH05124251A (ja) 制御グリツド

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210511

WD01 Invention patent application deemed withdrawn after publication