CN106973513B - 配线电路基板 - Google Patents

配线电路基板 Download PDF

Info

Publication number
CN106973513B
CN106973513B CN201611207902.8A CN201611207902A CN106973513B CN 106973513 B CN106973513 B CN 106973513B CN 201611207902 A CN201611207902 A CN 201611207902A CN 106973513 B CN106973513 B CN 106973513B
Authority
CN
China
Prior art keywords
insulating layer
photoresist
thin film
conductor pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611207902.8A
Other languages
English (en)
Other versions
CN106973513A (zh
Inventor
杉本悠
田边浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN106973513A publication Critical patent/CN106973513A/zh
Application granted granted Critical
Publication of CN106973513B publication Critical patent/CN106973513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4853—Constructional details of the electrical connection between head and arm
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种配线电路基板，其具有绝缘层和在绝缘层之上设置的导体图案。绝缘层具有倾斜面和平坦面，倾斜面与平坦面的夹角的补角y超过0度且是20度以下。

Description

配线电路基板
技术领域
本发明涉及配线电路基板。
背景技术
配线电路基板具有绝缘层和在绝缘层上形成的配线图案。
例如，提出了一种带电路的悬挂基板的制造方法，该带电路的悬挂基板的制造方法包括如下工序：在绝缘层形成具有第1厚度的第1部分和具有比第1厚度小的第2厚度的第2部分的工序；以及以在绝缘层的第1部分上和第2部分上延伸的方式形成配线图案的工序(例如，参照日本特开2014－127216号公报。)。
详细而言，在日本特开2014－127216号公报所记载的制造方法中，在形成配线图案的工序中，以如下方式在绝缘层的上表面形成配线图案：第1部分的上表面与边界面之间的边界线沿着第1方向延伸，配线图案的侧边沿着与第1方向交叉的第2方向延伸，第2方向与第1方向呈60度以上且90度以下的角度。
并且，在第1部分的上表面与第2部分的上表面之间形成边界面，因此，在利用光刻法技术在绝缘层上形成配线图案的工序中，在边界面处产生曝光的光的反射，反射光间接地向其他区域照射。不过，根据日本特开2014－127216号公报所记载的方法，曝光的光在边界面处向靠近配线图案所延伸的方向的方向反射，因此，反射光几乎不对本来的曝光的光的图案带来影响。由此，防止了由光刻法技术形成的配线图案产生断路或短路。
近年来，在使配线电路基板小型化的情况下，存在以复杂的图案来配置配线图案的情况。在那样的情况下，存在难以如日本特开2014－127216号公报那样以第2方向与第1方向呈60度以上且90度以下的角度的方式形成配线图案的情况。这样一来，存在无法防止配线图案的形成不良这样的不良情况。
发明内容
本发明在于提供一种以较高的自由度具有使形成不良受到抑制的导体图案的配线电路基板。
本发明(1)是一种配线电路基板，其包括：绝缘层；设置于所述绝缘层之上的导体图案，所述绝缘层具有倾斜面和平坦面，所述倾斜面和所述平坦面的夹角的补角y超过0度且是20度以下。
根据该配线电路基板，补角y是上述的上限值以下，因此，能够缩小入射光与由金属薄膜中的对应于倾斜面的部分反射的反射光的夹角。因此，能够使反射光实质上朝向上方，其结果，能够设置使形成不良受到抑制的导体图案。
根据本发明的配线电路基板，能够设置使形成不良受到抑制的导体图案。
附图说明
图1A～图1D表示作为本发明的配线电路基板的一实施方式的带电路的悬挂基板的制造方法的工序图，
图1A表示准备金属支承基板的工序(i)，
图1B表示设置基底绝缘层的工序(ii)，
图1C表示设置第1导体图案的工序(iii)，
图1D表示设置中间绝缘层的工序(1)。
图2A～图2C接着图1D表示一实施方式的带电路的悬挂基板的制造方法的工序图，
图2A表示设置金属薄膜的工序(2)，
图2B表示设置光致抗蚀剂的工序(3)，
图2C表示对光致抗蚀剂进行曝光的工序(4)。
图3A～图3C接着图2C表示一实施方式的带电路的悬挂基板的制造方法的工序图，
图3A表示对光致抗蚀剂中的预定部分进行显影的工序(4)，
图3B表示设置第2导体图案的工序(5)，
图3C表示将光致抗蚀剂去除的工序(iv)。
图4A和图4B接着图3C表示一实施方式的带电路的悬挂基板的制造方法的工序图，
图4A表示将金属薄膜的与光致抗蚀剂相对应的部分去除的工序(v)，
图4B表示设置覆盖绝缘层的工序(vi)。
图5表示一实施方式的带电路的悬挂基板的局部俯视图(省略了基底绝缘层、中间绝缘层以及覆盖绝缘层的图)。
图6的(A)和图6的(B)是工序(4)的放大图，
图6的(A)是图2C的放大图，
图6的(B)是图3A的放大图。
图7A和图7B是比较例1的带电路的悬挂基板的放大剖视图，
图7A是与图2C相对应的放大图，
图7B是与图3A相对应的放大图。
图8A和图8B是一实施方式的变形例的带电路的悬挂基板的放大剖视图，
图8A是与图2C相对应的放大图，
图8B是与图3A相对应的放大图。
具体实施方式
在图1A～图1D中，纸面上下方向是上下方向(第1方向、厚度方向)，纸面上侧是上侧(第1方向一侧、厚度方向一侧)，纸面下侧是下侧(第1方向另一侧、厚度方向另一侧)。纸面左右方向是宽度方向(与面方向、第1方向正交的第2方向)，纸面左侧是宽度方向一侧(第2方向一侧)，纸面右侧是宽度方向另一侧(第2方向另一侧)。具体而言，方向依据各图所记载的方向箭头。
以下，对作为本发明的配线电路基板的一实施方式的带电路的悬挂基板及其制造方法进行说明。
1.带电路的悬挂基板
如图4B所示，该带电路的悬挂基板1包括：金属支承基板2；设置在金属支承基板2之上的基底绝缘层3；设置在基底绝缘层3之上的第1导体图案4；设置在基底绝缘层3之上且包覆第1导体图案4的中间绝缘层5；配置在中间绝缘层5之上的金属薄膜6以及第2导体图案7；设置在中间绝缘层5之上且包覆金属薄膜6以及第2导体图案7的覆盖绝缘层9。在该带电路的悬挂基板1中，金属薄膜6与第2导体图案7一体化，具体而言，金属薄膜6也可以视作第2导体图案7的一部分。
2.带电路的悬挂基板的制造方法
在带电路的悬挂基板1的制造方法中，工序(i)～工序(iii)、工序(1)～工序(6)、工序(iv)～工序(vi)被依次实施。以下，详细论述上述的各工序。
2－1.工序(i)
如图1A所示，在工序(i)中，准备金属支承基板2。
金属支承基板2具有沿着前后方向延伸的大致平板(片)形状。金属支承基板2由金属材料形成。作为金属材料，可列举出例如不锈钢、42合金、铝、铜－铍、磷青铜等，优选可列举出不锈钢。对于金属支承基板2的厚度，例如是10μm以上，优选是15μm以上，例如是35μm以下，优选是25μm以下。
2－2.工序(ii)
如图1B所示，在工序(ii)中，在金属支承基板2之上设置基底绝缘层3。
将基底绝缘层3配置于金属支承基板2的整个上表面。基底绝缘层3具有沿着前后方向延伸的大致平板(片)形状。基底绝缘层3由绝缘材料形成。作为绝缘材料，可列举出例如聚酰亚胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂、聚醚树脂、腈树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚氯乙烯树脂等合成树脂，优选可列举出聚酰亚胺树脂。对于基底绝缘层3的厚度，例如是1μm以上，优选是3μm以上，例如是25μm以下，优选是15μm以下。
为了在金属支承基板2之上设置基底绝缘层3，可使用公知的方法。
2－3.工序(iii)
如图1C所示，在工序(iii)中，在基底绝缘层3之上设置第1导体图案4。
将第1导体图案4配置于基底绝缘层3的上表面。
如参照图5那样，第1导体图案4一体地具有沿着前后方向延伸的多个第1配线21(在图1C和图5中，仅图示单个)和与多个第1配线21各自的前后两端部连接的第1端子(未图示)。如图1C所示，第1配线21在例如剖视时具有宽度方向长度(宽度)比上下方向长度(厚度)长的大致矩形形状。第1配线21在上端部具有两个棱线部23。第1导体图案4由导体材料形成。作为导体材料，可列举出例如铜、镍、金、软钎料、或它们的合金等，优选可列举出铜。
第1导体图案4的尺寸被适当设定。对于第1导体图案4的厚度T0，例如是1μm以上，优选是3μm以上，例如是20μm以下，优选是12μm以下。对于第1配线21的宽度，例如是5μm以上，优选是8μm以上，例如是200μm以下，优选是100μm以下。另外，对于相邻的第1配线21之间的间隔，例如是5μm以上，优选是8μm以上，例如是200μm以下，优选是100μm以下。
为了在基底绝缘层3之上设置第1导体图案4，可使用公知的方法。
2－4.工序(1)
如图1D所示，在工序(1)中，以包覆第1导体图案4的方式在基底绝缘层3之上设置中间绝缘层5。
中间绝缘层5具有包覆第1配线21而使未图示的第1端子暴露的图案。中间绝缘层5由与基底绝缘层3相同的绝缘材料形成。
如参照图6的(A)那样，中间绝缘层5具有包括平坦面17和倾斜面18的上表面。平坦面17是与面方向(沿着基底绝缘层3的表面的方向)平行的面，是沿着厚度方向与基底绝缘层3的上表面的从第1导体图案4暴露的部分相对的面。
另一方面，倾斜面18与第1配线21相对应，是与平坦面17连续的上表面且是相对于面方向倾斜的面。具体而言，倾斜面18是与第1配线21的两个棱线部23相对应地从平坦面17朝向上方倾斜(隆起)的面。
倾斜面18与平坦面17的夹角α的补角y、即、倾斜面18的相对于平坦面17的斜度超过0度，进而是5度以上。另外，补角y例如是20度以下，优选小于20度，更优选是15度以下，进一步优选是12度以下。
此外，在倾斜面18弯曲的情况下，角度α是倾斜面18中的从平坦面17立起的部分的面与平坦面17的夹角。
补角y只要低于上述的上限，就能够在后述的工序(4)(参照图2C和图6的(A))中使朝向预定部分12的光可靠地减少。
中间绝缘层5的厚度T1是基底绝缘层3的上表面与中间绝缘层5的上表面之间的距离，例如超过6μm，优选是9μm以上，更优选是12μm以上，另外，是20μm以下。另外，在中间绝缘层5中，第1配线21的上侧部分的厚度T2是第1配线21的上表面与中间绝缘层5的上表面之间的距离，例如超过5μm，优选是8μm以上，更优选是10μm以上，另外，是15μm以下。
中间绝缘层5的厚度T1与第1导体图案4的厚度T0之比(T1/T0)例如是1.0以上，优选是1.2以上，更优选是1.5以上，进一步优选是1.6以上，另外，是5以下。
比(T1/T0)只要是上述的下限以上，就能够使上述的补角y可靠地低于上述的上限。
为了在基底绝缘层3之上设置中间绝缘层5，例如，将感光性的绝缘材料的清漆涂敷于基底绝缘层3的上表面，对该清漆进行曝光和显影，之后，根据需要进行加热。或者将预先形成为使未图示的第1端子暴露的图案的中间绝缘层5借助未图示的粘接剂粘接于基底绝缘层3之上。
2－5.工序(2)
如图2A所示，在工序(2)中，在中间绝缘层5的至少倾斜面17之上设置金属薄膜6。
金属薄膜6能够作为工序(6)(后述，参照图3B)中的添加法的种膜而发挥作用。另外，金属薄膜6是在利用添加法获得第2导体图案7时能够与第2导体图案7一体化的层。
金属薄膜6设置于例如中间绝缘层5的整个上表面(包括平坦面17和倾斜面18)。金属薄膜6由金属材料形成。作为金属材料，可列举出例如铜、铬、镍以及它们的合金，优选可列举出铜、铬。金属薄膜6也可以由单层和多层(图2A中未图示)中的任一层构成。优选的是，金属薄膜6由第1薄膜(具体而言，铬薄膜)和设于其上的第2薄膜(铜薄膜)这两层构成。
另外，金属薄膜6追随着中间绝缘层5的上表面。因此，在金属薄膜6中，与平坦面17相对应的部分的上表面与中间绝缘层5的平坦面17平行，也就是说，沿着面方向。另外，在金属薄膜6中，与倾斜面18相对应的部分的上表面与中间绝缘层5的倾斜面18平行，也就是说，相对于面方向倾斜。
金属薄膜6的厚度例如是50nm以上，优选是100nm以上，另外，例如是300nm以下，优选是200nm以下。另外，在金属薄膜6由第1薄膜和第2薄膜这两层构成的情况下，第1薄膜的厚度例如是10nm以上且60nm以下，第2薄膜的厚度例如是50nm以上且200nm以下。
为了在中间绝缘层5之上设置金属薄膜6，可使用例如溅射法、镀覆法等，优选使用溅射法。
2－6.工序(3)
如图2B所示，在工序(3)中，在金属薄膜6之上设置光致抗蚀剂10。
作为光致抗蚀剂10，可列举出例如负型或者正型的光致抗蚀剂等，优选列举出负型的光致抗蚀剂。另外，作为光致抗蚀剂10，例如含有干膜抗蚀剂(DFR)。
另外，光致抗蚀剂10能够使工序(4)(参照图2C)中的光(例如、紫外线等)局部地透过，具体而言，光致抗蚀剂10的使紫外线透过的透过率例如是10％以上，优选是20％以上，另外，例如是60％以下，优选是50％以下。
在金属薄膜6之上配置上述的光致抗蚀剂10。
此时，使用例如平板等按压(押し付ける)干膜抗蚀剂。因此，光致抗蚀剂10的上表面成为平坦面。
对于光致抗蚀剂10的厚度x，没有特别限定，例如是10μm以上，另外，例如是50μm以下，优选是30μm以下。
2－7.工序(4)
如图2C和图6的(A)所示，在工序(4)中，以光致抗蚀剂10中的预定部分12被遮光的方式配置光掩模13，隔着光掩模13对光致抗蚀剂10进行曝光。
预定部分12是在工序(4)中应该被遮光的部分。另外，如参照图3A和图6的(B)那样，预定部分12是在工序(5)中应该被去除的部分。而且，如参照图3B和图6的(B)的假想线那样，预定部分12也是在工序(6)中在光致抗蚀剂10的开口部16(后述)中应该设置第2导体图案7(要填充)的部分。
预定部分12在沿着厚度方向投影时包含于平坦面17。另一方面，光致抗蚀剂10中的除了预定部分12以外的部分在沿着厚度方向投影时包括倾斜面18。预定部分12在沿着厚度方向投影时具有与第1导体图案4偏移的部分，该部分与第1导体图案4之间的偏移量(左右方向的间隔)例如是1μm以上，优选是5μm以上，另外，例如是300μm以下，优选是100μm以下。
光掩模13具有能够使来自上侧的光向下方透光的透光部分14和能够使来自上侧的光相对于下方遮光的遮光部分15。
在工序(4)中，将光掩模13配置成：遮光部分15与预定部分12相对、透光部分14与光致抗蚀剂10中的除了预定部分12以外的部分相对。遮光部分15在沿着厚度方向投影时包含于平坦面17。透光部分14在沿着厚度方向投影时包含倾斜面18。
此外，将光掩模13以与光致抗蚀剂10隔开间隔地相对的方式配置于光致抗蚀剂10的上侧。或者，在图2C和图6的(A)虽未图示，但也能够使光掩模13与光致抗蚀剂10的上表面接触。
由此，以光致抗蚀剂10中的预定部分12被遮光的方式配置光掩模13。另外，以光致抗蚀剂10中的除了预定部分12以外的部分可透光的方式配置光掩模13。
接下来，在工序(4)中，隔着光掩模13对光致抗蚀剂10进行曝光。
为了对光致抗蚀剂10进行曝光，从配置于光掩模13的上方的光源向光掩模13照射光。光的波长例如是100nm以上，优选是350nm以上，另外，例如是800nm以下，优选是450nm以下。照射(曝光)量例如是100mJ/cm2以上且是800mJ/cm2以下。
[1]于是，照射到遮光部分15的光A被遮光部分15遮光，未到达预定部分12。
[2]另一方面，在厚度方向上照射到透光部分14的与平坦面17相对的部分的光B朝向下方透过透光部分14，到达光致抗蚀剂10的上表面，接下来，进入光致抗蚀剂10内。接下来，光B的一部分朝向下方透过光致抗蚀剂10，由金属薄膜6的上表面反射。也就是说，生成反射光B’。此时，反射光B’朝向上方，因此，朝向上方透过光致抗蚀剂10。
[3]另一方面，在厚度方向上照射到透光部分14的与倾斜面18相对的部分的光C朝向下方透过透光部分14，到达光致抗蚀剂10的上表面，接下来，进入光致抗蚀剂10内。接下来，光C的一部分朝向下方透过光致抗蚀剂10，由金属薄膜6的上表面反射。也就是说，生成反射光C’。此时，反射光C’朝向斜上方宽度方向一侧。反射光C’的角度与上述的补角y相对应，因此，能够缩小入射光C与反射光C’的夹角θ1。因此，反射光C’朝向预定部分12的情况受到抑制，反射光C’的大部分实质上朝向上方。因而，反射光C’朝向上方透过光致抗蚀剂10中的除了预定部分12以外的部分。
[4]由此，在工序(4)中，在对光致抗蚀剂10进行曝光时，减少由金属薄膜6的位于倾斜面18之上的部分反射而朝向预定部分12的光。
2－8.工序(5)
如图3A和图6的(B)所示，在工序(5)中，将光致抗蚀剂10的被光掩模13遮光的预定部分12去除。
具体而言，首先，根据需要对曝光后的光致抗蚀剂10进行加热(曝光后加热)。
接下来，利用显影液对光致抗蚀剂10进行显影。由此，一边将光致抗蚀剂10中的除了预定部分12以外的部分保留，一边仅将预定部分12去除。也就是说，在光致抗蚀剂10中，形成与预定部分12相对应的开口部16。开口部16沿着厚度方向贯通光致抗蚀剂10。
由此，使金属薄膜6的与预定部分12相对应的部分、也就是说使金属薄膜6的面对开口部16的部分暴露。
之后，根据需要，利用加热使光致抗蚀剂10固化。
2－9.工序(6)
如图3B和图6的(B)的假想线所示，在工序(6)中，在金属薄膜6的从光致抗蚀剂10暴露的部分之上设置第2导体图案7。
第2导体图案7一体地具有沿着前后方向延伸的多个第2配线26(图3B中，仅图示单个)和与多个第2配线26各自的前后两端部连接的第2端子(未图示)。第2配线26在例如剖视时具有左右方向长度(宽度)比上下方向长度(厚度)长的大致矩形形状。
第2导体图案7具有在沿着厚度方向投影时与第1导体图案4偏移的部分，该部分的偏移量(左右方向的间隔)例如是1μm以上，优选是5μm以上，另外，例如是300μm以下，优选是100μm以下。
第2导体图案7由与第1导体图案4相同的导体材料形成。
第2导体图案7的尺寸被适当设定。第2导体图案7的厚度例如是1μm以上，优选是3μm以上，例如是20μm以下，优选是12μm以下。第2配线26的宽度例如是5μm以上，优选是8μm以上，例如是200μm以下，优选是100μm以下。另外，相邻的第2配线26之间的间隔例如是5μm以上，优选是8μm以上，例如是200μm以下，优选是100μm以下。
为了在金属薄膜6之上设置第2导体图案7，可使用从金属薄膜6供电的电解镀。
第2导体图案7能够与位于其下的金属薄膜6一体化。
2－10.工序(iv)
如图3C所示，在工序(iv)中，将光致抗蚀剂10去除。
具体而言，利用例如湿蚀刻将光致抗蚀剂10去除。
2－11.工序(v)
如图4A所示，在工序(v)中，将金属薄膜6的与光致抗蚀剂10相对应的部分去除。
具体而言，利用例如剥离将金属薄膜6的位于光致抗蚀剂10之下的部分去除。
2－12.工序(vi)
如图4B所示，在工序(vi)中，以包覆第2导体图案7的第2配线26且使第2端子(未图示)暴露的图案设置覆盖绝缘层9。
由此，获得如下带电路的悬挂基板1，该带电路的悬挂基板1具有金属支承基板2、在金属支承基板2之上设置的基底绝缘层3、在基底绝缘层3之上设置的第1导体图案4、在基底绝缘层3之上设置并包覆第1导体图案4的中间绝缘层5、在中间绝缘层5之上配置的金属薄膜6以及第2导体图案7、在中间绝缘层5之上设置且包覆金属薄膜6以及第2导体图案7的覆盖绝缘层9。在该带电路的悬挂基板1中，金属薄膜6与第2导体图案7一体化，具体而言，金属薄膜6也可以视作第2导体图案7的一部分。
3.中间绝缘层
带电路的悬挂基板1可通过上述的制造方法获得。因此，中间绝缘层5中的倾斜面18与平坦面17的夹角α的补角y、即、倾斜面18相对于平坦面17的斜度超过0度，进而是5度以上。另外，补角y是20度以下，优选小于20度，更优选是15度以下，进一步优选是12度以下。
只要补角y超过上述的上限，在工序(4)中，如图7A和图7B所示，入射光C与反射光C’的夹角θ2变大。因此，无法使反射光C’的朝向预定部分12的光减少，因此，产生第2导体图案7的形状不良。
4.一实施方式的作用效果
在参照图7A的比较例1的、带电路的悬挂基板1的制造方法中，在工序(1)中，只要中间绝缘层5的厚度T1与第1导体图案4的厚度T0之比(T1/T0)被设定成小于上述的下限，补角y’就超过上述的范围。因此，在工序(4)中，如图7A所示，在厚度方向上照射到透光部分14的与倾斜面18相对的部分的光C(入射光C)与在此处生成的反射光C’的夹角θ2变得比较大。因此，反射光C’朝向斜上方宽度方向一侧、朝向预定部分12的情况没有受到抑制，就对预定部分12进行照射(曝光)。在该情况下，如图7B所示，在工序(5)中，无法将预定部分12去除，因此，无法使金属薄膜6暴露。这样一来，在工序(6)的电解镀中，无法可靠地设置第2导体图案7，因此，产生第2导体图案7的断路等形状不良。
另一方面，根据该带电路的悬挂基板1的制造方法，在工序(4)中，如图2C和图6的(A)所示，在对光致抗蚀剂10进行曝光时，减少由金属薄膜6的位于倾斜面18之上的部分反射而朝向预定部分12的光，因此，在工序(5)中，如图3A和图6的(B)所示，将光致抗蚀剂10的预定部分12可靠地去除，在工序(6)中，如图3B和图6的(B)的假想线所示，能够可靠地形成第2导体图案7。也就是说，与日本特开2014－127216号公报不同，能够一边以较高的自由度设置第2导体图案7，一边抑制第2导体图案7的形成不良。
其结果，能够获得连接可靠性优异的带电路的悬挂基板1。
具体而言，根据该带电路的悬挂基板1的制造方法，在比(T1/T0)是上述的下限以上的情况下，上述的补角y是上述的上限值以下，因此，能够缩小入射光C与由金属薄膜6的对应于倾斜面18的部分反射的反射光C’的夹角θ1。因此，能够使反射光C’实质上朝向上方，其结果，在工序(4)中，如图2C和图6的(A)所示，能够使朝向预定部分12的反射光C’可靠地减少。
5.变形例
中间绝缘层5的倾斜面18与第1导体图案4的棱线部23相对应，但也能够是，如图8A所示，倾斜面18不与第1导体图案4相对应，仅通过作为绝缘层的一个例子的基底绝缘层3具有多个厚度T3和T4，基底绝缘层3形成倾斜面18。
也就是说，如图8B所示，该带电路的悬挂基板1依次具有金属支承基板2、基底绝缘层3、金属薄膜6和第2导体图案7以及覆盖绝缘层9(参照图4A)，不具有第1导体图案4和中间绝缘层5。
根据该变形例，也能够起到与一实施方式同样的作用效果。
另外，列举带电路的悬挂基板1作为本发明的配线电路基板的一实施方式进行了说明，但也能够形成为例如不具有金属支承基板2的挠性配线电路基板。在该情况下，挠性配线电路基板具有金属支承基板2、基底绝缘层3、第1导体图案4、中间绝缘层5、金属薄膜6、第2导体图案7以及覆盖绝缘层9，但并未图示。
【实施例】
以下，示出实施例以及比较例，进一步具体地说明本发明。此外，本发明并不限定于任何实施例以及比较例。另外，能够将在以下的记载中所用的配合比例(含有比例)、物性值、参数等具体的数值替代成在上述的“具体实施方式”中记载的、与它们相对应的配合比例(含有比例)、物性值、参数等该记载的上限(定义为“以下”、“小于”的数值)或下限(定义为“以上”、“超过”的数值)。
实施例1(与一实施方式相对应的实施例)
如图1A所示，首先，准备了由厚度为20μm的不锈钢形成的金属支承基板2(工序(i))。
如图1B所示，接下来，在金属支承基板2之上设置了由厚度为10μm的聚酰亚胺形成的基底绝缘层3(工序(ii))。
如图1C所示，接下来，在基底绝缘层3之上设置了由铜形成的第1导体图案4(工序(iii))。第1导体图案4的厚度是9μm。第1配线21的宽度是20μm。
如图1D所示，接下来，以包覆第1导体图案4的方式在基底绝缘层3之上设置由聚酰亚胺形成的中间绝缘层5(工序(1))。厚度T1是15μm，厚度T2是12μm。倾斜面18与平坦面17的夹角α是168度，补角y是12度。
如图2A所示，接下来，利用溅射法在中间绝缘层5之上设置了由厚度为30nm的铬薄膜和厚度为70μm的铜薄膜构成的金属薄膜6(工序(2))。
如图2B所示，接下来，在金属薄膜6之上设置了光致抗蚀剂10(工序(3))。光致抗蚀剂10的厚度是20μm。
如图2C和图6的(A)所示，接下来，将光掩模13配置成光致抗蚀剂10中的预定部分12被遮光(工序(4))。具体而言，将光掩模13配置成：遮光部分15与预定部分12相对、透光部分14与光致抗蚀剂10中的除了预定部分12以外的部分相对。
接下来，隔着光掩模13对光致抗蚀剂10进行了曝光(工序(4))。
如图3A和图6的(B)所示，接下来，利用显影将光掩模10的预定部分12去除、使金属薄膜6的与预定部分12相对应的部分暴露(工序(5))。
如图3B和图6的(B)的假想线所示，接下来，利用从金属薄膜6供电的电解铜镀覆，在金属薄膜6的从光致抗蚀剂10暴露的部分之上设置了第2导体图案7(工序(6))。第2导体图案7的厚度是9μm。第2配线26的宽度是20μm。
如图3C所示，接下来，利用蚀刻将光致抗蚀剂10去除(工序(iv))。
如图4A所示，接下来，利用剥离将金属薄膜6的与光致抗蚀剂10相对应的部分去除(工序(v))。
如图4B所示，接下来，以包覆第2导体图案7的方式在中间绝缘层5之上设置了由厚度为5μm的聚酰亚胺形成的覆盖绝缘层9(工序(vi))。
由此，获得了带电路的悬挂基板1。也就是说，带电路的悬挂基板1具有金属支承基板2、基底绝缘层3、第1导体图案4、中间绝缘层5、第2导体图案7以及覆盖绝缘层9。
第2导体图案没有观察到断路等形成不良。
实施例2(与一实施方式相对应的实施例)
在图1D所示的工序(1)中，将中间绝缘层5的厚度T1变更成12μm，将厚度T2变更成8μm，而且，将角度α变更成160度，将补角y变更成20度，除此以外与实施例1同样地进行了处理。
在第2导体图案7稍微观察到形成不良。
比较例1
在图1D所示的工序(1)中，将中间绝缘层5的厚度T1变更成6μm，将厚度T2变更成5μm，而且，将角度α变更成150度，将补角y变更成30度，除此以外与实施例1同样地进行了处理。
第2导体图案7观察到形成不良且完全的断路部位。
将实施例1～2和比较例1的中间绝缘层5的厚度和角度、评价记载在表1中。
【表1】
Figure GDA0001286016110000171
此外，作为本发明的例示的实施方式提供了上述发明，这只不过是例示，并不进行限定性解释。本技术领域的技术人员清楚的本发明的变形例包含于权利要求书中。

Claims (1)

1.一种配线电路基板，其特征在于，
该配线电路基板包括具有第1配线的第1导体图案、覆盖所述第1配线的绝缘层以及在所述绝缘层之上设置且具有第2配线的第2导体图案，
所述绝缘层具有在与所述第2配线所延伸的方向正交的正交截面中倾斜的倾斜面和平坦面，
所述倾斜面与所述平坦面的夹角的补角y超过0度且是20度以下，
所述倾斜面在穿过平行的所述第1配线和所述第2配线而与所述第1配线和所述第2配线正交的截面中与所述第1配线相对应地倾斜，
在所述正交截面中，所述第2配线在沿厚度方向投影时具有不与所述倾斜面重叠的部分。
CN201611207902.8A 2015-12-25 2016-12-23 配线电路基板 Active CN106973513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-254339 2015-12-25
JP2015254339A JP6927665B2 (ja) 2015-12-25 2015-12-25 配線回路基板

Publications (2)

Publication Number Publication Date
CN106973513A CN106973513A (zh) 2017-07-21
CN106973513B true CN106973513B (zh) 2021-02-05

Family

ID=59087434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611207902.8A Active CN106973513B (zh) 2015-12-25 2016-12-23 配线电路基板

Country Status (3)

Country Link
US (1) US10172234B2 (zh)
JP (1) JP6927665B2 (zh)
CN (1) CN106973513B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3770202B1 (en) 2016-04-20 2024-02-21 JSR Corporation Polymer, composition, molded article, cured product and laminate
CN111093975B (zh) 2017-09-15 2022-03-01 Jsr株式会社 高频电路用层叠体及其制造方法、其用途、以及b阶片
US11582860B2 (en) * 2017-09-15 2023-02-14 Jsr Corporation Circuit board

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252176B1 (en) * 1996-04-19 2001-06-26 Fuji Xerox Co., Ltd. Printed wiring board, and manufacture thereof
CN1496216A (zh) * 2002-07-05 2004-05-12 ���µ�����ҵ��ʽ���� 多层电路板的形成方法及多层电路板
CN1573938A (zh) * 2003-05-21 2005-02-02 Tdk株式会社 用于制造薄膜磁头的方法
CN1577782A (zh) * 2003-06-27 2005-02-09 精工爱普生株式会社 半导体装置及其制造方法
JP2009129490A (ja) * 2007-11-21 2009-06-11 Nitto Denko Corp 配線回路基板
CN103096614A (zh) * 2011-10-27 2013-05-08 日东电工株式会社 布线电路基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5484176B2 (ja) * 2010-04-26 2014-05-07 日東電工株式会社 配線回路基板およびその製造方法
US9301406B2 (en) * 2011-10-27 2016-03-29 Nitto Denko Corporation Wired circuit board
JP6085168B2 (ja) 2012-12-26 2017-02-22 日東電工株式会社 回路付きサスペンション基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252176B1 (en) * 1996-04-19 2001-06-26 Fuji Xerox Co., Ltd. Printed wiring board, and manufacture thereof
CN1496216A (zh) * 2002-07-05 2004-05-12 ���µ�����ҵ��ʽ���� 多层电路板的形成方法及多层电路板
CN1573938A (zh) * 2003-05-21 2005-02-02 Tdk株式会社 用于制造薄膜磁头的方法
CN1577782A (zh) * 2003-06-27 2005-02-09 精工爱普生株式会社 半导体装置及其制造方法
JP2009129490A (ja) * 2007-11-21 2009-06-11 Nitto Denko Corp 配線回路基板
CN103096614A (zh) * 2011-10-27 2013-05-08 日东电工株式会社 布线电路基板

Also Published As

Publication number Publication date
US10172234B2 (en) 2019-01-01
CN106973513A (zh) 2017-07-21
JP6927665B2 (ja) 2021-09-01
US20170188453A1 (en) 2017-06-29
JP2017118037A (ja) 2017-06-29

Similar Documents

Publication Publication Date Title
TWI288590B (en) Method of forming solder mask and circuit board with solder mask
CN106973513B (zh) 配线电路基板
CN107278014B (zh) 配线电路基板及其制造方法
CN108419377B (zh) 一种有引线局部镀金方法
JP2006179606A (ja) 配線回路基板
CN106954346B (zh) 配线电路基板的制造方法
CN108024442B (zh) 布线电路基板及其制造方法
JP2010129575A (ja) プリント配線板およびその製造方法
CN111326640A (zh) 在发光二极管载板形成开窗的方法
CN107567177B (zh) 配线电路基板的制造方法
JP2007115321A (ja) 配線回路基板
CN107278018B (zh) 布线电路基板及其制造方法
JP2018092966A (ja) 配線回路基板およびその製造方法
KR20210156005A (ko) 연성인쇄회로기판의 제조 방법
CN107484346B (zh) 布线电路基板的制造方法
KR102605794B1 (ko) 배선 회로 기판, 및 촬상 장치
JP4326014B2 (ja) 回路基板とその製造方法
JP2020017614A (ja) 基板のスルーホール製造方法
JP2007088232A (ja) プリント配線板の製造方法
TWI619415B (zh) Method for making printed circuit board by semi-additive method
CN117279194A (zh) 柔性电路板、显示模组及显示装置
JP2015090981A (ja) プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法
JP2021007174A (ja) 配線回路基板の製造方法
CN113613385A (zh) 多层线路板及其制备方法
JP2007103587A (ja) 配線回路基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant