CN112585730B - 基片处理方法和基片处理装置 - Google Patents

基片处理方法和基片处理装置 Download PDF

Info

Publication number
CN112585730B
CN112585730B CN201980055337.3A CN201980055337A CN112585730B CN 112585730 B CN112585730 B CN 112585730B CN 201980055337 A CN201980055337 A CN 201980055337A CN 112585730 B CN112585730 B CN 112585730B
Authority
CN
China
Prior art keywords
gas
substrate
film
gap
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980055337.3A
Other languages
English (en)
Other versions
CN112585730A (zh
Inventor
松永浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN112585730A publication Critical patent/CN112585730A/zh
Application granted granted Critical
Publication of CN112585730B publication Critical patent/CN112585730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cultivation Of Plants (AREA)

Abstract

【技术问题】在用气体对能够在正面侧形成半导体器件的基片进行处理的方法中，在基片的背面形成膜厚的面内均匀性良好的薄膜。【技术手段】该方法包含：在正面朝上的状态下用支承部对基片的背面进行支承，在基片的背面和与背面相对的引导面之间形成间隙的工序；从比支承于支承部的基片靠外侧处进行排气的工序；从引导面侧经由气体释放口对间隙供给原料气体并且对原料气体进行加热，从而在基片的背面通过蒸镀来成膜薄膜的工序，具备下述条件中的至少一者：(a)成膜工序包含在成膜中途使上述间隙的高度从第1值和比该第1值小的第2值中的一者变更为另一者工序；(b)成膜工序包含在成膜中途变更基片的径向的位置彼此不同的第1气体释放口和第2气体释放口的各释放流量的流量比的工序。

Description

基片处理方法和基片处理装置
技术领域
本发明涉及基片处理方法和基片处理装置。
背景技术
专利文献1中记载了一种技术，在对基片的表面进行疏水化时，当基片没有充分暴露于HMDS气体中的情况下为了进行热处理而对基片进行加热时，发现即使提高热处理温度，基片的疏水性也不如所希望的那样提高。因此，对晶片如下述那样进行疏水化处理。首先用已上升的状态的支承销支承晶片，从而将其在处理空间内以正面朝上的方式水平地配置，在该状态下从设置于上侧壳体的中心部的气体释放口实施处理气体的供给。即在将基片配置于与热板隔开的上方位置的状态下，对基片的正面侧实施处理气体的供给。此时的处理气体的温度例如为15～30℃。接着，使支承销下降，将晶片配置在热板上，将晶片的表面温度加热至60～80℃。
依照这样的方法，能够对基片非常稳定地赋予与基片的热处理温度相应的所希望的疏水化度。
现有技术文献
专利文献
专利文献1：日本特开2016-46515号公报。
发明内容
发明要解决的问题
本发明是基于这样的情况而完成的，提供一种能够在用气体对能够在正面侧形成半导体器件的基片进行处理的方法中，对基片的背面形成膜厚的面内均匀性良好的薄膜的技术。
用于解决问题的技术手段
本发明是一种基片处理方法，其是在处理容器内，用气体对能够在正面侧形成半导体器件的基片进行处理的方法，其包含：
以正面朝上的状态对基片的背面用支承部进行支承，在该基片的背面和与该背面相对引导面之间形成间隙的工序；
以从比支承于上述支承部的基片靠外侧处进行排气的方式，从沿上述处理容器的周向形成的排气口对处理容器内进行排气的工序；以及
从上述引导面侧经由气体释放口对上述间隙供给原料气体并且对该原料气体进行加热，在上述基片的背面通过蒸镀形成薄膜的工序，
上述基片处理方法具有下述条件中的至少一个条件：
(条件a)上述成膜的工序包含在成膜中途使上述间隙的高度从第1值和比该第1值小的第2值中的一者改变至另一者的工序
(条件b)上述成膜的工序包含在成膜中途改变基片的径向的位置彼此不同的第1气体释放口和第2气体释放口的各释放流量的流量比的工序。
发明效果
依照本发明，能够在用气体对在正面侧形成半导体装的基片进行处理的方法中，对基片的背面形成膜厚的面内均匀性良好的薄膜。
附图说明
图1是表示本发明的一实施方式的基片处理装置的纵截面图。
图2是表示图1所示的基片处理装置中使用的热板的平面图。
图3是沿图1所示的基片处理装置的A-A’线的横截平面图。
图4是表示图1所示的基片处理装置的工作的说明图。
图5是表示图1所示的基片处理装置的工作的说明图。
图6是示意性地表示曝光装置的工作台和载置在该工作台的基片的说明图。
图7是表示本发明的另一实施方式的基片处理装置的纵截面图。
图8是表示图7所示的基片处理装置中使用的热板的平面图。
图9是表示图7所示的基片处理装置的工作的说明图。
图10是表示图7所示的基片处理装置的工作的说明图。
图11是表示图7所示的基片处理装置的工作的说明图。
图12是表示图7所示的基片处理装置的工作的说明图。
图13是表示本发明的基片处理装置的配置的一个例子的作为对象的涂敷显影装置的例子的外观图。
图14是示意性地表示用于评价基片的背面的膜厚分布的实验数据的结果的图表。
图15是示意性地表示用于评价基片的背面的膜厚分布的实验数据的结果的图表。
图16是示意性地表示用于评价基片的背面的膜厚分布的实验数据的结果的图表。
具体实施方式
本发明的一实施方式的基片处理装置如图1所示包括下部件1和上部件2，由下部件1和上部件2构成处理容器10。下部件1包括：具有比作为基片的半导体晶片(以下称为“晶片”)W的半径大的半径的圆板状的热板3；和包围热板3的除上表面以外的部分的扁平的圆筒状的外装部30。
热板3具有板状部31和设置于板状部31内的构成加热部的由电阻发热体构成的加热器32。加热器32例如被分割为多个以热板3的中心为中心的同心圆状，构成为能够具有高均热性地对热板3的表面进行加热。在图1中，为了方便将电阻发热加热器32分割为2个进行了记载。
如图1和图2所示，在热板3的表面，以热板3的中心为中心，沿比晶片的半径短的半径的圆设置有多个例如8个间隔销33。各间隔销33例如被设定为0.3mm的高度。
在热板3的比间隔销33靠中央处，沿以热板3的中心为中心的圆在周向上以贯通该热板3的方式设置有3个升降销34。3个升降销34经由升降部件35连接到由例如气缸构成的升降机构36。在图1中，为了方便图示了2个间隔销33和2个升降销34。
在热板3的中心部以贯通的方式形成有供后述的蒸镀用的原料气体流动的气体流路41。气体流路41的前端侧构成对热板3的中心部开口的气体释放口40。即，气体流路41的出口构成气体释放口40。此外，气体流路41的根端侧贯通外装部30的中心部，连接到原料气体供给管42。原料气体供给管42的根端侧经由阀V1连接到气化器43。气化器43是用载气使液体原料气化的装置，连接有液体原料供给管51和载气供给管52。作为载气在本例中使用氮气。
在液体原料供给管51从下游侧起依次连接有阀V2、流量调节部511、液体原料供给源512。在载气供给管52从下游侧起依次连接有阀V3、流量调节部521、载气供给源522。
液体原料使用作为氟树脂的聚四氟乙烯(PTFE)，例如特氟龙(注册商标)。
上部件2以覆盖下部件1的上方空间的方式设有扁平的圆筒状的盖部21，盖部21的周壁部22的下表面以与外装部30的上表面重叠的方式形成。盖部21构成为能够通过升降机构20在与下部件1重叠的位置和在外部的基片输送机构与升降销34之间进行晶片W的交接的位置之间升降。
在盖部21以将由该盖部21的周壁部22包围的空间上下地划分的方式设有气体分散板23，气体分散板23的上方侧和下方侧分别构成气体的扩散空间和处理空间。气体分散板23在本例中俯视时遍及整个处理空间地设有气体喷出孔24。
在盖部21的上表面板的中心部以贯通的方式形成有气体流路25，气体流路25的下端对已述的扩散空间开口。气体流路25的上端连接到吹扫气体供给管26，在吹扫气体供给管26从下游侧起依次连接有阀V4、流量调节部27、吹扫气体供给源28。作为吹扫气体在本例中使用氮气。此外，气体分散板23和气体流路25构成吹扫气体供给部。
在盖部21的周壁部22的内部，如图1和图3所示沿该盖部21的周向配置有各自上下地贯通的多个的排气通路6。在周壁部22的下表面侧，遍及整周地去除包含排气通路6的盖部21的靠中央部位，从处理空间侧观察时在该周壁部22的下部形成有台阶部61。于是，排气通路6的下端对台阶部61开口，形成了排气口60。在盖部21的上表面的周缘部沿周向设置有形成为环状的排气室62，排气通路6的上端在排气室62的底部开口。在排气室62，沿周向连接有多个排气管63，排气管63的下游端连接到例如工厂内的各区域的排气通路共同连接的排气管道。
本发明的实施方式的基片处理装置具有由计算机构成的控制部100，控制部100在存储部保存有用于进行后述的工作的程序。程序经由光盘、存储卡、磁光盘等存储介质安装到存储部。图1记载了从控制部100发送控制信号的控制线的一部分，升降销34的升降机构36、阀V1～V4、流量调节部27、511、521由控制部100控制。
下面，对上述的基片处理装置的作用进行说明。首先使盖部21上升而成为使处理容器10开放的状态，能够在正面侧形成半导体器件的晶片W由未图示的基片输送机构输送到热板3的上方区域，从基片输送机构交接到升降销34。基片输送机构避让到处理容器10外之后，使盖部21下降而成为使处理容器10关闭的状态(图1所示的状态)。晶片W在晶片W的背面与热板3的表面的距离即图1中记载了附图标记的间隙G的高度被设定为第1值例如2mm的状态下，被支承于升降销34。此时以晶片W的中心在规定的允许范围内与热板3的中心即气体释放口40的中心一致的方式进行载置。
热板3在一个例子中在晶片W被交接到升降销34之前由加热器32加热至比原料气体结露的温度高的温度，且比作为液体原料的特氟龙分解的温度低的温度，例如50～180℃。
然后，打开阀V4从吹扫气体供给源28将氮气的吹扫气体供给到处理容器10内。吹扫气体从盖部21的中心部的气体流路25经由气体分散板23被供给到晶片W的正面和晶片W的外侧区域。此外由排气通路6对处理室10内进行排气。
在该状态下，如图4所示从热板3的中心部的气体释放口40将特氟龙气体(蒸气)与作为载气的氮气的混合气体即原料气体以例如2.0升/分的流量供给到晶片W的背面与热板3之间的间隙G。
预先记载与原料气体的供给相关的内容，即：从液体原料供给管51和载气供给管52分别将作为液体原料的特氟龙和作为载气的氮气输送到气化器43，特氟龙被气化而与氮气一起在原料气体供给管42内流动，从气体释放口40释放。
从气体释放口40释放的原料气体在晶片W的背面与热板3之间的间隙G遍及整周地扩散，流出到晶片W的外侧，与从气体分散板23流来的吹扫气体一起经由盖部22的下部的台阶部61流入排气通路6内，从处理气氛中排气。
沿盖部22的周壁部22形成有多个的排气通路6的下端在台阶部61开口，台阶部61遍及周壁部22的整周地形成。因此彼此相邻的排气通路6之间的台阶部61具有排气流路的所谓缓冲区域的作用，原料气体和吹扫气体在周向以高均匀性被排气。
原料气体通过流过上述间隙G而将作为蒸镀原料的特氟龙蒸镀到晶片W的背面。从气体分散板23下降来的吹扫气体绕到靠近晶片W的背面的周缘的区域即周缘部，因此原料气体的气流混乱，原料气体不能走遍晶片W的背面，有时在该周缘部出现没有蒸镀特氟龙膜的区域，膜厚的面内均匀性不稳定。在不供给吹扫气体的情况下，在晶片W的背面的周缘部形成特氟龙膜，但是在图1所示的装置结构中，存在原料气体绕到晶片W的正面，在半导体器件的形成区域成膜特氟龙膜的可能性。
因此，在本实施方式中，在将晶片W的背面与热板3的距离，即间隙G的高度(尺寸)设定为第1值例如2mm的状态下，如上述那样对该背面进行了蒸镀后，将晶片W的背面与热板3的距离设定为小至第2值例如0.3mm的状态下进行蒸镀。在本例中，间隔销33的高度为0.3mm，通过使升降销34下降而支承于升降销34的晶片W如图5所示交接到间隔销33以将上述间隙G的高度从2mm改变至0.3mm。升降销34位于比热板3的表面靠下方侧的位置，但是在图5中升降销34未图示。
然后，在将晶片W支承于间隔销33的状态下，从气体释放口40将原料气体以1升/分的流量供给到晶片W的背面与热板3之间的间隙G。当像这样减小间隙G时，吹扫气体难以绕到晶片W的背面，因此在晶片W的背面的周缘部能够抑制吹扫气体的气流对原料气体的影响，因此蒸镀进展而将特氟龙膜成膜。原料气体虽然走遍比晶片W的背面的周缘部靠中央的区域，但是特氟龙在形成了单分子膜后不会进一步层叠，因此不会遍及晶片W的整个背面地层叠，而会在晶片W的背面的周缘部层叠。
此处，将间隙G的高度大的状态，在本例中将该尺寸设定为2mm的状态称为宽间隔，将尺寸小的状态，在本例中将该尺寸设定为0.3mm的状态称为窄间隔。在本实施方式中，首先在宽间隔下进行蒸镀，接着在窄间隔下进行蒸镀，进行了2个阶段的步骤。因此，对于在第1阶段的步骤中没有被蒸镀的晶片W的背面的周缘部，能够在第2阶段的步骤中补充蒸镀。
假设仅在第2阶段的步骤中在晶片W的背面将特氟龙膜成膜，由于间隙G窄，因此当增加原料气体的流量时晶片W会浮起，所以不得不使原料气体以所谓的小流量流动，故而特氟龙的蒸镀速度变慢。
对此，当以宽间隔进行了第1阶段的步骤后，以窄间隔进行第2阶段的步骤时，第2阶段的步骤中的蒸镀速度变快。即，在进行第2阶段的步骤时在比晶片W的背面的周缘部靠中央的区域已经形成了特氟龙膜，因此能够抑制该区域中的原料气体的消耗。因此供给到晶片W的背面周缘部的原料气体的流量变多，该周缘部的蒸镀速度变快。其结果是，能够在晶片W的整个背面快速地形成作为薄膜的树脂膜的特氟龙膜。
对蒸镀处理的时间举出一个例子，第1阶段的步骤为180秒，第2阶段的步骤为120秒。
当第2阶段的步骤结束时，停止原料气体的供给，盖部21上升而与外装部33之间开放，支承于间隔销33的晶片W被升降销34上推而上升。接着未图示的基片输送机构从外部进入晶片W的下方，通过与送入晶片W时相反的工作将晶片W交接到基片输送机构而将其从基片处理装置送出。
宽间隔的间隙G的高度即第1值不限于2mm，例如可以设定为从比0.5mm大且7mm以下的范围内选择的值。此外，窄间隔的间隙G的高度即第2值不限于0.3mm，例如可以设定为从0.1mm以上0.5mm以下的范围内选择的值。
对本实施方式中使用的升降销34、间隔销33和热板3的作用加以说明。
升降销34和间隔销33相当于用于在热板3的上方支承晶片W的支承部。当改变晶片W的高度位置时，间隔销33不升降，而升降销34升降，因此控制部100能够控制支承部以使得在成膜中途改变晶片W相对于热板3的高度位置。
另外，热板3除了加热原料气体的作用之外，在与晶片W的背面之间形成使原料气体流通的间隙G，具有将原料气体沿晶片W的背面引导至晶片W的外缘的作用。即热板3的表面具有作为原料气体的引导面的作用。因此在本实施方式中，热板3是引导面形成部件的一个方式。
依照上述的实施方式，有如下效果。如上所述，当仅在第1阶段的步骤中进行蒸镀处理时，膜厚的面内均匀性不稳定。此外，当仅在第2阶段的步骤中进行蒸镀处理时，为了在晶片W的整个背面将特氟龙膜成膜需要耗费较长时间。因此，在以宽间隔进行了第1阶段的步骤后，以窄间隔进行第2阶段的步骤，由此解决了仅进行了第1阶段的步骤的情况以及仅进行第2阶段的步骤的情况下的技术问题，作为结果能够在晶片W的整个背面快速地形成膜厚的面内均匀性良好的特氟龙膜。
在本发明中，也可以与上述的例子相反，以窄间隔进行第1阶段的步骤，接着以宽间隔进行第2阶段的步骤。该情况下，与不在中途改变间隙G而将其维持为一定的状态(保持宽间隔或者保持窄间隔)下进行晶片W的特氟龙膜的成膜的情况相比，用于实现膜厚的面内均匀性和处理时间整体缩短的原料气体流量等的参数的设定的自由度大。因此容易运用装置，结果是能够实现膜厚的面内均匀性和处理时间的缩短。
在已述的专利文献1中，记载了在与热板隔开间隔的上方位置配置有晶片的状态下，对基片实施处理气体的供给的方法。但是由于从设置于上侧壳体的中心部的气体释放口对基片的正面侧供给处理气体，以及处理气体为疏水化处理用的HMDS气体，因此方法本身与本发明的方法不同，而且也不是进行成膜处理的方法。因此本发明与专利文献1公开的方法完全不同。
在晶片W的背面形成特氟龙膜，有如下优点。半导体制造工序之一有曝光处理，该曝光处理在将表面形成有抗蚀剂膜晶片吸附于曝光装置的工作台的状态下进行。曝光装置的工作台在表面排列有多个销，晶片载置在该销组上，由真空吸盘吸附在工作台侧而被平坦化，进行曝光。
图6是示意性地表示正面侧以凸状弯曲晶片W被吸附在工作台S的情形的图，在吸附于工作台S的晶片W的外缘附近产生较大的应力(stress)，有时成为图案的覆盖(overlay)劣化原因之一。
如本发明那样通过在晶片W的背面形成特氟龙膜，工作台S与晶片W之间的摩擦变小，因此晶片W在被吸附在工作台S时圆滑地扩展，因此能够抑制晶片W的应力，能够抑制覆盖的劣化。
另外，在本发明中，也可以为，代替在以宽间隔进行了第1阶段的步骤后以窄间隔进行第2阶段的步骤，而以窄间隔进行第1阶段的步骤，接着以宽间隔进行第2阶段的步骤。在该情况下，原料气体的流量的大小变得相反，将第1阶段的步骤中的原料气体的流量设定为例如1.0升/分，第2阶段的步骤中的原料气体的流量设定为例如2.0升/分。
图7表示本发明的另一实施方式的基片处理装置。该基片处理装置除了在热板3的中心部贯通地形成气体流路41的结构之外，在从热板3的中心部向周缘侧隔开隔间的位置贯通地形成有气体流路71。气体流路71以热板3的中心为中心，沿比晶片W的半径小的半径在本例中晶片W的半径的一半程度的半径的圆，等间隔地例如形成有3个，各气体流路71的前端侧构成在热板3的表面开口的气体释放口70。图8示出了本例的热板3，但是在该图中，省略了间隔销33、升降销34。
各气体流路71的根端侧贯通外装部30，连接到原料气体供给管72。原料气体供给管72的根端侧与连接到热板33的中心部的气体流路41的已述的原料气体供给管42合流，连接到气化器43。在各原料气体供给管72设置有由控制部100的控制信号进行开闭控制的阀V5。在图7中，为了方便，气体流路71示出了2个。除了设置气体流路71并具有与该气体流路71关联的结构之外，与图1所示的基片处理装置同样。
下面，对本发明的另一实施方式的基片处理装置的作用进行说明。将热板3的中心部的气体释放口40称为第1气体释放口40，将从该中心部向外侧隔开间隔的3个气体释放口70称为第2气体释放口70。在本实施方式中，晶片W从外部的基片输送机构经由升降销34被交接到间隔销33。而且，与已述的一实施方式同样，对处理容器10内供给吹扫气体，此外从排气口60进行排气。在该状态下，如图9所示，从第1气体释放口40将作为原料气体的特氟龙气体与载气的混合气体以例如1.0升/分的流量按规定时间供给到晶片W的背面与热板3之间的间隙G。此时阀V5被关闭，不从第2气体释放口70供给原料气体。
接着，关闭阀V1并且打开阀V5，停止来自第1气体释放口40的原料气体的供给，如图10所示从第2气体释放口70将原料气体供给到间隙G。来自3个气体释放口70的原料气体的总流量被设定为例如1.0升/分。对蒸镀处理的时间举出一个例子，第1阶段的步骤为180秒，第2阶段的步骤为120秒。
然后进行了规定时间蒸镀处理之后，停止原料气体的供给，如已述那样将晶片W送出到基片处理装置之外。
在本实施方式中，使第1阶段的步骤以窄间隔从第1气体释放口40释放原料气体，因此晶片W的背面的周缘部的蒸镀速度慢，在背面的中央区域快速地形成特氟龙膜。然后使第2阶段的步骤以窄间隔从第2气体释放口70释放原料气体，因此在背面的周缘部快速地形成特氟龙膜。因此，能够在晶片W的整个背面快速地形成膜厚的面内均匀性良好的特氟龙膜。
在上述另一实施方式中，在第1阶段的步骤中，以窄间隔从第1气体释放口40释放原料气体，不过也可以如图11所示以宽间隔进行第1阶段的步骤。在该情况下在第1阶段的步骤中，使升降销34上升将间隔销33上的晶片W上推，将间隙G的高度设定为例如2mm，将原料气体的流量设定为例如2.0升/分。
另外，在第2阶段的步骤中，也可以代替以窄间隔从第2气体释放口70释放原料气体，而如图12所示以宽间隔来进行。在该情况下，在第2阶段的步骤中，晶片W由升降销34支承，将间隙G的高度设定为例如2mm，将来自3个气体释放口70的原料气体的总流量设定为例如2.0升/分。
因此在使用图7所示的基片处理装置进行蒸镀处理的情况下，总结已述的说明，能够将第1阶段的步骤、第2阶段的步骤如下述那样组合。
第1阶段的步骤 第2阶段的步骤
图9的状态 图10的状态
图11的状态 图10的状态
图9的状态 图12的状态
图11的状态 图12的状态
另外，在本发明中，也可以在使用图7所示的基片处理装置进行蒸镀处理的情况下，将已述的与第1阶段的步骤对应的蒸镀处理和与第2阶段的步骤对应的蒸镀处理的实施顺序颠倒。即，在该情况下上述的第2阶段的步骤成为第1阶段的步骤，上述的第1阶段的步骤成为第2阶段的步骤。下面记载了这样的步骤的组合。
第1阶段的步骤 第2阶段的步骤
图10的状态 图9的状态
图10的状态 图11的状态
图12的状态 图9的状态
图12的状态 图11的状态
本发明的基片处理装置能够采用在热板3的径向设置多个原料气体的气体释放口结果，作为其一个例子能够举出图7的基片处理装置。此外，能够举出从第1气体释放口40和第2气体释放口70的一者供给原料气体，停止来自另一者的原料气体的供给的例子。但是也可以从第1气体释放口40和第2气体释放口70这两者供给原料气体，在第1阶段的步骤与第2阶段的步骤之间改变第1气体释放口40的气体流量与第2气体释放口70的气体流量的比例，即气体流量比。例如能够采用一边从气体释放口40、70这两者供给原料气体，一边在第1阶段的步骤中将第1气体释放口40的气体流量设定为适合于晶片W的中央区域的蒸镀的值，在第2阶段的步骤中使第2气体释放口70的气体流量为适合于晶片的周缘区域的蒸镀的值等的方法。
此外，在第1阶段的步骤和第2阶段的步骤中，不改变第1气体释放口40与第2气体释放口70的流量的比例的情况下，有以下的缺点。即，极其难以同时满足在晶片W的周缘区域可靠地蒸镀特氟龙，且防止原料气体绕到晶片W的正面，还防止晶片W的上浮。
另外，用于进行晶片W的中央区域的蒸镀的原料气体的释放口即第1气体释放口40，不限于设置在热板3的中心部，也可以为例如在该中心部的附近在周向上设置多个的结构。第2气体释放口70不限于3个，可以设置2个或者4个以上。
使用图1的基片处理装置的成膜方法，是在成膜中途改变晶片W相对于热板3的表面的高度位置，即间隙G的高度的方法的一个例子。
另外，使用图7的基片处理装置的成膜方法，是作为原料气体的气体释放口使用晶片W的径向的位置彼此不同的第1气体释放口40和第2气体释放口70，在成膜中途改变第1气体释放口40和第2气体释放口70的各释放流量的流量比的方法的一方式。此外，使用图7的基片处理装置的成膜方法，也包含将改变第1气体释放口40和第2气体释放口70的各释放流量的流量比的处理以及改变间隙G的高度的处理组合的例子。
因此本发明是具备以下条件中的至少一个条件的基片处理方法：
(条件a)包含在成膜中途改变基片相对于上述引导面的高度位置的工序；
(条件b)包含在成膜中途改变基片的径向的位置彼此不同的第1气体释放口和第2气体释放口的各释放流量的流量比的工序。
在使用晶片W的径向的位置彼此不同的第1气体释放口40和第2气体释放口70的情况下，并不限于如已述的例子那样设置上述径向的位置彼此不同的2组，即第1气体释放口40和第2气体释放口70。也可以例如使用上述径向的位置彼此不同的3组、或者4组以上的气体释放口在成膜中途改变彼此不同的组的原料气体的流量。作为其一个例子，能够举出位于比第2气体释放口70靠晶片W的外周侧的位置的第3气体释放口的情况。
本发明中成膜的薄膜，在上述的例子中，作为在形成了单分子膜后不会在该单分子膜之上层叠膜的成分的膜，记载了特氟龙膜，不过作为这样的单分子膜，不限于特氟龙膜。此外，在作为薄膜形成氟树脂的膜的情况下，不限于聚四氟乙烯膜，也可以为其他氟树脂例如全氟烷氧链烷(PFA)。
本发明中成膜的薄膜不限于氟树脂，可以为其他树脂膜，也可以为树脂膜以外的膜。此外在上述的例子中，薄膜作为在曝光晶片时具有降低工作台与晶片的摩擦的作用的膜使用，不过也可以是制造半导体器件时具有其他辅助作用的辅助膜，例如保护晶片的背面的保护膜。
对于与本发明有关的技术，如以下所述还进行了追记。
关于从晶片W的上方供给的吹扫气体，可以为与第1阶段的步骤中的流量和第2阶段的步骤中的流量相同，不过也可以按各步骤设定适当的流量。例如在以宽间隔成膜时的原料气体的流量比以窄间隔成膜时的原料气体的流量多的情况下，可以采用防止原料气体绕到晶片W的正面并且为防止晶片W的上浮而与窄间隔时相比使宽间隔时的吹扫气体流量增多的方法。
在本发明的基片处理方法中，不限定于从晶片W的上方侧供给吹扫气体。可以为例如调整排气口的配置、排气流量、晶片W的外侧的结构等，以使得不供给吹扫气体就实现原料气体的气流的适宜化。
另外，也可以在成膜中途改变晶片W的朝向。这样的方法的优点如下所述。在处理容器10内的所有区域气流不完全一样的情况下，还存在支承于支承部(间隔销33或者升降销34)晶片W从水平稍稍倾斜的情况。因此，存在膜难以附在晶片W的周缘部的一部分区域的状态明显化的可能性。因此通过在成膜中途改变晶片W的朝向，容易附着膜的部位和不容易附着膜的部位被相对地调换，作为结果，能够在晶片W的周缘部在周向上同样地附着膜。
作为改变晶片W的朝向的方法之一，能够举出在热板3组合旋转机构以使晶片W与热板3一起旋转的方法。在该情况下，能够举出在成膜中途暂时停止原料气体的供给，在将晶片W载置于间隔销33的状态下使热板3旋转以改变晶片W的朝向，再次进行原料气体的供给的方法。
作为改变晶片W的朝向的其他方法，能够举出在成膜中途暂时停止原料气体的供给，将晶片W送出处理容器3之外以改变晶片W的朝向，将晶片W送回处理容器3内后再次进行原料气体的供给的例子。在该情况下，也可以在处理容器3的外部设置晶片W的旋转工作台，用该旋转工作台改变晶片W的朝向。或者也可以在设置好不具有旋转功能的保持工作台，在该保持工作台载置了晶片W后，改变输送机构的方向从保持工作台接收晶片W，由此改变晶片W的朝向。
在上述的实施方式中，在间隔销33之上载置晶片W而形成了窄间隔，不过也可以不使用间隔销33而在支承于升降销34的状态下形成窄间隔。
另外，间隙G的高度的改变也可以通过固定晶片W的高度位置，使热板3升降来进行。
另外，也可以不使用热板3，使用具有与晶片W的背面相对的原料气体的引导面的板状体例如石英制的板状体，在该板状体的下方设置构成加热部的加热灯，利用从加热灯透射板状体的红外线对原料气体进行加热。
下面，记载了本发明的基片处理装置的应用例。作为用于形成抗蚀剂图案的系统，已知有在晶片W涂敷抗蚀剂，在对曝光后的晶片进行显影的涂敷显影装置连接有曝光装置的系统。图13是表示涂敷显影装置的一个例子的外观的概要图，涂敷显影装置通过将承载器区块A1、中间区块A2、处理区块A3、接口区块A4依次在水平方向上以直线状连接而构成。在接口区块A4，连接有曝光机A5。在承载器区块A1，用未图示的承载器输送机构输送并载置保存有作为基片的晶片W的承载器C。在处理区块A3，设置有对作为基片的晶片W的表面供给抗蚀剂以形成抗蚀剂膜的涂敷模块、对曝光后的抗蚀剂膜供给显影液来形成抗蚀剂图案的显影模块等。在中间区块A2，设有对显影后晶片W的整个表面进行拍摄的拍摄模块等。
收纳于承载器C的晶片W由晶片输送机构取出，在进行了抗蚀剂膜的形成、曝光、显影处理后，被送回承载器C。
本发明的基片处理装置设置在涂敷显影装置内的例如接口区块A4，在形成有抗蚀剂膜的晶片W的背面形成特氟龙膜。作为形成抗蚀剂膜的一连串处理，有对涂敷抗蚀剂液后的晶片进行加热的处理，进行该加热处理的加热模块组设置于处理区块A3内，不过本发明的基片处理装置也可以配置在设置有加热模块组的区域。此外，本发明的基片处理装置也可以在涂敷显影装置的外部作为另外单独的装置进行配置。
实施例
关于装置构造使用与图1所示的结构相同的基片处理装置，使间隙G的高度一定并通过蒸镀将特氟龙成膜的情况，和在成膜中途改变间隙G的高度并通过蒸镀将特氟龙成膜的情况的每种情况下，对300mm晶片的背面的膜厚成为何种状态进行了研究的实验结果，进行记载。
＜比较例1＞
图14表示将间隙G的高度设定为0.3mm，将原料气体以1.0升/分的流量按300秒供给到晶片的背面的结果。图14是以晶片上的位置为横轴，以晶片的背面的水的接触角为纵轴的图表。在横轴上，零相当于晶片的中心的位置。
＜比较例2＞
用图15的实线(1)表示将间隙G的高度设定为2.0mm，将原料气体以2.0升/分的流量按300秒供给到晶片的背面的结果。
＜比较例3＞
用图15的虚线(2)表示将间隙G的高度设定为5.0mm，将原料气体以2.0升/分的流量按300秒供给到晶片的背面的结果。
＜实施例1＞
图16表示将间隙G的高度设定为2.0mm，将原料气体以2.0升/分的流量按180秒供给到晶片的背面，接着将间隙G的高度改变为0.3mm，将原料气体以1.0升/分的流量按120秒供给到晶片的背面的结果。
＜考察＞
图14～图16是对晶片的背面的多个点测量水的接触角，将该测量值的序列示意化，表示接触角的面内分布的倾向的图。特氟龙膜的膜厚越大接触角也变得越大，因此图14～图16是表示晶片的背面的特氟龙膜的膜厚分布的图。
根据该结果可知，当使间隙G变窄时，晶片的背面的周缘部的蒸镀速度慢。即使在晶片W的靠中央的区域形成单分子膜，在周缘部也不能实现特氟龙的按分子单位的蒸镀，附着有未至单分子的碳和氟的化合物的状态持续。
另外，当使间隙G变宽时，在晶片的背面的周缘部产生没有附着特氟龙的区域。在该实验中，在使间隙G变宽的情况下，在晶片的周向出现了附着有薄膜的部位和没有附着薄膜的部位。其理由，考虑排气压的少许变动等导致处理容器内的气流的流动在周向上并非一直一定、晶片的翘曲的状态在周向上并非一样等的原因。
对此，当改变间隙G时，可知遍及晶片的整个背面地形成了特氟龙膜。

Claims (11)

1.一种基片处理方法，其是在处理容器内，用气体对能够在正面侧形成半导体器件的基片进行处理的方法，其特征在于，包含：
在基片的正面朝上的状态下，用支承部对基片的背面进行支承，在该基片的背面和与该背面相对的引导面之间形成间隙的工序；
从排气口对处理容器内进行排气的工序，其中，所述排气口沿着所述处理容器的周向形成，使得从比支承于所述支承部的基片靠外侧处进行排气；以及
从所述引导面侧经由气体释放口对所述间隙供给原料气体并且对该原料气体进行加热，从而在所述基片的背面通过蒸镀来成膜薄膜的工序，
所述基片处理方法具备下述条件中的至少一个条件：
条件a，所述成膜的工序包含在成膜中途使所述间隙的高度从第1值和比该第1值小的第2值中的一者变更为另一者的工序，其中，所述间隙的高度设定为第1值时的供给到该间隙的原料气体的流量，比所述间隙的高度设定为第2值时的供给到该间隙的原料气体的流量多；
条件b，所述成膜的工序包含在成膜中途变更基片的径向的位置彼此不同的第1气体释放口和第2气体释放口的各释放流量的流量比的工序。
2.如权利要求1所述的基片处理方法，其特征在于：
在进行所述成膜的工序的期间，从上方对基片的正面侧供给吹扫气体。
3.如权利要求1所述的基片处理方法，其特征在于：
具备所述条件a，
所述第1值比0.5mm大且为7mm以下，所述第2值为0.1mm以上0.5mm以下。
4.如权利要求1所述的基片处理方法，其特征在于：
所述气体释放口是设置于引导面形成部件中的气体流路的出口，该引导面形成部件的上表面作为所述引导面而形成。
5.如权利要求1所述的基片处理方法，其特征在于：
所述引导面是具有加热部的热板的表面。
6.如权利要求1所述的基片处理方法，其特征在于：
所述薄膜是在形成了单分子膜后不会再被蒸镀在该单分子膜之上的膜。
7.如权利要求1所述的基片处理方法，其特征在于：
所述薄膜是由氟树脂构成的薄膜。
8.一种基片处理装置，其是在处理容器内，用气体对能够在正面侧形成半导体器件的基片进行处理的装置，其特征在于，包括：
形成有原料气体的引导面的引导面形成部件，其中，所述引导面用于在与正面朝向上侧的基片的背面之间形成使原料气体流通的间隙；
用于对流过所述间隙的原料气体进行加热的加热部；
用于在所述引导面的上方支承所述基片的支承部；
用于将所述原料气体从所述引导面侧供给到所述间隙的气体释放口，所述原料气体用于在所述基片的背面通过蒸镀来成膜薄膜；
排气口，其沿着所述处理容器的周向形成，使得从比支承于所述支承部的基片靠外侧处进行排气；和
控制部，
所述基片处理装置具备下述条件中的至少一个条件：
条件a，所述控制部进行控制，以使得在成膜中途将所述间隙的高度从第1值和比该第1值小的第2值中的一者变更为另一者，并且，使得所述间隙的高度设定为第1值时的供给到该间隙的原料气体的流量，比所述间隙的高度设定为第2值时的供给到该间隙的原料气体的流量多；
条件b，作为所述气体释放口，设置有基片的径向的位置彼此不同的第1气体释放口和第2气体释放口，所述控制部进行控制，以使得在成膜中途变更基片的径向的位置彼此不同的第1气体释放口和第2气体释放口的各释放流量的流量比。
9.如权利要求8所述的基片处理装置，其特征在于：
包括设置于该基片的上方侧以对所述基片的正面侧供给吹扫气体的吹扫气体供给部，
所述控制部至少在基片的背面通过蒸镀来成膜时输出控制信号，以使得进行所述吹扫气体的供给。
10.如权利要求8所述的基片处理装置，其特征在于：
所述气体释放口是设置于所述引导面形成部件中的气体流路的出口。
11.如权利要求8所述的基片处理装置，其特征在于：
所述薄膜是氟树脂膜。
CN201980055337.3A 2018-09-05 2019-08-09 基片处理方法和基片处理装置 Active CN112585730B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018166108 2018-09-05
JP2018-166108 2018-09-05
PCT/JP2019/031676 WO2020049959A1 (ja) 2018-09-05 2019-08-09 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
CN112585730A CN112585730A (zh) 2021-03-30
CN112585730B true CN112585730B (zh) 2024-04-19

Family

ID=69722464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980055337.3A Active CN112585730B (zh) 2018-09-05 2019-08-09 基片处理方法和基片处理装置

Country Status (6)

Country Link
US (1) US12116670B2 (zh)
JP (1) JP7014303B2 (zh)
KR (1) KR102690379B1 (zh)
CN (1) CN112585730B (zh)
TW (1) TWI833789B (zh)
WO (1) WO2020049959A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11851761B2 (en) 2021-04-16 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor processing tool
KR20230040072A (ko) * 2021-09-15 2023-03-22 주식회사 원익아이피에스 기판처리장치
WO2024135476A1 (ja) * 2022-12-21 2024-06-27 東京エレクトロン株式会社 基板処理方法、基板処理装置、及び基板処理システム

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007051335A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd Ｃｖｄ装置
JP2008060285A (ja) * 2006-08-31 2008-03-13 Tokyo Electron Ltd 基板載置機構および基板受け渡し方法
CN101359590A (zh) * 2007-07-26 2009-02-04 东京毅力科创株式会社 基板处理装置和基板处理方法及存储介质
WO2009034898A1 (ja) * 2007-09-12 2009-03-19 Tokyo Electron Limited 成膜装置及び成膜方法
JP2009081185A (ja) * 2007-09-25 2009-04-16 Nuflare Technology Inc 気相成長装置及び気相成長方法
CN101606227A (zh) * 2007-02-09 2009-12-16 东京毅力科创株式会社 载置台构造、以及用其的处理装置和该装置的使用方法
JP2009293135A (ja) * 2009-09-24 2009-12-17 Canon Anelva Corp Ｃｖｄ装置
CN101859693A (zh) * 2009-04-09 2010-10-13 东京毅力科创株式会社 基板处理装置和基板处理方法
CN102112649A (zh) * 2008-08-05 2011-06-29 东京毅力科创株式会社 载置台构造
CN104681466A (zh) * 2013-11-29 2015-06-03 株式会社日立国际电气 衬底处理装置及半导体器件的制造方法
CN107644808A (zh) * 2016-07-21 2018-01-30 东京毅力科创株式会社 衬底的背面摩擦减小
CN108220921A (zh) * 2016-12-22 2018-06-29 东京毅力科创株式会社 成膜装置以及成膜方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234091B2 (ja) * 1994-03-10 2001-12-04 株式会社日立製作所 表面処理装置
JP6322598B2 (ja) 2014-08-22 2018-05-09 東京エレクトロン株式会社 疎水化処理方法、疎水化処理装置及び疎水化処理用記録媒体
EP3299889A1 (en) * 2016-09-27 2018-03-28 ASML Netherlands B.V. A substrate, a substrate holder, a substrate coating apparatus, a method for coating the substrate and a method for removing the coating

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007051335A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd Ｃｖｄ装置
JP2008060285A (ja) * 2006-08-31 2008-03-13 Tokyo Electron Ltd 基板載置機構および基板受け渡し方法
CN101606227A (zh) * 2007-02-09 2009-12-16 东京毅力科创株式会社 载置台构造、以及用其的处理装置和该装置的使用方法
CN101359590A (zh) * 2007-07-26 2009-02-04 东京毅力科创株式会社 基板处理装置和基板处理方法及存储介质
WO2009034898A1 (ja) * 2007-09-12 2009-03-19 Tokyo Electron Limited 成膜装置及び成膜方法
JP2009081185A (ja) * 2007-09-25 2009-04-16 Nuflare Technology Inc 気相成長装置及び気相成長方法
CN102112649A (zh) * 2008-08-05 2011-06-29 东京毅力科创株式会社 载置台构造
CN101859693A (zh) * 2009-04-09 2010-10-13 东京毅力科创株式会社 基板处理装置和基板处理方法
JP2009293135A (ja) * 2009-09-24 2009-12-17 Canon Anelva Corp Ｃｖｄ装置
CN104681466A (zh) * 2013-11-29 2015-06-03 株式会社日立国际电气 衬底处理装置及半导体器件的制造方法
CN107644808A (zh) * 2016-07-21 2018-01-30 东京毅力科创株式会社 衬底的背面摩擦减小
CN108220921A (zh) * 2016-12-22 2018-06-29 东京毅力科创株式会社 成膜装置以及成膜方法

Also Published As

Publication number Publication date
JP7014303B2 (ja) 2022-02-01
TWI833789B (zh) 2024-03-01
WO2020049959A1 (ja) 2020-03-12
KR102690379B1 (ko) 2024-08-05
US12116670B2 (en) 2024-10-15
JPWO2020049959A1 (ja) 2021-08-26
TW202025236A (zh) 2020-07-01
KR20210052479A (ko) 2021-05-10
CN112585730A (zh) 2021-03-30
US20210317579A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
CN112585730B (zh) 基片处理方法和基片处理装置
US9115429B2 (en) Dry non-plasma treatment system and method of using
CN107578984B (zh) 基座支撑部及包含基座支撑部的外延生长设备
JP2017226863A (ja) ガス混合装置および基板処理装置
KR100574116B1 (ko) 반도체 처리 시스템의 매엽식 처리 장치
JP2002100571A (ja) 処理装置及び処理方法
TWI697364B (zh) 一體的噴嘴組件、下襯裡，及包括此之用於基板處理的設備
US9425074B2 (en) Heat treatment apparatus
JP4969926B2 (ja) 加熱処理装置、酸化処理システムおよび加熱処理方法
US6194030B1 (en) Chemical vapor deposition velocity control apparatus
CN108505020B (zh) 成膜装置
JP2005142355A (ja) 基板処理装置及び半導体装置の製造方法
JP2003158061A (ja) 基板処理装置および基板処理方法
KR20200022624A (ko) 기판 처리 장치 및 기판 처리 방법
JP6096588B2 (ja) 基板処理装置及び基板処理方法
JP5875809B2 (ja) 基板処理装置及び半導体装置の製造方法
JP7522299B2 (ja) 基板処理装置及び基板処理方法
JP2014132674A (ja) 支持体構造及び処理装置
JP3647278B2 (ja) 基板熱処理装置および基板熱処理方法
JP7422513B2 (ja) 基板加熱装置
CN114762092A (zh) 基板处理装置、半导体装置的制造方法及程序
JP2008218877A (ja) 基板処理装置および半導体装置の製造方法
JP2023034003A (ja) 基板に成膜を行う装置及び基板に成膜を行う方法
JP2024090050A (ja) 成膜装置及び処理方法
KR20210025742A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant