KR20210052479A - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20210052479A
KR20210052479A KR1020217008539A KR20217008539A KR20210052479A KR 20210052479 A KR20210052479 A KR 20210052479A KR 1020217008539 A KR1020217008539 A KR 1020217008539A KR 20217008539 A KR20217008539 A KR 20217008539A KR 20210052479 A KR20210052479 A KR 20210052479A
Authority
KR
South Korea
Prior art keywords
substrate
gas
gap
wafer
film
Prior art date
Application number
KR1020217008539A
Other languages
English (en)
Inventor
고이치 마츠나가
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210052479A publication Critical patent/KR20210052479A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

표면측에 반도체 장치가 형성되는 기판을 가스에 의해 처리하는 방법에 있어서, 기판의 이면에 막 두께의 면내 균일성이 양호한 박막을 성막하는 것이다. 표면을 위로 향하게 한 상태에서 기판의 이면을 지지부에 의해 지지하고, 기판의 이면과, 이면과 대향하는 가이드면의 사이에 간극을 형성하는 공정과, 지지부에 지지된 기판보다도 외측으로부터 배기하는 공정과, 가이드면측으로부터 가스 토출구를 통해서 간극에 원료 가스를 공급함과 함께 원료 가스를 가열하여, 기판의 이면에 박막을 증착에 의해 성막하는 공정을 포함하고, (a) 성막하는 공정은, 성막 도중에 상기 간극의 높이를, 제1 값 및 당해 제1 값보다도 작은 제2 값의 한쪽으로부터 다른 쪽으로 변경하는 공정을 포함하는 것, (b) 성막하는 공정은, 기판의 직경 방향의 위치가 서로 다른 제1 가스 토출구 및 제2 가스 토출구의 각 토출 유량의 유량비를 성막 도중에 변경시키는 공정을 포함하는 것 중 적어도 한쪽의 조건을 구비한다.

Description

기판 처리 방법 및 기판 처리 장치
본 개시는, 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
특허문헌 1에는, 기판의 표면을 소수화하는데 있어서, 기판이 HMDS 가스에 충분히 노출되지 않은 상태에서 열처리를 위해 기판을 가열해버리면, 열처리 온도를 높여도 기판의 소수성이 기대만큼 높아지지 않는 것을 알아낸 것이 기재되어 있다. 그래서 웨이퍼는 다음과 같이 해서 소수화 처리된다. 우선 웨이퍼는, 업된 상태의 지지 핀에 의해 지지됨으로써, 처리 공간 내에서 표면이 위를 향하도록 수평하게 배치되고, 이 상태에서 상측 케이스의 중심부에 마련된 가스 토출구로부터 처리 가스의 공급이 실시된다. 즉 열판으로부터 이격된 상방 위치에 웨이퍼를 배치한 상태에서, 기판의 표면측에 처리 가스의 공급이 실시된다. 이때의 처리 가스의 온도는 예를 들어 15 내지 30℃이다. 이어서, 지지 핀을 강하시켜, 웨이퍼를 열판 상에 배치하고, 웨이퍼의 표면 온도를 60 내지 80℃로 가열한다.
이러한 방법에 의하면, 기판의 열처리 온도에 따라서 기대되는 소수화도를 기판에 대하여 충분히 안정적으로 부여할 수 있다.
일본 특허 공개 제2016-46515호 공보
본 개시는 이러한 사정에 기초해서 이루어진 것이며, 표면측에 반도체 장치가 형성되는 기판을 가스에 의해 처리하는 방법에 있어서, 기판의 이면에 막 두께의 면내 균일성이 양호한 박막을 성막할 수 있는 기술을 제공한다.
본 개시는, 처리 용기 내에서, 표면측에 반도체 장치가 형성되는 기판을 가스에 의해 처리하는 방법에 있어서,
표면을 위를 향하게 한 상태에서 기판의 이면을 지지부에 의해 지지하고, 당해 기판의 이면과, 당해 이면과 대향하는 가이드면의 사이에 간극을 형성하는 공정과,
상기 지지부에 지지된 기판보다도 외측으로부터 배기되도록 상기 처리 용기의 둘레 방향을 따라 형성된 배기구로부터 처리 용기 내를 배기하는 공정과,
상기 가이드면측으로부터 가스 토출구를 통해서 상기 간극에 원료 가스를 공급함과 함께 당해 원료 가스를 가열하여, 상기 기판의 이면에 박막을 증착에 의해 성막하는 공정을 포함하고,
(조건 a) 상기 성막하는 공정은, 성막 도중에 상기 간극의 높이를, 제1 값 및 당해 제1 값보다도 작은 제2 값의 한쪽으로부터 다른 쪽으로 변경하는 공정을 포함할 것,
(조건 b) 상기 성막하는 공정은, 기판의 직경 방향의 위치가 서로 다른 제1 가스 토출구 및 제2 가스 토출구의 각 토출 유량의 유량비를 성막 도중에 변경시키는 공정을 포함할 것
중 적어도 한쪽 조건을 구비한 기판 처리 방법이다.
본 개시에 의하면, 표면측에 반도체 장치가 형성되는 기판을 가스에 의해 처리하는 방법에 있어서, 기판의 이면에 막 두께의 면내 균일성이 양호한 박막을 성막할 수 있다.
도 1은 본 개시의 일 실시 형태에 따른 기판 처리 장치를 도시하는 종단면도이다.
도 2는 도 1에 도시하는 기판 처리 장치에 사용되는 열판을 도시하는 평면도이다.
도 3은 도 1에 도시하는 기판 처리 장치의 A-A'선을 따른 횡단 평면도이다.
도 4는 도 1에 도시하는 기판 처리 장치의 동작을 도시하는 설명도이다.
도 5는 도 1에 도시하는 기판 처리 장치의 동작을 도시하는 설명도이다.
도 6은 노광 장치의 스테이지와 당해 스테이지에 적재되는 기판을 모식적으로 도시하는 설명도이다.
도 7은 본 개시의 다른 실시 형태에 따른 기판 처리 장치를 도시하는 종단면도이다.
도 8은 도 7에 도시하는 기판 처리 장치에 사용되는 열판을 도시하는 평면도이다.
도 9는 도 7에 도시하는 기판 처리 장치의 동작을 도시하는 설명도이다.
도 10은 도 7에 도시하는 기판 처리 장치의 동작을 도시하는 설명도이다.
도 11은 도 7에 도시하는 기판 처리 장치의 동작을 도시하는 설명도이다.
도 12는 도 7에 도시하는 기판 처리 장치의 동작을 도시하는 설명도이다.
도 13은 본 개시의 기판 처리 장치의 배치의 일례의 대상인 도포, 현상 장치의 예를 도시하는 외관도이다.
도 14는 기판의 이면의 막 두께 분포를 평가하기 위한 실험 데이터의 결과를 모식적으로 도시하는 그래프이다.
도 15는 기판의 이면의 막 두께 분포를 평가하기 위한 실험 데이터의 결과를 모식적으로 도시하는 그래프이다.
도 16은 기판의 이면의 막 두께 분포를 평가하기 위한 실험 데이터의 결과를 모식적으로 도시하는 그래프이다.
본 개시의 일 실시 형태에 따른 기판 처리 장치는, 도 1에 도시한 바와 같이 하부재(1)와 상부재(2)를 구비하고 있고, 하부재(1)와 상부재(2)에 의해 처리 용기(10)가 구성된다. 하부재(1)는, 기판인 반도체 웨이퍼(이하, 「웨이퍼」라고 함)(W)의 반경보다도 큰 반경을 갖는 원판형 열판(3)과, 열판(3)의 상면 이외를 둘러싸는 편평한 원통형 외장부(30)를 구비하고 있다.
열판(3)은, 판형부(31)와 이 판형부(31) 내에 마련된 가열부를 이루는 저항 발열체로 이루어지는 히터(32)를 구비하고 있다. 히터(32)는, 예를 들어 열판(3)의 중심을 중심으로 하는 동심원형으로 복수 분할되어, 열판(3)의 표면을 높은 균열성을 갖고 가열할 수 있도록 구성되어 있다. 도 1에서는 저항 발열 히터(32)는, 편의상 2개로 분할되어 있는 것으로서 기재되어 있다.
도 1 및 도 2에 도시한 바와 같이, 열판(3)의 표면에는, 열판(3)의 중심을 중심으로 해서, 웨이퍼의 반경보다도 짧은 반경의 원을 따라 복수 예를 들어 8개의 갭 핀(33)이 마련되어 있다. 각 갭 핀(33)은, 예를 들어 0.3mm의 높이로 설정되어 있다.
열판(3)에서의 갭 핀(33)보다도 중앙쪽으로는, 열판(3)의 중심을 중심으로 하는 원을 따라 둘레 방향으로 3개의 승강 핀(34)이 당해 열판(3)을 관통해서 마련되어 있다. 3개의 승강 핀(34)은, 승강 부재(35)를 통해서 예를 들어 에어 실린더에 의해 구성되는 승강 기구(36)에 접속되어 있다. 도 1에서는, 편의상 2개의 갭 핀(33) 및 2개의 승강 핀(34)을 도시하고 있다.
열판(3)의 중심부에는 후술하는 증착용 원료 가스가 흐르는 가스 유로(41)가 관통해서 형성되어 있다. 가스 유로(41)의 선단측은 열판(3)의 중심부에 개구되는 가스 토출구(40)를 이루고 있다. 즉, 가스 유로(41)의 출구가 가스 토출구(40)를 이루고 있다. 또한 가스 유로(41)의 기단측은 외장부(30)의 중심부를 관통하여, 원료 가스 공급관(42)에 접속되어 있다. 원료 가스 공급관(42)의 기단측은 밸브(V1)를 통해서 기화기(43)에 접속되어 있다. 기화기(43)는, 액체 원료를 캐리어 가스에 의해 기화하기 위한 것으로, 액체 원료 공급관(51) 및 캐리어 가스 공급관(52)이 접속되어 있다. 캐리어 가스로서 이 예에서는 질소 가스가 사용된다.
액체 원료 공급관(51)에는, 밸브(V2), 유량 조정부(511), 액체 원료 공급원(512)이 하류측에서부터 이 차례로 접속되어 있다. 캐리어 가스 공급관(52)에는, 밸브(V3), 유량 조정부(521), 캐리어 가스 공급원(522)이 하류측에서부터 이 차례로 접속되어 있다.
액체 원료는, 불소 수지인 폴리테트라플루오로에틸렌(PTFE), 예를 들어 테플론(등록 상표)이 사용된다.
상부재(2)는, 하부재(1)의 상방 공간을 덮도록 편평한 원통형 덮개부(21)를 구비하고, 덮개부(21)에서의 주위벽부(22)의 하면은 외장부(30)의 상면에 중첩되도록 형성되어 있다. 덮개부(21)는, 승강 기구(20)에 의해 하부재(1)에 중첩되는 위치와, 외부의 기판 반송 기구와 승강 핀(34)의 사이에서 웨이퍼(W)의 전달이 행하여지는 위치의 사이에서 승강할 수 있도록 구성된다.
덮개부(21)에는, 당해 덮개부(21)의 주위벽부(22)로 둘러싸이는 공간을 상하로 구획하도록 가스 분산판(23)이 마련되고, 가스 분산판(23)의 상방측 및 하방측은 각각 가스의 확산 공간 및 처리 공간을 이루고 있다. 가스 분산판(23)은, 이 예에서는 처리 공간을 평면으로 보았을 때 전체에 걸쳐서 가스 분출 구멍(24)이 마련되어 있다.
덮개부(21)의 상면판의 중심부에는 가스 유로(25)가 관통해서 형성되고, 가스 유로(25)의 하단은, 이미 설명한 확산 공간에 개구되어 있다. 가스 유로(25)의 상단은 퍼지 가스 공급관(26)에 접속되고, 퍼지 가스 공급관(26)에는, 밸브(V4), 유량 조정부(27), 퍼지 가스 공급원(28)이 하류측에서부터 이 차례로 접속되어 있다. 퍼지 가스로서 이 예에서는 질소 가스가 사용된다. 또한 가스 분산판(23) 및 가스 유로(25)는 퍼지 가스 공급부를 구성하고 있다.
덮개부(21)의 주위벽부(22)의 내부에는, 도 1 및 도 3에 도시한 바와 같이 각각 상하로 관통하는 복수의 배기로(6)가 당해 덮개부(21)의 둘레 방향을 따라 배치되어 있다. 주위벽부(22)의 하면측에는, 배기로(6)를 포함하는 덮개부(21)의 중앙쪽 부위가 전체 둘레에 걸쳐서 절취되어, 당해 주위벽부(22)의 하부를 처리 공간측으로부터 보면 단차부(61)가 형성되어 있다. 따라서 배기로(6)의 하단은 단차부(61)에 개구되어 있어, 배기구(60)를 형성하고 있다. 덮개부(21)의 상면의 주연부에는 둘레 방향을 따라 환형으로 형성된 배기실(62)이 마련되고, 배기실(62)의 저부에는 배기로(6)의 상단이 개구되어 있다. 배기실(62)에는, 둘레 방향을 따라 복수의 배기관(63)이 접속되어 있고, 배기관(63)의 하류단은 예를 들어 공장 내의 각 섹션의 배기로가 공통으로 접속되는 배기 덕트에 접속되어 있다.
본 개시의 실시 형태에 따른 기판 처리 장치는 컴퓨터에 의해 구성되는 제어부(100)를 구비하고 있고, 제어부(100)는, 후술하는 동작을 행하기 위한 프로그램이 기억부에 저장되어 있다. 프로그램은, 콤팩트 디스크, 메모리 카드, 마그네트 옵티컬 디스크 등의 기억 매체를 통해서 기억부에 인스톨된다. 도 1에는, 제어부(100)로부터 제어 신호가 보내지는 제어 라인의 일부가 기재되어 있고, 승강 핀(34)의 승강 기구(36), 밸브(V1 내지 V4), 유량 조정부(27, 511, 521)는 제어부(100)에 의해 제어된다.
다음으로 상술한 기판 처리 장치의 작용에 대해서 설명한다. 우선 덮개부(21)를 상승시켜서 처리 용기(10)를 개방한 상태로 하고, 표면측에 반도체 장치가 형성되는 웨이퍼(W)를 도시하지 않은 기판 반송 기구에 의해 열판(3)의 상방 영역으로 반송하여, 기판 반송 기구로부터 승강 핀(34)에 전달한다. 기판 반송 기구가 처리 용기(10)의 밖으로 퇴피한 후, 덮개부(21)를 하강시켜서 처리 용기(10)를 닫은 상태(도 1에 도시하는 상태)로 한다. 웨이퍼(W)는, 웨이퍼(W)의 이면과 열판(3)의 표면 사이의 거리, 즉 도 1에도 부호를 기재한 간극(G)의 높이가 제1 값 예를 들어 2mm로 설정된 상태에서 승강 핀(34)에 지지되어 있다. 이때 웨이퍼(W)의 중심이 소정의 허용 범위 내에서 열판(3)의 중심, 즉 가스 토출구(40)의 중심에 일치하도록 적재된다.
열판(3)은, 일례에서는 웨이퍼(W)가 승강 핀(34)에 전달되기 전에 히터(32)에 의해 원료 가스가 결로하는 온도보다도 높은 온도이며, 액체 원료인 테플론이 분해하는 온도보다도 낮은 온도, 예를 들어 50 내지 180℃로 가열되어 있다.
그리고 밸브(V4)를 개방해서 퍼지 가스 공급원(28)으로부터 질소 가스인 퍼지 가스를 처리 용기(10) 내에 공급한다. 퍼지 가스는, 덮개부(21)의 중심부의 가스 유로(25)로부터 가스 분산판(23)을 통해서 웨이퍼(W)의 표면 및 웨이퍼(W)의 외측 영역에 공급된다. 또한 배기로(6)에 의해 처리실(10) 내가 배기되어 있다.
이 상태에서, 도 4에 도시한 바와 같이 열판(3)의 중심부의 가스 토출구(40)로부터 테플론 가스(증기)와 캐리어 가스인 질소 가스의 혼합 가스인 원료 가스가 예를 들어 2.0리터/분의 유량으로 웨이퍼(W)의 이면과 열판(3)의 사이의 간극(G)에 공급된다.
원료 가스의 공급에 관해서 기재해 두면, 액체 원료 공급관(51) 및 캐리어 가스 공급관(52)으로부터 각각 액체 원료인 테플론과 캐리어 가스인 질소 가스가 기화기(43)에 보내져, 테플론이 기화되어서 질소 가스와 함께 원료 가스 공급관(42) 내를 흘러, 가스 토출구(40)로부터 토출한다.
가스 토출구(40)로부터 토출한 원료 가스는, 웨이퍼(W)의 이면과 열판(3)의 사이의 간극(G)을 전체 둘레에 걸쳐서 확산하여, 웨이퍼(W)의 외측으로 유출되고, 가스 분산판(23)으로부터 흘러 오는 퍼지 가스와 함께 덮개부(22)의 하부의 단차부(61)를 통해서 배기로(6) 내에 유입되어, 처리 분위기로부터 배기된다.
덮개부(22)의 주위벽부(22)를 따라 복수 형성되어 있는 배기로(6)의 하단은, 단차부(61)에 개구되어 있고, 단차부(61)는, 주위벽부(22)의 전체 둘레에 걸쳐서 형성되어 있다. 따라서 서로 인접하는 배기로(6)의 사이의 단차부(61)는, 배기 유로의 말하자면 완충 영역의 역할을 가지며, 원료 가스 및 퍼지 가스는 둘레 방향으로 높은 균일성을 갖고 배기된다.
원료 가스가 상기 간극(G)을 흐름으로써 증착 원료인 테플론이 웨이퍼(W)의 이면에 증착된다. 웨이퍼(W)의 이면의 주연에 가까운 영역, 즉 주연부는, 가스 분산판(23)으로부터 하강해 오는 퍼지 가스가 돌아 들어가고, 이 때문에 원료 가스의 기류가 흐트러져, 원료 가스가 웨이퍼(W)의 이면에 골고루 퍼지지 않아, 당해 주연부에 테플론 막이 증착되지 않는 영역이 나타나는 경우가 있어, 막 두께의 면내 균일성이 안정되지 않는다. 퍼지 가스를 공급하지 않는 경우에는, 웨이퍼(W)의 이면의 주연부에 테플론 막이 성막되는데, 도 1에 도시하는 장치 구조에서는, 원료 가스가 웨이퍼(W)의 표면에 돌아 들어가, 반도체 장치의 형성 영역에 테플론이 성막되어버릴 우려가 있다.
그래서 본 실시 형태에서는, 웨이퍼(W)의 이면과 열판(3) 사이의 거리, 즉 간극(G)의 높이(치수)를 제1 값인 예를 들어 2mm로 설정한 상태에서 이미 설명한 바와 같이 당해 이면에 대하여 증착을 행한 후, 웨이퍼(W)의 이면과 열판(3) 사이의 거리를 제2 값인 예를 들어 0.3mm까지 작게 설정한 상태에서 증착을 행한다. 이 예에서는, 갭 핀(33)의 높이가 0.3mm이며, 승강 핀(34)을 하강시켜서 승강 핀(34)에 지지되어 있는 웨이퍼(W)를 도 5에 도시하는 바와 같이 갭 핀(33)에 전달함으로써 상기 간극(G)의 높이를 2mm에서 0.3mm로 변경하고 있다. 승강 핀(34)은 열판(3)의 표면보다도 하방측에 위치하고 있지만, 도 5에서는 승강 핀(34)은 도시하고 있지 않다.
그리고 웨이퍼(W)를 갭 핀(33)에 지지한 상태에서, 가스 토출구(40)로부터 원료 가스가 1리터/분의 유량으로 웨이퍼(W)의 이면과 열판(3)의 사이의 간극(G)에 공급된다. 이렇게 간극(G)을 작게 하면, 퍼지 가스가 웨이퍼(W)의 이면으로 돌아 들어가기 어려워지기 때문에, 웨이퍼(W)의 이면의 주연부에 있어서 원료 가스에 대한 퍼지 가스의 기류의 영향이 억제되고, 이 때문에 증착이 진행되어 테플론 막이 성막된다. 원료 가스는 웨이퍼(W)의 이면의 주연부로부터 중앙쪽의 영역에도 골고루 퍼지지만, 테플론은 단분자 막이 형성된 후에는 더 적층되지 않으므로, 웨이퍼(W)의 이면 전체에 걸쳐서 적층되는 것은 아니고, 웨이퍼(W)의 이면의 주연부에 적층된다.
여기서 간극(G)의 높이가 큰 쪽의 상태, 이 예에서는 당해 치수를 2mm로 설정한 상태를 광 갭, 치수가 작은 쪽의 상태, 이 예에서는 당해 치수를 0.3mm로 설정한 상태를 협 갭이라고 칭하기로 한다. 본 실시 형태에서는, 우선 광 갭으로 증착을 행하고, 이어서 협 갭으로 증착을 행하고 있어, 2단계의 스텝을 행하고 있다. 따라서 1단째의 스텝에서 증착되지 않은 웨이퍼(W)의 이면의 주연부에 대하여, 2단째의 스텝에서 증착을 보충하고 있다고 할 수 있다.
가령 2단째의 스텝만으로 웨이퍼(W)의 이면에 테플론 막을 성막하고자 하면, 간극(G)이 좁기 때문에, 원료 가스의 유량을 많게 하면 웨이퍼(W)가 부상해버리므로, 원료 가스를 말하자면 소유량으로 흘리지 않을 수 없으므로, 테플론의 증착 속도가 느려진다.
이에 반해, 광 갭으로 1단째의 스텝을 행한 후, 협 갭으로 2단째의 스텝을 행하면, 2단째의 스텝에서의 증착 속도가 빨라진다. 즉, 2단째의 스텝을 행할 때는 웨이퍼(W)의 이면의 주연부보다도 중앙쪽으로 치우친 영역에는 이미 테플론 막이 성막되어 있으므로, 당해 영역에서의 원료 가스의 소비가 억제된다. 이 때문에 웨이퍼(W)의 이면 주연부에 공급되는 원료 가스의 유량이 많아져서, 당해 주연부에서의 증착 속도가 빨라진다. 그 결과 웨이퍼(W)의 이면 전체에 빠르게 박막으로서의 수지막인 테플론 막을 성막할 수 있다.
증착 처리의 시간에 대해서 일례를 들면, 1단째의 스텝은 180초이며, 2단째의 스텝은 120초이다.
2단째의 스텝이 종료되면, 원료 가스의 공급이 정지되고, 덮개부(21)가 상승해서 외장부(33)와의 사이가 개방되어, 갭 핀(33)에 지지되어 있는 웨이퍼(W)가 승강 핀(34)에 의해 밀어올려져서 상승한다. 계속해서 외부로부터 도시하지 않은 기판 반송 기구가 웨이퍼(W)의 하방으로 진입하여, 웨이퍼(W)의 반입 시와 역의 동작으로 웨이퍼(W)가 기판 반송 기구에 전달되어 기판 처리 장치로부터 반출된다.
광 갭에서의 간극(G)의 높이 즉 제1 값은, 2mm에 한정되는 것은 아니고, 예를 들어 0.5mm보다도 크고, 7mm 이하의 범위에서 선택되는 값으로 설정된다. 또한 협 갭에서의 간극(G)의 높이 즉 제2 값은, 0.3mm에 한정되는 것은 아니고, 예를 들어 0.1mm 이상, 0.5mm 이하의 범위에서 선택되는 값으로 설정된다.
본 실시 형태에서 사용되는 승강 핀(34), 갭 핀(33) 및 열판(3)의 역할에 대해서 설명을 첨가해 둔다.
승강 핀(34) 및 갭 핀(33)은, 웨이퍼(W)를 열판(3)의 상방에서 지지하기 위한 지지부에 상당한다. 웨이퍼(W)의 높이 위치를 변경하는데 있어서, 갭 핀(33)은 승강하지 않지만, 승강 핀(34)이 승강하므로, 제어부(100)는, 성막 도중에 열판(3)에 대한 웨이퍼(W)의 높이 위치를 변경시키도록 지지부를 제어하는 것이라고 할 수 있다.
또한 열판(3)은, 원료 가스를 가열하는 역할 외에, 웨이퍼(W)의 이면과의 사이에 원료 가스를 통류시키는 간극(G)을 형성하여, 원료 가스를 웨이퍼(W)의 이면을 따라 웨이퍼(W)의 외연까지 가이드하는 역할을 갖고 있다. 즉 열판(3)의 표면은 원료 가스의 가이드면으로서의 역할을 갖고 있다. 따라서 본 실시 형태에서는, 열판(3)은 가이드면 형성 부재의 일 양태이다.
상술한 실시 형태에 따르면, 다음의 효과가 있다. 이미 설명한 바와 같이 1단째의 스텝에서만 증착 처리를 행하고자 하면, 막 두께의 면내 균일성이 안정되지 않는다. 또한 2단째의 스텝에서만 증착 처리를 행하고자 하면, 웨이퍼(W)의 이면 전체에 테플론 막을 성막하는데 긴 시간이 걸려버린다. 이 때문에, 광 갭으로 1단째의 스텝을 행한 후, 협 갭으로 2단째의 스텝을 행함으로써, 1단째의 스텝만을 행한 경우, 2단째의 스텝만을 행한 경우의 과제가 보충되어, 결과적으로 웨이퍼(W)의 이면 전체에 막 두께의 면내 균일성이 양호한 테플론 막을 빠르게 성막할 수 있다.
본 발명에서는, 상술한 예와는 반대로, 협 갭으로 1단째의 스텝을 행하고, 이어서 광 갭으로 2단째의 스텝을 행하도록 해도 된다. 이 경우, 간극(G)을 도중에 변경하지 않고 일정하게 유지한 상태(광 갭인채로 혹은 협 갭인채로)에서 웨이퍼(W)의 테플론 막의 성막을 행하는 경우에 비하여, 막 두께의 면내 균일성 및 처리 시간 전체의 단축화를 도모하기 위한 원료 가스 유량 등의 파라미터의 설정 자유도가 크다. 따라서 장치를 운용하기 쉬워져, 결국, 막 두께의 면내 균일성 및 처리 시간의 단축화를 도모할 수 있다.
이미 설명한 특허문헌 1에는, 열판으로부터 이격된 상방 위치에 웨이퍼를 배치한 상태에서, 기판에 처리 가스의 공급이 실시되는 것이 기재되어 있다. 그러나 상측 케이스의 중심부에 마련된 가스 토출구로부터 기판의 표면측에 처리 가스가 공급되는 점, 처리 가스는 소수화 처리용의 HMDS 가스인 점에서, 방법 자체가 본 개시의 방법과는 다르고, 또한 성막 처리를 행하는 방법도 아니다. 따라서 본 개시는, 특허문헌 1에 개시되어 있는 방법과는 전혀 다르다.
웨이퍼(W)의 이면에 테플론 막을 성막하면 다음과 같은 이점이 있다. 반도체 제조 공정의 하나로 노광 처리가 있고, 이 노광 처리는 표면에 레지스트막이 형성된 웨이퍼를 노광 장치의 스테이지에 흡착시킨 상태에서 행하여진다. 노광 장치의 스테이지는, 다수의 핀이 표면에 배열되고, 웨이퍼는 이들 핀 군 상에 적재되어, 배큠 척에 의해 스테이지측에 흡인되서 평탄화되어, 노광이 행하여진다.
도 6은, 표면측이 볼록 형상으로 만곡된 웨이퍼(W)가 스테이지(S)에 흡착되는 모습을 모식적으로 도시하는 도면이며, 스테이지(S)에 흡착된 웨이퍼(W)의 외연 부근에 큰 스트레스가 발생하여, 패턴의 오버레이가 악화하는 요인의 하나로 되는 경우가 있다.
본 개시와 같이 웨이퍼(W)의 이면에 테플론 막을 성막함으로써, 스테이지(S)와 웨이퍼(W)의 사이의 마찰이 작아지므로, 웨이퍼(W)가 스테이지(S)에 흡착될 때 원활하게 펼쳐지고, 이 때문에 웨이퍼(W)의 스트레스가 억제되어, 오버레이의 악화가 억제된다.
또한, 본 개시에 있어서는, 광 갭으로 1단째의 스텝을 행한 후, 협 갭으로 2단째의 스텝을 행하는 것 대신에, 협 갭으로 1단째의 스텝을 행하고, 이어서 광 갭으로 2단째의 스텝을 행하도록 해도 된다. 이 경우, 원료 가스의 유량의 대소도 반대로 되어, 1단째의 스텝에서의 원료 가스의 유량은 예를 들어 1.0리터/분, 2단째의 스텝에서의 원료 가스의 유량은 예를 들어 2.0리터/분으로 설정된다.
도 7은, 본 개시의 다른 실시 형태에 따른 기판 처리 장치를 도시한다. 이 기판 처리 장치는, 열판(3)의 중심부에 가스 유로(41)가 관통해서 형성되는 구성에 더하여, 열판(3)의 중심부로부터 주연측으로 이격된 위치에 가스 유로(71)가 관통해서 형성되어 있다. 가스 유로(71)는, 열판(3)의 중심을 중심으로 해서, 웨이퍼(W)의 반경보다는 작은 반경, 이 예에서는 웨이퍼(W)의 반경의 절반 정도의 반경의 원을 따라 등간격으로 예를 들어 3개 형성되어 있고, 각 가스 유로(71)의 선단측은 열판(3)의 표면에 개구되는 가스 토출구(70)를 이루고 있다. 도 8은, 이 예의 열판(3)을 도시하고 있지만, 동 도면에서, 갭 핀(33), 승강 핀(34)은 생략되어 있다.
각 가스 유로(71)의 기단측은 외장부(30)를 관통하여, 원료 가스 공급관(72)에 접속되어 있다. 원료 가스 공급관(72)의 기단측은, 열판(33)의 중심부의 가스 유로(41)에 접속되어 있는 이미 설명한 원료 가스 공급관(42)과 합류하여, 기화기(43)에 접속되어 있다. 각 원료 가스 공급관(72)에는, 제어부(100)의 제어 신호에 의해 개폐 제어되는 밸브(V5)가 마련되어 있다. 도 7에서는, 편의상 가스 유로(71)는 2개 도시하고 있다. 가스 유로(71)를 마련해서 당해 가스 유로(71)에 관련된 구조를 구비하고 있는 것 외에는, 도 1에 도시한 기판 처리 장치와 마찬가지이다.
다음으로 본 개시의 다른 실시 형태에 따른 기판 처리 장치의 작용에 대해서 설명한다. 열판(3)의 중심부의 가스 토출구인 40을 제1 가스 토출구(40), 당해 중심부로부터 외측으로 이격되어 있는 3개의 가스 토출구(70)를 제2 가스 토출구(70)라고 칭하기로 한다. 이 실시 형태에서는, 웨이퍼(W)가 외부의 기판 반송 기구로부터 승강 핀(34)을 통해서 갭 핀(33)에 전달된다. 그리고 이미 설명한 일 실시 형태와 마찬가지로 처리 용기(10) 내에 퍼지 가스가 공급되고, 또한 배기구(60)로부터 배기가 행하여진다. 이 상태에서, 도 9에 도시하는 바와 같이 제1 가스 토출구(40)로부터 원료 가스인, 테플론 가스와 캐리어 가스의 혼합 가스가 예를 들어 1.0리터/분의 유량으로 소정 시간 웨이퍼(W)의 이면과 열판(3)의 사이의 간극(G)에 공급된다. 이때 밸브(V5)는 폐쇄되어 있어, 제2 가스 토출구(70)로부터는 원료 가스가 공급되지 않는다.
다음으로 밸브(V1)를 폐쇄함과 함께 밸브(V5)를 개방하여, 제1 가스 토출구(40)로부터의 원료 가스의 공급을 정지하고, 도 10에 도시하는 바와 같이 제2 가스 토출구(70)로부터 원료 가스를 간극(G)에 공급한다. 3개의 가스 토출구(70)로부터의 원료 가스의 총 유량은 예를 들어 1.0리터/분으로 설정된다. 증착 처리의 시간에 대해서 일례를 들면, 1단째의 스텝은 180초이며, 2단째의 스텝은 120초이다.
그리고 소정 시간 증착 처리를 행한 후, 원료 가스의 공급이 정지되고, 상술한 바와 같이 웨이퍼(W)가 기판 처리 장치의 밖으로 반출된다.
이 실시 형태에서는, 1단째의 스텝을 협 갭으로 제1 가스 토출구(40)로부터 원료 가스를 토출하고 있으므로, 웨이퍼(W)의 이면의 주연부의 증착 속도는 느리지만, 이면의 중앙 영역에는 테플론 막이 빠르게 성막된다. 그리고 2단째의 스텝을 협 갭으로 제2 가스 토출구(70)로부터 원료 가스를 토출하고 있으므로, 이면의 주연부에 테플론 막이 빠르게 성막된다. 따라서, 웨이퍼(W)의 이면 전체에 막 두께의 면내 균일성이 양호한 테플론 막을 빠르게 성막할 수 있다.
상기 다른 실시 형태에서는, 1단째의 스텝에서, 협 갭으로 제1 가스 토출구(40)로부터 원료 가스를 토출하고 있지만, 1단째의 스텝을 도 11에 도시하는 바와 같이 광 갭으로 행하도록 해도 된다. 이 경우 1단째의 스텝에서는, 승강 핀(34)을 상승시켜서 갭 핀(33) 상의 웨이퍼(W)를 밀어올려, 간극(G)의 높이가 예를 들어 2mm로 설정되고, 원료 가스의 유량은 예를 들어 2.0리터/분으로 설정된다.
또한 2단째의 스텝에서, 협 갭으로 제2 가스 토출구(70)로부터 원료 가스를 토출하는 것 대신에, 도 12에 도시하는 바와 같이 광 갭으로 행하도록 해도 된다. 이 경우, 2단째의 스텝에서는, 웨이퍼(W)는 승강 핀(34)에 의해 지지되고, 간극(G)의 높이가 예를 들어 2mm로 설정되고, 3개의 가스 토출구(70)로부터의 원료 가스의 총 유량은 예를 들어 2.0리터/분으로 설정된다.
따라서 도 7에 도시한 기판 처리 장치를 사용해서 증착 처리를 행하는 경우, 이미 서술한 설명을 정리하면, 1단째의 스텝, 2단째의 스텝은 다음과 같은 조합으로 할 수 있다.
1단째의 스텝 2단째의 스텝
도 9의 상태 도 10의 상태
도 11의 상태 도 10의 상태
도 9의 상태 도 12의 상태
도 11의 상태 도 12의 상태
또한 본 개시에 있어서는, 도 7에 도시한 기판 처리 장치를 사용해서 증착 처리를 행하는 경우, 이미 설명한 1단째의 스텝에 대응하는 증착 처리와 2단째의 스텝에 대응하는 증착 처리의 실시 순서를 반대로 해도 된다. 즉, 이 경우 상술한 2단째의 스텝이 1단째의 스텝으로 되고, 상술한 1단째의 스텝이 2단째의 스텝으로 된다. 이러한 스텝의 조합을 이하에 기재해 둔다.
1단째의 스텝 2단째의 스텝
도 10의 상태 도 9의 상태
도 10의 상태 도 11의 상태
도 12의 상태 도 9의 상태
도 12의 상태 도 11의 상태
본 개시의 기판 처리 장치는, 원료 가스의 가스 토출구를 열판(3)의 직경 방향으로 복수 마련하는 구성을 채용할 수 있고, 그 일례로서 도 7의 기판 처리 장치를 들 수 있다. 그리고 제1 가스 토출구(40) 및 제2 가스 토출구(70)의 한쪽으로부터 원료 가스를 공급하고, 다른 쪽으로부터의 원료 가스의 공급은 정지하는 예를 들고 있다. 그러나 제1 가스 토출구(40) 및 제2 가스 토출구(70) 양쪽으로부터 원료 가스를 공급하고, 제1 가스 토출구(40)의 가스 유량 및 제2 가스 토출구(70)의 가스 유량의 비율, 즉 가스 유량비를 1단째의 스텝과 2단째의 스텝의 사이에서 변경하도록 해도 된다. 예를 들어 양쪽 가스 토출구(40, 70)로부터 원료 가스를 공급하면서, 1단째의 스텝에서는 제1 가스 토출구(40)의 가스 유량을 웨이퍼(W)의 중앙 영역의 증착에 적합한 값으로 설정하고, 2단째의 스텝에서는 제2 가스 토출구(70)의 가스 유량을 웨이퍼의 주연 영역의 증착에 적합한 값으로 하는 등의 방법을 채용할 수 있다.
또한, 1단째의 스텝과 2단째의 스텝에서 제1 가스 토출구(40) 및 제2 가스 토출구(70)의 유량의 비율을 변경하지 않을 경우에는, 다음의 불이익이 있다. 즉, 웨이퍼(W)의 주연 영역에 테플론을 확실하게 증착시키면서 또한 웨이퍼(W)의 표면에의 원료 가스의 돌아 들어가기를 방지하고, 또한 웨이퍼(W)의 들뜸을 방지하는 것을 동시에 충족시키는 것이 지극히 어렵다.
또한 웨이퍼(W)의 중앙 영역의 증착을 행하기 위한 원료 가스의 토출구인 제1 가스 토출구(40)는, 열판(3)의 중심부에 마련하는 것에 한정되지 않고, 예를 들어 당해 중심부의 근방에 둘레 방향으로 복수 마련하는 구성이어도 된다. 제2 가스 토출구(70)는 3개에 한하지 않고, 2개 또는 4개 이상 마련해도 된다.
도 1의 기판 처리 장치를 사용한 성막 방법은, 성막 도중에 열판(3)의 표면에 대한 웨이퍼(W)의 높이 위치, 즉 간극(G)의 높이를 변경하는 방법의 일례이다.
또한 도 7의 기판 처리 장치를 사용한 성막 방법은, 원료 가스의 가스 토출구로서 웨이퍼(W)의 직경 방향의 위치가 서로 다른 제1 가스 토출구(40) 및 제2 가스 토출구(70)를 사용하여, 제1 가스 토출구(40) 및 제2 가스 토출구(70)의 각 토출 유량의 유량비를 성막 도중에 변경하는 방법의 일 양태이다. 또한 도 7의 기판 처리 장치를 사용한 성막 방법은, 제1 가스 토출구(40) 및 제2 가스 토출구(70)의 각 토출 유량의 유량비를 변경하는 것과, 간극(G)의 높이를 변경하는 것을 조합한 예도 포함되어 있다.
따라서 본 개시는,
(조건 a) 성막 도중에 상기 가이드면에 대한 기판의 높이 위치를 변경하는 공정을 포함할 것,
(조건 b) 기판의 직경 방향의 위치가 서로 다른 제1 가스 토출구 및 제2 가스 토출구의 각 토출 유량의 유량비를 성막 도중에 변경시키는 공정을 포함할 것
중 적어도 한쪽의 조건을 구비한 기판 처리 방법이다.
웨이퍼(W)의 직경 방향의 위치가 서로 다른 제1 가스 토출구(40) 및 제2 가스 토출구(70)를 사용하는 경우에는, 이미 설명한 예와 같이 상기 직경 방향의 위치가 서로 다른 2 그룹, 즉 제1 가스 토출구(40) 및 제2 가스 토출구(70)를 마련하는 것에 제한하지 않는다. 예를 들어 상기 직경 방향의 위치가 서로 다른 3 그룹, 혹은 4 이상의 그룹의 가스 토출구를 사용해서 서로 다른 그룹의 원료 가스의 유량을 성막 도중에 바꾸도록 해도 된다. 그 일례로서, 제2 가스 토출구(70)보다도 더 웨이퍼(W)의 외주측에 위치하는 제3 가스 토출구를 마련하는 경우를 들 수 있다.
본 개시에서 성막하는 박막은, 상술한 예에서는, 단분자 막이 형성된 후에는 당해 단분자 막 상에 막의 성분이 적층되지 않는 막으로서 테플론 막을 기재하고 있지만, 이러한 단분자 막으로서는, 테플론 막에 한정되는 것은 아니다. 또한 박막으로서 불소 수지의 막을 성막하는 경우에는, 폴리테트라플루오로에틸렌막에 한정되는 것은 아니고, 다른 불소 수지인 예를 들어 퍼플루오로알콕시알칸(PFA)이어도 된다.
본 개시에서 성막하는 박막은, 불소 수지에 한정되는 것은 아니고, 다른 수지막이어도 되고, 수지막 이외의 막이어도 된다. 또한 상술한 예에서는, 박막은 웨이퍼의 노광 시에 있어서의 스테이지와 웨이퍼의 마찰의 저감화의 역할을 갖는 막으로서 사용되는 것이지만, 반도체 장치의 제조 시에 있어서의 다른 보조적 역할을 갖는 보조 막, 예를 들어 웨이퍼의 이면을 보호하는 보호막이어도 된다.
본 개시에 관한 기술에 대해서 또한 이하와 같이 추가해 둔다.
웨이퍼(W)의 상방으로부터 공급되는 퍼지 가스에 대해서는, 1단째의 스텝에서의 유량과 2단째의 스텝에서의 유량을 동일하게 해도 되지만, 각 스텝마다 적절한 유량으로 설정하도록 해도 된다. 예를 들어 협 갭으로 성막할 때의 원료 가스의 유량보다도 광 갭으로 성막할 때의 원료 가스의 유량이 많은 경우, 원료 가스의 웨이퍼(W)의 표면에의 돌아 들어감 방지 및 웨이퍼(W)의 들뜸 방지를 위해서 협 갭 시에 비해서 광 갭 시의 퍼지 가스 유량을 많게 하는 방법을 채용해도 된다.
본 개시의 기판 처리 방법에서는, 웨이퍼(W)의 상방측으로부터 퍼지 가스를 공급하는 것에 한정되는 것은 아니다. 예를 들어 배기구의 배치, 배기 유량, 웨이퍼(W)의 외측 구조 등을 조정하여, 퍼지 가스를 공급하지 않고 원료 가스의 기류의 적정화를 도모하도록 해도 된다.
그리고 또한 성막 도중에 웨이퍼(W)의 배향을 변경하도록 해도 된다. 이러한 방법의 이점은 다음과 같다. 처리 용기(10) 내의 전체 영역에서 기류가 완전히 균일하지 않을 경우, 또한 지지부(갭 핀(33) 혹은 승강 핀(34))에 지지되어 있는 웨이퍼(W)에 대해서 수평보다 약간 기울어져 있는 경우가 있다. 이 때문에 웨이퍼(W)의 주연부의 일부 영역에 막이 생기기 어려운 상태가 현재화될 우려가 있다. 이 때문에 성막 도중에 웨이퍼(W)의 배향을 변경함으로써, 막이 생기기 쉬운 부위와 막이 생기기 어려운 부위가 상대적으로 바뀌어, 결과적으로 웨이퍼(W)의 주연부에서 둘레 방향으로 균일하게 막이 생기게 된다.
웨이퍼(W)의 배향을 변경하는 방법의 하나로서, 열판(3)에 회전 기구를 조합해서 웨이퍼(W)를 열판(3)과 함께 회전시키는 방법을 들 수 있다. 이 경우, 성막 도중에 있어서 일단 원료 가스의 공급을 정지하고, 웨이퍼(W)를 갭 핀(33)에 얹은 상태에서 열판(3)을 회전시켜서 웨이퍼(W)의 배향을 바꾼 후에, 원료 가스의 공급을 재개하는 방법을 들 수 있다.
웨이퍼(W)의 배향을 변경하는 다른 방법으로서, 성막 도중에 일단 원료 가스의 공급을 정지하고, 웨이퍼(W)를 처리 용기(3)의 밖으로 반출해서 웨이퍼(W)의 배향을 바꾸고, 웨이퍼(W)를 처리 용기(3) 내로 되돌려서 원료 가스의 공급을 재개하는 예를 들 수 있다. 이 경우, 처리 용기(3)의 외부에 웨이퍼(W)의 회전 스테이지를 마련하여, 당해 회전 스테이지에 의해 웨이퍼(W)의 배향을 바꾸도록 해도 된다. 혹은 회전 기능을 구비하지 않는 보유 지지 스테이지를 설치해 두고, 이 보유 지지 스테이지에 웨이퍼(W)를 얹은 후, 반송 기구의 배향을 바꾸어서 웨이퍼(W)를 보유 지지 스테이지로부터 수취하여, 이에 의해 웨이퍼(W)의 배향을 바꾸도록 해도 된다.
상술한 실시 형태에서는, 갭 핀(33) 상에 웨이퍼(W)를 적재해서 협 갭으로 하고 있지만, 갭 핀(33)을 사용하지 않고 승강 핀(34)에 지지한 상태에서 협 갭을 형성하도록 해도 된다.
또한 간극(G)의 높이의 변경은, 웨이퍼(W)의 높이 위치를 고정하고, 열판(3)을 승강시키도록 해도 된다.
또한, 열판(3)을 사용하지 않고, 웨이퍼(W)의 이면과 대향하는 원료 가스의 가이드면을 갖는 판형체 예를 들어 석영제의 판형체를 사용하여, 이 판형체의 하방에 가열부를 이루는 가열 램프를 마련하여, 가열 램프로부터 판형체를 투과한 적외선에 의해 원료 가스를 가열하도록 해도 된다.
이어서 본 개시의 기판 처리 장치의 적용예에 대해서 기재해 둔다. 레지스트 패턴을 형성하기 위한 시스템으로서, 웨이퍼(W)에 레지스트를 도포하고, 노광 후의 웨이퍼를 현상하는 도포, 현상 장치에 노광 장치를 접속한 시스템이 알려져 있다. 도 13은, 도포, 현상 장치의 일례를 도시하는 외관의 개략도이며, 도포, 현상 장치는, 캐리어 블록(A1)과, 중간 블록(A2)과, 처리 블록(A3)과, 인터페이스 블록(A4)을 이 차례로, 수평 방향으로 직선형으로 접속해서 구성되어 있다. 인터페이스 블록(A4)에는 노광기(A5)가 접속되어 있다. 캐리어 블록(A1)에는, 기판인 웨이퍼(W)가 격납된 캐리어(C)가, 도시하지 않은 캐리어 반송 기구에 의해 반송되어 적재된다. 처리 블록(A3)에는, 기판인 웨이퍼(W)의 표면에 레지스트를 공급해서 레지스트막을 형성하는 도포 모듈, 노광된 레지스트막에 현상액을 공급해서 레지스트 패턴을 형성하는 현상 모듈 등이 마련되어 있다. 중간 블록(A2)에는, 현상된 웨이퍼(W)의 표면 전체를 촬상하는 촬상 모듈 등이 마련되어 있다.
캐리어(C)에 수납되어 있는 웨이퍼(W)는, 웨이퍼 반송 기구에 의해 취출되어, 레지스트막의 형성, 노광, 현상 처리가 행하여진 후, 캐리어(C)로 되돌려진다.
본 개시의 기판 처리 장치는, 도포, 현상 장치 내의 예를 들어 인터페이스 블록(A4)에 마련되어, 레지스트막이 형성된 웨이퍼(W)의 이면에 테플론 막이 성막된다. 레지스트막을 형성하는 일련의 처리로서, 레지스트액 도포 후의 웨이퍼를 가열하는 처리가 있으며, 이 가열 처리를 행하는 가열 모듈 군이 처리 블록(A3) 내에 마련되어 있지만, 본 개시의 기판 처리 장치는, 가열 모듈 군이 마련되어 있는 에어리어에 배치하도록 해도 된다. 또한 본 개시의 기판 처리 장치는, 도포, 현상 장치의 외부에 별개의 단독 장치로서 배치해도 된다.
[실시예]
장치 구조가 도 1에 도시하는 구성과 동등한 기판 처리 장치를 사용하여, 간극(G)의 높이를 일정하게 해서 테플론을 증착에 의해 성막한 경우와, 간극(G)의 높이를 성막 도중에 변경해서 테플론을 증착에 의해 성막한 경우 각각에 있어서, 300mm 웨이퍼의 이면의 막 두께가 어떠한 상태로 되는지를 조사한 실험 결과에 대해서 기재한다.
<비교예 1>
간극(G)의 높이를 0.3mm로 설정하고, 원료 가스를 1.0리터/분의 유량으로 300초 웨이퍼의 이면에 공급한 결과를 도 14에 도시한다. 도 14는, 웨이퍼 상의 위치를 횡축에 취하고, 웨이퍼의 이면의 물의 접촉각을 종축에 취한 그래프이다. 횡축에 있어서, 제로는 웨이퍼의 중심 위치에 상당한다.
<비교예 2>
간극(G)의 높이를 2.0mm로 설정하고, 원료 가스를 2.0리터/분의 유량으로 300초 웨이퍼의 이면에 공급한 결과를 도 15의 실선(1)에 의해 나타낸다.
<비교예 3>
간극(G)의 높이를 5.0mm로 설정하고, 원료 가스를 2.0리터/분의 유량으로 300초 웨이퍼의 이면에 공급한 결과를 도 15의 쇄선(2)에 의해 나타낸다.
<실시예 1>
간극(G)의 높이를 2.0mm로 설정하고, 원료 가스를 2.0리터/분의 유량으로 180초 웨이퍼의 이면에 공급하고, 계속해서 간극(G)의 높이를 0.3mm로 변경하여, 원료 가스를 1.0리터/분의 유량으로 120초 웨이퍼의 이면에 공급한 결과를 도 16에 도시하였다.
<고찰>
도 14 내지 도 16은, 웨이퍼의 이면의 복수 점에 대해서 물의 접촉각을 계측하고, 그 계측값의 배열을 모식화하여, 접촉각의 면내 분포의 경향을 도시한 것이다. 테플론 막의 막 두께가 클수록 접촉각도 커지고, 따라서 도 14 내지 도 16은, 웨이퍼의 이면에서의 테플론 막의 막 두께 분포를 도시한 것이다.
이 결과로 알 수 있는 바와 같이 간극(G)을 좁게 하면, 웨이퍼의 이면의 주연부에서의 증착 속도가 느리다. 웨이퍼(W)의 중앙쪽의 영역에서는 단분자 막이 성막되어 있어도, 주연부에서는 테플론의 분자 단위로의 증착이 확립되어 있지 않아, 단분자에 이르지 않는, 탄소 및 불소의 화합물이 부착되어 있는 상태가 계속되어 있다.
또한 간극(G)을 넓게 하면, 웨이퍼의 이면의 주연부에 테플론이 붙지 않는 영역이 생긴다. 이 실험에서, 간극(G)을 넓게 했을 경우에, 웨이퍼의 둘레 방향에 있어서 박막이 생긴 개소와 생기지 않은 개소가 나타나 있다. 그 이유는, 배기압의 약간의 변동 등으로 처리 용기 내의 기류의 흐름이 둘레 방향으로 항상 일정하지 않은 것, 웨이퍼의 휨 상태가 둘레 방향으로 일률적이지 않은 것 등의 요인을 생각할 수 있다.
이에 반해 간극(G)을 변경하면, 웨이퍼의 이면의 전체에 걸쳐서 테플론 막이 성막되어 있는 것을 알 수 있다.

Claims (13)

  1. 처리 용기 내에서, 표면측에 반도체 장치가 형성되는 기판을 가스에 의해 처리하는 방법에 있어서,
    표면을 위로 향하게 한 상태에서 기판의 이면을 지지부에 의해 지지하고, 당해 기판의 이면과, 당해 이면과 대향하는 가이드면의 사이에 간극을 형성하는 공정과,
    상기 지지부에 지지된 기판보다도 외측으로부터 배기되도록 상기 처리 용기의 둘레 방향을 따라 형성된 배기구로부터 처리 용기 내를 배기하는 공정과,
    상기 가이드면측으로부터 가스 토출구를 통해서 상기 간극에 원료 가스를 공급함과 함께 당해 원료 가스를 가열하여, 상기 기판의 이면에 박막을 증착에 의해 성막하는 공정을 포함하고,
    (조건 a) 상기 성막하는 공정은, 성막 도중에 상기 간극의 높이를, 제1 값 및 당해 제1 값보다도 작은 제2 값의 한쪽으로부터 다른 쪽으로 변경하는 공정을 포함할 것,
    (조건 b) 상기 성막하는 공정은, 기판의 직경 방향의 위치가 서로 다른 제1 가스 토출구 및 제2 가스 토출구의 각 토출 유량의 유량비를 성막 도중에 변경시키는 공정을 포함할 것
    중 적어도 한쪽의 조건을 구비한 기판 처리 방법.
  2. 제1항에 있어서, 상기 조건 a를 구비하고,
    상기 간극의 높이가 제1 값으로 설정되어 있을 때의 당해 간극에 공급되는 원료 가스의 유량은, 상기 간극의 높이가 제2 값으로 설정되어 있을 때의 당해 간극에 공급되는 원료 가스의 유량보다도 많은, 기판 처리 방법.
  3. 제1항에 있어서, 상기 성막하는 공정을 행하고 있는 동안에, 기판의 표면측에 상방으로부터 퍼지 가스를 공급하는, 기판 처리 방법.
  4. 제1항에 있어서, 상기 조건 a를 구비하고,
    상기 제1 값이 0.5mm보다도 크고, 7mm 이하이고, 상기 제2 값이 0.1mm 이상, 0.5mm 이하인, 기판 처리 방법.
  5. 제1항에 있어서, 상기 가스 토출구는, 상면이 상기 가이드면으로서 형성되는 가이드면 형성 부재에 마련된 가스 유로의 출구인, 기판 처리 방법.
  6. 제1항에 있어서, 상기 가이드면은, 가열부를 구비한 열판의 표면인, 기판 처리 방법.
  7. 제1항에 있어서, 상기 박막은, 단분자 막이 형성된 후에는 당해 단분자 막 상에 증착되지 않는 막인, 기판 처리 방법.
  8. 제1항에 있어서, 상기 박막은, 불소 수지로 이루어지는 박막인, 기판 처리 방법.
  9. 처리 용기 내에서, 표면측에 반도체 장치가 형성되는 기판을 가스에 의해 처리하는 장치에 있어서,
    표면이 상측을 향하고 있는 기판의 이면과의 사이에, 원료 가스를 통류시키는 간극을 형성하기 위한 원료 가스의 가이드면을 구비한 가이드면 형성 부재와,
    상기 간극을 흐르는 원료 가스를 가열하기 위한 가열부와,
    상기 가이드면의 상방에서 상기 기판을 지지하기 위한 지지부와,
    상기 기판의 이면에 박막을 증착에 의해 성막하기 위한 상기 원료 가스를 상기 간극에 상기 가이드면측으로부터 공급하기 위한 가스 토출구와,
    상기 지지부에 지지된 기판보다도 외측으로부터 배기되도록 상기 처리 용기의 둘레 방향을 따라 형성된 배기구와,
    제어부를 구비하고,
    a) 상기 제어부는, 성막 도중에 상기 간극의 높이를, 제1 값 및 당해 제1 값보다도 작은 제2 값의 한쪽으로부터 다른 쪽으로 변경하도록 제어하는 것일 것,
    b) 상기 가스 토출구로서 기판의 직경 방향의 위치가 서로 다른 제1 가스 토출구 및 제2 가스 토출구를 구비하고, 상기 제어부는, 기판의 직경 방향의 위치가 서로 다른 제1 가스 토출구 및 제2 가스 토출구의 각 토출 유량의 유량비를 성막 도중에 변경시키도록 제어하는 것일 것
    중 적어도 한쪽의 조건을 구비한 기판 처리 장치.
  10. 제9항에 있어서, 상기 조건 a를 구비하고,
    상기 제어부는, 상기 간극의 높이가 제1 값으로 설정되어 있을 때의 당해 간극에 공급되는 원료 가스의 유량을, 상기 간극의 높이가 제2 값으로 설정되어 있을 때의 당해 간극에 공급되는 원료 가스의 유량보다도 많아지도록 제어 신호를 출력하는 것인, 기판 처리 장치.
  11. 제9항에 있어서, 상기 기판의 표면측에 퍼지 가스를 공급하기 위해서 당해 기판의 상방측에 마련된 퍼지 가스 공급부를 구비하고,
    상기 제어부는, 적어도 기판의 이면에 증착에 의해 성막하고 있을 때 상기 퍼지 가스의 공급을 행하도록 제어 신호를 출력하는 것인, 기판 처리 장치.
  12. 제9항에 있어서, 상기 가스 토출구는, 상기 가이드면 형성 부재에 마련된 가스 유로의 출구인, 기판 처리 장치.
  13. 제9항에 있어서, 상기 박막은, 불소 수지막인, 기판 처리 장치.
KR1020217008539A 2018-09-05 2019-08-09 기판 처리 방법 및 기판 처리 장치 KR20210052479A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018166108 2018-09-05
JPJP-P-2018-166108 2018-09-05
PCT/JP2019/031676 WO2020049959A1 (ja) 2018-09-05 2019-08-09 基板処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
KR20210052479A true KR20210052479A (ko) 2021-05-10

Family

ID=69722464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217008539A KR20210052479A (ko) 2018-09-05 2019-08-09 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US20210317579A1 (ko)
JP (1) JP7014303B2 (ko)
KR (1) KR20210052479A (ko)
CN (1) CN112585730B (ko)
WO (1) WO2020049959A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11851761B2 (en) * 2021-04-16 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor processing tool

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046515A (ja) 2014-08-22 2016-04-04 東京エレクトロン株式会社 疎水化処理方法、疎水化処理装置及び疎水化処理用記録媒体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007051335A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd Ｃｖｄ装置
JP4795899B2 (ja) * 2006-08-31 2011-10-19 東京エレクトロン株式会社 基板載置機構および基板受け渡し方法
JP2008198739A (ja) * 2007-02-09 2008-08-28 Tokyo Electron Ltd 載置台構造、これを用いた処理装置及びこの装置の使用方法
JP4985183B2 (ja) * 2007-07-26 2012-07-25 東京エレクトロン株式会社 基板処理装置及び基板処理方法並びに記憶媒体
WO2009034898A1 (ja) * 2007-09-12 2009-03-19 Tokyo Electron Limited 成膜装置及び成膜方法
JP2009081185A (ja) * 2007-09-25 2009-04-16 Nuflare Technology Inc 気相成長装置及び気相成長方法
WO2010016499A1 (ja) * 2008-08-05 2010-02-11 東京エレクトロン株式会社 載置台構造
JP5181100B2 (ja) * 2009-04-09 2013-04-10 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP5164950B2 (ja) * 2009-09-24 2013-03-21 キヤノンアネルバ株式会社 Ｃｖｄ装置
JP5950892B2 (ja) * 2013-11-29 2016-07-13 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
US10784100B2 (en) * 2016-07-21 2020-09-22 Tokyo Electron Limited Back-side friction reduction of a substrate
EP3299889A1 (en) * 2016-09-27 2018-03-28 ASML Netherlands B.V. A substrate, a substrate holder, a substrate coating apparatus, a method for coating the substrate and a method for removing the coating
JP6700165B2 (ja) * 2016-12-22 2020-05-27 東京エレクトロン株式会社 成膜装置および成膜方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046515A (ja) 2014-08-22 2016-04-04 東京エレクトロン株式会社 疎水化処理方法、疎水化処理装置及び疎水化処理用記録媒体

Also Published As

Publication number Publication date
JPWO2020049959A1 (ja) 2021-08-26
JP7014303B2 (ja) 2022-02-01
CN112585730B (zh) 2024-04-19
TW202025236A (zh) 2020-07-01
CN112585730A (zh) 2021-03-30
WO2020049959A1 (ja) 2020-03-12
US20210317579A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
CN109559975B (zh) 基板处理装置、反应管、半导体装置的制造方法及程序
JP4899879B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
KR20210052479A (ko) 기판 처리 방법 및 기판 처리 장치
TWI716943B (zh) 用於熱處理腔室的基座
TWI833789B (zh) 基板處理方法及基板處理裝置
KR20210054642A (ko) 기판 처리 장치 및 방법
KR20200022624A (ko) 기판 처리 장치 및 기판 처리 방법
JP4969926B2 (ja) 加熱処理装置、酸化処理システムおよび加熱処理方法
KR20220134439A (ko) 반응관, 기판 처리 장치 및 반도체 장치의 제조 방법
KR102136130B1 (ko) 기판 처리 장치
WO2020241461A1 (ja) ステージ構造体、基板処理装置及びステージ構造体の制御方法
JP3545668B2 (ja) 加熱装置及びその方法
KR102343638B1 (ko) 기판 처리 장치 및 방법
KR20210052796A (ko) 기판 처리 장치 및 방법
KR20080087809A (ko) 처리 시스템과 처리 방법 및 기록 매체
KR102277545B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102277543B1 (ko) 기판 처리 장치 및 방법
KR102191385B1 (ko) 기판 처리 장치 및 방법
KR102277549B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102315663B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR102298086B1 (ko) 가스 공급 유닛 및 방법, 그리고 기판 처리 장치 및 방법
KR102247040B1 (ko) 유체 공급 유닛 및 이를 가지는 기판 처리 장치
KR102243242B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102204883B1 (ko) 기판 처리 장치
US20210054507A1 (en) Apparatus for treating substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right