CN107644808A - 衬底的背面摩擦减小 - Google Patents

衬底的背面摩擦减小 Download PDF

Info

Publication number
CN107644808A
CN107644808A CN201710600272.9A CN201710600272A CN107644808A CN 107644808 A CN107644808 A CN 107644808A CN 201710600272 A CN201710600272 A CN 201710600272A CN 107644808 A CN107644808 A CN 107644808A
Authority
CN
China
Prior art keywords
substrate
film layer
backside surface
friction
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710600272.9A
Other languages
English (en)
Other versions
CN107644808B (zh
Inventor
姜浩英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN107644808A publication Critical patent/CN107644808A/zh
Application granted granted Critical
Publication of CN107644808B publication Critical patent/CN107644808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/092—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by backside coating or layers, by lubricating-slip layers or means, by oxygen barrier layers or by stripping-release layers or means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/167—Coating processes; Apparatus therefor from the gas phase, by plasma deposition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/34—Imagewise removal by selective transfer, e.g. peeling away
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Braking Arrangements (AREA)

Abstract

本发明公开了衬底的背面摩擦减小。处理室系统包括被配置成将衬底固定在第一处理室内的衬底安装模块。该系统还包括被配置成向衬底的正面表面施加光敏膜的第一沉积模块以及被配置成向衬底的背面表面施加膜层的第二沉积模块。衬底的正面表面与背面表面相反。衬底具有第一摩擦系数的裸背面表面。在衬底的背面表面上形成膜层。形成在衬底的背面表面上的膜层具有第二摩擦系数。第二摩擦系数低于第一摩擦系数。

Description

衬底的背面摩擦减小
相关申请的交叉引用
本申请要求于2016年7月21日提交的第62/365,228号美国临时申请的优先权，通过引用其全部内容被合并到本文中。
技术领域
本申请涉及衬底的处理，特别涉及用于减小衬底的背面摩擦的系统、衬底和方法。
背景技术
半导体工业中的集成电路(IC)的制造通常采用一系列处理步骤来对特征进行图案化以在硅衬底上形成IC。迭代的图案化处理会在图案层之间引入未对准误差，并且可能不会形成IC的实现预期目的图案化特征。随着IC几何尺寸随着时间的推移而减小，图案未对准对器件良率和性能的影响已经增加。因此，降低图案未对准的任何技术对IC制造商而言将是有利的。
本文提供的“背景”描述出于总体上给出本公开内容的上下文的目的。本申请发明人在该背景部分中描述的程度上的工作以及说明书的没有以其他方式被限定为是提交时的常规技术的各个方面既不明确地也不暗示地被承认为是相对于本公开内容的常规技术。
发明内容
在一个实施方式中，一种处理衬底的方法包括将衬底容纳于衬底处理室中。衬底具有正面表面以及与正面表面相反的背面表面。该方法还包括：在衬底的背面表面上形成膜层；在衬底的正面表面上形成光刻胶层；以及使光刻胶层显影。该方法还包括从衬底的背面表面去除膜层。
前面的段落是通过一般性介绍的方式提供的，而并不意在限制所附权利要求书的范围。通过参照结合附图进行的以下详细描述，将最好地理解所描述的实施方式连同另外的优点。
附图说明
通过参照结合附图考虑的以下详细描述，本公开内容以及其很多附带的优点会变得更好理解，从而将会容易地获得对本公开内容以及其很多附带的优点的更全面的理解。在附图中：
图1示出了根据一个实施方式的示例性处理系统；
图2A示出了根据一个实施方式的被定位在卡盘上的示例性晶片；
图2B示出了根据一个实施方式的固定至真空卡盘或静电卡盘的晶片；
图3示出了根据一个实施方式的晶片的纹理化表面；
图4示出了根据一个实施方式的平坦地抵靠卡盘固定的晶片；
图5A示出了根据一个实施方式的全氟癸基三氯硅烷(PFDS)分子；
图5B示出了根据一个实施方式的具有键合至硅表面的PFDS分子的硅晶片；
图6A示出了根据一个实施方式的未经背面处理的晶片；
图6B示出了根据一个实施方式的具有背面含氟化合物涂层的晶片；
图6C示出了根据一个实施方式的在施加含氟化合物涂层之前进行了预处理氧蚀刻的晶片；
图7示出了根据一个实施方式的处理室的剖视图；
图8是根据一个实施方式的示例性计算设备的框图；以及
图9是根据一个实施方式的用于处理衬底的示例性方法的流程图。
具体实施方式
下面的描述意在通过给出本公开内容的具体示例和实施方式来进一步阐明本公开内容。这些实施方式意在说明而非穷举。本公开内容的全部范围不限于说明书中公开的任何特定实施方式，而是由权利要求书限定。
为了清楚起见，并非本文中所描述的实现的所有特征均被详细示出和描述。应当理解，在开发任何这样的实际实现时，将会进行很多实现特定的决策，以实现开发者的具体目标，例如遵守与应用和业务相关的约束，并且这些具体目标会从一个实现到另一个实现以及从一个开发者到另一个开发者而有所不同。
为了清楚起见，已经给出了本文所描述的不同步骤的论述顺序。通常，这些步骤可以以任何合适的顺序来执行。另外，虽然本文的每个不同的特征、技术、配置等可以在本公开内容的不同地方论述，但意在可以彼此独立地或者彼此组合地执行每个构思。因此，本公开内容可以以很多不同的方式来实施和考虑。
本文的技术包括被配置成在处理期间当衬底或晶片被固定至静电卡盘或真空卡盘时减小衬底或晶片的背面摩擦的系统、衬底和方法。背面摩擦减小可以使得衬底被牵拉为平齐地抵靠固定器，以减小由背面表面粗糙度引起的正面变形或减少会在衬底的正面上引起图案化误差或叠加误差的情况。
当晶片或衬底被定位在等离子体处理装置的台上时，晶片或衬底通过真空卡盘或静电卡盘被固定至台上，以防止在处理期间移动。然而，衬底或特别是较大的晶片通常不是完全平坦的。因此，当衬底或晶片最初被定位在台上时，衬底或晶片最初仅在有限点处与卡盘接触。
等离子体处理装置还可以被配置成同时在正面和背面上对衬底或晶片进行处理。在本文中参照图7给出了详细描述。
图1示出了示例性处理系统PS。处理系统PS包括多个衬底放置台STa、STb、STc和STd以及多个容器CAa、Cab、CAc和CAd。处理系统PS还包括装载器模块LDM和负载锁定室LL1和LL2。处理系统PS还包括多个处理模块PM1、PM2、PM3和PM4。在处理系统PS中还示出了传送室TC(即，连接部)和运送自动机Rb1和Rb2。
衬底放置台STa至STd沿装载器模块LDM的一个边缘布置。容器CAa至CAd分别被放置在衬底放置台STa至STd上方。工件容纳在容器CAa至CAd内。
运送自动机Rb1被设置在装载器模块LDM内部。运送自动机Rb1取出容纳在容器CAa至CAd中的任一个容器内的工件，并将该工件运送至负载锁定室LL1或LL2。
负载锁定室LL1和LL2沿装载器模块LDM的另一边缘设置。负载锁定室LL1和LL2构成初步降压室。负载锁定室LL1和LL2通过相应的闸阀连接至传送室TC内部。
传送室TC是可以调节其内侧压力(内部压力)的室。传送室TC包括被配置成执行传送室TC的通风和内部压力调节的压力调节器TCP1和排气装置TCP2。运送自动机Rb2被设置在传送室TC内部。处理模块PM1至PM4中的每一个包括被配置成执行通风和内部压力调节的压力调节器和排气装置。处理模块PM1至PM4的室通过相应的闸阀连接至传送室TC内部。传送室TC将处理模块PM1至PM4的各个室彼此连接。
运送自动机Rb2通过传送室TC在负载锁定室LL1和LL2与处理模块PM1至PM4中的任一个处理模块之间移动工件。运送自动机Rb2通过传送室TC在处理模块PM1至PM4中的任意两个处理模块之间移动工件。
在一个实施方式中，处理模块PM1可以包括被配置成暴露正面涂层的膜暴露装置。可以通过掩模对正面涂层进行图案化以去除正面涂层的一些区域同时保留正面涂层的其他区域。
在一个实施方式中，处理模块PM2可以被配置成向工件例如晶片或衬底施加背面膜。可以施加背面膜以减小处理期间工件与卡盘的表面之间的摩擦。例如，可以向工件的背面施加含氟化合物膜。可以在处理模块PM2中通过分子气相沉积或分子液相沉积来施加背面膜。当晶片或衬底被固定至卡盘时，具有背面膜的晶片或衬底的弯曲小于不具有背面膜的晶片或衬底的弯曲。
在一个实施方式中，处理模块PM3被配置成暴露晶片或衬底以进行另外的图案化。例如，将先前施加的光刻胶层暴露于光化辐射。在将光刻胶层暴露于光化辐射的图案之前，在晶片或衬底的背面表面上形成背面膜。在先施加的背面膜有助于将晶片或衬底以平坦的无变形构型固定至卡盘，使得图案化更准确。
在一个实施方式中，处理模块PM4是被配置有用于去除晶片或衬底的先前暴露的区域的暴露装置的蚀刻处理模块。
在一个实施方式中，后处理模块被配置为背面膜去除处理模块。例如，后处理模块可以被配置成从工件的背面去除含氟化合物膜。含氟化合物膜去除处理包括但不限于将膜层暴露于含氧气体，将膜层暴露于含氧等离子体，或将膜层暴露于含氧气体和紫外光的组合。
图1示出了四个处理模块PM1至PM4。然而，本文所描述的实施方式考虑了少于四个或多于四个的处理模块。此外，一些处理模块可以是等离子体气密真空室，而其他处理模块可以不处于缺乏氧环境的真空下。例如，在处理系统PS中可以存在预处理模块，该预处理模块被配置成将工件的背面表面暴露于氧预处理以提高随后施加的背面膜的效能。氧预处理包括但不限于向工件的背面施加水、单原子氧、双原子氧或三原子氧。
图2A示出了被定位在卡盘220(真空卡盘或静电卡盘)上的示例性晶片210。点230和240示出了当晶片210最初被定位或放置在卡盘220上而未使用电气装置或机械装置将晶片固定至卡盘220时晶片210与卡盘220的接触点。如贯穿晶片210的完全竖直的放松标记250所示，晶片210处于放松状态。图2A中所示的晶片210变形不按比例，而是仅出于以下示例性目的被示出：突出由位于晶片210的正面上的上覆膜(未示出)引起的或由可以位于晶片210的背面上的下覆膜(未示出)引起的晶片210内的应力或施加至晶片210的应力。变形可以根据晶片210和上述膜的应力分布而在晶片210上变化。
图2B是使用机械装置(例如，真空卡盘)或电气装置(例如，静电卡盘)(未示出)被固定至卡盘220的晶片210。当将电气装置或机械装置施加至晶片210时，晶片210的其余底表面被迫抵靠卡盘220，如图2B所示。在这种情况下，晶片210的背面可以与卡盘220齐平或基本齐平，晶片210的背面与晶片210的形成IC器件的正面相反。然而，最初的接触点230和240往往保持在卡盘220上的原始固定位置。这是由于晶片210的背面相对于卡盘220的高摩擦系数或晶片210的背面上的不同程度的摩擦系数导致的。因此，牵拉晶片210抵靠卡盘220的机械装置或电气装置会由于晶片210的背面与卡盘220之间的不均匀摩擦系数导致向晶片210引入额外的应力。因此，当晶片210被迫在接触点230与240之间或者在其中晶片210的背面与卡盘220之间具有较高的摩擦系数的点之间抵靠卡盘220时，晶片210往往变形和被压缩。图2B示出了与图2A中的放松标记250相比不再完全竖直的变形标记260。以这种方式，晶片210的变形会使上覆膜(未示出)或这些上覆膜上的图案(未示出)变形，这会导致在这些变形的上覆膜或图案上形成的后续图案的未对准问题。
图2A和图2B示出了仅两个接触点230和240。然而，实际的完整晶片210在其抵靠卡盘220的背面表面上具有多个最初的接触点。因此，晶片210在其整个表面区域上的每对接触点230和240之间变形，即被压缩。这种行为导致在晶片210上施加后续层出现问题。层例如光刻胶层的图案化需要相对于晶片210的先前施加和图案化的层在某些点处对准。当晶片210变形时，后续的图案化不再与先前图案化的层对准。例如，用于施加表面接触垫的光刻胶图案化不能与位于晶片210的最终表面下方的先前形成的金属化层和/或接触通孔完全对准。因此，当未对准误差变得足够大时，不能正确地形成图案化特征，并且IC的性能会降低或者IC不能如期望的那样工作。
已经尝试通过纹理化来减小晶片210的背面相对于卡盘220的摩擦。纹理化产生凹凸不平的表面，这减少了抵靠卡盘220的接触点的数量。图3示出了晶片210的纹理化表面300。使用背面研磨来实现纹理化表面300，但是它具有某些缺点。背面研磨产生可能污染晶片210的颗粒。也可能发生过度研磨。此外，难以一致地重现纹理化，这可能导致在减小未对准误差方面不一致的结果。此外，纹理化可能对减小晶片210与卡盘220之间的摩擦具有固有限制。因此，与纹理化相比可以更高程度地降低摩擦的其他技术将有利于减少由夹持过程引起的晶片210变形。
图4示出了当晶片210被平坦地抵靠卡盘220固定时减小晶片210与卡盘220之间的摩擦系数的一个实施方式。在该实施方式中，在被放置或定位在卡盘220上之前，可以向晶片210施加低摩擦膜层400。仅出于说明目的，低摩擦膜层400被放大。图4的特征没有按比例绘制。施加低摩擦膜可以减小晶片210与卡盘之间的摩擦系数的变化，使得当晶片210被牵拉为与卡盘齐平或平坦地抵靠卡盘时防止或减小图2A所示的晶片210变形。如图4所示，由于晶片210被迫抵靠或齐平于卡盘220的表面，初始接触点230和240已经向外扩展到新的位置，所述新的位置分别示出为接触点230a和240a。作为结果，放松标记250保持在其竖直放松状态下，与图2B的变形标记260相反。因此，晶片210上的图案化特征可以具有较低的变形量，这可以改善在晶片210上形成的后续图案的质量。当将晶片210固定到卡盘220时，与施加低摩擦膜层400之前的原始摩擦系数相比，晶片210的背面表面上的低摩擦膜层400产生较低的摩擦系数。
在一个实施方式中，可以将晶片210或衬底容纳于处理工具中，所述处理工具例如图7中公开的处理装置。衬底包括正面表面和与正面表面相反的背面表面。正面表面是通过制造工艺形成IC器件的地方。图7中的处理装置可以被配置成：在背面表面上形成低摩擦膜层400；在正面表面上形成光刻胶层；以及使光刻胶层显影。在一个实施方式中，在晶片210的正面形成光刻胶层之前，在晶片210的背面形成低摩擦膜层。在第二实施方式中，在晶片210的背面形成低摩擦膜400层之前，在晶片210上形成光刻胶层。
低摩擦膜层400包括与晶片210的背面相对的暴露表面。当使用上述夹持过程将晶片210固定到卡盘220时，暴露表面将被放置成与卡盘220接触。低摩擦膜层400的暴露表面的摩擦系数低于在形成低摩擦膜层400之前背面表面的背面摩擦系数。可以通过将背面表面暴露于含氟液体或气体并将正面表面暴露于维持在比含氟气体或液体的压力高的压力处的气体来形成低摩擦膜层400。与正面表面相邻的更高压力可以防止低摩擦层400形成在晶片210的正面表面上。以此方式，低摩擦膜层400被限制为形成在晶片210的背面表面上。
在一个实施方式中，可以通过向晶片的背面表面施加含氟化合物层来形成低摩擦膜层400，以在将晶片210牵拉为与卡盘220齐平或基本上齐平的静电或真空夹持过程中减小晶片210与卡盘220之间的摩擦。示例性含氟化合物可以包括但不限于全氟癸基三氯硅烷、全氟辛基三氯硅烷、全氟庚基三氯硅烷、全氟丁基三氯硅烷、全氟辛基三乙氧基硅烷、全氟癸基三乙氧基硅烷、全氟辛基三甲氧基硅烷和全氟癸基三甲氧基硅烷。
可以通过将晶片的背面表面暴露于维持在第一压力的第一处理气体并将正面表面暴露于维持在第二压力的第二处理气体来形成含氟化合物层，其中第二压力小于第一压力。无需过多的实验，本领域普通技术人员可以建立晶片210的正面与背面之间的压力差，以将含氟化合物层限制到晶片210的背面。也可以通过将靠近晶片的含氟化合物气体维持在亚大气压或大气压或大于大气压来形成含氟化合物层。含氟化合物层可以通过分子沉积工艺或液相分子沉积工艺形成。
图5A示出了可以用于在晶片210的背面施加低摩擦膜层400的分子的一个实施方式。也称为FDTS的全氟癸基三氯硅烷(PFDS)分子500可与本文所描述的实施方式一起使用。PFDS是分子式为C10H4Cl3F17Si的无色液体化学物质。PFDS分子500形成键合到用羟基(-OH)封端的表面上的自组装单层膜。从表面去除氢键增大了接触角，从而降低了表面的摩擦。PFDS分子500可以附着到裸硅表面以通过减小表面之间的氢键键合来增大接触角。
在一个实施方式中，可以加热PFDS以实现较高的蒸气压力，从而缩短施加低摩擦膜层400的处理时间。另外，可以使用O2等离子体从晶片210去除PFDS层。在一个实施方式中，PFDS层可以在暴露于O2等离子体的十秒内被去除。在另一个实施方式中，也可以使用全氟辛基三乙氧基硅烷(PFOS)来施加低摩擦膜层400。PFOS可以承受更高的蒸气压力，这可以缩短处理时间。
图5B示出了PFDS分子500在PFDS分子500的三氯硅烷末端键合到硅表面的硅晶片510。重度氟化的尾部降低了表面能。PFDS分子500可以在真空室中通过分子气相沉积(MVD)进行沉积，所述真空室例如图7所示的装置。PFDS分子500也可以通过液相分子沉积进行沉积。
可以通过对硅表面进行预处理来提高含氟化合物涂层的抗摩擦效果。在进行的测试中，涂覆有PFDS层的裸硅晶片具有大约70度的表面接触角。当裸硅表面用去离子水进行预处理后，表面接触角为约105度。湿度或喷雾化学处理物质——例如水、单原子氧、双原子氧或三原子氧——提高了含氟化合物涂层的接触角。当裸硅表面用氧蚀刻进行预处理后，表面接触角为约110度。
图6A示出了晶片210，例如未经背面处理的裸硅。当通过卡盘220施加静电电荷或真空时，晶片210往往会弯曲，如弯曲线600所示，其中与卡盘220的接触发生在稀疏间隔的接触点处。弯曲线600是对晶片210的弯曲严重性的近似，指示图2B所描述的变形的严重性。通过施加低摩擦层膜400可以改善晶片210变形的严重性，如图6B所示。
图6B示出了具有背面低摩擦层膜400(例如含氟化合物涂层，如PFDS)的晶片210，其使晶片210与卡盘220之间的摩擦系数比图6A中的实施方式低。与图6A实施方式相比，由于图6B实施方式中的晶片210的背面较少可能地受到如图2B中所示的约束，所以晶片210能够具有较小的变形。通过具有较少的约束区域，图6B实施方式中的晶片210可以具有与图6A实施方式中相比与卡盘200表面接触的更大量的背面晶片表面。以此方式，背面弯曲线602在晶片210上更平坦且更均匀，表明晶片210的变形量较小，这导致在晶片正面上的图案变形较小(未示出)。因此，后续图案化处理的图案未对准或叠加误差将会降低。然而，另外的实施方式可以进一步改善晶片210与卡盘220之间的摩擦系数。
图6C示出了在施加含氟化合物涂层之前进行了预处理的晶片210的预处理弯曲线604。预处理可以使得更均匀地施加含氟化合物涂层，从而进一步减小晶片210上的厚度变化，使得摩擦系数可以进一步降低，如预处理弯曲线604所示。在一个实施方式中，预处理可以包括在施加低摩擦膜层400(例如，含氟化合物涂层)之前预处理背面表面的氧蚀刻。氧蚀刻与随后施加含氟化合物涂层的结合将接触角增加到大约110度。如图6C所示，这极大地减小了晶片背面与卡盘表面之间的摩擦力，以提供与卡盘的最大接触，使得如相对平坦的预处理弯曲线604所示改善了晶片210弯曲。作为结果，施加到晶片的有源面的后续层可以相对于施加到晶片的先前层以改进的精确度来叠加。
表1列出了施加于测试结构的不同膜的性能。如所示，未经涂覆的测试结构具有高得多的摩擦力，而FDTS和FOTS具有低得多的摩擦力。
表1测试结构上的膜的摩擦性能
表2列出了施加于测试结构的几种预处理化合物(竖直列)和相应的层(水平行)。针对每对预处理化合物和施加层来列出接触角。
表2针对预处理化合物和施加层的接触角
如表2所示，在施加FDTS层之前进行水预处理提供了最佳的接触角。如表2所示，通过在施加FOTS、UTS或PETS层之前进行水预处理，也获得了良好的结果。
图7示出了与本文所描述的实施方式一起使用的处理室700的剖视图。晶片710沿着其周边悬挂，使得晶片710的正面和背面都被暴露。在图7中，吹扫(purge)入口720的氮气流经晶片710的正面，同时水蒸汽和含氟化合物气体通过入口端口730并通过通道740流经晶片710的背面。氮气以较高压力流经晶片710的正面，同时含氟化合物气体以较低压力流经晶片710的背面。水蒸汽被加热至约40℃，但不需要加热板。
在进行到下一个处理步骤之前可能需要从晶片的背面去除含氟化合物涂层。这可能是由于含氟化合物涂层与后续的加工材料或设备不相容。也可能因为含氟化合物涂层可能已被损坏并因此不适于用作下一个处理步骤的背面不粘表面而需要在进行下一个处理步骤之前去除含氟化合物涂层。
用于从晶片背面去除含氟化合物涂层的后处理阶段包括将含氟化合物涂层暴露于含氧气体、含氧等离子体或含氧气体与紫外光的组合。例如，可以使用O2等离子体、O2灰分或紫外线臭氧气氛来去除含氟化合物涂层。
与本文描述的实施方式一起使用的第一系统包括可以在系统例如图1所示的示例性处理系统PS内传送衬底的衬底处理部件。第一系统还包括分配模块和沉积模块，分配模块可以用感光膜涂覆衬底的第一部分，沉积模块可以在衬底的与第一部分相反的第二部分上沉积涂覆膜。第一系统还包括可以从衬底去除涂覆膜的蚀刻模块。蚀刻模块可以包括等离子体源电极或紫外光源。蚀刻模块可以包括能够传送含氧气体的气体输送部件。第一系统还包括能够使衬底上的感光膜显影的显影模块。沉积模块可以包括含氟化合物源部件和/或能够加热含氟化合物源部件中的气体或液体的加热元件。
与本文所描述的实施方式一起使用的第二系统包括可以在第二系统例如图1所示的示例性处理系统PS内传送衬底的衬底处理部件。衬底具有正面表面和与正面表面相反的背面表面。第二系统还包括：分配模块，其被配置成向衬底的正面表面施加第一膜；以及沉积模块，其被配置成在衬底的背面表面上施加第二膜，其中第二膜具有不同于第一膜的组分。第二系统还包括被配置成去除第一膜或第二膜的蚀刻模块。第二膜层包括含氟化合物成分，例如全氟癸基三氯硅烷、全氟辛基三氯硅烷、全氟庚基三氯硅烷、全氟丁基三氯硅烷、全氟辛基三乙氧基硅烷、全氟癸基三乙氧基硅烷、全氟辛基三甲氧基硅烷和全氟癸基三甲氧基硅烷。
与本文描述的实施方式一起使用的第三系统包括被配置成在第三系统例如图1所示的示例性处理系统PS内传送衬底的半导体衬底处理部件。衬底包括正面表面和与正面表面相反的背面表面。第三系统还包括具有液体分配部件的分配模块、具有蒸气输送系统的沉积模块、以及具有气体输送系统的蚀刻模块。
上述系统可以通过使用参照图8进行描述的根据本文实施方式使用的示例性计算设备800来进行控制和操作。输送系统1150用于将第一气体源输送到诸如氮气端口720的处理室。输送系统2160用于将第二气体源输送到诸如水蒸汽和含氟化合物气体端口730的处理室。真空系统120控制处理室的真空参数。
计算设备800旨在表示各种形式的数字硬件例如笔记本电脑、台式机、工作站、个人数字助理、服务器、刀片服务器、大型机和其他适当的计算机。这里示出的部件，它们的连接和关系以及它们的功能仅仅是示例，并不意味着限制。
计算设备800包括处理器801、存储器802、存储设备804、连接到存储器802和多个高速扩展端口816的高速接口812、连接到低速扩展端口814和存储设备804的低速接口810。处理器801、存储器802、存储设备804、高速接口812、高速扩展端口816和低速接口810中的每一个使用各种总线诸如通信总线826互连，并且可以安装在公共主板上或适当地以其他方式安装。
处理器801可以处理用于在计算设备800内执行的指令，包括存储在存储器802中或存储设备804上的指令，以在外部输入/输出设备诸如耦接到高速接口812的显示器808上显示用于GUI的图形信息。在其他实现中，可以适当地使用多个处理器和/或多个总线以及多个存储器和多种类型的存储器。此外，可以连接多个计算设备，每个设备提供必要操作的一部分(例如，作为服务器组、一组刀片服务器或多处理器系统)。存储器802存储计算设备800内的信息。在一些实现中，存储器802是易失性存储器单元。在一些实现中，存储器802是非易失性存储器单元。存储器802也可以是另一种形式的计算机可读介质，例如磁盘或光盘。
存储设备804能够为计算设备800提供大容量存储。在一些实现中，存储设备804可以是或包含计算机可读介质，例如软盘设备、硬盘设备、光盘设备、磁带设备、闪存或其他类似的固态存储设备、或包括存储区域网络或其他配置中的设备的设备阵列。指令可以存储在信息载体中。当由一个或更多个处理设备(例如，处理器801)执行时，指令执行一个或更多个诸如上述的方法。指令还可以由一个或更多个存储设备存储，例如计算机或机器可读介质(例如，存储器802、存储设备804或处理器801上的存储器)。
高速接口812管理计算设备800的带宽密集操作，而低速接口810管理较低带宽密集操作。功能的这种分配只是一个例子。在一些实现中，高速接口812耦接到存储器802、显示器808(例如，通过图形处理器或加速器)以及高速扩展端口816，高速扩展端口816可以接受各种扩展卡(未示出)。在该实现中，低速接口810耦接到存储设备804和低速扩展端口814。可以包括各种通信端口(例如，USB、蓝牙、以太网、无线以太网)的低速扩展端口814可以例如通过网络适配器耦接到一个或更多个输入/输出设备818，例如键盘、指向设备、扫描仪或诸如交换机或路由器的网络设备。
计算设备800还包括网络控制器806，例如来自美国Intel公司的Intel以太网PRO网络接口卡，以用于与网络99进行连接。可以理解，网络99可以是公共网络例如因特网或专用网络例如LAN或WAN网络或其任意组合，并且还可以包括PSTN或ISDN子网络。网络99也可以是有线的，例如以太网，或者可以是无线的，例如包括EDGE、3G和4G无线蜂窝系统的蜂窝网络。无线网络还可以是已知的Wi-Fi、蓝牙或任何其他无线通信形式。
尽管图8的计算设备800被描述为具有存储介质设备804，所要求保护的进步不受其上存储所描述的处理的指令的计算机可读介质的形式的限制。例如，指令可以存储在CD、DVD、FLASH存储器、RAM、ROM、PROM、EPROM、EEPROM、硬盘或计算设备与之通信的任何其他信息处理设备中。
在其他替代实施方式中，根据本公开内容的处理特征可以被实现为或商业化为硬件、软件解决方案或其组合。此外，与本文所描述的处理相对应的指令可以存储在便携式驱动器中，例如承载安全处理的USB闪存驱动器中。
与本文描述的处理相关联的计算机程序(也称为程序、软件、软件应用程序或代码)包括用于可编程处理器的机器指令，并且可以以高级过程和/或面向对象编程语言和/或汇编/机器语言来实现。如本文所使用的，术语机器可读介质和计算机可读介质是指用于向可编程处理器提供机器指令和/或数据的任何计算机程序产品、装置和/或设备(例如，磁盘、光盘、存储器、可编程逻辑器件(PLD))，包括接收作为机器可读信号的机器指令的机器可读介质。术语机器可读信号是指用于向可编程处理器提供机器指令和/或数据的任何信号。
为了提供与用户交互，本文描述的系统和技术可以在具有用于向用户显示信息的显示设备808(例如，CRT(阴极射线管)或LCD(液晶显示器)监视器)和具有用户可以用之向计算机提供输入的键盘和指向设备818(例如，鼠标或轨迹球)的计算机上实现。也可以使用其他类型的设备来提供与用户的交互。例如，提供给用户的反馈可以是任何形式的感官反馈(例如，视觉反馈、听觉反馈或触觉反馈)，并且可以以任何形式接收来自用户的输入，包括声音、语音或触觉输入。
本文描述的系统和技术可以在包括后端部件(例如，作为数据服务器)或包括中间件部件(例如，应用服务器))或者包括前端部件(例如，具有图形用户界面或网络浏览器的客户端计算机，其中用户可以通过图形用户界面或网络浏览器与本文描述的系统和技术的实现进行交互)或者包括这样的前端部件、中间件部件或前端部件的任意组合的计算系统中实现。系统的部件可以通过数字数据通信(例如，通信网络)的任何形式或介质进行互连。通信网络的示例包括局域网(LAN)、广域网(WAN)和因特网。
计算系统可以包括客户端和服务器。客户端和服务器通常彼此远离，并且通常通过通信网络进行交互。客户端与服务器之间的关系是由于在相应的计算机上运行的并且彼此之间具有客户端服务器关系的计算机程序而产生的。
图9是用于处理衬底的示例性方法900的流程图。在步骤S910中，将衬底容纳于衬底处理室中。衬底210具有正面表面和与正面表面相反的背面表面。衬底210可以包括由用于将图案转印到衬底210的一个或更多个膜层覆盖的微电子器件的图案化特征。方法900是用于在图案化处理期间使图案化误差或叠加误差最小化的一个实施方式。虽然按顺序描述了方法900，但是在其他实施方式中可以改变步骤的顺序和/或省略步骤的一部分。
在步骤S920中，在衬底的背面表面上形成膜层。在背面表面上形成膜层之前，衬底的背面表面具有在形成膜层之前的第一摩擦系数，并且形成在衬底的背面表面上的膜层具有第二摩擦系数，其中，第二摩擦系数低于第一摩擦系数。在一个实施方式中，膜层是含氟化合物层，例如全氟癸基三氯硅烷、全氟辛基三氯硅烷、全氟庚基三氯硅烷、全氟丁基三氯硅烷、全氟辛基三乙氧基硅烷、全氟癸基三乙氧基硅烷、全氟辛基三甲氧基硅烷或全氟癸基三甲氧基硅烷。广泛地，含氟化合物层可以降低衬底210背面表面的摩擦系数，以最小化如图2A至图2B所描述的晶片变形。
可以通过将背面表面暴露于含氟液体或气体并将正面表面暴露于维持在比含氟气体或液体的压力高的压力处的气体来形成背面层。可以使用图7所示的装置将膜层(例如，低摩擦膜层400)涂覆或沉积在衬底210的背面上。可以使用化学气相沉积、分子气相沉积、分子液相沉积或任何膜沉积或涂覆技术来沉积背面膜。
在步骤S930中，在衬底210的正面表面上形成光刻胶层。在一个实施方式中，正面表面维持在比背面表面上的含氟气体的压力高的压力处。
在步骤S940中，光刻胶层被曝光和显影以在衬底210上形成图案。在步骤S950中，在一个实施方式中，在图案化步骤之后，从衬底210的背面表面去除膜层。然而，在其他实施方式中，在某些情况下可能不需要膜层去除步骤。但是，可以通过将膜层暴露于含氧气体，将膜层暴露于含氧等离子体，或者将膜层暴露于含氧气体与紫外光的组合来去除膜层。
在步骤S960中，方法900还包括在背面表面上形成膜层之前将背面表面暴露于化学处理物质。化学处理物质包括水、单原子氧、双原子氧或三原子氧中的一种。可以使用本领域普通技术人员已知的现有液体分配设备或半导体晶片清洁设备来进行液体预处理过程。气体预处理可以使用用于将预处理化学物质暴露于衬底210的背面的装置或类似的背面处理装置来实现。然而，在一些实施方式中，可以省略对衬底210的背面表面的预处理。
在前面的描述中，已经阐述了具体细节，例如处理系统的特定几何形状以及对其中使用的各种部件和处理的描述。然而，应当理解，本文中的技术可以在脱离这些具体细节的其他实施方式中实施，并且这些细节是为了解释而不是限制的目的。已经参照附图描述了本文公开的实施方式。类似地，出于说明的目的，已经阐述了具体的数字、材料和配置，以便提供透彻的理解。然而，可以在没有这样的具体细节的情况下实施实施方式。具有基本上相同的功能结构的部件由相同的附图标记表示，因此可以省略任何冗余的描述。
已经将各种技术描述为多个离散操作，以帮助理解各种实施方式。描述的顺序不应被解释为意味着这些操作必须依赖于该顺序。实际上，这些操作不需要按照演示的顺序进行。所描述的操作可以以与所描述的实施方式不同的顺序执行。在另外的实施方式中，可以执行各种附加操作和/或可以省略所描述的操作。
本文使用的“衬底”或“晶片”总体是指根据本发明处理的对象。衬底或晶片可以包括器件——特别是半导体或其他电子器件——的任何材料部分或结构，并且可以例如是基础衬底结构，例如半导体晶片、掩模板或位于或叠加在基础衬底结构上的层，例如膜。因此，衬底或晶片不限于任何特定的基础结构、下覆层或上覆层、图案化或未图案化，而是被设想为包括任何这样的层或基础结构、以及层和/或基础结构的任意组合。该描述参考了特定类型的衬底或晶片，但这仅仅是为了说明的目的。
本文描述的实施方式提供了优于常规系统和处理的优点，其中多个层的叠加对准与先前沉积的层更精密地对准。这提供了更精确的光刻工艺。
本文公开的实施方式包括以下方面。
(1)一种处理衬底的方法，所述方法包括：将所述衬底容纳于衬底处理室中，所述衬底具有正面表面以及与所述正面表面相反的背面表面；在所述衬底的所述背面表面上形成膜层；在所述衬底的所述正面表面上形成光刻胶层；使所述光刻胶层显影；以及从所述衬底的所述背面表面去除所述膜层。
(2)根据(1)所述的处理衬底的方法，其中，在形成所述膜层之前，所述衬底的所述背面表面具有第一摩擦系数，形成在所述衬底的所述背面表面上的所述膜层具有第二摩擦系数，以及所述第二摩擦系数低于所述第一摩擦系数。
(3)根据(1)或(2)所述的处理衬底的方法，其中，所述膜层包括含氟化合物层。
(4)根据(1)至(3)中任一项所述的处理衬底的方法，其中，所述含氟化合物层包括以下中之一：全氟癸基三氯硅烷、全氟辛基三氯硅烷、全氟庚基三氯硅烷、全氟丁基三氯硅烷、全氟辛基三乙氧基硅烷、全氟癸基三乙氧基硅烷、全氟辛基三甲氧基硅烷或全氟癸基三甲氧基硅烷。
(5)根据(1)至(4)中任一项所述的处理衬底的方法，其中，所述形成膜层包括：将所述背面表面暴露于含氟液体或气体；以及将所述正面表面暴露于维持在比所述含氟气体或液体的压力高的压力处的气体。
(6)根据(1)至(5)中任一项所述的处理衬底的方法，其中，所述形成膜层包括分子气相沉积或分子液相沉积。
(7)根据(1)至(6)中任一项所述的处理衬底的方法，其中，所述去除膜层包括以下中之一：将所述膜层暴露于含氧气体；将所述膜层暴露于含氧等离子体；或者将所述膜层暴露于含氧气体和紫外光的组合。
(8)根据(1)至(7)中任一项所述的处理衬底的方法，还包括：在所述背面表面上形成膜层之前，将所述背面表面暴露于化学处理物质，其中，所述化学处理物质包括以下中之一：水、单原子氧、双原子氧或三原子氧
(9)根据(1)至(8)中任一项所述的处理衬底的方法，还包括：在所述衬底的所述背面表面上形成所述膜层之后，将所述衬底固定至衬底卡盘，其中，在所述背面表面上形成所述膜层之前所述衬底的第一测量摩擦系数大于在所述背面表面上形成所述膜层之后所述衬底的第二测量摩擦系数。
(10)根据(1)至(9)中任一项所述的处理衬底的方法，其中，当衬底被固定至卡盘时，在具有附接至衬底的背面表面的膜层的衬底的第一弯曲和不具有附接至背面表面的膜层的衬底的第二弯曲期间，所述第一弯曲小于所述第二弯曲。
(11)根据(1)至(10)中任一项所述的处理衬底的方法，其中，当衬底被固定至卡盘时，在具有附接至衬底的背面表面的膜层的衬底的第一变形和不具有附接至背面表面的膜层的衬底的第二变形期间，所述第一变形小于所述第二变形。
(12)根据(1)至(11)中任一项所述的处理衬底的方法，其中，使所述光刻胶层显影发生在将所述光刻胶层暴露于光化辐射的图案之后，并且其中，在将所述光刻胶层暴露于光化辐射的图案之前形成所述衬底的所述背面表面上的所述膜层。
(13)一种衬底，包括：衬底，所述衬底具有正面表面以及与所述正面表面相反的背面表面，其中，所述衬底的裸背面表面具有第一摩擦系数；以及膜层，所述膜层形成在所述衬底的所述背面表面上，其中，形成在所述衬底的所述背面表面上的所述膜层具有第二摩擦系数，并且所述第二摩擦系数低于所述第一摩擦系数。
(14)根据(13)所述的衬底，其中，当衬底被固定至衬底卡盘时，在具有所述裸背面表面的衬底的第一测量变形和具有形成在所述背面表面上的所述膜层的衬底的第二测量变形期间，所述第一测量变形大于所述第二测量变形。
(15)根据(13)或(14)所述的衬底，其中，所述膜层包括以下中之一：全氟癸基三氯硅烷、全氟辛基三氯硅烷、全氟庚基三氯硅烷、全氟丁基三氯硅烷、全氟辛基三乙氧基硅烷、全氟癸基三乙氧基硅烷、全氟辛基三甲氧基硅烷或全氟癸基三甲氧基硅烷。
(16)一种处理室系统，包括：衬底安装模块，被配置成将衬底固定在第一处理室内；第一沉积模块，被配置成向所述衬底的正面表面施加光敏膜；以及第二沉积模块，被配置成向所述衬底的背面表面施加膜层，其中，所述衬底的所述正面表面与所述背面表面相反。
(17)根据(16)所述的处理室系统，还包括：衬底处理机，被配置成将所述衬底传送至一个或更多个后续处理室；蚀刻模块，被配置成去除施加至所述衬底的底表面的所述膜层；以及显影模块，被配置成使施加至所述衬底的顶表面的所述光敏膜显影。
(18)根据(16)或(17)所述的处理室系统，其中，所述第一处理室被配置成将所述背面表面暴露于维持在第一压力的第一处理气体以及将所述正面表面暴露于维持在第二压力的第二处理气体，并且所述第二压力与所述第一压力不同。
(19)根据(16)至(18)中任一项所述的处理室系统，其中，所述第一处理室被配置成以分子气相沉积工艺或分子液相沉积工艺中之一来向所述背面表面沉积所述第一处理气体。
(20)根据(16)至(19)中任一项所述的处理室系统，还包括：预处理室，被配置成在施加所述膜层之前将所述衬底的所述背面表面暴露于含氧的处理用化学物质；以及后处理室，被配置成从所述衬底去除所述膜层，其中，所述后处理室还被配置成通过暴露于含氧气体、含氧等离子体或者含氧气体和紫外光的组合中之一来去除所述膜层。
虽然在本文中已经描述了一些实施方式，但是这些实施方式仅作为示例来呈现，而并不旨在限制本公开内容的范围。在不偏离本公开内容的精神的情况下，本领域普通技术人员可以利用本公开内容的教示以各种方式—在本文所描述的实施方式的形式下进行省略、替换和/或改变—来修改和调整本公开内容。此外，在理解本公开内容时，应当以与上下文一致的尽可能最广泛的方式来理解所有术语。所附权利要求及其等同方案旨在涵盖这些形式或修改，这些形式或修改将落入本公开内容的范围和精神内。

Claims (20)

1.一种处理衬底的方法，所述方法包括：
将所述衬底容纳于衬底处理室中，所述衬底具有正面表面以及与所述正面表面相反的背面表面；
在所述衬底的所述背面表面上形成膜层；
在所述衬底的所述正面表面上形成光刻胶层；
使所述光刻胶层显影；以及
从所述衬底的所述背面表面去除所述膜层。
2.根据权利要求1所述的方法，其中，
在形成所述膜层之前，所述衬底的所述背面表面具有第一摩擦系数，
形成在所述衬底的所述背面表面上的所述膜层具有第二摩擦系数，以及
所述第二摩擦系数低于所述第一摩擦系数。
3.根据权利要求1所述的方法，其中，所述膜层包括含氟化合物层。
4.根据权利要求3所述的方法，其中，所述含氟化合物层包括以下中之一：全氟癸基三氯硅烷、全氟辛基三氯硅烷、全氟庚基三氯硅烷、全氟丁基三氯硅烷、全氟辛基三乙氧基硅烷、全氟癸基三乙氧基硅烷、全氟辛基三甲氧基硅烷或全氟癸基三甲氧基硅烷。
5.根据权利要求1所述的方法，其中，所述形成膜层包括：
将所述背面表面暴露于含氟液体或气体；以及
将所述正面表面暴露于维持在比所述含氟气体或液体的压力高的压力处的气体。
6.根据权利要求1所述的方法，其中，所述形成膜层包括分子气相沉积或分子液相沉积。
7.根据权利要求1所述的方法，其中，所述去除膜层包括以下中之一：将所述膜层暴露于含氧气体；将所述膜层暴露于含氧等离子体；或者将所述膜层暴露于含氧气体和紫外光的组合。
8.根据权利要求1所述的方法，还包括：
在所述背面表面上形成膜层之前，将所述背面表面暴露于化学处理物质，其中，所述化学处理物质包括以下中之一：水、单原子氧、双原子氧或三原子氧。
9.根据权利要求1所述的方法，还包括：
在所述衬底的所述背面表面上形成所述膜层之后，将所述衬底固定至衬底卡盘，其中，在所述背面表面上形成所述膜层之前所述衬底的第一测量摩擦系数大于在所述背面表面上形成所述膜层之后所述衬底的第二测量摩擦系数。
10.根据权利要求9所述的方法，其中，当衬底被固定至卡盘时，在具有附接至衬底的背面表面的膜层的衬底的第一弯曲和不具有附接至背面表面的膜层的衬底的第二弯曲期间，所述第一弯曲小于所述第二弯曲。
11.根据权利要求9所述的方法，其中，当衬底被固定至卡盘时，在具有附接至衬底的背面表面的膜层的衬底的第一变形和不具有附接至背面表面的膜层的衬底的第二变形期间，所述第一变形小于所述第二变形。
12.根据权利要求1所述的方法，其中，使所述光刻胶层显影发生在将所述光刻胶层暴露于光化辐射的图案之后，并且其中，在将所述光刻胶层暴露于光化辐射的图案之前形成所述衬底的所述背面表面上的所述膜层。
13.一种衬底，包括：
衬底，所述衬底具有正面表面以及与所述正面表面相反的背面表面，其中，所述衬底的裸背面表面具有第一摩擦系数；以及
膜层，所述膜层形成在所述衬底的所述背面表面上，其中，形成在所述衬底的所述背面表面上的所述膜层具有第二摩擦系数，并且所述第二摩擦系数低于所述第一摩擦系数。
14.根据权利要求13所述的衬底，其中，当衬底被固定至衬底卡盘时，在具有所述裸背面表面的衬底的第一测量变形和具有形成在所述背面表面上的所述膜层的衬底的第二测量变形期间，所述第一测量变形大于所述第二测量变形。
15.根据权利要求13所述的衬底，其中，所述膜层包括以下中之一：全氟癸基三氯硅烷、全氟辛基三氯硅烷、全氟庚基三氯硅烷、全氟丁基三氯硅烷、全氟辛基三乙氧基硅烷、全氟癸基三乙氧基硅烷、全氟辛基三甲氧基硅烷或全氟癸基三甲氧基硅烷。
16.一种处理室系统，包括：
衬底安装模块，被配置成将衬底固定在第一处理室内；
第一沉积模块，被配置成向所述衬底的正面表面施加光敏膜；以及
第二沉积模块，被配置成向所述衬底的背面表面施加膜层，
其中，所述衬底的所述正面表面与所述背面表面相反。
17.根据权利要求16所述的处理室系统，还包括：
衬底处理机，被配置成将所述衬底传送至一个或更多个后续处理室；
蚀刻模块，被配置成去除施加至所述衬底的底表面的所述膜层；以及
显影模块，被配置成使施加至所述衬底的顶表面的所述光敏膜显影。
18.根据权利要求16所述的处理室系统，其中，所述第一处理室被配置成将所述背面表面暴露于维持在第一压力的第一处理气体以及将所述正面表面暴露于维持在第二压力的第二处理气体，并且所述第二压力与所述第一压力不同。
19.根据权利要求16所述的处理室系统，其中，所述第一处理室被配置成以分子气相沉积工艺或分子液相沉积工艺中之一来向所述背面表面沉积所述第一处理气体。
20.根据权利要求16所述的处理室系统，还包括：
预处理室，被配置成在施加所述膜层之前将所述衬底的所述背面表面暴露于含氧的处理用化学物质；以及
后处理室，被配置成从所述衬底去除所述膜层，其中，所述后处理室还被配置成通过暴露于含氧气体、含氧等离子体或者含氧气体和紫外光的组合中之一来去除所述膜层。
CN201710600272.9A 2016-07-21 2017-07-21 衬底、处理衬底的方法以及处理室系统 Active CN107644808B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662365228P 2016-07-21 2016-07-21
US62/365,228 2016-07-21

Publications (2)

Publication Number Publication Date
CN107644808A true CN107644808A (zh) 2018-01-30
CN107644808B CN107644808B (zh) 2023-08-22

Family

ID=60988838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710600272.9A Active CN107644808B (zh) 2016-07-21 2017-07-21 衬底、处理衬底的方法以及处理室系统

Country Status (4)

Country Link
US (1) US10784100B2 (zh)
KR (1) KR102402425B1 (zh)
CN (1) CN107644808B (zh)
TW (2) TWI811055B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246788A (zh) * 2019-06-28 2019-09-17 英特尔半导体(大连)有限公司 用于在晶圆沉积薄膜的设备
CN110838432A (zh) * 2018-08-17 2020-02-25 台湾积体电路制造股份有限公司 处理半导体基板的方法及沉积腔室
CN111433886A (zh) * 2017-11-29 2020-07-17 东京毅力科创株式会社 衬底的背侧摩擦减小
CN112585730A (zh) * 2018-09-05 2021-03-30 东京毅力科创株式会社 基片处理方法和基片处理装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504715B2 (en) 2016-07-21 2019-12-10 Tokyo Electron Limited Back-side friction reduction of a substrate
US10784100B2 (en) 2016-07-21 2020-09-22 Tokyo Electron Limited Back-side friction reduction of a substrate
JP7164289B2 (ja) 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
US10770327B2 (en) * 2017-07-28 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for correcting non-ideal wafer topography
JP7022589B2 (ja) * 2018-01-05 2022-02-18 東京エレクトロン株式会社 基板処理装置、基板処理方法及びコンピュータ記憶媒体
WO2021144108A1 (en) * 2020-01-14 2021-07-22 Asml Netherlands B.V. Improved lithography apparatus
JP7407001B2 (ja) * 2020-01-24 2023-12-28 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4374889A (en) * 1981-12-07 1983-02-22 Minnesota Mining And Manufacturing Company Oil-repellent microvoid-imaging material
US7045170B1 (en) * 2002-04-03 2006-05-16 Sandia Corporation Anti-stiction coating for microelectromechanical devices
US20080131623A1 (en) * 2006-11-28 2008-06-05 Wei Zhang Method and apparatus to apply surface release coating for imprint mold
US20080158538A1 (en) * 2006-12-27 2008-07-03 Asml Netherlands B.V. Lithographic apparatus, substrate table, and method for enhancing substrate release properties
KR100861368B1 (ko) * 2007-05-21 2008-10-01 주식회사 하이닉스반도체 웨이퍼 후면의 잔류 수분을 억제하는 액침 리소그래피 방법
KR100865559B1 (ko) * 2007-08-20 2008-10-28 주식회사 하이닉스반도체 포토 마스크의 제조방법
JP2010009913A (ja) * 2008-06-26 2010-01-14 Asahi Kasei E-Materials Corp 光重合性樹脂積層体及びそれを用いたパターンの製造方法
CN103765599A (zh) * 2011-08-29 2014-04-30 法国圣戈班玻璃厂 具有疏水背面涂层的薄层光伏组件
JP2016051727A (ja) * 2014-08-28 2016-04-11 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記録媒体

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623945B1 (en) * 1999-09-16 2003-09-23 Motorola, Inc. System and method for microwave cell lysing of small samples
US7189647B2 (en) * 2001-04-05 2007-03-13 Novellus Systems, Inc. Sequential station tool for wet processing of semiconductor wafers
US7144827B2 (en) * 2002-01-17 2006-12-05 Silecs Oy Poly(organosiloxane) materials and methods for hybrid organic-inorganic dielectrics for integrated circuit applications
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US7638167B2 (en) 2004-06-04 2009-12-29 Applied Microstructures, Inc. Controlled deposition of silicon-containing coatings adhered by an oxide layer
US9725805B2 (en) 2003-06-27 2017-08-08 Spts Technologies Limited Apparatus and method for controlled application of reactive vapors to produce thin films and coatings
US20050271893A1 (en) 2004-06-04 2005-12-08 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
US20040261703A1 (en) 2003-06-27 2004-12-30 Jeffrey D. Chinn Apparatus and method for controlled application of reactive vapors to produce thin films and coatings
US20050082954A1 (en) 2003-09-30 2005-04-21 Dunbar Lee R. Removable toe kick floor for cupboards vanities cabinets
US7824498B2 (en) * 2004-02-24 2010-11-02 Applied Materials, Inc. Coating for reducing contamination of substrates during processing
US20060251795A1 (en) 2005-05-05 2006-11-09 Boris Kobrin Controlled vapor deposition of biocompatible coatings for medical devices
US8501277B2 (en) 2004-06-04 2013-08-06 Applied Microstructures, Inc. Durable, heat-resistant multi-layer coatings and coated articles
WO2005121397A2 (en) 2004-06-04 2005-12-22 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
US7879396B2 (en) 2004-06-04 2011-02-01 Applied Microstructures, Inc. High aspect ratio performance coatings for biological microfluidics
US7695775B2 (en) 2004-06-04 2010-04-13 Applied Microstructures, Inc. Controlled vapor deposition of biocompatible coatings over surface-treated substrates
JP2008210980A (ja) * 2007-02-26 2008-09-11 Toshiba Corp パターン形成方法
TW201135372A (en) * 2009-10-20 2011-10-16 Nikon Corp Substrate supporting apparatus, substrate supporting member, substrate transfer apparatus, exposure apparatus, and device manufacturing method
GB2494168B (en) 2011-09-01 2014-04-09 Memsstar Ltd Improved deposition technique for micro electro-mechanical structures (MEMS)
US9304396B2 (en) * 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
WO2015105785A1 (en) * 2014-01-07 2015-07-16 Brewer Science Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
US20150333213A1 (en) * 2014-05-19 2015-11-19 Applied Materials, Inc. Diamond-like carbon coatings for substrate carriers
KR102038124B1 (ko) 2016-06-27 2019-10-29 숭실대학교산학협력단 유기 반도체 소자의 제조 방법
US10784100B2 (en) 2016-07-21 2020-09-22 Tokyo Electron Limited Back-side friction reduction of a substrate
US10504715B2 (en) 2016-07-21 2019-12-10 Tokyo Electron Limited Back-side friction reduction of a substrate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4374889A (en) * 1981-12-07 1983-02-22 Minnesota Mining And Manufacturing Company Oil-repellent microvoid-imaging material
US7045170B1 (en) * 2002-04-03 2006-05-16 Sandia Corporation Anti-stiction coating for microelectromechanical devices
US20080131623A1 (en) * 2006-11-28 2008-06-05 Wei Zhang Method and apparatus to apply surface release coating for imprint mold
US20080158538A1 (en) * 2006-12-27 2008-07-03 Asml Netherlands B.V. Lithographic apparatus, substrate table, and method for enhancing substrate release properties
KR100861368B1 (ko) * 2007-05-21 2008-10-01 주식회사 하이닉스반도체 웨이퍼 후면의 잔류 수분을 억제하는 액침 리소그래피 방법
KR100865559B1 (ko) * 2007-08-20 2008-10-28 주식회사 하이닉스반도체 포토 마스크의 제조방법
JP2010009913A (ja) * 2008-06-26 2010-01-14 Asahi Kasei E-Materials Corp 光重合性樹脂積層体及びそれを用いたパターンの製造方法
CN103765599A (zh) * 2011-08-29 2014-04-30 法国圣戈班玻璃厂 具有疏水背面涂层的薄层光伏组件
JP2016051727A (ja) * 2014-08-28 2016-04-11 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記録媒体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111433886A (zh) * 2017-11-29 2020-07-17 东京毅力科创株式会社 衬底的背侧摩擦减小
CN110838432A (zh) * 2018-08-17 2020-02-25 台湾积体电路制造股份有限公司 处理半导体基板的方法及沉积腔室
CN112585730A (zh) * 2018-09-05 2021-03-30 东京毅力科创株式会社 基片处理方法和基片处理装置
CN112585730B (zh) * 2018-09-05 2024-04-19 东京毅力科创株式会社 基片处理方法和基片处理装置
CN110246788A (zh) * 2019-06-28 2019-09-17 英特尔半导体(大连)有限公司 用于在晶圆沉积薄膜的设备

Also Published As

Publication number Publication date
TW202247255A (zh) 2022-12-01
TWI788295B (zh) 2023-01-01
TWI811055B (zh) 2023-08-01
KR20180011012A (ko) 2018-01-31
US20180025899A1 (en) 2018-01-25
KR102402425B1 (ko) 2022-05-25
CN107644808B (zh) 2023-08-22
US10784100B2 (en) 2020-09-22
TW201816836A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
CN107644808A (zh) 衬底的背面摩擦减小
JP4917159B2 (ja) リソグラフィ・インプリント・システム
CN100543946C (zh) 蚀刻掩模特征临界尺寸的减小
US8202463B2 (en) Imprint method
JP5198282B2 (ja) 基板とモールドとの間に位置するガスを排出するための方法
CN100511621C (zh) 用于刻蚀掩模的系统和方法
CN101971301B (zh) 利用稀有气体等离子的线宽粗糙度改进
US7491343B2 (en) Line end shortening reduction during etch
TWI409857B (zh) 鰭片結構形成
CN100533270C (zh) 精细图案的制作装置
TWI816717B (zh) 半導體基板及其處理方法
US10504715B2 (en) Back-side friction reduction of a substrate
CN104037065A (zh) 使用氧化物垫片减小节距
WO2007094437A1 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP4563409B2 (ja) リフロー処理方法およびｔｆｔの製造方法
US8785303B2 (en) Methods for depositing amorphous silicon
WO2008056614A1 (fr) Procédé de refusion, procédé de formation de motif et procédé de fabrication de transistor à couches minces (tft)
US20190304850A1 (en) Apparatus for use in forming an adaptive layer and a method of using the same
US7407597B2 (en) Line end shortening reduction during etch
CN1819122A (zh) 蚀刻方法、程序、记录介质和等离子体处理装置
US20120248065A1 (en) Method for forming a pattern
US20220051999A1 (en) Methods Of Forming Microvias With Reduced Diameter
CN101558479A (zh) 用于氢氟碳蚀刻的粘着层
JP2009164151A (ja) レジストパターンの形成方法と残存膜除去処理システムおよび記録媒体
KR20080025797A (ko) 반도체 소자 제조 장비에서의 웨이퍼 에지 식각 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant