CN112567896A - 用于表面安装部件的连接盘 - Google Patents
用于表面安装部件的连接盘 Download PDFInfo
- Publication number
- CN112567896A CN112567896A CN201980053003.2A CN201980053003A CN112567896A CN 112567896 A CN112567896 A CN 112567896A CN 201980053003 A CN201980053003 A CN 201980053003A CN 112567896 A CN112567896 A CN 112567896A
- Authority
- CN
- China
- Prior art keywords
- land
- chip
- area
- areas
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 17
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 28
- 229910000679 solder Inorganic materials 0.000 description 22
- 238000005476 soldering Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 14
- 230000006399 behavior Effects 0.000 description 9
- 238000002844 melting Methods 0.000 description 8
- 230000008018 melting Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000003466 welding Methods 0.000 description 5
- 239000003985 ceramic capacitor Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
提供了用于表面安装部件的连接盘(10)，该连接盘包括分别具有彼此不同的宽度的多个连接盘区域(11a，11b)。多个连接盘区域中包括的各连接盘区域通过在宽度方向上的中心按照根据宽度的顺序的方式对准彼此组合而接合成一个连接盘。在与组合成一个连接盘的多个连接盘区域中的相邻或部分重叠的两个连接盘区域的具有较大宽度的连接盘区域相邻或重叠侧对置的一侧在宽度方向上的中心部处设置有切口形状(12)。
Description
技术领域
本发明涉及用于表面安装部件的连接盘。
背景技术
在设计印刷板布线时，有时会在设计后改变诸如表面安装在印刷板上的芯片部件的尺寸之类的规格。在这种情况下，需要校正布线，包括改变用于表面安装芯片部件的连接盘的尺寸。因此，为了减少设计后的校正成本，已经提出了预先制造可适合于多种部件尺寸的连接盘形状。
例如，在可适合于不同的两种部件尺寸的连接盘的情况下，已经提出了具有通过将与两个部件中的小部件相对应的连接盘和与大部件相对应的连接盘以凸形组合而获得的形状的连接盘。具有该形状的一对连接盘被设置为对置以使得与小部件相对应的一部分在内侧，并且与大部件相对应的一部分在外侧(例如，专利文献1和专利文献2)。
引文列表
专利文献
专利文献1：JP 2001-308503A
专利文献2：JP 2003-243814A
发明内容
技术问题
当将部件安装(焊接)在具有上述形状的连接盘上时，当安装大部件时可以获得稳定的圆角形状。另一方面，当安装小部件时，由于电极的远端侧的焊接部长，因此在加热的焊料的溶解期间起作用的力朝向电极的外侧增加。可能会出现诸如焊料脱开和部件立起之类的缺陷。
本公开的目的是提供一种用于表面安装部件的连接盘，该连接盘适合于安装多种尺寸的部件并且能够抑制部件安装的缺陷。
问题的解决方案
为了解决上述问题，根据本公开的一个方面的用于表面安装部件的连接盘具有分别具有不同宽度的多个连接盘区域，其中所述多个连接盘区域中包括的各连接盘区域以在宽度方向上的中心按照根据宽度的顺序对准的方式彼此组合而接合成一个连接盘，以及在与接合成所述一个连接盘的所述多个连接盘区域中的相邻或部分重叠的两个连接盘区域中的具有较大宽度的连接盘区域的相邻或重叠侧对置的一侧在所述宽度方向上的中心处设置有切口形状。
附图说明
图1是示出根据实施例的用于表面安装部件的连接盘的示例的构造的图。
图2A是示意性地示出其中小芯片部件被安装在连接盘上的状态的图。
图2B是示意性地示出其中大芯片部件被安装在连接盘上的状态的图。
图3是用于说明根据实施例的形成连接盘的方法的图。
图4是用于说明根据实施例的连接盘的各部分的尺寸的示例的图。
图5是示出通过现有技术可适合于多种尺寸的芯片部件的连接盘的示例的图。
图6是示意性地示出其中通过现有技术将与连接盘相对应的大尺寸的芯片部件安装在连接盘上的状态的图。
图7A是示意性地示出其中通过现有技术将与连接盘相对应的小尺寸的芯片部件焊接在连接盘上的状态的图。
图7B是示意性地示出其中通过现有技术将与连接盘相对应的小尺寸的芯片部件焊接在连接盘上的状态的图。
图7C是示意性地示出其中通过现有技术将与连接盘相对应的小尺寸的芯片部件焊接在连接盘上的状态的图。
图8是示意性地示出其中将芯片部件安装在形成为适合于单个芯片部件的尺寸的一般连接盘上的状态的图。
图9是示出其中将芯片部件实际上安装在根据实施例的连接盘上的实验示例的图。
图10是示出其中将芯片部件实际上安装在根据实施例的连接盘上的实验示例的图。
图11A是示出其中使用适用于实施例的绝缘膜形成连接盘的示例的图。
图11B是示出其中使用适用于实施例的绝缘膜形成连接盘的示例的图。
图11C是示出其中使用适用于实施例的绝缘膜形成连接盘的示例的图。
图12是示出其中根据实施例在禁止区域中设置通孔的示例的图。
图13是示出根据实施例的变形例的在其上可安装三种尺寸的芯片部件的连接盘的示例的构造的图。
具体实施方式
下面基于附图详细说明本公开的实施例。注意，在下面说明的实施例中，通过用相同的附图标记和符号表示相同的部件，省略了冗余的说明。
[根据实施例的连接盘形状]
图1是示出根据实施例的用于表面安装部件的连接盘的示例的构造的图。在图1中，示出了其中根据实施例的用于表面安装部件的连接盘10和10'被设置在基板上的状态。根据实施例的连接盘10包括连接盘区域11a和11b。在连接盘区域11a中，通过切口形状形成禁止区域12。连接盘区域11a和11b分别由用于可焊接金属布线的导体的导体膜形成，该导体膜已经对诸如铜、银、金或铝进行表面处理。相反，禁止区域12是禁止焊接的区域。在图1中所示的示例中，通过切除连接盘区域11a的一部分来形成禁止区域12。
连接盘区域11a的尺寸与具有由图1中的虚线所指示的第一尺寸的表面安装部件20的电极宽度相对应。连接盘区域11a的尺寸指示包括禁止区域12的尺寸。连接盘区域11b的尺寸与具有第二尺寸的表面安装部件21的电极宽度相对应，第二尺寸也由图1中的虚线所指示并且小于第一尺寸。
连接盘区域11a和11b根据其尺寸被组合，使得当连接盘10和与连接盘10成对的连接盘10'以预定方式设置在基板上时，较小的区域在更接近连接盘10和10'的中间点30的部分中朝向中间点30设置。在图1中所示的示例中，在连接盘10中，连接盘区域11a和11b从最接近中间点30的一部分起以连接盘区域11b和连接盘区域11a的顺序设置而接合成一个连接盘10。
注意，在图1和随后的类似附图中，假定表面安装部件20和21的电极的电极宽度指示附图中在横向方向上的长度。电极的纵向方向上的长度被称为电极长度。连接盘区域11a和11b分别被设计为尺寸相对于与连接盘区域11a和11b相对应的表面安装部件20和21的电极的电极宽度和电极长度具有预定的余量。
表面安装部件20和21是在图中的纵向方向上的两端侧包括焊接电极的所谓的芯片部件，并且具体地，是芯片型层叠陶瓷电容器、芯片型层叠电感器、芯片铁氧体磁珠或芯片型电阻器。在下面的说明中，除非另外具体说明，否则将表面安装部件20和表面安装部件21分别描述为芯片部件20和芯片部件21。
连接盘10'与连接盘10成对，并且具有与连接盘10的构造相同的构造，并且设置在基板上以与连接盘10对置的方向定向。在连接盘10'中，连接盘区域11a'和11b'分别对应于连接盘10的连接盘区域11a和11b。类似地，禁止区域12'对应于连接盘10的禁止区域12。
如图1中所示，一对连接盘10和10'设置在基板上，且连接盘区域11b和连接盘区域11b'彼此对置。此时，连接盘10和10'设置在基板上，使得当用于安装在芯片部件20和21中的部件的中心坐标与连接盘10和10'的中间点30对准时，芯片部件20的两端处的电极分别设置在连接盘区域11a和11a'的预定位置处，并且芯片部件21的两端处的电极分别设置在连接盘区域11b和11b'的预定位置处。
即，连接盘10被形成为使得各个连接盘区域11a和11b的电极宽度方向平行，并且连接盘区域11a和11b的电极宽度方向上的中心位于垂直于电极宽度方向的线31(以下称为中心线31)上。
图2A是示意性地示出其中将小芯片部件21安装在连接盘10和10'上的状态的图。可以看出，在芯片部件21的纵向方向上的两端处的电极部201和201'分别位于连接盘区域11b和11b'上。
在电极部201和201'的焊接中，例如，在连接盘10中，在边A和A'中，焊料熔化期间芯片部件21(电极部201)的宽度方向上的行为被抑制，并且用于使电极部201返回到连接盘区域11b的中心的力起作用。例如，在连接盘10中，在与禁止区域12有关的边B中，焊料熔化期间芯片部件21(电极部201)的纵向方向上的行为被抑制，并且用于使电极部201返回到连接盘区域11b的中心的力起作用。这些行为被称为自对准。
图2B是示意性地示出其中将大芯片部件20安装在连接盘10和10'上的状态的图。可以看出，在芯片部件20的纵向方向上的两端处的电极部200和200'分别位于连接盘区域11a和11a'上。
在电极部200和200'的焊接中，例如，在连接盘10中，在边C和C'中，焊料熔化期间芯片部件20(电极部200)的宽度方向上的行为被抑制，并且使电极部200返回到连接盘区域11a的中心的力起作用。例如，在连接盘10中，在边D中，在焊料熔化期间在芯片部件20(电极部200)的纵向方向上的行为被抑制，并且用于使电极部200返回到连接盘区域11a的中心的力起作用。
以这种方式，根据实施例的连接盘10对于不同尺寸的芯片部件20和21两者都可以抑制在焊料润湿行为期间在部件的电极宽度方向和纵向方向上的不稳定力。可以执行高质量的焊接。
图3是用于说明根据实施例的形成连接盘10的方法的图。注意，在图3中，步骤S100至步骤S104是为了便于说明形成连接盘10的方法的步骤，并且未指示连接盘10的实际形成过程。
步骤S100示出了用于小芯片部件21的连接盘区域11b的示例。连接盘区域11b被设定为相对于芯片部件21的电极部201具有预定余量的尺寸。类似地，步骤S101示出了用于大芯片部件20的连接盘区域11a的示例。连接盘区域11a被设定为相对于芯片部件20的电极部200具有预定余量的尺寸。
步骤S102示出了其中连接盘区域11a和11b被组合的状态的示例。坐标32c指示在其上芯片部件21的中心坐标32b和芯片部件22的中心坐标32a匹配的坐标。坐标32c对应于连接盘10的中间点30，在连接盘10中，连接盘区域11a和11b被组合并且连接盘10'与连接盘10成对。
如步骤S102中所示，在保持从中心坐标32b到连接盘区域11b的距离与从中心坐标32a到连接盘区域11a的距离之间的关系并且使连接盘区域11a和11b的电极宽度方向上的中心与中心线31对准的同时，组合连接盘区域11a和11b。连接盘区域11a和11b被组合，使得连接盘区域11a和11b被设定为彼此相邻或使区域的一部分重叠。
步骤S103和步骤S104示出了为其中连接盘区域11a和11b被组合的构造设置切口形状并且由该切口形状形成禁止区域12的示例。在步骤S103中所示的示例中，禁止区域12在电极宽度方向上的宽度被设置为小于连接盘区域11b的宽度。在芯片部件20(芯片部件21)的纵向方向上，禁止区域12的长度被设置从连接盘区域11a的与坐标32c对置的端部(图3中的连接盘区域11a的左端)到连接盘区域11b的与坐标32c对置的端部(图3中的连接盘区域11b的左端)。步骤S104示出了连接盘10的形状的示例，其中为连接盘区域11a和连接盘区域11b被组合的构造形成禁止区域12。
图4是用于说明根据实施例的连接盘10的各部分的尺寸的示例的图。由切口形状为连接盘区域11a形成的禁止区域12的电极宽度方向上的宽度a被设定为比与连接盘区域11b相对应的芯片部件21的电极宽度b短。通过将宽度a设定为比电极宽度b短，可以在安装芯片部件21时在焊料熔化期间提供过量焊料的逸出路径。作为具体示例，宽度a被设定为电极宽度b的大约1/3至4/5。
芯片部件21的电极宽度方向上的端部与对应于连接盘区域11b的边A之间的距离c以及芯片部件21的纵向方向上的端部与对应于连接盘区域11b的边B之间的距离c'被设定为已知距离(0.1mm等)，该已知距离被认为对于在焊接期间赋予芯片部件21自对准性质是优选的。类似地，对应于连接盘区域11a的芯片部件20的电极宽度方向上的端部与对应于连接盘区域11a的边C之间的距离d以及芯片部件20的纵向方向上的端部与对应于连接盘区域11a的边D之间的距离d'被设定为已知距离，该已知距离被认为对于在焊接期间赋予芯片部件20自对准性质是优选的。
当将连接盘10和与连接盘10成对的连接盘10'设置在基板上以使得能够安装芯片部件20和21时的中间点30与芯片部件20的纵向方向上的端部之间的距离e以及中间点30与芯片部件21的纵向方向上的端部之间的距离f分别是对应于各芯片部件20和21的纵向方向上的长度的距离。因此，如果确定了芯片部件20和21，则可以唯一地确定连接盘10的形状和连接盘10的各部分的尺寸。
在以上说明中，具有两种尺寸的芯片部件20和21能够由相同的连接盘10(和连接盘10')安装。下面描述芯片部件20和21的尺寸的组合的示例(1)至(5)。注意，在尺寸方面，诸如“0402”和“0603”之类的四位数数字是由日本工业标准(JIS)指定的芯片部件的标准尺寸的缩写。
组合示例(1)
芯片部件21：0402(0.4×0.2mm)
芯片部件20：0603(0.6×0.3mm)
组合示例(2)
芯片部件21：0603(0.6×0.3mm)
芯片部件20：1005(1.0×0.5mm)或1106(1.1×0.6mm)
组合示例(3)
芯片部件21：1005(1.0×0.5mm)或1106(1.1×0.6mm)
芯片部件20：1608(1.6×0.8mm)
组合示例(4)
芯片部件21：1608(1.6×0.8mm)或1709(1.7×0.9mm)
芯片部件20：2012(2.0×1.25mm)
组合示例(5)
芯片部件21：2012(2.0×1.25mm)
芯片部件20：3216(3.2×1.6mm)
注意，芯片部件20和21的尺寸的组合不限于上述组合示例(1)至(5)。其它尺寸的组合也是可能的。
[与现有技术的比较]
随后，与现有技术比较地说明根据实施例的连接盘10的效果。图5是示出通过现有技术(例如，专利文献1和2)可适合于多种尺寸的芯片部件的连接盘的示例的图。在图5中，连接盘100具有以下构造：与大尺寸的芯片部件20相对应的连接盘区域111a、与小尺寸的芯片部件21相对应的连接盘区域111b以及与这些尺寸的中间尺寸的芯片部件21相对应的连接盘区域111c被组合。与连接盘100成对的连接盘100'相同。连接盘100形成为不包括根据实施例的连接盘10中的禁止区域12的形状。
参考图6以及图7A至图7C说明其中将芯片部件安装在图5中所示的连接盘100的形状上的示例。图6是示意性地示出其中通过现有技术将与连接盘100和100'相对应的大尺寸的芯片部件20安装即焊接在连接盘100和100'上的状态的图。如图6中所示，例如，当将较大的部件、例如芯片部件20焊接在连接盘100和100'上时，焊料301和301'的形状是稳定的圆角形状。这指示执行了稳定的焊接。
图7A至图7C是示意性地示出其中通过现有技术将与连接盘100和100'相对应的小尺寸的芯片部件21焊接在连接盘100和100'上的状态的图。如图7A中所示，当将较小的部件、例如芯片部件21焊接在连接盘100和100'上时，芯片部件21的电极部201和201'的远端侧的焊接部相对于在芯片部件的焊接中被认为优选的已知距离较长。因此，在加热的焊料301和301'的熔化期间，将焊料拉向芯片部件21的纵向方向两端侧的力F1和F2增加。
力F1和F2之间的差异是导致要安装的部件的行为不稳定的原因。除了力F1和F2之间的差异之外，当执行焊接时焊料供应量的芯片部件两端处的体积波动、芯片部件安装期间从安装目标位置的偏移量的波动、芯片部件两端的连接盘100和100'的焊料熔化时间之间的差异等也是导致部件行为不稳定的原因。
当部件行为由于焊接而变得不稳定时，容易发生图7B中所示的焊料脱开和图7C中所示的部件立起。在图7B中所示的示例中，例如，由于力F2大于力F1，因此在连接盘100'的方向上拉动芯片部件21并且发生电极部201未充分焊接在连接盘100上的状态。例如，在图7C中所示的示例中，力F2和力F1之间的差异大于图7B中所示的示例中的差异。芯片部件21在连接盘100'的方向上被大大拉动，并且芯片部件21立起在基板300上。
以这种方式，在像图5中所示的连接盘100和100'的连接盘形状中，当安装小尺寸芯片部件21或中尺寸芯片部件22时，焊接的质量可能劣化。在图5中，示出了其中相同的连接盘100适合于具有不同尺寸的三种芯片部件20、21和22的示例。然而，当相同的连接盘100适合于具有不同尺寸的两种芯片部件时，也会发生相同的问题。例如，在芯片型层叠陶瓷电容器或芯片型电阻器中，由于每一个基板使用的部件数量大，因此，通过现有技术，与多种尺寸的芯片部件相对应的连接盘100和连接盘100'的形状可能是导致其上安装了部件的基板的质量劣化的原因。
在图7A中所示的示例中，不会发生图7B和图7C中所示的接合失败。然而，在图7A中所示的长焊接尺寸中，容易发生由于在产品使用期间温度的反复升高和下降而导致的应力对焊接部的影响而导致接合部的破裂。因此，连接盘100的形状不被认为是适当的连接盘形状。
图8是示意性地示出其中将芯片部件21安装在形成为与单个芯片部件21的尺寸匹配的一般连接盘101和101'上的状态的图。在这种情况下，例如，电极部201的端部与芯片部件21的连接盘101的端部之间的距离短。用于在焊料熔化期间拉动焊料的力F1'和F2'从芯片部件21的高度起在连接盘101的端部方向上起作用。以这种方式，力F1'和F2'的方向与在图7A中所示的长焊接尺寸的情况下的力F1和F2的方向不同。因此，不容易发生图7B和图7C中所示的接合失败。
通过组合分别与具有不同尺寸的芯片部件20和21的电极宽度相对应的连接盘区域11a和11b来形成根据本实施例的连接盘10。此时，为连接盘区域11a设置用于禁止焊接的禁止区域12。连接盘区域11b中的焊接尺寸减小。因此，可以使安装在连接盘区域11b上的芯片部件21的状态相当于安装在图8中所示的一般连接盘101和101'上的芯片部件21的状态。可以对小尺寸芯片部件21执行稳定的焊接。
因此，在一般尺寸的芯片部件(包括两个相对电极的矩形部件，诸如芯片型层叠陶瓷电容器、芯片型层叠电感器、芯片铁氧体磁珠、芯片型电阻器或芯片导体)，可以通过根据实施例的一个连接盘10高质量地安装具有不同尺寸的多个芯片部件20和21。
因此，例如，具有相同特性和不同尺寸的芯片部件可以通过相同的连接盘10安装。可以在不改变基板设计的情况下适当地使用不同的部件。此外，与小芯片部件21相对应的连接盘区域11b的面积由禁止区域12限制。因此，可以将以回流方式印刷的焊料量设定为相同量，而与芯片部件的尺寸无关。
此外，在根据实施例的连接盘10中，在尺寸适合的芯片部件20和21的电极部200和201的远端侧和侧面侧设置用于赋予自对准性的区域。特别地，可以通过小尺寸芯片部件21的电极部201的远端侧的禁止区域12设置用于自对准的适当区域。因此，可以抑制当在安装芯片部件20和21期间发生偏离时发生接合失败。
像层状陶瓷电容器一样，随着部件容量的增加，存在具有相同容量和不同尺寸(标准尺寸“0603”和“0704”、标准尺寸“1005”和“1106”、标准尺寸“1608”和“1709”等)的芯片部件。通过将根据实施例的连接盘10用于具有共同特性和不同尺寸的这种芯片部件，可以在一个连接盘10中适当地使用具有共同特性和不同尺寸的多个芯片部件。
此外，可能发生将安装在相同的连接盘上的部件改变为不同类型的部件，例如，将电容器改变为电阻器，或者将电阻器改变为电感器。即使在这种情况下，通过使用根据实施例的连接盘10，也可以可靠地实现安装的改变。可以放宽设计方面的限制。
图9是示出其中将芯片部件21实际上安装在根据实施例的连接盘10和10'上的实验示例的图。图10是示出其中将芯片部件20实际上安装在连接盘10和10'上的实验示例的图。注意，在图9和图10中，从连接盘10的端部到连接盘10'的端部的长度L被示为共同的。在图9和图10中所示的示例中，在连接盘10(和10')中，连接盘区域11a和11b通过以上说明的组合示例(2)形成为与标准尺寸“0603”和“1005”的两种尺寸相对应。
在图9中所示的实验示例中，可以看出，对禁止区域12的焊接被禁止。在图9中所示的芯片部件21的安装中，可以看出，在芯片部件21的两端侧的焊料301和301'的形状是稳定的圆角形状。这指示执行了稳定的焊接。
在该实验中，确认了即使当在实际上发生与芯片部件20和21的电极宽度相对应的安装偏离(芯片部件20中为0.25mm并且芯片部件21中为0.15mm)的状态下加热和焊接芯片部件20和21时，也可以抑制由于图7C中所示的部件立起而导致的接合失败。
[根据实施例的形成连接盘的方法的其它示例]
随后，说明根据实施例的形成连接盘10的方法的其它示例。通过例如通过蚀刻等去除基板表面上的导体膜的除连接盘10和10'以外的部分来形成以上说明的图1至图4中所示的连接盘10和10'。这不限于该示例。也可以通过在基板表面的导体膜上设置用于禁止焊接的绝缘膜来形成连接盘10和10'。
图11A至图11C是示出其中使用适用于实施例的绝缘膜形成连接盘10的示例的图。作为绝缘膜，通常使用阻焊剂。注意，在图11A至图11C中省略了与连接盘10成对的连接盘10'，因为连接盘10'具有与连接盘10的构造相同的构造。
图11A是示出其中通过矩形导体膜40上的绝缘膜13形成连接盘10的形状的示例的图。即，在图11A中所示的构造中，通过在连接盘10的区域上不涂覆绝缘膜13而在连接盘10中形成用于执行焊接的暴露部分14。在图11A中所示的示例中，还通过在导体膜40上涂覆绝缘膜13来形成禁止区域12s。即，在图11A中所示的示例中，当从暴露部分14侧观察时，通过在导体膜40中用绝缘膜13形成切口形状来形成禁止区域12s。
图11B是示出其中在矩形导体膜中切除禁止区域12的一部分的状态下通过导体膜41上的绝缘膜13形成连接盘10的形状的示例的图。在图11B中所示的示例中，如以上说明的图11A中那样，通过在连接盘10的区域上不涂覆绝缘膜13来形成暴露部分14。
图11C是其中导体膜预先形成为连接盘10的形状的示例。在图11C中所示的示例中，在连接盘10的形状中对相当于连接盘区域11a的部分赋予余量的状态下形成导体膜42并且在余量部上涂覆绝缘膜13以形成连接盘10的形状。在如图11B中所示的示例中那样切除导体膜42的状态下形成禁止区域12。
在图11A至图11C当中的图11A中的连接盘10中，由绝缘膜13形成禁止区域12。因此，难以将连接盘10应用于小芯片部件。这是因为，当将小芯片部件安装在连接盘区域11b上时，涂覆在禁止区域12上的绝缘膜13可能会剥离。另一方面，在图11A的连接盘10中，在绝缘膜13的下方，禁止区域12与连接盘10一体地形成。因此，如图12中所示，可以在禁止区域12中设置通孔15。因此，增加了布线的灵活性。可以有效地使用基板。
在图11C中所示的连接盘10中，绝缘膜13的面积小，并且通过切除导体膜来形成禁止区域12。因此，不易发生在图11A中所示的示例中的绝缘膜13的剥离。容易安装例如标准尺寸“0603”的小芯片部件21。
[实施例的变形例]
随后，说明实施例的变形例。在根据以上说明的实施例的连接盘10中，可以通过一个连接盘10安装两种尺寸的芯片部件20和21。然而，这不限于该示例。即，在根据实施例的连接盘中，可以通过一个连接盘安装三种或更多种尺寸的芯片部件。
图13是示出根据实施例的变形例的可以安装三种尺寸的芯片部件的连接盘的示例的构造的图。在图13中，根据实施例的变形例的连接盘10a具有如下构造：与大尺寸(电极宽度)的芯片部件20相对应的连接盘区域11a、与小尺寸的芯片部件21相对应的连接盘区域11b以及与大尺寸和小尺寸之间的中间尺寸的芯片部件22相对应的连接盘区域11c被组合。此外，在连接盘10a中，在连接盘区域11b中通过切口形状形成禁止区域12a，并且在连接盘区域11c中通过切口形状形成禁止区域12b。
在图13中所示的示例中，如以上说明的图1中那样，连接盘区域11a、11b和11c根据其尺寸被组合，使得当连接盘10a和与连接盘10a成对的连接盘10a'以预定方式设置在基板上时，在更接近连接盘10a和10a'的中间点30的部分中朝向中间点30设置较小的连接盘区域。在图13中所示的示例中，在连接盘10a中，连接盘区域11a、11b和11c从最接近中间点30的部分起以连接盘区域11b、连接盘区域11c和连接盘区域11a的顺序设置而接合为一个连接盘10a。
像连接盘10a一样，与连接盘10a成对的连接盘10a'包括分别对应于连接盘区域11a、11b和11c的连接盘区域11a'、11b'和11c'，并且包括分别对应于禁止区域12a和12b的禁止区域12a'和12b'。
例如，在连接盘10a中，在其中将芯片部件22安装在连接盘区域11c上的情况下，禁止区域12b的连接盘区域11c侧的端部与芯片部件22的纵向方向上的端部之间的距离被设定为已知距离，该已知距离被认为对于在焊接期间赋予芯片部件22自对准性质是优选的。类似地，与连接盘区域11c相对应的芯片部件22的电极宽度方向上的端部与连接盘区域11c的对应于该端部的边之间的距离也被设定为已知距离，该已知距离被认为对于在焊接期间赋予芯片部件22自对准性质是优选的。
注意，在连接盘10a中，芯片部件20的端部与连接盘区域11a的端部之间的距离以及芯片部件21的端部与连接盘区域11b的端部之间的距离与参考图4说明的距离相同。因此，省略了距离的说明。
根据实施例的变形例的连接盘10a和10a'具有这种构造。因此，不同尺寸的芯片部件20、21和22可以在相同条件下通过一对连接盘10a和10a'焊接。为用于安装芯片部件22的连接盘区域11c和11c'设置禁止区域12b和12b'。因此，如以上说明的实施例中那样，在芯片部件22的安装中，可以抑制诸如图7B中所示的焊料脱开和图7C中所示的部件立起之类的接合失败的发生。
通过使用根据本实施例的变形例的连接盘10a(和10a')，可以适当地使用具有高安装难度的小芯片部件，诸如标准尺寸“0402”、“0603”和“1005”。
注意，在本说明书中描述的效果仅仅是说明性的，而不是限制性的。可能会出现其它效果。
注意，该技术还可以采用以下构造。
(1)一种用于表面安装部件的连接盘，包括
分别具有不同宽度的多个连接盘区域，其中
所述多个连接盘区域中包括的各连接盘区域以在宽度方向上的中心按照根据宽度的顺序对准的方式彼此组合而接合成一个连接盘，以及
在与接合成所述一个连接盘的所述多个连接盘区域中的相邻或部分重叠的两个连接盘区域中的具有较大宽度的连接盘区域的相邻或重叠侧对置的一侧在所述宽度方向上的中心处设置有切口形状。
(2)根据(1)所述的用于表面安装部件的连接盘，其中
所述切口形状在所述宽度方向上的长度小于与所述两个连接盘区域中的具有较小宽度的连接盘区域相对应的部件在所述宽度方向上的长度。
(3)根据(1)或(2)所述的用于表面安装部件的连接盘，其中
所述切口形状是通过切除较大连接盘区域的导体膜来设置的。
(4)根据(1)或(2)所述的用于表面安装部件的连接盘，其中
所述切口形状是通过在对较大连接盘区域形成绝缘膜来设置的。
附图标记列表
10、10'、10a、10a'、100、100'、101、101' 连接盘
11a、11a'、11b、11b'、11c、11c'、111a、111b、111c 连接盘区域
12、12'、12a、12b、12s 禁止区域
13 绝缘膜
14 暴露部分
15 通孔
20、21、22 芯片部件
40、41、42 导体膜
200、200'、201、201' 电极部
Claims (4)
1.一种用于表面安装部件的连接盘，包括
分别具有不同宽度的多个连接盘区域，其中
所述多个连接盘区域中包括的各连接盘区域以在宽度方向上的中心按照根据宽度的顺序对准的方式彼此组合而接合成一个连接盘，以及
在与接合成所述一个连接盘的所述多个连接盘区域中的相邻或部分重叠的两个连接盘区域中的具有较大宽度的连接盘区域的相邻或重叠侧对置的一侧在所述宽度方向上的中心处设置有切口形状。
2.根据权利要求1所述的用于表面安装部件的连接盘，其中
所述切口形状在所述宽度方向上的长度小于与所述两个连接盘区域中的具有较小宽度的连接盘区域相对应的部件在所述宽度方向上的长度。
3.根据权利要求1所述的用于表面安装部件的连接盘，其中
所述切口形状是通过切除较大连接盘区域的导体膜来设置的。
4.根据权利要求1所述的用于表面安装部件的连接盘，其中
所述切口形状是通过在对较大连接盘区域形成绝缘膜来设置的。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018-157693 | 2018-08-24 | ||
| JP2018157693 | 2018-08-24 | ||
| PCT/JP2019/032198 WO2020040067A1 (ja) | 2018-08-24 | 2019-08-16 | 表面実装部品用のランド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112567896A true CN112567896A (zh) | 2021-03-26 |
| CN112567896B CN112567896B (zh) | 2024-04-26 |
Family
ID=69592905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980053003.2A Active CN112567896B (zh) | 2018-08-24 | 2019-08-16 | 用于表面安装部件的连接盘 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11399431B2 (zh) |
| JP (1) | JP7351302B2 (zh) |
| CN (1) | CN112567896B (zh) |
| WO (1) | WO2020040067A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5683788A (en) * | 1996-01-29 | 1997-11-04 | Dell Usa, L.P. | Apparatus for multi-component PCB mounting |
| US6316736B1 (en) * | 1998-06-08 | 2001-11-13 | Visteon Global Technologies, Inc. | Anti-bridging solder ball collection zones |
| JP2003234567A (ja) * | 2002-02-12 | 2003-08-22 | Sanyo Electric Co Ltd | ソルダランド、プリント基板、ソルダランド形成方法 |
| JP2006294932A (ja) * | 2005-04-12 | 2006-10-26 | Toyota Industries Corp | 回路実装基板のランドおよび表面実装部品が搭載された回路実装基板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63302595A (ja) * | 1987-06-02 | 1988-12-09 | Murata Mfg Co Ltd | チップ部品の取付構造 |
| JP2001308503A (ja) | 2000-04-26 | 2001-11-02 | Koichi Yamazaki | はんだ付け用電極構造 |
| US6566611B2 (en) * | 2001-09-26 | 2003-05-20 | Intel Corporation | Anti-tombstoning structures and methods of manufacture |
| JP2003243814A (ja) | 2002-02-21 | 2003-08-29 | Hitachi Ltd | チップ部品の実装用ランド |
| CN101296559A (zh) * | 2007-04-29 | 2008-10-29 | 佛山普立华科技有限公司 | 焊盘、具有该焊盘的电路板及电子装置 |
| TWI413457B (zh) * | 2010-06-01 | 2013-10-21 | Wintek Corp | Pad structure |
| EP3345213A4 (en) * | 2015-09-04 | 2019-04-24 | Octavo Systems LLC | IMPROVED SYSTEM USING A SYSTEM IN PACKAGING COMPONENTS |
-
2019
- 2019-08-16 CN CN201980053003.2A patent/CN112567896B/zh active Active
- 2019-08-16 JP JP2020538364A patent/JP7351302B2/ja active Active
- 2019-08-16 WO PCT/JP2019/032198 patent/WO2020040067A1/ja active Application Filing
- 2019-08-16 US US17/250,632 patent/US11399431B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5683788A (en) * | 1996-01-29 | 1997-11-04 | Dell Usa, L.P. | Apparatus for multi-component PCB mounting |
| US6316736B1 (en) * | 1998-06-08 | 2001-11-13 | Visteon Global Technologies, Inc. | Anti-bridging solder ball collection zones |
| JP2003234567A (ja) * | 2002-02-12 | 2003-08-22 | Sanyo Electric Co Ltd | ソルダランド、プリント基板、ソルダランド形成方法 |
| JP2006294932A (ja) * | 2005-04-12 | 2006-10-26 | Toyota Industries Corp | 回路実装基板のランドおよび表面実装部品が搭載された回路実装基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210307166A1 (en) | 2021-09-30 |
| CN112567896B (zh) | 2024-04-26 |
| JPWO2020040067A1 (ja) | 2021-08-12 |
| WO2020040067A1 (ja) | 2020-02-27 |
| JP7351302B2 (ja) | 2023-09-27 |
| US11399431B2 (en) | 2022-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6780394B2 (ja) | 電子部品 | |
| JP4433909B2 (ja) | 表面実装型電子部品 | |
| JP7128436B2 (ja) | 電子部品組立体 | |
| JP2010212318A (ja) | プリント配線基板および部品実装構造体 | |
| JP5625405B2 (ja) | 表面実装型電子部品 | |
| CN112567896A (zh) | 用于表面安装部件的连接盘 | |
| JP6930094B2 (ja) | 接合部品及び基板ユニット | |
| JP5773037B2 (ja) | 表面実装型電子部品 | |
| CN113545174A (zh) | 印刷布线板以及电子设备 | |
| JP2010258176A (ja) | 電子部品の実装構造、電子部品の実装方法、および回路基板 | |
| JP7028031B2 (ja) | 電子部品 | |
| CN108781515B (zh) | 电子装置及其制造方法 | |
| CN113261394A (zh) | 电子部件接合用材料的涂布方法以及安装有电子部件的电路基板 | |
| JP2007081086A (ja) | メタルマスク及び電子部品の実装方法 | |
| JP2020047799A (ja) | プリント基板の構造 | |
| JP2005340699A (ja) | 表面実装型電子部品、電子部品の実装構造及び実装方法 | |
| JP2008130941A (ja) | 基板実装方法 | |
| US10485130B2 (en) | Surface mount type device and manufacturing method for the same | |
| JP4844260B2 (ja) | 電子部品およびその製造方法 | |
| JP7522973B2 (ja) | チップ部品の実装構造 | |
| WO2020003908A1 (ja) | 配線基板および電子部品実装基板 | |
| US10965079B2 (en) | Comb pattern insert for wave solder pallets | |
| JP2005072267A (ja) | 積層型インダクタ | |
| JP2008103547A (ja) | 半田ペースト塗布方法及び電子回路基板 | |
| JP2022034915A (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |