JP7351302B2 - 表面実装部品用のランド - Google Patents

表面実装部品用のランド Download PDF

Info

Publication number
JP7351302B2
JP7351302B2 JP2020538364A JP2020538364A JP7351302B2 JP 7351302 B2 JP7351302 B2 JP 7351302B2 JP 2020538364 A JP2020538364 A JP 2020538364A JP 2020538364 A JP2020538364 A JP 2020538364A JP 7351302 B2 JP7351302 B2 JP 7351302B2
Authority
JP
Japan
Prior art keywords
land
chip
area
chip component
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020538364A
Other languages
English (en)
Other versions
JPWO2020040067A1 (ja
Inventor
宣公 森内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2020040067A1 publication Critical patent/JPWO2020040067A1/ja
Application granted granted Critical
Publication of JP7351302B2 publication Critical patent/JP7351302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/048Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、表面実装部品用のランドに関する。
プリント基板配線の設計において、当該プリント基板に表面実装するチップ部品のサイズなどの仕様が設計後に変更される場合がある。この場合、チップ部品を表面実装するためのランドのサイズ変更を含む配線の修正が必要になる。そこで、この設計後の修正に掛かるコストを削減するために、予め複数の部品サイズに対応可能としたランド形状が提案されている。
例えば、異なる2つの部品サイズに対応可能としたランドの場合、2つの部品のうち小さな部品に対応するランドと、大きな部品に対応するランドとを凸状に組み合わせた形状のランドが提案されている。当該形状の1対のランドを、小さな部品に対応する部分が内側、大きな部品に対応する部分が外側になるように対向させて配置する(例えば特許文献1、特許文献2)。
特開2001-308503号公報 特開2003-243814号公報
上述の形状のランドに対して部品を実装(はんだ付け)する場合、大きな部品を実装する際は、安定したフィレット形状を得ることができる。一方、小さな部品を実装する際は、電極の先端側のはんだ付け部が長くなるため、加熱したはんだの溶解時に働く、電極の外側に向けた力が大きくなり、はんだ未接合、部品立ちなどの不具合が発生するおそれがある。
本開示は、複数サイズの部品の実装に対応し、且つ、部品実装の際の不具合を抑制可能な表面実装部品用のランドを提供することを目的とする。
上記目的を達成するために、本開示の表面実装部品用のランドは、それぞれ異なる幅を有する複数のランド領域を備え、前記複数のランド領域に含まれる各ランド領域が、前記幅に従った順序で前記幅方向の中心を揃えて組み合わされて1のランドに結合され、前記1のランドに結合された前記複数のランド領域において隣接または領域の一部が重複する2のランド領域のうち前記幅が大きい方のランド領域の、該隣接または該重複する側に対向する側の前記幅方向の中央部に切り欠き形状が設けられ、2つの前記1のランドが、前記複数のランド領域のうち前記幅が最も小さいランド領域が所定の距離を介して向き合い、且つ、前記複数のランド領域のうち前記切り欠き形状が設けられる第1のランド領域と、該第1のランド領域に対応する前記向き合う側の第2のランド領域とが、該第1のランド領域および該第2のランド領域のうち少なくとも一方の幅に対応するサイズのチップ部品の一方および他方の電極のそれぞれが前記第1のランド領域の前記切り欠き形状および前記第2のランド領域の前記切り欠き形状にそれぞれ掛かるように、基板上に配置される
実施形態に係る表面実装部品用のランドの一例の構成を示す図である。 ランドに対して小さいチップ部品を実装した状態を模式的に示す図である。 ランドに対して大きいチップ部品を実装した状態を模式的に示す図である。 実施形態に係るランドの形成方法を説明するための図である。 実施形態に係るランドの各部のサイズの例を説明するための図である。 既存技術による、複数サイズのチップ部品に対応可能としたランドの例を示す図である。 既存技術によるランドに、対応する大きなサイズのチップ部品を実装した様子を模式的に示す図である。 既存技術によるランドに、対応する小さなサイズのチップ部品をはんだ付けした様子を模式的に示す図である。 既存技術によるランドに、対応する小さなサイズのチップ部品をはんだ付けした様子を模式的に示す図である。 既存技術によるランドに、対応する小さなサイズのチップ部品をはんだ付けした様子を模式的に示す図である。 単一のチップ部品のサイズに適合して形成された一般的なランドにチップ部品を実装した様子を模式的に示す図である。 実施形態に係るランドに実際にチップ部品を実装した実験例を示す図である。 実施形態に係るランドに実際にチップ部品を実装した実験例を示す図である。 実施形態に適用可能な、絶縁皮膜を用いてランドを形成する例を示す図である。 実施形態に適用可能な、絶縁皮膜を用いてランドを形成する例を示す図である。 実施形態に適用可能な、絶縁皮膜を用いてランドを形成する例を示す図である。 実施形態に係る阻害領域内にスルーホールを設ける例を示す図である。 実施形態の変形例に係る3のサイズのチップ部品を実装可能としたランドの一例の構成を示す図である。
以下、本開示の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより、重複する説明を省略する。
[実施形態に係るランド形状]
図1は、実施形態に係る表面実装部品用のランドの一例の構成を示す図である。図1において、実施形態に係る表面実装部品用のランド10および10’が基板上に配置された様子が示されている。実施形態に係るランド10は、ランド領域11aおよび11bを含み、ランド領域11aに対して、切り欠き形状により阻害領域12が形成されている。ランド領域11aおよび11bは、それぞれ、銅、銀、金、アルミニウムなどの表面処理を与えたはんだ付け可能な金属配線用の導体による導体膜により形成される。これに対して、阻害領域12は、はんだ付けが阻害される領域である。図1の例では、阻害領域12は、ランド領域11aの一部を切り欠くことで形成されている。
ランド領域11aは、図1において点線で示される第1の大きさの表面実装部品20の電極幅に対応する大きさを有する。ここで、ランド領域11aの大きさは、阻害領域12を含んだ大きさを指すものとする。また、ランド領域11bは、同様に図1において点線で示される、第1の大きさよりも小さい、第2の大きさの表面実装部品21の電極幅に対応する大きさを有する。
ランド領域11aおよび11bは、その大きさに従い、ランド10と、当該ランド10と対になるランド10’とが基板上に所定に配置された場合の、ランド10および10’の中点30に向けて、中点30に近いほど小さいランド領域が配置されるように組み合わせられる。図1の例では、ランド10において、中点30に最も近い方からランド領域11b、ランド領域11aの順に、ランド領域11aおよび11bが配置され、1のランド10として結合される。
なお、図1および以降の同様な図において、表面実装部品20および21の電極の電極幅は、図における短手方向の長さを指すものとする。また、当該電極の長手方向の長さを、電極長さと呼ぶ。ランド領域11aおよび11bは、それぞれ、対応する表面実装部品20および21の電極の電極幅および電極長さに対して所定のマージンを持った大きさに設計される。
表面実装部品20および21は、図における長手方向の両端側にはんだ付け電極を備える所謂チップ部品であって、具体的には、例えばチップ型積層セラミックコンデンサ、チップ型積層インダクタ、チップフェライトビーズ、チップ型抵抗などである。以下、特に記載の無い限り、表面実装部品20および表面実装部品21を、それぞれチップ部品20およびチップ部品21と記述する。
ランド10’は、ランド10と対をなすもので、ランド10と同一の構成を有し、基板上において、ランド10と対向する方向を向けて配置される。ランド10’において、ランド領域11a’および11b’は、それぞれ。ランド10のランド領域11aおよび11bに対応する。同様に、阻害領域12’は、ランド10の阻害領域12に対応する。
図1に示されるように、1対のランド10および10’を、ランド領域11bとランド領域11b’とを向かい合わせて基板上に配置する。このとき、ランド10および10’の中点30に各チップ部品20および21における部品装着のためのセンター座標を合わせた場合に、チップ部品20の両端の電極がランド領域11aおよび11a’の所定位置にそれぞれ配置され、且つ、チップ部品21の両端の電極がランド領域11bおよび11b’の所定位置にそれぞれ配置されるように、ランド10および10’を基板上に配置する。
すなわち、ランド10は、ランド領域11aおよび11bが、それぞれの電極幅方向が並行で、且つ、それぞれの電極幅方向の中心が当該電極幅方向に垂直な線31(以降、中心線31と呼ぶ)上に乗るように形成される。
図2Aは、ランド10および10’に対して小さいチップ部品21を実装した状態を模式的に示す図である。チップ部品21の長手方向の両端の電極部分201および201’がそれぞれランド領域11bおよび11b’に乗っているのが分かる。
電極部分201および201’のはんだ付けの際に、例えばランド10において、辺AおよびA’ではハンダ溶融時のチップ部品21(電極部分201)の幅方向の挙動が抑えられ、電極部分201をランド領域11bの中央に戻す力が働く。また、例えばランド10において、阻害領域12に係る辺Bでは、ハンダ溶融時のチップ部品21(電極部分201)の長手方向の挙動が抑えられ、電極部分201をランド領域11bの中央に戻す力が働く。これらの挙動は、セルフアライメントと呼ばれる。
図2Bは、ランド10および10’に対して大きいチップ部品20を実装した状態を模式的に示す図である。チップ部品20の長手方向の両端の電極部分200および200’がそれぞれランド領域11aおよび11a’に乗っているのが分かる。
電極部分200および200’のはんだ付けの際に、例えばランド10において、辺CおよびC’ではハンダ溶融時のチップ部品20(電極部分200)の幅方向の挙動が抑えられ、電極部分200をランド領域11aの中央に戻す力が働く。また、例えばランド10において、辺Dでは、ハンダ溶融時のチップ部品20(電極部分200)の長手方向の挙動が抑えられ、電極部分200をランド領域11aの中央に戻す力が働く。
このように、実施形態に係るランド10は、異なるサイズのチップ部品20および21の何れに対しても、電極幅方向および部品の長手方向のはんだ濡れ挙動時の不安定な力を抑制でき、高品質なはんだ付けが可能となる。
図3は、実施形態に係るランド10の形成方法を説明するための図である。なお、図3において、各ステップS100~ステップS104は、ランド10の形成方法の説明のための便宜上のものであり、ランド10の実際の形成手順を示すものではない。
ステップS100は、小さいチップ部品21のためのランド領域11bの例を示している。ランド領域11bは、チップ部品21の電極部分201に対して所定のマージンを持った大きさとする。同様に、ステップS101は、大きいチップ部品20のためのランド領域11aの例を示している。ランド領域11aは、チップ部品20の電極部分200に対して所定のマージンを持った大きさとする。
ステップS102は、ランド領域11aおよび11bを組み合わせた状態の例を示している。座標32cは、チップ部品21のセンター座標32bと、チップ部品22のセンター座標32aとを一致させた座標を示している。この座標32cは、ランド領域11aおよび11bを組み合わせたランド10と、当該ランド10と対になるランド10’との中点30に対応する。
ステップS102に示すように、ランド領域11aおよび11bを、センター座標32bからランド領域11bまでの距離と、センター座標32aからランド領域11aまでの距離との関係を保ち、且つ、ランド領域11aおよび11bの電極幅方向の中心を中心線31に揃えて、組み合わせる。ランド領域11aおよび11bは、隣接、または、一部の領域を重複させて、組み合わせられる。
ステップS103およびステップS104は、ランド領域11aおよび11bを組み合わせた構成に対して切り欠き形状を設け、当該切り欠き形状により阻害領域12を形成する様子の例を示している。ステップS103に示す例では、阻害領域12は、電極幅方向ではランド領域11bの幅より狭い幅で設けられる。また、阻害領域12は、チップ部品20(チップ部品21)の長手方向では、ランド領域11aの座標32cに対向する端(図3上においてランド領域11aの左端)から、ランド領域11bの座標32cに対向する端(図3上においてランド領域11bの左端)までの長さで設けられる。ステップS104において、このようにして、ランド領域11aとランド領域11bとが組み合わされた構成に対して阻害領域12が形成されたランド10の形状の例を示している。
図4は、実施形態に係るランド10の各部のサイズの例を説明するための図である。ランド領域11aに対する切り欠き形状により形成される阻害領域12の電極幅方向の幅aは、ランド領域11bに対応するチップ部品21の電極幅bより短くする。幅aを電極幅bよりも短くすることで、チップ部品21実装時のはんだ溶融時に余ったはんだの逃げ道を設けることができる。具体的な例としては、幅aは、電極幅bの1/3乃至4/5程度とする。
チップ部品21の電極幅方向の端とランド領域11bの対応する辺Aとの間の距離c、および、チップ部品21の長手方向の端とランド領域11bの対応する辺Bとの間の距離c’は、はんだ付け時にチップ部品21に対してセルフアライメント性を持たせるために好ましいとされる既知の距離(0.1mmなど)とする。ランド領域11aに対応するチップ部品20の電極幅方向の端とランド領域11aの対応する辺Cとの間の距離d、および、チップ部品20の長手方向の端とランド領域11aの対応する辺Dとの間の距離d’も同様に、はんだ付け時にチップ部品20に対してセルフアライメント性を持たせるために好ましいとされる既知の距離とする。
ランド10と、当該ランド10と対になるランド10’とを、チップ部品20および21を実装可能に基板に配置した際の中点30からチップ部品20の長手方向の端との間の距離eと、当該中点30からチップ部品21の長手方向の端との間の距離fと、は、それぞれ、チップ部品20および21それぞれの長手方向の長さに応じた距離である。したがって、チップ部品20および21が決まれば、ランド10の形状および各部サイズを略一意に決めることができる。
上述では、2種類のサイズのチップ部品20および21を、同一のランド10(およびランド10’)により実装可能としている。このようなチップ部品20および21のサイズの組み合わせの例(1)~(5)を、以下に示す。なお、各サイズにおいて、「0402」、「0603」などの4桁の数字は、JIS(Japanese Industrial Standards)により定められた、チップ部品の標準サイズの略称である。
・組み合わせ例(1)
チップ部品21:0402(0.4×0.2mm)
チップ部品20:0603(0.6×0.3mm)
・組み合わせ例(2)
チップ部品21:0603(0.6×0.3mm)
チップ部品20:1005(1.0×0.5mm)または1106(1.1×0.6mm)
・組み合わせ例(3)
チップ部品21:1005(1.0×0.5mm)または1106(1.1×0.6mm)
チップ部品20:1608(1.6×0.8mm)
・組み合わせ例(4)
チップ部品21:1608(1.6×0.8mm)または1709(1.7×0.9mm)
チップ部品20:2012(2.0×1.25mm)
・組み合わせ例(5)
チップ部品21:2012(2.0×1.25mm)
チップ部品20:3216(3.2×1.6mm)
なお、チップ部品20および21のサイズの組み合わせは、上述の組み合わせ例(1)~(5)に限定されず、さらに他のサイズの組み合わせも可能である。
[既存技術との対比]
次に、実施形態に係るランド10を、既存の技術と対比させて、その効果について説明する。図5は、既存技術(例えば特許文献1、2)による、複数サイズのチップ部品に対応可能としたランドの例を示す図である。図5において、ランド100は、大きなサイズのチップ部品20に対応するランド領域111aと、小さなサイズのチップ部品21に対応するランド領域111bと、それらの中間のサイズのチップ部品22に対応するランド領域111cと、を組み合わせた構成を有する。ランド100と対となるランド100’も同様である。ランド100は、実施形態に係るランド10における阻害領域12を持たない形状とされている。
この図5に示すランド100の形状に対してチップ部品を実装する例について、図6、および、図7A~図7Cを用いて説明する。図6は、既存技術によるランド100および100’に、対応する大きなサイズのチップ部品20を実装すなわちはんだ付けした様子を模式的に示す図である。図6に示すように、ランド100および100’に対する大きめの部品、例えばチップ部品20をはんだ付けした場合には、はんだ301および301’の形状が安定したフィレット形状となる。これは、安定したはんだ付けが行われたことを示している。
図7A~図7Cは、既存技術によるランド100および100’に、対応する小さなサイズのチップ部品21をはんだ付けした様子を模式的に示す図である。図7Aに示すように、ランド100および100’に対する小さめの部品、例えばチップ部品21をはんだ付けした場合には、チップ部品21の電極部分201および201’の先端側のはんだ付け部が、チップ部品のはんだ付けにおいて好ましいとされる既知の距離に対して長くなる。そのため、加熱されたはんだ301および301’の溶融時に、チップ部品21の長手方向両端側に向けてはんだを引っ張る力F1およびF2が大きくなる。
ここで、力F1およびF2の差は、実装される部品の挙動が不安定となる要因となる。また、力F1およびF2の差に加えて、はんだ付けを行う際のはんだ供給量のチップ部品両端での体積バラツキ、チップ部品装着時の装着狙い位置からのズレ量のバラツキ、チップ部品両端のランド100および100’のはんだ溶融タイミングの差なども、部品挙動が不安定となる要因となる。
はんだ付けにより部品挙動が不安定になると、図7Bに示すはんだ未接続や、図7Cに示す部品立ちといった接合不良が発生し易くなる。図7Bの例では、例えば力F2が力F1より大きいために、チップ部品21がランド100’の方向に引っ張られ、電極部分201がランド100に十分にはんだ付けされていない状態が発生している。また、図7Cの例では、例えば図7Bの例よりも力F2と力F1との差が大きく、チップ部品21がランド100’の方向に大きく引っ張られ、チップ部品21が基板300に対して立ち上がってしまっている。
このように、図5に示したランド100および100’のようなランド形状は、小さいサイズのチップ部品21や中間サイズのチップ部品22を実装する際に、はんだ付けの品質が悪化するおそれがある。図5では、同一のランド100でサイズが異なる3種類のチップ部品20、21および22に対応可能とした例を示しているが、サイズが異なる2種類のチップ部品に対応可能とした場合であっても同様の問題が発生する。例えばチップ型積層セラミックコンデンサやチップ型抵抗は、1基板当たりの使用点数が多いため、既存技術による複数サイズのチップ部品に対応するランド100および100’の形状は、各部品が実装された基板の品質悪化の要因となり得る。
また、図7Aの例では、図7Bおよび図7Cに示したような接合不良は発生していない。しかしながら、図7Aに示されるような、長いはんだ付け寸法は、製品使用時の温度の上昇および下降の繰り返しによるはんだ付け部への応力の影響によるはんだ接合部の破壊も発生し易くなるため、適正なランド形状とはいえない。
図8は、単一のチップ部品21のサイズに適合して形成された、一般的なランド101および101’にチップ部品21を実装した様子を模式的に示す図である。この場合、チップ部品21の例えば電極部分201の端と、ランド101の端との距離が短く、ハンダ溶融時のはんだを引っ張る力F1’およびF2’がチップ部品21の高さからランド101の端の方向へと働く。このように、力F1’およびF2’の方向が、図7Aに示す長いはんだ付け寸法を持つ場合の力F1およびF2の方向と異なるため、図7Bおよび図7Cに示したような接合不良が発生しにくい。
実施形態に係るランド10は、異なるサイズのチップ部品20および21の電極幅にそれぞれ対応するランド領域11aおよび11bを組み合わせて形成されている。このとき、ランド領域11aに対してはんだ付けを阻害する阻害領域12が設けられ、ランド領域11bにおけるはんだ付け寸法が短く抑えられている。そのため、ランド領域11bに実装されたチップ部品21の状態を、図8に示す、一般的なランド101および101’に対して実装されたチップ部品21の状態と同等とすることができ、小さいサイズのチップ部品21に対する安定したはんだ付けが可能となる。
したがって、一般的なサイズのチップ部品(チップ型積層セラミックコンデンサ、チップ型積層インダクタ、チップフェライトビーズ、チップ型抵抗、チップコンダクタなどの、直方体で2つの対向電極を持った形状の部品)において、異なるサイズの複数のチップ部品20および21を、実施形態に係る1つのランド10により高品質に実装可能となる。
またそのため、例えば、同一の特性を持ちサイズが異なるチップ部品を、同一のランド10により実装でき、基板設計を変更することなく異部品を使い分けることが可能となる。さらに、阻害領域12により小さいチップ部品21に対応するランド領域11bの面積が制限されるため、リフロー方式において印刷するはんだの量を、チップ部品のサイズに関わらず同一の量とすることが可能である。
さらにまた、実施形態に係るランド10は、対応可能な各サイズのチップ部品20および21の電極部分200および201の先端側および側面側に、セルフアライメント性を持たせるための領域を設けている。特に、サイズが小さいチップ部品21の電極部分201の先端側は、阻害領域12により、セルフアライメントために適切な領域を設けることができる。そのため、チップ部品20および21の装着時のズレが発生した場合の接合不良の発生を抑制することが可能である。
また、層型セラミックコンデンサのように、部品の高容量化に伴い、同容量でサイズが異なるチップ部品(標準サイズ「0603」と「0704」、標準サイズ「1005」と「1106」、標準サイズ「1608」と「1709」など)が存在する。このような特性が共通でサイズが異なるチップ部品に対しても、実施形態に係るランド10を用いることで、1つのランド10で特性が共通でサイズが異なる複数のチップ部品を使い分けることが可能となる。
さらに、コンデンサから抵抗への変更、抵抗からインダクタへの変更など、同一のランドに実装される部品を異なる種類の部品に変更することが有り得る。このような場合であっても、実施形態に係るランド10を用いることで、実装の変更をより確実に実施可能となり、設計上の制約を緩和することが可能となる。
図9は、実施形態に係るランド10および10’に、実際にチップ部品21を実装した実験例を示す図である。また、図10は、当該ランド10および10’に、実際のチップ部品20を実装した実験例を示す図である。なお、図9および図10は、ランド10の端からランド10’の端までの長さLを共通として示されている。また、図9および図10の例では、ランド10(および10’)は、上述した組み合わせ例(2)による、標準サイズ「0603」および「1005」の2種類のサイズに対応するように、ランド領域11aおよび11bが形成されている。
図9の実験例では、阻害領域12に対するはんだ付けが阻害されていることが分かる。また、図9に示すチップ部品21の実装において、チップ部品21の両端側におけるはんだ301および301’の形状が安定したフィレット形状となっていることが分かる。これは、安定したはんだ付けが行われたことを示している。
また、この実験においては、実際にチップ部品20および21の電極幅(チップ部品20においては0.25mm、チップ部品21においては0.15mm)相当の装着ズレを起こした状態で加熱してはんだ付けした場合でも、図7Cに示したような部品立ちによる接合不良を抑制できることが確認されている。
[実施形態に係るランドの形成方法の他の例]
次に、実施形態に係るランド10の形成方法の他の例について説明する。上述した図1~図4に示したランド10および10’は、例えば基板面の導体膜のランド10および10’以外の部分をエッチングなどにより除去して形成している。これはこの例に限定されず、ランド10および10’は、基板面の導体膜に対して、はんだ付けを阻害する絶縁皮膜を設けて形成することも可能である。
図11A~図11Cは、実施形態に適用可能な、絶縁皮膜を用いてランド10を形成する例を示す図である。絶縁被膜としては、ソルダーレジストを用いるのが一般的である。なお、ランド10と対となるランド10’については、ランド10と同一の構成であるため、図11A~図11Cにおいて省略されている。
図11Aは、矩形の導体膜40に対して、絶縁皮膜13によりランド10の形状を形成した例を示す図である。すなわち、図11Aの構成では、ランド10の領域に絶縁皮膜13を被覆させないことで、ランド10においてはんだ付けを行うための露出部14を形成している。また、図11Aの例では、阻害領域12sも、導体膜40に対して絶縁皮膜13を被覆させることで形成している。すなわち、図11Aの例は、露出部14側から見た場合、導体膜40に対して絶縁皮膜13により切り欠き形状を形成することで、阻害領域12sが形成される。
図11Bは、矩形の導体膜に対して阻害領域12の部分を切り欠いた状態の導体膜41に対して、絶縁皮膜13によりランド10の形状を形成した例を示す図である。図11Bの例でも、上述した図11Aと同様に、ランド10の領域に絶縁皮膜13を被覆させないことで、露出部14を形成している。
図11Cは、予めランド10の形状になるように導体膜を形成した例である。図11Cの例では、ランド10の形状に対して、ランド領域11aに相当する部分にマージンを持たせた状態で導体膜42を形成し、当該マージン部分に絶縁皮膜13を被覆させて、ランド10の形状を形成している。阻害領域12は、図11Bの例と同様に、導体膜42を切り欠いた状態で形成されている。
図11A~図11Cのうち、図11Aによるランド10は、阻害領域12が絶縁皮膜13により形成されているため、小さいチップ部品に適用させることが難しい。これは、小さいチップ部品をランド領域11bに実装した場合に、阻害領域12に被覆させた絶縁皮膜13が剥がれるおそれがあるためである。一方、図11Aによるランド10は、阻害領域12が絶縁皮膜13下においてランド10と一体的に形成されている。そのため、図12に示されるように、阻害領域12内にスルーホール15を設けることができる。これにより、配線の自由度が増し、基板を有効に利用することが可能となる。
また、図11Cに示されるランド10は、絶縁皮膜13の面積が小さく、また、阻害領域12も導体膜を切り欠いて形成されているため、図11Aの例のような絶縁皮膜13の剥がれが起こりにくく、例えば標準サイズ「0603」といった小さいチップ部品21の実装が容易である。
[実施形態の変形例]
次に、実施形態の変形例について説明する。上述した実施形態に係るランド10は、1つのランド10で2のサイズのチップ部品20および21を実装可能としていたが、これはこの例に限定されない。すなわち、実施形態に係るランドは、1つのランドで3以上のサイズのチップ部品を実装可能とすることもできる。
図13は、実施形態の変形例に係る、3のサイズのチップ部品を実装可能としたランドの一例の構成を示す図である。図13において、実施形態の変形例に係るランド10aは、大きなサイズ(電極幅)のチップ部品20に対応するランド領域11aと、小さなサイズのチップ部品21に対応するランド領域11bと、それらの中間のサイズのチップ部品22に対応するランド領域11cと、を組み合わせた構成を有する。さらに、ランド10aは、ランド領域11bに対する切り欠き形状により阻害領域12aが形成され、ランド領域11cに対する切り欠き形状により阻害領域12bが形成される。
図13の例でも、上述した図1と同様に、ランド領域11a、11bおよび11cは、その大きさに従い、ランド10aと、当該ランド10aと対になるランド10a’とが基板上に所定に配置された場合の、ランド10aおよび10a’の中点30に向けて、中点30に近いほど小さいランド領域が配置されるように組み合わせられる。図13の例では、ランド10aにおいて、中点30に最も近い方からランド領域11b、ランド領域11c、ランド領域11aの順に、各ランド領域11a、11bおよび11cが配置され、1のランド10aとして結合される。
ランド10aと対になるランド10a’も、ランド10aと同様に、それぞれランド領域11a、11bおよび11cに対応するランド領域11a’、11b’および11c’を有すると共に、それぞれ阻害領域12aおよび12bに対応する阻害領域12a’および12b’を有する。
例えばランド10aにおいて、阻害領域12bのランド領域11c側の端と、ランド領域11cにチップ部品22が実装された場合の当該チップ部品22の長手方向の端と、の間の距離は、はんだ付け時にチップ部品22に対してセルフアライメント性を持たせるために好ましいとされる既知の距離とする。同様に、ランド領域11cに対応するチップ部品22の電極幅方向の端と、当該端に対応するランド領域11cの辺との間の距離も、はんだ付け時にチップ部品22に対してセルフアライメント性を持たせるために好ましいとされる既知の距離とする。
なお、ランド10aにおいて、チップ部品20の各端とランド領域11aの各端との間の距離、および、チップ部品21の各端とランド領域11bの各端との間の距離については、図4を用いて説明した距離と同様であるので、ここでの説明を省略する。
実施形態の変形例に係るランド10aおよび10a’は、このような構成を持つため、異なるサイズのチップ部品20、21および22を、1対のランド10aおよび10a’により、同様の条件下ではんだ付け可能となる。また、チップ部品22を実装するためのランド領域11cおよび11c’に対して阻害領域12bおよび12b’が設けられているため、上述した実施形態と同様に、チップ部品22の実装に際して、図7Bに示すはんだ未接続や、図7Cに示す部品立ちといった接合不良の発生を抑制することができる。
この実施形態の変形例に係るランド10a(および10a’)を用いることで、例えば標準サイズ「0402」、「0603」および「1005」など、小型で実装難易度の高いチップ部品を使い分けることが可能となる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
(1)
それぞれ異なる幅を有する複数のランド領域を備え、
前記複数のランド領域に含まれる各ランド領域が、前記幅に従った順序で前記幅方向の中心を揃えて組み合わされて1のランドに結合され、
前記1のランドに結合された前記複数のランド領域において隣接または領域の一部が重複する2のランド領域のうち前記幅が大きい方のランド領域の、該隣接または該重複する側に対向する側の前記幅方向の中央部に切り欠き形状が設けられる
表面実装部品用のランド。
(2)
前記切り欠き形状は、
前記幅方向の長さが、前記2のランド領域のうち前記幅が小さい方のランド領域に対応する部品の前記幅方向の長さより短い
前記(1)に記載の表面実装部品用のランド。
(3)
前記切り欠き形状は、
前記大きい方のランド領域の導体膜を切り欠くことで設けられる
前記(1)または(2)に記載の表面実装部品用のランド。
(4)
前記切り欠き形状は、
前記大きい方のランド領域に対して絶縁皮膜を形成することで設けられる
前記(1)または(2)に記載の表面実装部品用のランド。
10,10’,10a,10a’,100,100’,101,101’ ランド
11a,11a’,11b,11b’,11c,11c’,111a,111b,111c ランド領域
12,12’,12a,12b,12s 阻害領域
13 絶縁皮膜
14 露出部
15 スルーホール
20,21,22 チップ部品
40,41,42 導体膜
200,200’,201,201’ 電極部分

Claims (4)

  1. それぞれ異なる幅を有する複数のランド領域を備え、
    前記複数のランド領域に含まれる各ランド領域が、前記幅に従った順序で前記幅方向の中心を揃えて組み合わされて1のランドに結合され、
    前記1のランドに結合された前記複数のランド領域において隣接または領域の一部が重複する2のランド領域のうち前記幅が大きい方のランド領域の、該隣接または該重複する側に対向する側の前記幅方向の中央部に切り欠き形状が設けられ
    2つの前記1のランドが、前記複数のランド領域のうち前記幅が最も小さいランド領域が所定の距離を介して向き合い、且つ、前記複数のランド領域のうち前記切り欠き形状が設けられる第1のランド領域と、該第1のランド領域に対応する前記向き合う側の第2のランド領域とが、該第1のランド領域および該第2のランド領域のうち少なくとも一方の幅に対応するサイズのチップ部品の一方および他方の電極のそれぞれが前記第1のランド領域の前記切り欠き形状および前記第2のランド領域の前記切り欠き形状にそれぞれ掛かるように、基板上に配置される、
    表面実装部品用のランド。
  2. 前記切り欠き形状は、
    前記幅方向の長さが、前記2のランド領域のうち前記幅が小さい方のランド領域に対応する部品の前記幅方向の長さより短い
    請求項1に記載の表面実装部品用のランド。
  3. 前記切り欠き形状は、
    前記大きい方のランド領域の導体膜を切り欠くことで設けられる
    請求項1に記載の表面実装部品用のランド。
  4. 前記切り欠き形状は、
    前記大きい方のランド領域に対して絶縁皮膜を形成することで設けられる
    請求項1に記載の表面実装部品用のランド。
JP2020538364A 2018-08-24 2019-08-16 表面実装部品用のランド Active JP7351302B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018157693 2018-08-24
JP2018157693 2018-08-24
PCT/JP2019/032198 WO2020040067A1 (ja) 2018-08-24 2019-08-16 表面実装部品用のランド

Publications (2)

Publication Number Publication Date
JPWO2020040067A1 JPWO2020040067A1 (ja) 2021-08-12
JP7351302B2 true JP7351302B2 (ja) 2023-09-27

Family

ID=69592905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020538364A Active JP7351302B2 (ja) 2018-08-24 2019-08-16 表面実装部品用のランド

Country Status (4)

Country Link
US (1) US11399431B2 (ja)
JP (1) JP7351302B2 (ja)
CN (1) CN112567896B (ja)
WO (1) WO2020040067A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683788A (en) 1996-01-29 1997-11-04 Dell Usa, L.P. Apparatus for multi-component PCB mounting
JP2003234567A (ja) 2002-02-12 2003-08-22 Sanyo Electric Co Ltd ソルダランド、プリント基板、ソルダランド形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302595A (ja) * 1987-06-02 1988-12-09 Murata Mfg Co Ltd チップ部品の取付構造
US6316736B1 (en) * 1998-06-08 2001-11-13 Visteon Global Technologies, Inc. Anti-bridging solder ball collection zones
JP2001308503A (ja) 2000-04-26 2001-11-02 Koichi Yamazaki はんだ付け用電極構造
US6566611B2 (en) * 2001-09-26 2003-05-20 Intel Corporation Anti-tombstoning structures and methods of manufacture
JP2003243814A (ja) 2002-02-21 2003-08-29 Hitachi Ltd チップ部品の実装用ランド
JP2006294932A (ja) * 2005-04-12 2006-10-26 Toyota Industries Corp 回路実装基板のランドおよび表面実装部品が搭載された回路実装基板
CN101296559A (zh) * 2007-04-29 2008-10-29 佛山普立华科技有限公司 焊盘、具有该焊盘的电路板及电子装置
TWI413457B (zh) * 2010-06-01 2013-10-21 Wintek Corp Pad structure
EP3345213A4 (en) * 2015-09-04 2019-04-24 Octavo Systems LLC IMPROVED SYSTEM USING A SYSTEM IN PACKAGING COMPONENTS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683788A (en) 1996-01-29 1997-11-04 Dell Usa, L.P. Apparatus for multi-component PCB mounting
JP2003234567A (ja) 2002-02-12 2003-08-22 Sanyo Electric Co Ltd ソルダランド、プリント基板、ソルダランド形成方法

Also Published As

Publication number Publication date
US20210307166A1 (en) 2021-09-30
CN112567896B (zh) 2024-04-26
JPWO2020040067A1 (ja) 2021-08-12
WO2020040067A1 (ja) 2020-02-27
CN112567896A (zh) 2021-03-26
US11399431B2 (en) 2022-07-26

Similar Documents

Publication Publication Date Title
KR102408016B1 (ko) 칩형 전자 부품
KR100576300B1 (ko) 반도체장치
TWI383714B (zh) 印刷電路板和其連接構造
US7660132B2 (en) Covered multilayer module
JP2007053218A (ja) チップ抵抗器
US11013117B2 (en) Electronic device with built in fuse
JP7351302B2 (ja) 表面実装部品用のランド
JP6930094B2 (ja) 接合部品及び基板ユニット
JP7335732B2 (ja) プリント配線基板
JP2008130941A (ja) 基板実装方法
WO2021235196A1 (ja) チップ部品の実装構造
US20230073043A1 (en) Electronic component with metal terminal, connection structure, and method for manufacturing connection structure
JP2020047799A (ja) プリント基板の構造
WO2023209902A1 (ja) 部品実装基板
JP7540240B2 (ja) 電子装置
US11443896B2 (en) Electronic component
JP4812390B2 (ja) チップ抵抗器とその製造方法
WO2021112073A1 (ja) 電子部品実装用基体、電子部品実装体およびその製造方法、ならびに電子機器
WO2021177016A1 (ja) 回路構成体及び回路構成体の製造方法
WO2021200801A1 (ja) セラミックス回路基板、電子デバイス、金属部材、及びセラミックス回路基板の製造方法
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
WO2015087692A1 (ja) 電子部品実装用基板
JP6599759B2 (ja) チップ抵抗器
JP6507861B2 (ja) 回路基板装置及びその製造方法並びに回路基板
KR20230097766A (ko) Pcb기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230828

R151 Written notification of patent or utility model registration

Ref document number: 7351302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151