CN108431932A - 使用封装部件中的系统的改进的系统 - Google Patents

使用封装部件中的系统的改进的系统 Download PDF

Info

Publication number
CN108431932A
CN108431932A CN201680064235.4A CN201680064235A CN108431932A CN 108431932 A CN108431932 A CN 108431932A CN 201680064235 A CN201680064235 A CN 201680064235A CN 108431932 A CN108431932 A CN 108431932A
Authority
CN
China
Prior art keywords
sip
subsystems
substrate
interconnection
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680064235.4A
Other languages
English (en)
Inventor
M·穆尔图萨
G·A·弗朗茨
N·K·R·丹徒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
G Trevor System LLC
Octavo Systems LLC
Original Assignee
G Trevor System LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by G Trevor System LLC filed Critical G Trevor System LLC
Publication of CN108431932A publication Critical patent/CN108431932A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/231—Indexing scheme relating to amplifiers the input of an amplifier can be switched on or off by a switch to amplify or not an input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/396—Indexing scheme relating to amplifiers the output of an amplifier can be switched on or off by a switch to couple the output signal to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45206—One or two switches are coupled in the loading circuit of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10363—Jumpers, i.e. non-printed cross-over connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

提供了用于能够使用SIP子系统来形成具有期望特性和特征的可配置系统的方法、系统和装置。可配置系统的独特互连方案在SIP部件和/或子系统之间创建适当的连接。

Description

使用封装部件中的系统的改进的系统
技术领域
本公开涉及封装内系统(“SIP”)衬底以及由使用这些衬底的电子部件制成的可编程系统。
背景技术
当前在半导体工业中使用封装内系统(“SIP”)器件来将多个集成电路、其他器件和无源部件组装在一个封装中。类似地，片上系统(“SoC”)是指当前也在半导体工业中使用的器件，其将不同的功能电路块结合在单个硅的单片块上以形成一个系统电路。SIP具有吸引力，因为它们允许微电子系统从尺寸为几十平方厘米的印刷电路板微型化到单个封装，通常约为5平方厘米或更小。SIP能够利用各种器件制造技术集成器件，例如数字、模拟、存储器和其他器件和部件，比如分立电路、器件、传感器、电力管理和其他SIP，而否则这些器件集成在单个硅电路(比如ASIC或SoC)中是不可能或不切实际的。在SIP中使用的这些其他分立电路可以包括基于非硅的电路。
2015年8月13日提交的标题为“Improved Substrate for System In Package(SIP)Devices”的共同未决申请PCT/US2015/045022涉及新的简化的SIP设计。
SIP的另一个益处是它允许在将某些或全部部件进一步集成到单个单片硅电路中以产生SoC之前构建原型来测试系统。传统的SIP(有时也称为多芯片模块(MCM))可以使用共同衬底或引线框架来组装多个IC芯片，但是每个新的传统SIP系统都需要独特的定制衬底。这样的定制衬底通常涉及独特的设计、广泛的工程和巨大的制造设施成本，因此导致高成本和较长的周期时间。在低成本和快速原型设计很重要时这些可能是重要的障碍。而且，这些额外的成本和较长的周期时间也可能阻碍低容量系统的开发，否则这些系统可以利用使用SIP将多个芯片集成到系统中的价值。因此，用于系统中的可编程SIP衬底/PCB存在未满足的需求。
发明内容
根据一些实施例，描述了使用多个不同的SIP族作为子系统来根据需要创建使用这些族的系统，以为给定系统提供期望的功能。在某些方面，本公开提供了一种具有多个SIP子系统的可配置系统，其中每个子系统具有预定功能，具有用于将多个SIP子系统连接在一起的装置，以基于每个子系统的功能预先确定可配置系统的期望总体特性和特征。这些系统可以特别适用于恶劣的环境状况，这些状况可以包括用于井下石油和天然气应用、汽车应用、航空航天应用、化学和精炼处理厂应用以及发电应用中的一个或多个的高压和高温应用。
根据一些实施例，提供了一种可配置系统，其包括多个电部件和包括具有一个或多个连接焊盘的互连矩阵的衬底。一个或多个部件可以是具有预定功能的SIP子系统。互连矩阵被布置为例如在两个SIP子系统的多个电部件中的两个或更多个之间提供可重新配置的连接。该可配置系统还可以包括多个线，其中多个线中的至少一个使互连矩阵中的两个或更多个连接焊盘互连以确定系统的整体特性和特征
根据一些实施例，提供了一种具有第一SIP子系统和第二SIP子系统的系统，其中第一子系统和第二子系统中的至少一个包括具有互连矩阵的衬底，所述互连矩阵被布置为在所述子系统的两个或更多个部件之间提供可配置连接。第一和第二子系统可以布置成堆叠配置。在某些方面，第一和第二子系统可以通过球栅阵列连接，该球栅阵列在两个子系统之间提供电连接和机械支撑。
根据一些实施例，提供了一种用于配置系统的方法，该方法可以包括将预先选择的部件安置在多个SIP子系统中的一个或多个的衬底上的步骤，其中每个SIP子系统从SIP子系统族中预先选择，其中所述族的每个成员使用共同子系统衬底，所述共同子系统衬底具有至少一个互连矩阵并且具有预定功能，所述预定功能取决于哪些预先选择的部件被安置在其上以及部件之间的互连。该方法可以进一步包括将多个SIP子系统安置在具有至少一个互连矩阵的系统衬底上。该方法还包括例如使用互连矩阵来独立于每个子系统地互连SIP子系统，以限定系统的期望总体特性。该方法可以进一步包括施加高温塑料封装材料，其中该封装材料被配置为用于高压和高温应用，包括井下石油和天然气应用、汽车应用、航空航天应用，化学和精炼处理工厂应用和发电应用中的一个或多个。根据一些实施例，该方法可以包括直接连接子系统而不使用附加的系统衬底。
根据一些实施例，标准衬底可以用于SIP族，并且包括表面层、位于表面层上的多个部件以及设置在该表面层上的互连矩阵层，该表面层具有用于在其上安置部件的多个部件焊盘位置，该互连矩阵层用于在部件之间提供可编程的互连。在某些方面，用于在SIP族中使用的标准衬底包括导电表面层、与表面层间隔开的至少一个导电层、固定互连以及设置在具有固定互连的表面层上的互连矩阵，该导电表面层具有用于在其上安置部件的多个部件焊盘位置，该固定互连在每个层的预先选择的部分到所述另一层的预先选择的部分之间，表面层上的部件焊盘位置具有预先选择的固定互连。
根据一些实施例，提供了一种在衬底上使用的落着焊盘组件。该组件包括用于与部件互连的两个间隔开的单独导电区域，其中每个导电区域具有多个不同尺寸的连续的连接物理部分以容纳不同尺寸的部件。
根据一些实施例，提供了一种容错系统。该系统包括第一SIP子系统和第二SIP子系统，其中第一和第二子系统包括同时操作并生成重复输出信号的多个重复并行电路。容错系统还包括比较输出信号并选择使用子系统和/或电路之一的输出信号的控制器，例如电路或微处理器。控制器可以进一步被配置为当最初选择的信号是异常时切换到与所述子系统和/或电路中的不同的一个相关联的替代输出信号，或者另外指示错误，使得容错系统继续以对于容错系统来说是正常的方式操作。在这方面，实施例可以提供冗余，该冗余能够实现使用本公开的衬底和子系统来检测故障的自我修复系统。在一些实施例中，控制器也可以是SIP。
根据某些实施例，提供了一种衬底，其包括表面层，该表面层具有每个部件位置均具有与其相关联并且位于其上的引线指焊盘的多个部件位置，并且具有每个部件位置均具有与其关联并且位于其上的表面安装器件(SMD)焊盘的多个部件位置。衬底还包括至少一个导电层，其与所述表面层以绝缘方式间隔开，并具有与引线指焊盘位置的位置和SMD焊盘的部分固定地互连的导电部分，以及具有互连矩阵，互连矩阵在具有与所述至少一个导电层的固定互连的表面上具有键合焊盘，用于到所述单独部件引线指焊盘和所述SMD焊盘中的每一个的至少一部分的单独固定连接。该矩阵适合于在选定的部件引线指焊盘和SMD焊盘之间进行可编程互连。
根据下面结合附图对本发明的详细描述，本发明的这些和其他特征对于本领域技术人员将变得显而易见。
附图说明
图1是示出具有各种部件的现有技术系统的图。
图2是示出具有各种部件的现有技术系统的图。
图3是示出具有各种部件的SIP系统的图。
图4是示出了封装的SIP的图。
图5A和图5B是示出根据示例性实施例的系统的物理布局的图。
图6是根据示例性实施例的系统的电路图。
图7是根据示例性实施例的用于安装部件的多尺寸焊盘(pad)的图。
图8是根据示例性实施例的衬底的横截面。
图9是根据示例性实施例的系统的图。
图10是根据示例性实施例的系统的图。
图11是根据示例性实施例的系统的图。
图12是根据示例性实施例的系统的图。
图13是根据示例性实施例的系统的图。
图14是根据示例性实施例的系统的图。
图15是根据示例性实施例的系统的图。
图16是根据示例性实施例的系统的图。
图17是根据示例性实施例的系统的图。
图18是根据示例性实施例的方法的流程图。
图19是根据示例性实施例的系统的电路图。
图20是根据示例性实施例的系统的电路图。
具体实施方式
现在参考图1，该图示出了用于具有组装在其上的单独的封装部件102、104、106、108、114、124、126、128、130、132的代表性系统的通用印刷电路板(“PCB”)100。虽然描绘了其他部件，但并非全部都被标示。一些部件可以是主要有源部件102-108、114、124、130、132，而一些部件可以是无源部件116、118、120、122、134。元件110、112是用于子板的插座。这种现有技术系统板通常为86×54毫米。如半导体领域所知，各种部件通过嵌入PCB中的金属层互连以形成代表性系统。
现在参考图2，该图示出了与图1中的系统类似的系统的框图200。并且是板级系统。该系统可以被理解为基于微处理器202的系统，其周围具有必要的主要支持部件以使系统发挥功能。这些部件包括用于存储器220和电力管理210的部分。例如，存储器部分220包括DDR存储器204，eMMC(快闪)存储器206和板快闪存储器208。类似地，电力管理部分210包括电力管理集成电路(PMIC)212和低压差(LDO)电路214。系统还具有用于电力230、时钟240、输出260和270以及输入/输出250的外部连接。图中的各个外部连接的一些部分是除了统称为组之外没有被标示或进行讨论。
现在参考图3，图2的框图200已被重新绘制为具有包含被设计为包括在SIP中的部件的部分302的框图300，其中包含这些部件的SIP被包含在图3的框出部分302内。以灰色背景示出的SIP部分302包括来自图2的至少三个主要部件。这些部件是微处理器310，存储器(DDR)312和电力管理330。在将这些主要部件集成到SIP的情况下，图1的系统100的其余部分可以设计成较小尺寸和较低成本的系统。此外，存储器部分320包括DDR存储器312，但是其他存储器部件可以位于系统板上而不是位于SIP部分302中。因此，eMMC快闪存储器324和板快闪存储器326优选位于系统板上。功率管理部分330包括PMIC 332和LDO 334。
现在参考图4，图中可以看到包含图3的部分302内的那些部件的封装的SIP 400，并使用球栅阵列402进行外部连接。由于部件的裸片尺寸通常比安装在图1的PCB 100上的单独的封装的部件102-108、114、124、130、132小得多，因此产生的SIP尺寸要小得多。SIP的优势包括节省空间，降低功耗，改善性能以及能够使用采用不同技术制造的器件。例如，本公开的各方面可以将如图1的基于PCB的系统的一部分转换成基于SIP的系统。这将系统实现的尺寸减小到1/4到1/10的尺寸，并因此降低了系统成本(其还可以减少PCB中的层数)。然而，每个SIP衬底(例如PCB)通常是定制加工的并且用独特的布线来图案化，因为每个系统都具有其自己独特的网表，用于在位于PCB上的各种部件之间形成互连。每个设计的这种独特性会导致较高的设计、加工和评定成本以及制造样品的较长交货时间。
现在参考图5A和5B，该图示出了根据某些实施例的用于系统的衬底上的物理布局500的一部分。该布局可以是例如用于多个电部件的电路，所述部件包括用于系统的有源部件，例如但不限于运算放大器。在某些实施例中，有源部件可以是SIP。布局500可以示意图5A和5B中的布置的不同层。布局500包括互连矩阵580和裸片焊盘518。在一些情况下，比如电阻器520(R2)、522(R3)和528(R1)、电容器524(C1)、526(C2)和电感器(未示出)的无源电路元件可以直接连接到有源部件，而在其他情况下，矩阵580可以用于形成这些互连。
在图5A的实施例中，无源电路元件被安置在位于表面(或信号)层上的有源部件560(例如，运算放大器)附近，从而如果需要可以进行直接连接，或者对于特定系统功能来说可能需要直接连接。在某些方面，有源部件560可以是SIP。无源电路元件安装在也位于表面层上的表面安装器件焊盘(SMD焊盘或例如图7中所示的落着焊盘(landing pad))上并连接到该表面安装器件焊盘。可替换地，无源电路元件可以不位于有源器件附近，并且因此矩阵580将变成这样的位置，在该位置中将在矩阵580中使用代表性焊盘562、564、566、568、569、572、574、576之间的预定键合线图案发生大部分互连，所有这些都可以位于表面层上。有源部件的裸片560还可以在裸片引线指焊盘和裸片线键合焊盘(未标示)之间具有直接连接542(引脚8)、544(引脚3)。另外，有源部件560还可以具有到互连矩阵580的焊盘的直接连接546(引脚1)、548(引脚2)。焊盘514是位于裸片焊盘518周围使有源部件560在裸片560与系统的其余部分之间建立连接的引线指焊盘的示例，其可以经由互连矩阵580，或者替代地通过连接至该焊盘514然后至位于表面层上的另一个部件的(一个或多个)焊盘的其他线键合连接。
根据某些实施例，衬底(例如，形成为PCB)可以具有多个间隔开的导电层，所述导电层可被蚀刻出或以其他方式形成，以提供每个导电层内的独特导电布线或配置的特定图案的导体以及用于层和焊盘之间的互连的过孔(“电路化”)。这些图案可以用于互连衬底上的不同部件，其可以包括但不限于半导体器件、无源电部件和其他器件。根据某些实施例，对于SIP，衬底中的电路化将部件连接到互连矩阵的焊盘，从而一旦所有部件都完全连接，就允许使用取决于位于衬底上的部件和衬底将预期提供的系统的期望功能和特征的键合线图案的不同互连性方案。在某些方面，衬底/PCB也可以以柔性方式构造成具有导电布线的固定的预定(“硬连线”)导电图案的多层膜或带以及过孔的形式，用于在每个层中及每个层之间形成电互连。也就是说，这些导电图案可以在部件之间形成“硬连线”互连，这也如本文所述。这些图案可以使用连接到图案的一部分并且连接到与部件相关联的焊盘的过孔与部件相互连接。另外，互连矩阵的一些部分(例如矩阵580)可以使用这些相同的导电图案的多个部分来硬连线。在这种情况下，其余所需的连接可以使用在焊盘(例如焊盘562、564、566、568)之间具有预定图案的键合线的互连矩阵580来完成，以形成期望的系统。
参考图5B，在某些方面，电力轨592、594、596、598、599(统称为590)可以在与例如图5A所示的任何导电层分离并用于包含和路由信号的导电层(电力平面)中。例如，如在图8中所示并参考图8所描述的，这些电力轨592、594、596、598、599可以在表面(信号)层下方并且使用过孔连接到表面层上的它们的焊盘510。用于分配电力的矩阵也可以是分布式的，而不是限于一个区域或者一个类型的布置或配置，如同用于信号的互连矩阵。在一些实施例中，矩阵580优选在导电信号层(例如，信号层)上，并且电力平面在有源部件560的信号层下方的一个或多个导电层中路由，使得使用有源部件560的系统可以容易地被供电而不干扰信号互连。使任何无源电路元件(例如那些需要充当旁路电容器的元件)位于有源元件裸片位置附近也是可能的。在这个示例中，电力轨具有通过使用过孔而位于信号层上的焊盘510(图5A)，并且裸片焊盘518具有一组矩形焊盘570、571，电力环570围绕所述一组矩形焊盘，其允许有源部件560和所需电力轨电压之间的简单电力连接。根据某些方面，互连矩阵580中的键合焊盘562、564、566、568(图5A)可以是圆形的、正方形的、矩形的、线性的或任何形状，这取决于信号层上可用于它们的使用的表面空间以及对到表面层下方的一个或多个导电层的任何互连(电路化)的需要。焊盘582是矩阵580中垂直焊盘的一个示例。电路化的一个示例是用于裸片焊盘518(图5A)的引线指焊盘584到互连矩阵580(图5A)中的焊盘572之间的固定互连536(图5B)。类似地，可以存在固定互连550(图5B)，其是经由用于裸片560的引脚5的引线指焊盘585的矩阵焊盘573与裸片560之间的电路化的一部分。这些连接可以说明部件可以如何使用矩阵580的焊盘而不是使用直接线键合连接(如538)电连接到其他部件。这些说明性互连可以通过与每一对两个相应焊盘相关联的过孔之间的导电层图案来形成。出于说明的目的，在图5B中描绘了另外的代表性固定或硬连线互连530、552、554、575。
根据一些实施例，图5A示出可配置互连矩阵580且其描绘裸片560的裸片焊盘518及引线指焊盘514，且其中使用键合线或线键合来使用矩阵580中的焊盘阵列来完成所选互连。衬底或PCB的起始点可以使用蚀刻出的导电层和过孔用于固定或硬连线连接，这仅部分地完成所需的系统连接，其余的连接由类似于图5B中所示的536、550、556、558的互连来提供。
进一步参考图5A，在一些方面，可以在中心位置处或在任何其他所需位置处在衬底(或PCB)的表面上制造线键合焊盘阵列580，其中阵列580中的每个键合焊盘分别互连到用于裸片560的一个或多个独特的单独的(一个或多个)引线指焊盘514、584、578，或用于无源电路元件的落着焊盘。还可以存在用于矩阵580中的焊盘(如574)之间的互连的键合线532、534。另外，可以存在包括在阵列580中的键合焊盘，其不与用作跳线连接器(或者虚拟焊盘)以形成更长的线连接的任何东西连接。在该示例中，可以使用阵列580的焊盘(包括任何需要的虚拟跳线焊盘)上的预定线键合图案通过线键合来完成任何期望或预先选择的互连。实际上，焊盘阵列580将焊盘从芯片/裸片位置变换到中心位置或任何其他方便的位置，以便于形成预先选择和可改变的线键合连接。
多个键合线互连可以用于例如运算放大器之类的部件和与该部件相关联的其他部件(例如，无源部件和/或功率部件)之间的直接连接。例如，用于有源部件及其无源部件的所有信号键合焊盘可以被引出到互连矩阵的键合焊盘并且与其互连。在某些实施例中，用于互连矩阵的键合焊盘优选地位于衬底的最上面的信号层上。以这种方式，可以使用互连矩阵的适当的键合焊盘之间的键合线来进行任何期望的互连方案。这些键合线可以作为最终制造步骤的一部分来安装，并且因此，可以推迟针对期望的系统功能的部件的互连的编程，直到最后的制造步骤。因此，可以存在有源部件和与其相关联的无源部件之间的直接连接，用于任何部件到互连矩阵的焊盘的连接，以及互连矩阵中的一个焊盘与互连矩阵中的第二焊盘之间的互连。
因此，一个实施例提供了一种衬底，该衬底具有表面层，该表面层具有其中每个部件位置均具有与其关联并且位于其上的键合焊盘的多个部件位置并具有其中每个部件位置具有与之关联并位于其上的表面安装器件位置的多个部件位置，以绝缘方式与所述表面层间隔开并且具有与所述部件线键合焊盘位置和所述表面安装器件焊盘位置中的一些部分固定地互连的导电部分的至少一个导电层，以及互连矩阵，所述互连矩阵在所述表面层上具有连接焊盘，所述连接焊盘具有与所述至少一个导电层的固定互连，用于单独固定连接到每个所述单独部件焊线焊盘以及每个所述表面安装器件位置，并且适合于在所选部件线键合焊盘和表面安装器件位置焊盘之间进行可编程互连。
在某些实施例中，电力焊盘可以使用键合线来连接到电力环。如此，可以使用电力焊盘来利用过孔将电力环部分与来自电力平面的期望电压供应互连，以将焊盘与适当电压互连。
根据某些实施例，图6是特别地用于两个有源电路602、604(例如，运算放大器)和与每个有源部件相关联的无源器件的衬底600的示意图。在某些方面，有源电路602、604可以是SIP。在这个简图中，每个有源电路都有十个与之相关联的无源器件。例如，裸片焊盘602具有用于代表性电阻器620、622的落着焊盘，以及用于代表性电容器650、652的落着焊盘。根据某些实施例，由图6中的各种互连线表示的电路化可以被用于将部件的焊盘与互连矩阵680的焊盘互连，由此通过根据所需的系统功能采用不同的键合线图案来允许使用互连矩阵的不同互连方案。在这个示例中，由于所有的有源和无源电路都连接到连接矩阵，所以可以与其他有源器件共享无源器件。另外，尽管在本示例中被示出为电阻器或电容器，但是每个无源器件可以由需要两个连接的任何器件填入，例如但不限于电阻器、电容器、电感器、传感器，LED等。以相同的方式，只要有足够的与裸片焊盘相关联的引线指焊盘以处理裸片和在其中利用该裸片的系统的需求，就可以使用能够装配到物理布局600的裸片焊盘602、604上的任何裸片。在该示例中，由于在连接矩阵680内没有示出连接，所以该实施例还没有被编程(即，为了任何期望的直接连接而填入有线键合)以执行期望的功能。最后，并非所有用于有源或无源器件的位置都需要被填入。只需填入用于特定系统的特定设计的部件所需的位置。
虽然布局600针对两个有源器件及其支持无源器件进行描述，但其可以在衬底上被复制任意次数以提供系统或电路所需的有源器件的数量。例如，系统可以采用六个这样的有源器件，使得布局600再被复制两次，以实现衬底上的该布局600的总共三个实例，同样，所有有源和无源的部件，仅连接到矩阵的焊盘。这种类型的衬底设计允许部件安置的最大灵活性，以及这些部件被如何互连的最大灵活性。连接各个有源和无源部件的线表示将在(一个或多个)导电层(一个或多个电路层)中的导电蚀刻线中的电路化，该导电层以绝缘方式设置在焊盘和部件将会被安置在其上面的表面层下方。
现在参考图7，根据一些实施例，示出了多尺寸落着焊盘(或SMD焊盘)700。例如，焊盘700可以用于将无源部件或需要两个电连接以进行操作的任何部件安装在用于相同或等同部件的衬底上，但具有不同的物理尺寸和额定值。功能和使用衬底的系统预计要在其中操作的环境可以确定许多部件的物理尺寸。在图7的示例中，两个过孔720、724方便地位于需要电力或接地连接的任何部件附近。虚线704、706和708描绘了用于本公开的可用于与单个落着焊盘(SMD焊盘)一起使用的部件的三种不同物理尺寸。该部件可以使用被包括作为落着焊盘(或SMD焊盘)700的一部分和构成落着焊盘(或SMD焊盘)700的两个焊盘730和734连接到衬底电路中。
在某些方面，用于高温系统的无源器件可能非常大(通常为1.6mm×3.2mm)并且非常昂贵(例如每个700美元)。但是，当温度在例如150℃或更小的范围内时，标准的较小的无源器件可以代替较大的高温无源器件。较低温度的无源器件可以小得多(通常为1.0mm×0.5mm)并且便宜得多(例如，0.10美元或更少)。根据所公开的实施例的多尺寸(无源)落着焊盘(SMD焊盘)允许相同的衬底接受多尺寸的部件。这允许用于较低温度应用的较便宜的实施方案，而不必为需要在高温应用以及非高温应用中使用的系统重新布置衬底。在图7的示例中，焊盘被设置为接受三种不同尺寸的相同无源器件。例如，其中两种尺寸可能为2.5mm×1.25mm和1.0mm×0.5mm。套筒式设计允许过孔嵌套在落着焊盘形状的整体几何形状内部，而不是在焊盘几何形状的外部，并且沿着焊盘几何形状的端部、侧面或中间间隔开。允许过孔嵌套为导电互连的使用提供了更多的空间。焊盘730、734也可以是正方形或圆形的，而不是套筒式的。本公开的实施例允许将标准衬底用于子系统族，所述子系统族可容纳具有不同物理尺寸并且使用互连矩阵或面板来为使用该衬底及其选定部件的子系统编程所需功能的部件。
现在参考图8，示出了根据某些实施例的衬底的一部分的横截面。其可以例如具有六个导电层。该六个导电层801、802、803、804、805、806由不导电材料814间隔开，不导电材料814可以是不导电树脂。在图8中，导电层可以优选为铜，但是可以使用任何导电材料，并且不导电材料优选为树脂，但是可以使用任何不导电材料。结构基层840和其他层可以被添加到基层的上方和下方，并且可以比该基层薄。类似地，描绘了多个过孔820、822、830，并且可以在信号层或其他层中位于在完成所需互连所需的层的平面上间隔开的适当位置中。另外，可以使用焊料层810和812。
现在参考图9，以概视图和横截面侧视图示出了使用互连矩阵的SIP900的两个视图。在该实施例中，衬底930优选不具有电路化。例如，其是空白的陶瓷或金属衬底，尽管其他实施例可以采用多个导电层和电路化。有源器件914和无源部件904之间的互连通过一组互连“缩略(thumbnail)”矩阵面板902、942、944来实现，所述互连“缩略(thumbnail)”矩阵面板902、942、944可以具有预定的导电图案并形成矩阵互连系统。这些面板可以是具有与其他实施例中的那些矩阵焊盘和互连类似的矩阵焊盘和互连的PCB的小片。在某些方面，面板可以是小得多的规模，并且可以与其他器件一并附接到衬底上，并且可以根据特定系统的特定要求将无源部件附接在这些面板的表面上。预先电路化的“缩略”矩阵面板902、942、944中的每一个在其表面上包含导体，并且在需要时可选地在下方的衬底层中。这些导体可以通过能够键合在预先存在的焊盘的阵列上的键合线进一步被定制，所述焊盘的一个示例是焊盘906。还示出了外部引线920。线键合908将两个单独的矩阵焊盘互连，一个在矩阵942中，另一个在矩阵944中。
进一步参考图9，可以看到SIP 900的横截面。描绘了包含SIP的封装900的顶部950和引线920的横截面922。另外，940描绘了部件和衬底之间的开放区域以及封装900的顶部950。元件912和916是有源器件或部件的横截面，904是位于矩阵面板的表面上的无源器件或部件的横截面。元件910是面板944的横截面，面板944可以在其表面上具有无源器件。元件930可以用作封装基底和衬底。根据某些方面，每个矩阵面板表面(以及表面下方的任何导电层中)902、942、944的表面上的导体图案可以被布置为使得它们的配置可以被改变以容纳不同的器件。这种定制能力是通过每个矩阵面板的表面上的焊盘的矩阵或端子之间和焊盘的矩阵或端子内的矩阵面板的表面上的线键合来获得的，其可针对不同的互连方案修正。因此，单个衬底可用于多个SIP，从而减少设计新衬底的时间和成本。
根据一些实施例，由系统的独特的预先选择的互连方案限定的所需系统定制在组装期间通过创建与每个矩阵面板的表面上的线键合的适当的预先选择的链接而完成，所述每个矩阵面板在被策略性地安置在衬底的表面上，并且可以有意地保持开路或不被连接，以便能够根据系统中实际使用的系统部件以及该系统的(一个或多个)应用来形成多个不同的并且独特定制的线键合链接图案。在最终封装之前，可以根据系统设计的要求更改这些线键合链接。除了表面上的键合线之外，本发明的矩阵面板还可以具有用于它们的表面上的电路的不同部分的互连的多个导电层，以处理电力轨和其他共同互连。这允许表面层上的可变互连和嵌入在衬底中的固定互连。对于一些实现方式，线键合链接可以充当衬底的附加层，从而减少衬底内导电层的数量。线键合链接为新系统实现提供了重新配置或重新编程衬底和相关联的部件的灵活性，但是使用布置在不同电路配置中的相同部件。
现在参考图10，在概视图和横截面侧视图中示出了使用矩阵互连的SIP 1000的两个视图。在该实施例中，部件被嵌入塑料中。类似于图9的实施例，利用了包含必要的电路化以互连所有部件以形成系统的预先电路化的“缩略”矩阵面板1002、1004、1006。通过使用连接矩阵面板内或矩阵面板上并位于面板与半导体器件和部件之间以及位于两个或更多面板之间的端子或焊盘的键合线来实现进一步的定制。外部连接通过一组外部引线连接器1032提供。SIP 1000使用本公开的互连矩阵实施例，并且在该实施例中，衬底1022优选地不具有电路化。它优选地是空白金属衬底，但是其他实施例可以采用多个导电层和电路化，或者可以采用形成用于SIP的结构支撑的其他材料。有源器件1010、1012与无源部件(未标示)之间的互连由一组矩阵面板1002、1004、1006实现，所述矩阵面板可以具有预定的导电图案并形成矩阵互连系统。这些面板实际上是PCB的小片，其矩阵焊盘和互连类似于之前的附图中的那些，但是规模小得多，并且可以与其他器件一并附接到衬底，并且无源部件可以根据特定系统的特定要求而附接到这些面板的表面上。预先电路化的“缩略”矩阵面板1002、1004、1006中的每一个可以被设置为表面上的导体，并且当需要时，可选地设置在下方的衬底层中。这些导体可以通过键合线进一步定制，该键合线可以键合在每个矩阵面板上预先存在的焊盘阵列上，例如，使用每个矩阵面板的表面上的焊盘(未示出)。代表性的线键合1008将两个单独的矩阵焊盘互连，一个在矩阵1002中，另一个在矩阵1006中；还描绘了将两个单独的矩阵焊盘互连的线键合1014，一个在矩阵1006中，其他一个在另一个矩阵中。
此外，示出了SIP 1000的横截面和引线1032的横截面1030。元件1040描绘形成图1中所描绘的SIP封装的塑料化合物。在该实施例中，封装1000包含部件和衬底以及塑料化合物1040。元件1024是有源器件或部件的横截面，并且1016是位于矩阵面板的表面上的无源器件或部件的横截面；1020是矩阵面板1002的横截面。
现在参考图11，以概视图、横截面侧视图和横截面的分解视图示出了本公开的使用缩略矩阵面板的SIP 1100的三个视图。更具体地说，存在用于结构支撑的金属衬底和位于衬底顶部上的多层衬底PCB膜。该实施例使用互连矩阵面板以及电路化。例如，在SIP1100中，衬底1122具有与矩阵面板互连的电路化1120。衬底1122优选是空白金属衬底，但是可以采用形成用于SIP 1100的结构支撑的其他材料。有源器件1110、1112和无源部件之间的互连通过一组具有预定导电图案并形成矩阵互连系统的矩阵面板1102、1104、1106和/或通过PCB电路化层1120中的互连来完成。在某些方面，这些面板实际上是PCB的小块，具有类似于前述实施例中的矩阵衬焊盘和互连的矩阵衬焊盘和互连，但是规模小得多，并且可以与其他器件一并附接到衬底，并且无源部件可以根据特定系统的特定要求而附接在这些面板的表面上。在一些实施例中，除了电路化层1120中可用的电路之外，预先电路化的“缩略”矩阵面板1102、1104、1106中的每一个可以被设置为表面上的导体，并且当需要时，可选地设置在下方的衬底层中。这些互连可以通过键合线进一步定制，所述键合线可以键合在每个矩阵面板上的预先存在的焊盘阵列上，例如使用每个矩阵面板的表面上的焊盘(未示出)。线键合1108将两个单独的矩阵焊盘互连，一个在矩阵1102中，另一个在矩阵1106中；还描绘了线键合1114，其将两个单独的矩阵焊盘互连，一个在矩阵1106中，其他一个在另一个矩阵中。
进一步参考图11，描绘了SIP的横截面，包括SIP 1100的横截面和引线1130的横截面1132。元件1140描绘了形成SIP封装的塑料化合物；封装1100包含部件和衬底以及塑料化合物1140。元件1124是有源器件或部件的横截面，并且1116是位于矩阵面板的表面上的无源器件或部件的横截面。元件1120是根据某些实施例可以使用的多层PCB带的横截面。具体地说，图11的分解示图示出了外部金属引线可用于输入和输出的示例性方式，以及使用多层PCB带1120以及用于将引线1912与PCB输入/输出焊盘互连的衬底1122和键合线1150。
根据图11所示的实施例的某些方面，电路化由薄的多层或单层PCB层压板1120提供，其可以是例如聚酰亚胺或其中具有导电层的其他材料，如图8所示的材料，除了矩阵面板1102-1106之外，其附接在金属或陶瓷衬底1122的顶部上。外部连接可以通过嵌入模制体中的一组金属引线提供，也称为包封(encapsulation)。尽管前述附图以象征性形式描述了无源和有源部件，但应该注意的是，这些部件中的任何部件(例如1012)可以是具有安装在其上的部件的小型PCB和/或SIP。类似地，任何缩略矩阵可以具有安装在其上的有源和/或无源部件，然后适当地与关联于其PCB或衬底的其他部件互连。
现在参考图12，以概视图和横截面侧视图示出了使用矩阵互连的SIP1200和使用外部金属引线的陶瓷衬底的两个视图。在图12的实施例中，衬底1222可以由包含形成固定电路化的两个或更多个导电层的塑料层压材料制成，具有互连矩阵1202、1204、1206，其允许互连能够通过键合线进一步被定制，所述键合线可以键合在每个互连矩阵上预先存在的焊盘阵列上，例如，以类似于本文之前关于图5A和5B所述的方式使用每个互连矩阵的表面上的焊盘。耐高温衬底、密封剂和其他材料可用于使封装坚固。外部引线1232可以被附接(例如焊接)到衬底上的端子。在某些方面，引线不嵌入塑料中。有源器件1210、1212和无源部件之间的互连通过一组互连矩阵1202、1204、1206完成，这些互连矩阵1202、1204、1206具有预定的导电图案并形成本公开的矩阵互连系统，并且通过PCB电路化层1220中可用的可为各个部件和/或互连矩阵所使用的标准互连来完成。在一些实施例中，除了标准电路化层1220中可用的标准电路互连之外，互连矩阵1202、1204、1206中的每一个可以被设置为表面上的导体。这些互连可以通过键合线进一步定制，该键合线可以键合在每个互连矩阵上预先存在的焊盘阵列上，例如，使用每个互连矩阵的表面上的焊盘。线键合1208将两个单独的互连矩阵焊盘互连，一个在互连矩阵1202中，一个在互连矩阵1206中；还描绘了将两个单独的互连矩阵焊盘互连的线键合1214，一个在互连矩阵1206中，其他一个在另一互连矩阵中。
进一步参考图12，示出了具有多层PCB电路化层1220的SIP的横截面。在某些方面，它提供了标准的导电路线。显示了SIP 1200的横截面和引线1232的横截面1230。元件1240描绘了形成SIP封装的塑料化合物，其包含部件和衬底以及塑料化合物1240。元件1224是有源器件或部件(其可以是例如SIP)的横截面。元件1216是位于矩阵面板表面上的无源器件或部件的横截面。元件1220是例如图8中所示的多层PCB带的横截面。此外，还示出了多个热过孔1234以及位于封装1200的最底部上的可选热扩散散热层1242。高温模制化合物可用于嵌入高温PCB衬底及其部件。此外，还显示了热过孔和热沉材料。
在图12的实施例中，衬底1220可以由塑料层压材料制成，其包含形成PCB电路化的两个或更多个导电层，所述PCB电路化在表面上具有本公开的互连矩阵。耐高温衬底、密封剂和其他材料可用于使封装坚固。可以使用不导电但导热的界面材料将金属板作为热沉安装在底部。此外，可以策略性地安置热过孔，以从需要冷却的部件散发热量。在某些方面，外部引线被焊接到衬底上的端子。
现在参考图13，以概视图、横截面侧视图和放大局部仰视图示出了使用矩阵互连的SIP 1300和PCB基底的三个视图。在图13的实施例中，衬底1322由塑料层压材料制成，其优选包含形成固定电路化的两个或更多个导电层，具有互连矩阵1302、1304、1306，其允许能够通过键合线进一步定制的互连，所述键合线可以键合在每个互连矩阵上预先存在的焊盘阵列上，例如，以类似于本文之前关于图5A和5B所述的方式使用每个互连矩阵的表面上的焊盘。根据某些方面，可以使用耐高温衬底、密封剂和其他材料来使封装坚固。可以使用位于衬底1322的底部上的球1330来形成外部连接。有源器件1310、1312和无源部件之间的互连可以通过一组互连矩阵1302、1304、1306来完成，所述互连矩阵1302、1304、1306具有预定的导电图案并且形成本公开的矩阵互连系统，以及通过PCB电路化层1322中可用的标准互连来完成，这些标准互连可为各个部件和/或互连矩阵所使用。根据某些方面，除了标准电路化层1322中可用的标准电路互连之外，互连矩阵1302、1304、1306中的每一个可以被设置为表面上的导体。这些互连可以进一步通过键合线来进一步定制，所述键合线可以键合在每个互连矩阵上预先存在的焊盘阵列上，例如，使用每个互连矩阵表面上的焊盘。线键合1308互连两个单独的互连矩阵焊盘，一个在互连矩阵1302中，一个在互连矩阵1306中；还描绘了将两个单独的互连矩阵焊盘互连的线键合1314，一个在互连矩阵1306中，其他一个在另一互连矩阵中。根据一些实施例，衬底由包含形成PCB电路化的两个或更多个导电层的塑料层压材料制成，并且金属板可以使用不导电但导热界面材料作为热沉附接在底部。此外，策略性地安置热过孔，以从需要冷却的部件散发热量。
进一步参考图13，示出了SIP 1300的横截面，并且1340示出了形成SIP封装的塑料化合物。在某些方面，其描绘了包含部件和衬底以及塑料化合物1340的封装1300。元件1324是有源器件或部件的横截面，1316是位于矩阵面板的表面上的无源器件或部件的横截面。元件1320是多层PCB带的横截面。高温模制化合物可用于嵌入高温PCB衬底1322及其部件。
关于用于图13的SIP 1300的BGA球，它们被分开示出，因为一部分球可以用作外部电连接器1332，而其他可以用于机械或结构连接器1334。信号和电力轨可以通过使用标准互连方法连接到系统的任何外部电路。在图13中，这些连接可以用球栅阵列而不是引线来形成。或者，可以采用引脚而不是球。
现在参考图14，以概视图和横截面侧视图示出了使用互连矩阵的SIP1400的两个视图。该实施例的SIP优选是仅模拟的子系统，并且描绘了代表性有源部件1402，例如运算放大器、互连矩阵1404和无源器件1406。描绘了其他部件、互连矩阵和无源器件但是在图中未标示。本公开的灵活的互连实施例允许根据子系统和整体系统需求以及被选择用于本公开的用于模拟子系统族的标准衬底上的部件来重编程该SIP。图14中还提供了SIP 1400的横截面。
在这种配置中，SIP 1400使用PCB材料构建，该材料可以使用高温层压材料。密封剂可以进一步具有耐高温材料。来自SIP的外部连接可以通过焊球或引线附接在SIP封装的底部。鉴于井下应用中的恶劣环境，优选要特别考虑焊球或引线的材料和安置。可以根据应用适当地使用焊料，并且焊料可以是高Pb、Sn-Pb、Sn-Cu、SnAg、SnAgCu、聚合物芯焊料涂覆的球或在高温下提供较高强度的其他合金中的任一种。此外，任何焊球阵列的安置优选地使得一组焊球被专门用作纯粹的结构构件，而另一组焊球被用于电连接。结构构件位于封装的经策略性地选择的位置，以提供最大的结构保护而不影响电连接性。电球位于策略性位置(其在应力较低的区域中)或被其他结构焊球屏蔽。
现在参考图15，以概视图和横截面侧视图示出了使用矩阵互连的SIP1500的两个视图。该实施例的SIP优选地是仅存储器和处理器的子系统，其具有带键合线的有源部件1502、互连矩阵1504和无源器件1506。描绘了其他有源部件、互连矩阵和无源器件，但未在图15中标示。本公开的灵活的互连实施例允许根据子系统和整体系统需求以及被选择用于本公开的用于存储器和处理器子系统族的标准衬底上的部件来重编程该SIP。如图15的横截面所示，封装1500中的层与本文其它图中所示的层相似，并且图14和15中的每个模块与本文前面讨论的系统或子系统相似，并且可以利用这些附图和相关公开内容的教导。
由本公开的实施例提供的子系统根据所需功能或温度问题或在可利用可变焊盘尺寸时根据部件的尺寸允许使用一个衬底/PCB的子系统族进行多个子系统选择。例如，一个这样的子系统族可以针对运算放大器，因此根据用作最终组件的一部分的最终线键合，可能会有不同的放大器尺寸和不同的放大器配置，但都使用相同的基本标准放大器衬底。类似地，使用不同的模数(A/D)和不同的A/D配置，可能存在用于A/D和/或数模(D/A)的子系统族，但是使用用于A/D族的相同的标准衬底。类似地，可以存在用于电力系统的子系统族和用于传感器的子系统族，其使用本公开的用于其各自的子系统族的标准衬底允许不同的电力系统和不同的电力系统配置和不同的传感器及的不同的传感器配置。类似地，电力管理子系统可以包括电力管理(即，PMIC)、发电(例如太阳能电池、用于将非电能转换为电能的热或机械装置)和能量缓冲(电池或电容器)。
现在参考图16，示出了用于在单个封装中堆叠多个子系统或子组SIP的系统SIP1600的一个实施例的横截面的两个视图。虽然仅描绘了两个，但是可以进一步重复并堆叠该配置以形成更大数量的子系统。在该实施例中，两个SIP衬底1610、1620都使用球栅阵列1630来进行输入/输出连接。图16描绘了具有键合线的有源器件1616、1624、无源器件1612、1626以及互连矩阵1614、1622。图16还描绘了用于将部件互连到它们各自的衬底的键合线1632、1634。另外，模制帽1628可以设置在下衬底1620上的一部分部件和上衬底1610上方的模制化合物1618上。在某些方面，在衬底的两侧可以存在无源器件。而且，下衬底1620可以使用倒装芯片1650而不是图16中所示的有源部件1624。分布式互连矩阵部分被显示为1614、1622。优选地，球在使用时包括电球和机械球或结构球。根据一些实施例，一种方法提供组合各种子系统或子组以形成井下系统。图16的布置是提供三维互连以形成紧凑系统的实施例。这种布置方法可以利用封装中的子系统或子组的衬底的顶部和底部表面来进行连接。堆叠式布置可能特别适用于空间有限的应用，例如井下环境。
现在参考图17，根据某些实施例，可以看到用于将多个SIP安装在单个封装中的SIP 1700的横截面。图17示出了两个衬底1750、1752的堆叠，但是根据本公开的方法和装置可以堆叠任何数量的衬底。在该示例中，两个SIP衬底1750、1752都使用球栅阵列1780、1790用于输入/输出连接。图17还描绘了具有键合线的有源器件1706、1722、1724、无源器件1702、1708、1726、1730、1732和互连矩阵1704、1728。图17还描绘了用于将部件互连到它们各自的衬底的键合线1710。另外，在下衬底1752上的部件上方可以存在模制化合物1740并且在上衬底1750上方存在模制化合物1742。在某些方面，在两个衬底之间还可以存在底部填充材料1744，以及两个BGA球之间存在代表性引脚接合1784用于将两个衬底机械地附接在一起。以类似的方式，可以存在贯通封装过孔1782，用于在上衬底1750的球和下衬底1752的球之间形成电接触。优选地，当仅使用球时，它们包括电和机械的或者结构球。
堆叠的封装的一个问题可能是在结构上将它们保持在一起。图17的实施例示出了如何通过包括导电球和结构球来借助于球来实现这个目的。另一种解决方案是使用通孔引脚来进行如图17所示的电连接或结构连接。在焊接之前，引脚可以在衬底堆叠的顶部和底部上方弯曲，使得引脚具有更大的机械强度。另一个实施例使每个衬底的两侧以包封将加强堆叠的方式包封。这可以通过使两个邻接的包封物理接触来实现，并且可选地进一步包括胶水或粘固剂以提供永久附接。例如，第二包封1744可以被添加到图17中的顶部衬底1750的底部。这种密封剂不一定覆盖球，并且对于所使用的任何过孔引脚而言都不是问题。分布式互连矩阵部分1704、1728在图17中示出。当堆叠可能经受可能导致其分层的力时，引脚适于将堆叠保持在一起。当封装将经受高压和/或高温时，球和密封剂可以适当地针对此进行选择。
现在参考图18，并且根据一些实施例，提供了用于配置系统的方法1800。在步骤1810中，预先选择的部件被安置在多个SIP子系统上，例如，如关于图5A、5B和9-17所示。根据某些方面，可以从SIP子系统族中预先选择每个SIP子系统，每个族具有取决于哪些预先选择部件被安置在其上以及每个SIP上的部件之间的互连的预定功能。在步骤1820中，可以将SIP子系统安置在具有互连矩阵的衬底上，例如，如关于图5A、5B和9-17所示。在步骤1830中，使SIP子系统互连。这可以独立于从子系统族中选择的每个子系统来完成，以预先确定系统的期望的整体特性和特征。例如，如关于图5A、5B和9-17所示，可以使用互连矩阵来互连SIP子系统。方法1800还可以包括施加1840高温塑料封装材料，其中封装材料被配置为用于高压和高温环境中。示例应用包括井下石油和天然气应用、汽车应用，航空航天应用、化学和精炼处理工厂应用以及发电应用中的一个或多个。
根据某些实施例，在方法1800中，可以省略步骤1820，使得SIP子系统直接连接。例如，这是在关于图17所示的堆叠配置中。这样，实施例提供了一种方法1800，其包括将预先选择的部件安置(1810)在多个SIP子系统上。在某些方面，每个SIP子系统可以从SIP子系统族中预先选择，其中族中的每个成员具有至少一个互连矩阵并且具有取决于哪些预先选择的部件被安置在衬底上以及每个子系统的所述部件之间的互连的预定功能。该方法可以进一步包括互连(1830)多个SIP子系统中的至少两个以限定系统的期望总体特性。
本公开的实施例提供了用于通过将部件安置在多个SIP子系统上、将子系统安置在具有互连矩阵的系统衬底上以及独立于从所述子系统族中选择的每个子系统互连SIP子系统来配置系统的方法，以确定系统的期望总体特性和特征，其中每个SIP子系统从SIP子系统族中预先选择，其中每个族具有取决于哪些部件被安置在其上的预定功能。
本公开的实施例可以用于多种严重和/或恶劣的环境条件中，例如在高温或高压的环境状况下，或这些严重状况中的任意一者或全部的组合的环境状况下。示例为石油和天然气行业的井下应用或汽车行业的汽车发动机或变速箱应用。以井下示例作为说明，井下电子系统可以由若干系统子组组成，例如模拟系统、模拟-数字(AD)转换系统、电力供应管理系统、定制系统、微处理器系统、传感器系统等。这些子系统的主要功能可以是接收来自各种传感器的输入，例如温度、压力、位置等，并且以数字方式处理它们并允许系统在钻井时做出关于井下操作状况的决策。在某些方面，每个钻井电子系统都有其独特的处理、模拟、A-D和电力管理系统。
本公开的实施例可以例如通过将一般的电子系统分成子系统组来应对这样的应用。例如，模拟系统可以被认为是A1，A2，A3，并且A-D系统可以是D1，D2，D3，并且类似地，电力供应模块可以是P1，P2，P3。使用这九个示例性子系统，通过由子系统的不同组合形成系统，可以支持27个不同且独特的井下系统，这允许构建井下系统的电子设备的快得多和廉价得多的方式。这些子系统组的使用还可以在整个系统中实现冗余。例如，井下应用中的传感器可以将其输出信号提供给几个并行工作的不同有源部件，例如运算放大器，并且每个部件然后将其各自的信号(其应当是相同的信号)发送到多通道A/D的若干个独立的通道。然后多通道A/D输出这些单独的信号(其应当是相同的信号)以输入到微处理器或控制器中进行分析和进一步处理。如果其中一个部件发生故障，则微处理器或控制器可以被配置为通过分析接收到的故障信号或丢失信号来检测该故障，并且被编程为忽略该故障信号。这种冗余允许在系统仍在井下时通过忽略故障信号来进行修复。由于其尺寸小、成本降低以及通过使用互连矩阵或矩阵对部件进行线键合而提供的子系统可编程性，本发明允许这样的并行信号路径或冗余。
现在参考图19，可以看到示出被配置为提供冗余的运算放大器(OpAmp)电路1900的子系统的一部分的一个示例的简化电路。子系统可以用于放大来自传感器1901的信号。因此，传感器输出可以作为冗余OpAmp电路1900的输入而提供并且放大信号作为到模数转换器(A/D)1907的输出来提供；A/D的输出然后又可以被提供到控制器1911。尽管可以涉及更多的电路，但是为了便于说明的目的，图19中仅描绘了子系统的特定特征。冗余OpAmp电路1900的一个方面在于它由两个OpAmp1905、1909和两个模拟开关1906、1910组成。其他方面可以采用多于两个的OpAmp以获得更多的冗余。在这个示例中，一个模拟开关1910连接到传感器输出，并确定两个OpAmp中的哪一个接收传感器的输出作为其输入。控制线1908然后可以用于控制开关1910以确定两个OpAmp 1905或1909中的哪一个与传感器1901连接。两个OpAmp 1905、1909的输出类似地连接到另一个模拟开关1906。模拟开关也通过冗余OpAmp电路的输出连接到A/D 1907。最后，相同的控制线1908可以控制两个OpAmp的输出中的哪一个连接到A/D 1907。在操作中，尽管两个OpAmp都被供电，但是一次只有两个OpAmp中的一个可以用于放大传感器信号。根据一些实施例，如果在任何时候怀疑A/D 1907的输出是错误的或被控制器1911毁坏，则控制器可以激活控制线1908以断开可疑的坏OpAmp并用另一个(第二)OpAmp替换它。以类似的方式，传感器1901和A/D 1907可分别被配置有冗余传感器和/或A/D，具有用于传感器和A/D的来自控制器1911的单独控制线。在这个示例中，正电压供应1902连接到至两个OpAmp 1905、1909的正电压输入，而负电压供应1904连接到至两个OpAmp的负电压输入。另外，接地(GND)1903可以供电路根据需要使用。
现在参考图20，根据某些实施例，可以看到示出被配置为提供冗余的运算放大器(OpAmp)电路2000的子系统的一部分的一个示例的替代简化电路。在这个示例中，电路2000具有连接到两个OpAmp 2007、2002的正输入的传感器2001，并且具有直接连接到A/D 2008两个OpAmps2002、2007的输出。尽管可以涉及更多的电路，但为了便于说明的目的，图20中仅描绘了子系统的特定特征。两个OpAmp均接收来自负电压供应2004的负电压，并且接地(GND)2005可根据需要用于电路中。根据某些实施例，模拟开关2010通过将OpAmp正电力输入连接到正电压供应2003来确定两个OpAmp 2002、2007中的哪一个被完全供电。如果在任何时候怀疑A/D 2008的输出是错误或被控制器2009毁坏，则控制器可以激活控制线2006以断开可疑的坏OpAmp正电力供应并且通过向另一个(第二)OpAmp供应正电力来替换它。通过这样做，第一OpAmp被断电而第二OpAmp被上电。以类似的方式，传感器2001和A/D2008可分别被配置有冗余传感器和/或A/D，其具有用于传感器和A/D的来自控制器2009的单独控制线。
由于半导体部件的故障可能是半导体被暴露的温度和/或操作该部件的电流量的函数，因此从并行的冗余电路中去除电力是根据某些实施例的提供冗余的方法。
另外，某些实施例可以连接并行复制链，所述并行复制链是这样的：单个传感器连接到单个OpAmp，单个OpAmp连接到单个A/D，单个A/D然后用到控制器的模拟开关来开关。模拟开关确定并行链中的哪一个被上电并向控制器提供输入，而控制器使用其控制的控制线来控制开关。其他方面可以采用这样的并行链，但是具有在控制器的控制下的在每个主要部件的输入和输出处的开关，所述控制器确定要利用哪些部件(传感器、OpAmp、A/D等)。对于某些环境，比如汽车应用，例如，控制器可以是编程的CPU或用于决定要使用哪些部件、电路或SIP的其他电路。对于其他环境，比如化学处理厂的井下，控制器可以是人类操作员(被编程的CPU或其他电路支持)来决定要使用哪些部件、电路或SIP。
塑料集成电路(IC)部件和PCB组件可能易于在高温下由于塑料中常用聚合物的分解而快速劣化。例如，许多单芯片IC部件由商业级塑料制成，并且额定环境温度在85℃至150℃之间，或者偶尔最高达175℃。虽然在某些情况下可以使用陶瓷封装，但是它们很重并且在冲击和振动下承受高得多的惯性力，存在焊接合破坏的风险，并且还可能包含易于在高压下崩溃的腔体。因此，在恶劣环境下(如井下应用)，电子系统的常见故障是由于焊接合破坏、密封剂和PCB中的有机材料劣化、线键合互连故障以及电容器短路引起的。以上阐述的实施例(包括但不限于堆叠的SIP布置，容错系统以及包封衬底的使用)可以解决这些问题。SIP就其本质而言通过消除一层互连来提高可靠性，因此裸片可以直接连接到系统级而不需要中间封装。SIP系统还体积更小，重量更轻，因此经受井下环境中固有的冲击和振动引起的较小惯性应力。此外，基于塑料的SIP可以轻便紧凑，因此能够更好地承受深井中极高的静水压力。填充的封装(无空腔)可能特别耐受静水压力。
尽管已经关于上述实施例描述了本发明，但是本发明不必限于这些实施例。因此，本文没有描述的其他实施例、变化和改进并不排除在本发明的范围之外。这样的变化包括但不限于新的衬底材料，不被讨论但是可以附接到衬底的半导体技术中公知的不同类型的器件，或者可以采用的新的封装概念。尽管已经详细描述了本发明及其优点，但应该理解的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变、替换和更改。
权利要求书(按照条约第19条的修改)
1.一种可配置系统(500)，包括：
多个电部件，其中，所述多个电部件中的至少一个是有源部件(560)；和
衬底，所述衬底具有用于安装所述多个部件的至少一部分的表面，并且还包括互连矩阵(580)，所述互连矩阵(580)位于所述衬底的所述表面上，所述衬底在所述衬底的所述表面上具有一个或多个连接焊盘；
其中，所述互连矩阵的所述连接焊盘被布置成在两个或更多个所述部件之间提供可配置连接。
2.根据权利要求1所述的可配置系统，其中，所述有源部件是具有一个或多个预定功能的封装内系统(SIP)子系统。
3.根据权利要求1所述的可配置系统，还包括：
多个线(534、546、548)，
其中，所述多个线中的至少一个互连所述互连矩阵中的两个或更多个连接焊盘以确定所述系统的整体特性和特征。
4.根据权利要求2所述的可配置系统，其中，所述多个电部件包括至少两个SIP子系统，并且所述互连矩阵被布置为在所述至少两个SIP子系统之间提供可配置连接。
5.根据权利要求1所述的可配置系统，其中，所述多个电部件中的至少两个是从共同的子系统族中选择的SIP子系统。
6.根据权利要求5所述的可配置系统，其中，所述子系统族是以下之一：
运算放大器子系统族，
电力管理子系统族，
通信子系统族，
处理器和存储器子系统族，
FPGA族，或者
传感器子系统族。
7.根据权利要求5所述的可配置系统，其中，所述族中的每个SIP子系统包括：
与所述族共用的、具有子系统互连矩阵的单个衬底，其适合于使用所述子系统互连矩阵以预先选择方式互连的多个部件，以预先确定SIP子系统的功能。
8.根据权利要求1所述的可配置系统，其中，所述多个电部件中的至少两个是以堆叠配置布置的SIP子系统。
9.根据权利要求1所述的可配置系统，还包括：
作为用于高压和高温应用的封装的高温塑料和/或层压结构。
10.根据权利要求9所述的可配置系统，其中，所述高压和高温应用包括井下石油和天然气应用、汽车应用、航空航天应用、化学和精炼处理工厂应用以及发电应用中的一个或多个。
11.根据权利要求4所述的可配置系统，其中，所述互连矩阵包括用于在所述SIP子系统之间形成互连的一个或多个矩阵。
12.一种可配置系统，包括：
多个电部件，其中，所述多个电部件中的至少一个是有源部件(560)；和
衬底，所述衬底包括具有一个或多个连接焊盘的互连矩阵(580)，其中，所述衬底包括：
在所述衬底的表面上的第一导电层，并且所述第一导电层的一部分限定一个或多个器件安装焊盘，并且所述第一导电层的不同部分限定用于所述可配置系统的一个或多个落着焊盘；
以绝缘方式与所述第一导电层间隔开的至少另外的第二导电层；和
在所述第一导电层和所述第二导电层的预先选择的部分之间的固定互连，以将所述器件安装焊盘的至少一部分和所述落着焊盘的至少一部分互连到与所述互连矩阵相关联的焊盘，
其中所述互连矩阵被布置成在两个或更多个所述部件之间提供可配置连接。
13.根据权利要求12所述的可配置系统，其中，所述部件落着焊盘中的至少一个是被配置用于安装至少两种不同尺寸的部件的多尺寸焊盘(700)。
14.根据权利要求13所述的可配置系统，其中，所述多尺寸焊盘包括用于与部件形成互连的至少两个间隔开的单独导电区域，其中每个导电区域具有多个不同尺寸的连续连接的物理部分以容纳不同尺寸的部件。
15.根据权利要求13所述的可配置系统，其中，所述多尺寸焊盘包括至少两个导电区域，其中，所述导电区域中的至少一个具有套筒形状。
16.根据权利要求13所述的可配置系统，其中，所述衬底还包括至少一个过孔，所述至少一个过孔位于所述多尺寸焊盘附近以提供与以下至少一个的电接触：电力、信号和接地。
17.根据权利要求16所述的可配置系统，其中，所述过孔位于具有套筒形状的所述多尺寸焊盘中的台阶附近。
18.根据权利要求1所述的可配置系统，还包括：
使用界面材料附接到所述系统的热沉，其中，所述界面材料是不导电的而是导热的。
19.一种可配置系统(500)，包括：
多个电部件，其中，所述多个电部件包括至少两个封装内系统(SIP)子系统，每个封装内系统(SIP)子系统都具有一个或多个预定功能；以及
衬底，所述衬底包括具有一个或多个连接焊盘的互连矩阵(580)；
其中，所述至少两个SIP子系统和所述互连矩阵被布置为在所述至少两个SIP子系统之间提供可配置连接；并且
其中，所述两个SIP子系统中的第一SIP子系统对于所述两个SIP子系统中的第二SIP子系统是冗余的，并且所述第一SIP子系统和所述第二SIP子系统被布置为使得如果所述第一SIP子系统或所述第二SIP子系统中的一个发生故障则所述可配置系统将仍然完全发挥功能。
20.一种用于配置系统的方法(1800)，包括：
将多个SIP子系统安置(1820)在系统衬底的表面上，所述系统衬底在所述表面上具有至少一个互连矩阵；和
使用所述互连矩阵互连(1830)所述SIP子系统中的至少两个，从而以提供所述系统的期望整体功能特性的方式在所述多个所述子系统之间形成连接。
21.根据权利要求20所述的方法，还包括：
施加(1840)高温塑料封装材料，其中，所述封装材料被配置用于高压和高温应用，包括井下石油和天然气应用、汽车应用、航空航天应用、化学和精炼处理工厂应用和发电应用中的一个或多个。
22.根据权利要求21所述的方法，还包括
将预先选择的部件安置(1810)在所述多个SIP子系统中的一个或多个的衬底上，其中每个SIP子系统从SIP子系统族中预先选择，其中每个族的每个成员使用共同子系统衬底，所述共同子系统衬底具有至少一个互连矩阵并且具有取决于哪些部件安置在子系统衬底上和每个子系统衬底上的所述部件之间的互连的预定功能。
23.一种可配置系统，包括：
多个电部件；和
衬底装置，所述衬底装置用于将所述多个电部件安装和互连在一起，以基于每个所述部件的功能和所述互连来预先确定所述可配置系统的期望总体特性和特征。
24.根据权利要求23所述的可配置系统，其中，所述多个电部件中的至少一个是具有预定功能的SIP子系统。
25.根据权利要求24所述的可配置系统，其中，所述SIP子系统还包括：
在所述SIP子系统的衬底的表面上的第一导电层，其中，所述SIP子系统包括子系统互连矩阵，并且所述第一导电层的一部分限定一个或多个器件安装焊盘，并且所述第一导电层的不同部分限定用于所述SIP子系统的一个或多个落着焊盘；
以绝缘方式与所述第一导电层间隔开的至少另外的第二导电层；和
在所述第一导电层和所述第二导电层的预先选择的部分之间的固定互连，以将所述器件安装焊盘的至少一部分和所述落着焊盘的至少一部分互连到与所述互连矩阵相关联的焊盘。
26.一种系统，包括：
第一SIP子系统；和
第二SIP子系统；
其中所述第一SIP子系统和所述第二SIP子系统中的至少一个包括互连矩阵，所述互连矩阵被布置为在所述至少一个SIP子系统的两个或更多个部件之间提供可配置连接，
其中，所述第一SIP子系统与所述第二SIP子系统相连接。
27.根据权利要求26所述的系统，其中，所述第一系统和所述第二系统以堆叠配置布置。
28.根据权利要求27所述的系统，其中，所述第一子系统和所述第二子系统通过球栅阵列相连接。
29.根据权利要求28所述的系统，其中，所述球栅阵列提供电球连接和机械球连接。
30.一种用于半导体器件或系统的球栅封装(1300)，包括：
具有电连接的至少一个半导体器件或系统；
具有电连接的衬底；和
球栅(1330)，其中
所述球栅中的多个预先选择的球能够在所述半导体器件或系统的连接与所述衬底的电连接之间互连，并且
所述球栅中的一个或多个预先选择的球被电隔离并提供机械连接。
31.一种容错系统，包括：
第一SIP子系统；
第二SIP子系统，其中，所述第一子系统和所述第二子系统包括同时操作并生成重复输出信号的多个重复并行电路；和
控制器，所述控制器比较所述输出信号并初始选择使用所述子系统中的第一子系统的输出信号，其中，所述控制器进一步被配置为当所述初始选择的信号是异常时切换到与所述子系统中的第二子系统相关联的替代输出信号，以使得所述容错系统继续以对所述容错系统而言正常的方式操作。
32.根据权利要求31所述的系统，其中，所述控制器是SIP。
33.一种容错系统，包括：
第一SIP子系统；
第二SIP子系统，其中，所述第一子系统和所述第二子系统包括同时操作并生成重复输出信号的多个重复并行电路；和
控制器，所述控制器比较所述输出信号并初始选择使用所述电路中的第一电路的输出信号，其中，所述控制器还被配置为当所述初始选择的信号是异常的时切换到与所述电路中的第二电路相关联的替代输出信号，以使得所述容错系统继续以对所述容错系统而言正常的方式操作。
34.一种衬底，包括：
导电表面层，所述导电表面层具有每个均具有与其关联并且位于其上的线键合焊盘的多个部件位置，并具有每个均具有与其关联并且位于其上的表面安装器件的多个部件位置；
至少一个导电层，以绝缘方式与所述表面层间隔开，并且具有与所述元件线键合焊盘位置和所述表面安装器件位置的多个部分固定互连的导电部分；和
互连矩阵，所述互连矩阵在所述表面层上具有连接焊盘，所述连接焊盘具有与所述至少一个导电层的固定互连，用于单独固定连接到一个或多个所述单独元件线键合焊盘以及一个或多个所述表面安装器件位置并且适合于进行所选部件线键合焊盘和表面安装器件位置之间可编程互连。
35.一种在衬底上使用的落着焊盘组件(700)，包括：
两个间隔开的单个导电区域，用于与部件互连，其中，每个导电区域具有多个不同尺寸的连续连接的物理部分，以容纳不同尺寸的部件。
36.一种用于配置系统的方法(1800)，包括：
在多个SIP子系统衬底上安置(1810)预先选择的部件，其中，每个SIP子系统从SIP子系统族中预先选择，其中，族中的每个成员使用共同的衬底，所述共同的衬底具有至少一个互连矩阵并且具有取决于哪些预先选择的部件被安置在衬底上和每个子系统的所述部件之间的互连的预定功能；和
互连(1830)所述多个SIP子系统中的至少两个以限定系统的期望整体特性。

Claims (36)

1.一种可配置系统(500)，包括：
多个电部件，其中，所述多个电部件中的至少一个是有源部件(560)；和
衬底，所述衬底包括具有一个或多个连接焊盘的互连矩阵(580)；
其中，所述互连矩阵被布置成在两个或更多个所述部件之间提供可配置连接。
2.根据权利要求1所述的可配置系统，其中，所述有源部件是具有一个或多个预定功能的封装内系统(SIP)子系统。
3.根据权利要求1所述的可配置系统，还包括：
多个线(534、546、548)，
其中，所述多个线中的至少一个互连所述互连矩阵中的两个或更多个连接焊盘以确定所述系统的整体特性和特征。
4.根据权利要求2所述的可配置系统，其中，所述多个电部件包括至少两个SIP子系统，并且所述互连矩阵被布置为在所述至少两个SIP子系统之间提供可配置连接。
5.根据权利要求1所述的可配置系统，其中，所述多个电部件中的至少两个是从共同的子系统族中选择的SIP子系统。
6.根据权利要求5所述的可配置系统，其中，所述子系统族是以下之一：
运算放大器子系统族，
电力管理子系统族，
通信子系统族，
处理器和存储器子系统族，
FPGA族，或者
传感器子系统族。
7.根据权利要求5所述的可配置系统，其中，所述族中的每个SIP子系统包括：
与所述族共用的、具有子系统互连矩阵的单个衬底，其适合于使用所述子系统互连矩阵以预先选择方式互连的多个部件，以预先确定SIP子系统的功能。
8.根据权利要求1所述的可配置系统，其中，所述多个电部件中的至少两个是以堆叠配置布置的SIP子系统。
9.根据权利要求1所述的可配置系统，还包括：
作为用于高压和高温应用的封装的高温塑料和/或层压结构。
10.根据权利要求9所述的可配置系统，其中，所述高压和高温应用包括井下石油和天然气应用、汽车应用、航空航天应用、化学和精炼处理工厂应用以及发电应用中的一个或多个。
11.根据权利要求4所述的可配置系统，其中，所述互连矩阵包括用于在所述SIP子系统之间形成互连的一个或多个矩阵。
12.根据权利要求1所述的可配置系统，其中，所述衬底包括：
在所述衬底的表面上的第一导电层，并且其中，所述第一导电层的一部分限定一个或多个器件安装焊盘，并且其中，所述第一导电层的不同部分限定用于所述可配置系统的一个或多个落着焊盘；
以绝缘方式与所述第一导电层间隔开的至少另外的第二导电层；和
在所述第一导电层和所述第二导电层的预先选择的部分之间的固定互连，以将所述器件安装焊盘的至少一部分和所述落着焊盘的至少一部分互连到与所述互连矩阵相关联的连接焊盘。
13.根据权利要求12所述的可配置系统，其中，所述部件落着焊盘中的至少一个是被配置用于安装至少两种不同尺寸的部件的多尺寸焊盘(700)。
14.根据权利要求13所述的可配置系统，其中，所述多尺寸焊盘包括用于与部件形成互连的至少两个间隔开的单独导电区域，其中每个导电区域具有多个不同尺寸的连续连接的物理部分以容纳不同尺寸的部件。
15.根据权利要求13所述的可配置系统，其中，所述多尺寸焊盘包括至少两个导电区域，其中，所述导电区域中的至少一个具有套筒形状。
16.根据权利要求13所述的可配置系统，其中，所述衬底还包括至少一个过孔，所述至少一个过孔位于所述多尺寸焊盘附近以提供与以下至少一个的电接触：电力、信号和接地。
17.根据权利要求16所述的可配置系统，其中，所述过孔位于具有套筒形状的所述多尺寸焊盘中的台阶附近。
18.根据权利要求1中任一项所述的可配置系统，还包括：
使用界面材料附接到所述系统的热沉，其中，所述界面材料是不导电的但是导热的。
19.根据权利要求4所述的可配置系统，其中，所述SIP子系统中的第一SIP子系统对于所述SIP子系统中的第二SIP子系统是冗余的，并且所述第一SIP子系统和所述第二SIP子系统被布置为使得如果所述第一SIP子系统或所述第二SIP子系统中的一个发生故障则所述可配置系统将仍然完全发挥功能。
20.一种用于配置系统的方法(1800)，包括：
将多个SIP子系统安置(1820)在具有至少一个互连矩阵的系统衬底上；和
使用所述互连矩阵互连(1830)所述SIP子系统中的至少两个，以限定所述系统的期望整体特性。
21.根据权利要求20所述的方法，还包括：
施加(1840)高温塑料封装材料，其中，所述封装材料被配置用于高压和高温应用，包括井下石油和天然气应用、汽车应用、航空航天应用、化学和精炼处理工厂应用和发电应用中的一个或多个。
22.根据权利要求21所述的方法，还包括
将预先选择的部件安置(1810)在所述多个SIP子系统中的一个或多个的衬底上，其中每个SIP子系统从SIP子系统族中预先选择，其中每个族的每个成员使用共同子系统衬底，所述共同子系统衬底具有至少一个互连矩阵并且具有取决于哪些部件安置在子系统衬底上和每个子系统衬底上的所述部件之间的互连的预定功能。
23.一种可配置系统，包括：
多个电部件；和
衬底装置，所述衬底装置用于将所述多个电部件布置和互连在一起，以基于每个所述部件的功能和每个所述部件之间的互连来预先确定所述可配置系统的期望总体特性和特征。
24.根据权利要求23所述的可配置系统，其中，所述多个电部件中的至少一个是具有预定功能的SIP子系统。
25.根据权利要求24所述的可配置系统，其中，所述SIP子系统还包括：
在所述SIP子系统的衬底的表面上的第一导电层，其中，所述SIP子系统包括子系统互连矩阵，并且所述第一导电层的一部分限定一个或多个器件安装焊盘，并且所述第一导电层的不同部分限定用于所述SIP子系统的一个或多个落着焊盘；
以绝缘方式与所述第一导电层间隔开的至少另外的第二导电层；和
在所述第一导电层和所述第二导电层的预先选择的部分之间的固定互连，以将所述器件安装焊盘的至少一部分和所述落着焊盘的至少一部分互连到与所述互连矩阵相关联的焊盘。
26.一种系统，包括：
第一SIP子系统；和
第二SIP子系统；
其中所述第一SIP子系统和所述第二SIP子系统中的至少一个包括互连矩阵，所述互连矩阵被布置为在所述至少一个SIP子系统的两个或更多个部件之间提供可配置连接，
其中，所述第一SIP子系统与所述第二SIP子系统相连接。
27.根据权利要求26所述的系统，其中，所述第一系统和所述第二系统以堆叠配置布置。
28.根据权利要求27所述的系统，其中，所述第一子系统和所述第二子系统通过球栅阵列相连接。
29.根据权利要求28所述的系统，其中，所述球栅阵列提供电球连接和机械球连接。
30.一种用于半导体器件或系统的球栅封装(1300)，包括：
具有电连接的至少一个半导体器件或系统；
具有电连接的衬底；和
球栅(1330)，其中
所述球栅中的多个预先选择的球能够在所述半导体器件或系统的连接与所述衬底的电连接之间互连，并且
所述球栅中的一个或多个预先选择的球被电隔离并提供机械连接。
31.一种容错系统，包括：
第一SIP子系统；
第二SIP子系统，其中，所述第一子系统和所述第二子系统包括同时操作并生成重复输出信号的多个重复并行电路；和
控制器，所述控制器比较所述输出信号并初始选择使用所述子系统中的第一子系统的输出信号，其中，所述控制器进一步被配置为当所述初始选择的信号是异常时切换到与所述子系统中的第二子系统相关联的替代输出信号，以使得所述容错系统继续以对所述容错系统而言正常的方式操作。
32.根据权利要求31所述的系统，其中，所述控制器是SIP。
33.一种容错系统，包括：
第一SIP子系统；
第二SIP子系统，其中，所述第一子系统和所述第二子系统包括同时操作并生成重复输出信号的多个重复并行电路；和
控制器，所述控制器比较所述输出信号并初始选择使用所述电路中的第一电路的输出信号，其中，所述控制器还被配置为当所述初始选择的信号是异常的时切换到与所述电路中的第二电路相关联的替代输出信号，以使得所述容错系统继续以对所述容错系统而言正常的方式操作。
34.一种衬底，包括：
导电表面层，所述导电表面层具有每个均具有与其关联并且位于其上的线键合焊盘的多个部件位置，并具有每个均具有与其关联并且位于其上的表面安装器件的多个部件位置；
至少一个导电层，以绝缘方式与所述表面层间隔开，并且具有与所述元件线键合焊盘位置和所述表面安装器件位置的多个部分固定互连的导电部分；和
互连矩阵，所述互连矩阵在所述表面层上具有连接焊盘，所述连接焊盘具有与所述至少一个导电层的固定互连，用于单独固定连接到一个或多个所述单独元件线键合焊盘以及一个或多个所述表面安装器件位置并且适合于进行所选部件线键合焊盘和表面安装器件位置之间可编程互连。
35.一种在衬底上使用的落着焊盘组件(700)，包括：
两个间隔开的单个导电区域，用于与部件互连，其中，每个导电区域具有多个不同尺寸的连续连接的物理部分，以容纳不同尺寸的部件。
36.一种用于配置系统的方法(1800)，包括：
在多个SIP子系统衬底上安置(1810)预先选择的部件，其中，每个SIP子系统从SIP子系统族中预先选择，其中，族中的每个成员使用共同的衬底，所述共同的衬底具有至少一个互连矩阵并且具有取决于哪些预先选择的部件被安置在衬底上和每个子系统的所述部件之间的互连的预定功能；和
互连(1830)所述多个SIP子系统中的至少两个以限定系统的期望整体特性。
CN201680064235.4A 2015-09-04 2016-09-02 使用封装部件中的系统的改进的系统 Pending CN108431932A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562214640P 2015-09-04 2015-09-04
US62/214,640 2015-09-04
PCT/US2016/050157 WO2017040967A1 (en) 2015-09-04 2016-09-02 Improved system using system in package components

Publications (1)

Publication Number Publication Date
CN108431932A true CN108431932A (zh) 2018-08-21

Family

ID=58188588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680064235.4A Pending CN108431932A (zh) 2015-09-04 2016-09-02 使用封装部件中的系统的改进的系统

Country Status (4)

Country Link
US (1) US11171126B2 (zh)
EP (1) EP3345213A4 (zh)
CN (1) CN108431932A (zh)
WO (1) WO2017040967A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502030B2 (en) * 2016-09-02 2022-11-15 Octavo Systems Llc System and method of assembling a system
JP7351302B2 (ja) * 2018-08-24 2023-09-27 ソニーグループ株式会社 表面実装部品用のランド
DE102019206823A1 (de) * 2019-05-10 2020-11-12 Robert Bosch Gmbh Verfahren zur Ausbildung einer Hochvoltleistungsmodulfamilie
US11271071B2 (en) * 2019-11-15 2022-03-08 Nuvia, Inc. Integrated system with power management integrated circuit having on-chip thin film inductors
US11687472B2 (en) * 2020-08-20 2023-06-27 Global Unichip Corporation Interface for semiconductor device and interfacing method thereof

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
US5683788A (en) * 1996-01-29 1997-11-04 Dell Usa, L.P. Apparatus for multi-component PCB mounting
US5814847A (en) * 1996-02-02 1998-09-29 National Semiconductor Corp. General purpose assembly programmable multi-chip package substrate
US20010025993A1 (en) * 2000-03-21 2001-10-04 Yasunori Inoue Semiconductor device
US20020170901A1 (en) * 2001-05-18 2002-11-21 Lau James C. Equipotential fault tolerant integrated circuit heater
US20040229400A1 (en) * 2002-08-27 2004-11-18 Chua Swee Kwang Multichip wafer level system packages and methods of forming same
WO2006076381A2 (en) * 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
US20080029868A1 (en) * 2006-08-04 2008-02-07 Stats Chippac Ltd. Stackable multi-chip package system
US20080136011A1 (en) * 2006-12-11 2008-06-12 Nec Electronics Corporation Semiconductor device
US20150130040A1 (en) * 2011-04-01 2015-05-14 Schlumberger Technology Corporation High Density Microelectronics Packaging
US20150143588A1 (en) * 2013-11-04 2015-05-21 Dow Agrosciences Llc Universal Donor System For Gene Targeting
CN106575652A (zh) * 2014-08-14 2017-04-19 欧克特沃系统有限责任公司 用于系统级封装(sip)器件的改良基板

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667403A (en) 1984-05-16 1987-05-26 Siemens Aktiengesellschaft Method for manufacturing electronic card modules
US5303122A (en) 1991-10-31 1994-04-12 Ford Motor Company Printed circuit board having a commonized mounting pad which different sized surface mounted devices can be mounted
US5495397A (en) 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
JPH07176677A (ja) 1993-08-31 1995-07-14 Texas Instr Inc <Ti> 低コストリードフレームの設計及び製造方法
US5807762A (en) 1996-03-12 1998-09-15 Micron Technology, Inc. Multi-chip module system and method of fabrication
US5984190A (en) 1997-05-15 1999-11-16 Micron Technology, Inc. Method and apparatus for identifying integrated circuits
CA2218307C (en) 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
US6054767A (en) * 1998-01-13 2000-04-25 Lsi Logic Corp. Programmable substrate for array-type packages
US20030110427A1 (en) 2000-04-12 2003-06-12 Advantest Corporation Semiconductor test system storing pin calibration data in non-volatile memory
US7139947B2 (en) 2000-12-22 2006-11-21 Intel Corporation Test access port
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7060535B1 (en) 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US8176238B2 (en) * 2003-12-02 2012-05-08 Super Talent Electronics, Inc. Command queuing smart storage transfer manager for striping data to raw-NAND flash modules
JP4533173B2 (ja) * 2004-02-24 2010-09-01 キヤノン株式会社 半導体集積回路装置
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP1863087A4 (en) * 2005-03-17 2010-12-22 Panasonic Corp MODULE CARD
EP1926138A4 (en) 2005-08-18 2011-06-22 Advantest Corp DEVICE IDENTIFICATION METHOD, DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP4884077B2 (ja) * 2006-05-25 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
US7834435B2 (en) 2006-12-27 2010-11-16 Mediatek Inc. Leadframe with extended pad segments between leads and die pad, and leadframe package using the same
US20080288908A1 (en) 2007-05-15 2008-11-20 Mirror Semiconductor, Inc. Simultaneous design of integrated circuit and printed circuit board
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US8154134B2 (en) 2008-05-12 2012-04-10 Texas Instruments Incorporated Packaged electronic devices with face-up die having TSV connection to leads and die pad
IT1392071B1 (it) 2008-11-27 2012-02-09 St Microelectronics Srl Metodo per eseguire un testing elettrico di dispositivi elettronici
US8203201B2 (en) 2010-03-26 2012-06-19 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
JP5964183B2 (ja) * 2012-09-05 2016-08-03 ルネサスエレクトロニクス株式会社 半導体装置
US9106229B1 (en) * 2013-03-14 2015-08-11 Altera Corporation Programmable interposer circuitry
JP2015119038A (ja) * 2013-12-18 2015-06-25 ルネサスエレクトロニクス株式会社 半導体装置
US9236331B2 (en) * 2014-02-25 2016-01-12 Freescale Semiconductor, Inc. Multiple die lead frame
US9490188B2 (en) 2014-09-12 2016-11-08 International Business Machines Corporation Compute intensive module packaging
US10317938B2 (en) 2015-01-23 2019-06-11 Intel Corporation Apparatus utilizing computer on package construction
US9780077B2 (en) 2015-09-10 2017-10-03 Nxp Usa, Inc. System-in-packages containing preassembled surface mount device modules and methods for the production thereof
US20170213885A1 (en) 2016-01-21 2017-07-27 Micron Technology, Inc. Semiconductor structure and fabricating method thereof
US9918386B2 (en) 2016-04-18 2018-03-13 Skyworks Solutions, Inc. Surface mount device stacking for reduced form factor

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
US5683788A (en) * 1996-01-29 1997-11-04 Dell Usa, L.P. Apparatus for multi-component PCB mounting
US5814847A (en) * 1996-02-02 1998-09-29 National Semiconductor Corp. General purpose assembly programmable multi-chip package substrate
US20010025993A1 (en) * 2000-03-21 2001-10-04 Yasunori Inoue Semiconductor device
US20020170901A1 (en) * 2001-05-18 2002-11-21 Lau James C. Equipotential fault tolerant integrated circuit heater
US20040229400A1 (en) * 2002-08-27 2004-11-18 Chua Swee Kwang Multichip wafer level system packages and methods of forming same
WO2006076381A2 (en) * 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
US20080029868A1 (en) * 2006-08-04 2008-02-07 Stats Chippac Ltd. Stackable multi-chip package system
US20080136011A1 (en) * 2006-12-11 2008-06-12 Nec Electronics Corporation Semiconductor device
US20150130040A1 (en) * 2011-04-01 2015-05-14 Schlumberger Technology Corporation High Density Microelectronics Packaging
US20150143588A1 (en) * 2013-11-04 2015-05-21 Dow Agrosciences Llc Universal Donor System For Gene Targeting
CN106575652A (zh) * 2014-08-14 2017-04-19 欧克特沃系统有限责任公司 用于系统级封装(sip)器件的改良基板

Also Published As

Publication number Publication date
EP3345213A4 (en) 2019-04-24
WO2017040967A4 (en) 2017-05-04
US20190074268A1 (en) 2019-03-07
EP3345213A1 (en) 2018-07-11
WO2017040967A1 (en) 2017-03-09
US11171126B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
CN108431932A (zh) 使用封装部件中的系统的改进的系统
US10867979B2 (en) Circuit mounting structure and lead frame for system in package (SIP) devices
JP2020021951A (ja) システムインパッケージ及びその製造方法
US20150131248A1 (en) Three-dimensional modules for electronic integration
CN103930988B (zh) 低cte插入体
US9648722B2 (en) PCB embedded power module
US6906407B2 (en) Field programmable gate array assembly
CN102194705B (zh) 具有保护性中介层的嵌入式裸片
EP2894950A1 (en) Embedded heat slug to enhance substrate thermal conductivity
KR20060134786A (ko) 반도체 패키지
CN104124223B (zh) 电子系统及其核心模块
CN108370220A (zh) 高压功率模块
CN104064551A (zh) 一种芯片堆叠封装结构和电子设备
US11502030B2 (en) System and method of assembling a system
KR20120040619A (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
US20060071316A1 (en) Three-dimensional stack manufacture for integrated circuit devices and method of manufacture
ES2813902T3 (es) Método y estructura para un módulo de antena de RF
CN109860137A (zh) 小型化高密度fpga系统级3d封装电路
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
CN114823587A (zh) 预封装芯片、半导体封装体以及它们的制造方法
US9698124B2 (en) Embedded circuit package
CN103311214A (zh) 一种用于叠层封装的基板
TW201929161A (zh) 用於系統級封裝之高效能模組
US11257803B2 (en) System in a package connectors
CN102916012A (zh) 多层衬底组装的集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180821

WD01 Invention patent application deemed withdrawn after publication