CN112447726A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN112447726A
CN112447726A CN202010644166.2A CN202010644166A CN112447726A CN 112447726 A CN112447726 A CN 112447726A CN 202010644166 A CN202010644166 A CN 202010644166A CN 112447726 A CN112447726 A CN 112447726A
Authority
CN
China
Prior art keywords
mask
contact
insulating layer
active region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010644166.2A
Other languages
English (en)
Inventor
金孝燮
金根楠
金桐*
金桐�
金奉秀
金恩娥
尹燦植
李基硕
丁贤玉
韩成熙
黄有商
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112447726A publication Critical patent/CN112447726A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种半导体装置及其制造方法。所述半导体装置包括：有源区域，由形成在基底中的器件隔离层限定；字线，被构造为穿过有源区域，字线在第一方向上延伸并且形成在基底中；位线，在字线上在与第一方向垂直的第二方向上延伸；第一接触件，将位线连接到有源区域；第一掩模，用于形成有源区域，第一掩模形成在有源区域上；以及第二掩模，第二掩模的顶表面的高度比有源区域的顶表面的高度大，第二掩模覆盖字线，其中，有源区域具有延伸为相对于第一方向形成锐角的条形形状。

Description

半导体装置及其制造方法
相关申请的交叉引用
本申请要求于2019年8月29日在韩国知识产权局提交的第10-2019-0106645号韩国专利申请的权益，该韩国专利申请的公开通过引用全部包含于此。
技术领域
发明构思提供了一种半导体装置及其制造方法，更具体地，提供了一种包括在有源区域中自对齐的接触件的半导体装置和该半导体装置的制造方法。
背景技术
随着半导体装置的集成度提高，针对半导体装置的组件的设计规则减少。因此，在高度缩放的半导体装置中，用于使多条布线连接到有源区域的接触件形成工艺也变得越来越复杂且困难。例如，用于接触件的空间的减小引起接触件与有源区域之间的未对齐的增加，因此，发生批量生产裕度的减小。
发明内容
公开的实施例提供了一种在接触件与有源区域之间具有减少的未对齐的半导体装置和所述半导体装置的制造方法。
根据发明构思的方面，一种半导体装置包括：有源区域，由形成在基底中的器件隔离层限定；字线，被构造为穿过有源区域，字线在第一方向上延伸并且形成在基底中；位线，在字线上在与第一方向垂直的第二方向上延伸；第一接触件，将位线连接到有源区域；第一掩模，用于形成有源区域，第一掩模形成在有源区域上；以及第二掩模，第二掩模的顶表面的高度等于或大于有源区域的顶表面的高度，第二掩模覆盖字线，其中，有源区域具有在相对于第一方向形成锐角的倾斜方向上延伸的条形形状。
此外，根据发明构思的方面，一种半导体装置包括：有源区域，由形成在基底中的器件隔离层限定；字线，被构造为穿过有源区域，字线包括在第一方向上延伸的掩埋结构；位线，在字线上在与第一方向垂直的第二方向上延伸；电容器，位于位线的顶部上；第一接触件，将位线连接到有源区域；第二接触件，将电容器连接到有源区域；第一掩模，用于形成有源区域，第一掩模的至少一部分保留在有源区域上；以及第二掩模，第二掩模的顶表面的高度等于或大于有源区域的顶表面的高度，第二掩模覆盖字线，其中，有源区域具有在相对于第一方向的倾斜方向上延伸的形状，并且第一接触件具有其中在倾斜方向上的宽度朝向第一接触件的底部变窄的形状。
此外，根据发明构思的方面，一种半导体装置的制造方法包括：通过使用第一掩模在基底中形成器件隔离层来限定有源区域；在基底中形成穿过有源区域并且在第一方向上延伸的沟槽，并且在基底上施用绝缘层之后形成填充沟槽的底部的导电层以形成掩埋的字线；在字线上形成填充沟槽的顶部的第二掩模；通过使用第一掩模和第二掩模使器件隔离层凹陷，使得有源区域的顶部的侧表面被暴露；形成暴露与有源区域的中心部分对应的第一掩模的掩模图案，并且通过使用掩模图案，通过去除暴露的第一掩模和被去除的第一掩模下的有源区域的顶部来形成接触孔；在基底的整个表面上形成第一附加绝缘层和第二附加绝缘层，并且通过去除第二附加绝缘层的部分，形成填充在第一方向上彼此相邻的两个第一掩模之间的空间的缓冲绝缘层；通过用导电层填充接触孔来形成第一接触件；以及在字线上形成在与第一方向垂直的第二方向上延伸的位线，位线连接到第一接触件，其中，有源区域具有在相对于第一方向的倾斜方向上延伸的形状，并且其中，通过布置在接触孔周围的第一掩模和第二掩模，第一接触件与有源区域自对齐。
附图说明
通过以下结合附图的详细的描述将更加清楚地理解发明构思的实施例，在附图中：
图1A至图1D是根据发明构思的实施例的半导体装置的平面图和剖视图；
图2是示出图1A的半导体装置中的第一接触件的自对齐的构思的平面图；
图3A至图3C是根据发明构思的实施例的半导体装置的平面图；
图4A至图4C、图5A至图5C、图6A至图16A、图6B至图16B、图6C至图16C和图6D至图16D是示出制造图1A的半导体装置的工艺的平面图和剖视图；
图17A至图17C是示出图1A的半导体装置中的第一接触件和通路导电层的各种层叠结构的剖视图；以及
图18A和图18B是示出根据发明构思的实施例的制造半导体装置的工艺的剖视图。
具体实施方式
在下文中，将参照附图详细地描述发明构思的实施例。在附图中，相同的附图标记用于相同的构成元件，并省略它们的重复的描述。
图1A至图1D是根据发明构思的实施例的半导体装置100的平面图和剖视图。半导体装置可以是例如包括形成在裸片上的集成电路的半导体芯片，其中，各个附图仅示出了半导体装置的代表性部分。这里，图1B是在图1A的半导体装置100中在有源区域ACT沿其延伸的方向I(对应于图1B中所示出的I-I')上以在两个有源区域ACT之间的器件隔离层120为中心的剖视图，图1C是图1A中的II-II'剖面的剖视图，图1D是图1A的半导体装置100中的单元区域与核心区域之间的边界部分在字线沿其延伸的方向III上的剖视图。
参照图1A至图1D，本示例实施例的半导体装置100可以包括在基底101中由器件隔离层120限定的多个有源区域ACT。如图4A中所示，在半导体装置100的顶表面的俯视图中，有源区域ACT可以具有在相对于第一方向(x方向)或第二方向(y方向)的倾斜方向(或者称为对角线方向，x-y方向)上延伸的条形形状。应该注意的是，图1B和图4B(以及其它“B”图)实际上跨越其间具有器件隔离层120的两个有源区域，图1B和图4B将包括沿着图1A、图4A等中的方向I的整个第二有源区域(如果该图延续并且使方向I延伸以包括第二有源区域)。
可以通过在基底101的顶部中形成沟槽并且用绝缘层填充沟槽来形成器件隔离层120。如图1B至图1D中所示，根据第一方向(x方向)上的宽度，器件隔离层120可以分别包括：包括第一绝缘层121和第二绝缘层123的第二结构、仅包括第一绝缘层121的第一结构以及包括第一绝缘层121、第二绝缘层123和第三绝缘层125的第三结构。第一绝缘层121、第二绝缘层123和第三绝缘层125中的至少一个可以包括与其它两个绝缘层中的每个不同的材料，或者由与其它两个绝缘层中的每个不同的材料形成。例如，第一绝缘层121和第三绝缘层125可以包括氧化物层或者可以是氧化物层，而第二绝缘层123包括氮化物层或者是氮化物层。然而，第一绝缘层121、第二绝缘层123和第三绝缘层125的材料不限于此。
作为参考，器件隔离层120可以在有源区域ACT沿其延伸的倾斜方向(x-y方向)上在有源区域ACT之间形成得宽且深。此外，器件隔离层120也可以在单元区域Cell和核心区域Core之间的边界处形成得宽且深。例如，在倾斜方向(x-y方向)上在有源区域ACT之间的器件隔离层120可以具有第二结构，并且可以比第一结构形成得宽且深。器件隔离层120可以在核心区域Core中形成为具有各种宽度和深度。在本示例实施例的半导体装置100中，核心区域Core可以是外围区域。核心区域Core可以表示单元区域Cell之间的区域，并且外围区域可以表示单元区域Cell外部的区域(例如，使得外围区域不在任何两个单元区域Cell之间而是在围绕多个单元区域Cell的外边界外部)。然而，通常，除了单元区域之外的区域可以被描述为核心区域或核心/外围区域。在本示例实施例和后续的示例实施例的半导体装置100和100a至100d中，可以共同地使用术语“核心区域Core”。
在有源区域ACT上，可以保留用于形成有源区域ACT的第一掩模110的至少一部分。例如，在图1B和图1C中，第一掩模110的部分可以保留在第二接触件180连接到有源区域ACT的部分的有源区域ACT的顶表面上。参照图2至图16D更加详细地描述第一掩模110。
本示例实施例的半导体装置100可以包括穿过有源区域ACT在第一方向(x方向)上彼此平行地延伸的多条字线130。字线130可以在第二方向(y方向)上以相等的间隔布置并且可以以掩埋在基底101中的结构形成。例如，字线130可以以填充形成在基底101中的沟槽的底部的形状形成，并且字线130的顶表面可以比有源区域ACT的顶表面低。另一方面，如图1B或图1D中所示，器件隔离层120上的具有相对宽的宽度的字线130可以形成为比其它部分的字线130深。
栅极绝缘层132可以在字线130与有源区域ACT之间。此外，可以将杂质离子注入到字线130的两侧上的有源区域ACT中，并且可以形成源区/漏区。因此，字线130和字线130的两侧上的源区/漏区可以形成掩埋单元阵列晶体管(BCAT)。在一些实施例中，字线130可以包括Ti、TiN、Ta、TaN、W、WN、TiSiN和WSiN中的至少一种。然而，字线130的材料不限于此。栅极绝缘层132可以包括氧化硅层、氮化硅层、氮氧化硅层、氧化物/氮化物/氧化物(ONO)层和具有比氧化硅层高的介电常数的高介电层中的至少一种。栅极绝缘层132不限于此。
第二掩模140可以在沟槽中形成在字线130上。栅极绝缘层132也可以在第二掩模140与有源区域ACT之间。如图1B中所示，第二掩模140的顶表面的高度可以等于或大于有源区域ACT的顶表面的高度。例如，在有源区域ACT上，第二掩模140的顶表面的高度可以与第一掩模110的顶表面的高度基本上相同。如在此所使用的诸如“相同”、“相等”、“平面”或“共面”的术语涵盖包括例如由于制造工艺而可能发生的变化的等同性或接近等同性。除非上下文或其它陈述另外指示，否则术语“基本上”可以在此用于强调该含义。然而，在一些实施例中，第二掩模140的顶表面可以比第一掩模110的顶表面低。参照图2至图16D更加详细地描述第二掩模140。
根据本示例实施例的半导体装置100可以包括在字线130上沿与字线130垂直的第二方向(y方向)彼此平行地延伸的多条位线170。多条位线170可以在第一方向(x方向)上以相等的间隔布置。由于图1B是在有源区域ACT沿其延伸的倾斜方向(x-y方向)上截取的剖面，所以图1B中的位线170的宽度被示出为比图1C中的位线170的宽度大。
盖绝缘层172可以在位线170上，位线间隔件174可以在位线170的在第一方向(x方向)上的两侧上。位线间隔件174可以像位线170一样在第二方向(y方向)上延伸。虽然在图1B和图1C中位线间隔件174被示出为一个层，但是位线间隔件174可以包括具有至少两个层的多个层。在一些实施例中，位线间隔件174的多层可以包括至少一个气隙。
根据本示例实施例的半导体装置100可以包括使位线170电连接到有源区域ACT的第一接触件160。第一接触件160可以在位线170下。如图1B中所示，第一接触件160在对角线方向(x-y方向)上的宽度可以朝向其底侧变窄。此外，如图1C中所示，第一接触件160在第一方向(x方向)上的宽度可以与在其底侧和顶侧上的宽度基本上相同。第一接触件160可以形成为其中通过使用第一掩模110和第二掩模140使第一接触件160与有源区域ACT自对齐的形状。参照图2至图16D更加详细地描述第一掩模110的形状和形成方法。
通路导电层165可以在位线170与第一接触件160之间。通路导电层165可以像位线170一样在第二方向(y方向)上延伸并且可以使位线170电连接到第一接触件160。保护绝缘层162可以在第一接触件160的在第一方向(x方向)上的两个(例如，相对的)侧表面上。第一接触件160可以经由保护绝缘层162与第二接触件180电绝缘并且也可以与有源区域ACT绝缘。这里，第二接触件180可以是使电容器(未示出)连接到有源区域ACT的接触件。作为参考，第一接触件160通常可以被称为直接接触件(DC)，第二接触件180可以被称为掩埋接触件(BC)。通路导电层165可以在覆盖第一接触件160的同时在y方向上延伸，并且可以与第一接触件160一体地形成或者可以形成为与第一接触件160分开的层。具有条形形状的有源区域ACT可以被包括在单元区域Cell中，核心区域Core可以围绕单元区域Cell。此外，核心区域Core中的晶体管可以包括与通路导电层165对应的栅电极层。
根据本示例实施例的半导体装置100可以包括在第一方向(x方向)和第二方向(y方向)上与第一接触件160交替地布置的缓冲绝缘层150。例如，如图2中所示，在第一方向(x方向)上，第一接触件160和缓冲绝缘层150可以交替地布置，此外，在第二方向(y方向)上，第一接触件160和缓冲绝缘层150可以交替地布置。在图2中，暴露有有源区域ACT暴露的部分可以是布置有第一接触件160的部分。
参照图1C，缓冲绝缘层150可以在器件隔离层120上，第一掩模110可以在缓冲绝缘层150的顶部的在第一方向(x方向)上的两侧上保留在有源区域ACT上。缓冲绝缘层150和第一掩模110可以构成第一掩模结构110S。因此，第一掩模结构110S可以与缓冲绝缘层150类似地在第一方向(x方向)上与第一接触件160交替地布置，此外，在第二方向(y方向)上，第一掩模结构110S可以与第一接触件160交替地布置。如图1A和图1C中所示，在第一方向(x方向)上，第二接触件180可以布置在第一接触件160与缓冲绝缘层150之间，或者在第一接触件160与第一掩模结构110S之间。此外，在第二方向(y方向)上，字线130可以布置在第一接触件160与缓冲绝缘层150之间，或者第一接触件160与第一掩模结构110S之间。
第二接触件180可以在第一方向(x方向)上在第一接触件160的两侧上，并且穿透第一掩模110和保护绝缘层162以连接到有源区域ACT。围栏绝缘层(或称为隔离绝缘层，fence insulating layer)185可以在第二方向(y方向)上在第二接触件180之间。如图1B中所示，围栏绝缘层185可以在字线130上。
第二接触件180可以经由向上布置的接合垫(landing pad)190连接到电容器(未示出)。因此，电容器可以经由第二接触件180和接合垫190电连接到有源区域ACT。在图1A中，接合垫190可由小环来指示。通常，当电容器经由第二接触件180直接连接到有源区域ACT时，第二接触件180接触电容器或有源区域ACT的区域可能非常小。因此，可以引入导电的接合垫190以使第二接触件180与有源区域ACT之间或者第二接触件180与电容器之间的接触区域扩大。例如，接合垫190可以在电容器与第二接触件180之间，并且基于接合垫190，可以扩大第二接触件180与有源区域ACT之间的接触区域。此外，第二接触件180可以具有诸如通过经由接合垫190接触电容器而扩大接触区域的效果。
在根据本示例实施例的半导体装置100中，第一接触件160可以在有源区域ACT的中心部分处，第二接触件180可以在有源区域ACT的两个(例如，相对的)端部处。由于第二接触件180布置在有源区域ACT的两个端部处，因此接合垫190可以与有源区域ACT的两个端部中的每个相邻以与第二接触件180部分地叠置。
字线130可以形成为以下结构，在所述结构中，字线130掩埋在半导体装置100的基底101中并且可以在第一接触件160与第二接触件180之间穿过有源区域ACT来布置。如图1A中所示，两条字线130可以布置为穿过一个有源区域ACT，并且通过使有源区域ACT布置为在倾斜方向(x-y方向)上延伸的形状，字线130与有源区域ACT可以具有小于大约90°的锐角。
此外，在根据本示例实施例的半导体装置100中，突起绝缘层110P可以形成在核心区域Core中，间隙填充绝缘层155可以形成在核心区域Core与单元区域Cell之间的边界上。突起绝缘层110P可以来源于第一掩模110，间隙填充绝缘层155可以在形成缓冲绝缘层150时形成。因此，突起绝缘层110P可以包括与第一掩模110相同的材料，间隙填充绝缘层155可以包括与缓冲绝缘层150相同的材料。在形成对应的结构的工艺中，更加详细地描述突起绝缘层110P和间隙填充绝缘层155的详细结构。
在根据本示例实施例的半导体装置100中，使位线170连接到有源区域ACT的第一接触件160可以通过使用第一掩模110和第二掩模140形成为与有源区域ACT自对齐的形状。因此，第一接触件160可以减少与有源区域ACT的未对齐，因此，第一接触件160可以准确地接触有源区域ACT的中心部分。结果，根据本示例实施例的半导体装置100可以基于第一接触件160的减少的未对齐而极大地有助于批量生产裕度的增加。此外，缓冲绝缘层150可以形成于在第一方向(x方向)上彼此相邻的第一掩模110之间并且可以与第一掩模110一起形成以构成第一掩模结构110S。因此，可以陈述的是，第一掩模结构110S(而不是第一掩模110)与第二掩模140一起用于第一接触件160的自对齐。
在根据本示例实施例的半导体装置100中，可以形成包括在灰化工艺中容易被去除的材料的掩模图案(参照图12A至图12D中的270)，并且通过使用掩模图案270，可以以各种形式形成用于第一接触件160的接触孔(参照图2至图3C中的H1至H4)。此外，基于接触孔H1至H4的形状，可以容易地以各种形式形成第一接触件160，同时通过充分地确保临界尺寸(CD)(例如，第一接触件160在第一方向(x方向)上的宽度)来减少第一接触件160的未对齐。此外，在掩模图案270被去除之后，在形成间隙填充绝缘层155和第一掩模结构110S的工艺中，通过在第一掩模结构110S的侧表面上形成间隔件(参照图18B中的157S)，可以调节第一接触件160在第一方向(x方向)上的宽度。
图2是示出图1A的半导体装置100中的第一接触件160的自对齐的构思的平面图。参照图1A至图1C一起给出描述，并且简要地提供或省略已经参照图1A至图1C给出的描述。
参照图2，在根据本示例实施例的半导体装置100中，第一接触件160可以通过使用第一掩模110和第二掩模140形成为与有源区域ACT自对齐。图2示出了在形成第一接触件160之前被第一掩模110和第二掩模140围绕的接触孔H1。有源区域ACT和器件隔离层120可以在接触孔H1的底部处被暴露。可以通过用诸如多晶硅的导电材料填充接触孔H1来形成第一接触件160。
更特别地，接触孔H1可以在第一方向(x方向)上被第一掩模110围绕，并且可以在第二方向(y方向)上被第二掩模140围绕。此外，接触孔H1可以具有在第二方向(y方向)或倾斜方向(x-y方向)上朝向其底部变窄的结构。因此，接触孔H1可以在其顶部处具有类似于圆形形状的形状，但是可以在其底部处定形为类似于在第一方向(x方向)上延伸的直条形。第二掩模140和栅极绝缘层132可以暴露在圆形带与直条之间。
第一掩模110和第二掩模140可以在形成第一接触件160的平坦化工艺中用作蚀刻停止层。如上面所描述的，两个相邻的第一掩模110和缓冲绝缘层150可以构成第一掩模结构110S，因此可以通过使用第一掩模结构110S而不是第一掩模110来描述第一接触件160的未对齐以及作为第一接触件160的蚀刻停止层的功能。这里，缓冲绝缘层150可以在第一方向(x方向)上填充两个第一掩模110之间的空间，此外，在第二方向(y方向)上，缓冲绝缘层150可以填充第一掩模110与第二掩模140之间的空间。在根据本示例实施例的半导体装置100中，第一接触件160可以通过使用第一掩模结构110S和第二掩模140形成为与有源区域ACT自对齐，因此，可以减少第一接触件160与有源区域ACT的未对齐。
图3A至图3C是根据示例实施例的与图2对应的半导体装置100a、100b和100c的平面图。参照图1A至图2一起给出了描述，并且简要地提供或省略已经参照图1A至图2给出的描述。
参照图3A，在本示例实施例的半导体装置100a中，用于第一接触件160的接触孔H2可以形成为柱型。作为参考，图2的半导体装置100中的接触孔H1和与其对应的第一接触件160可以形成为接触型。在接触型的情况下，接触孔H1的顶表面可以具有圆形形状或椭圆形形状，并且第一接触件160可以通过填充接触孔H1来形成。术语“接触型”可以归因于一般接触件的基本结构。
另一方面，柱型可以形成为使得包括第一掩模结构110S和第二掩模140的绝缘层结构ISp形成为圆柱或椭圆柱，并且除了绝缘层结构ISp之外的部分被暴露为接触孔H2。柱型结构也可以通过用导电材料填充接触孔H2并形成第一接触件160来形成。如图3A中所示，接触孔H2可以具有其中接触孔H2完全彼此连接的结构，但是在位于第一接触件160上形成通路导电层165的工艺中，在对角线方向(x-y方向)上彼此相邻的第一接触件160可以彼此分开。
当将接触型的接触孔H1和柱型的接触孔H2彼此进行比较时，在第一方向(x方向)上形状可以相似，但在第二方向(y方向)上形状可以不同。当从顶部观看时，接触型的接触孔H1可以在第二方向(y方向)的两个方向上具有向外部凸出的形状。另一方面，柱形接触孔H2可以在第二方向(y方向)的两个方向上具有向内凹入的形状。此外，接触型的接触孔H1可以形成为它们彼此分开的结构，而柱型接触孔H2可以形成为它们彼此连接的结构。
在根据本示例实施例的半导体装置100a中，第一接触件160也可以通过使用第一掩模结构110S和第二掩模140形成为与有源区域ACT自对齐，因此，可以减少第一接触件160与有源区域ACT的未对齐。
参照图3B，在本示例实施例的半导体装置100b中，用于第一接触件160的接触孔H3可以形成为平行四边形类型。接触孔H3可以在第一方向(x方向)的两个方向上被第一掩模结构110S围绕。此外，接触孔H3可以在第二方向(y方向)的两个方向上或对角线方向(x-y方向)的两个方向上被第二掩模140围绕，并且可以部分地延伸到第二掩模140中。接触孔H3的延伸到第二掩模140中的外线可以具有直线形状。接触孔H3可以在倾斜方向(x-y方向)上延伸，并且接触孔H3的顶表面的形状可以与平行四边形类似。接触孔H3的延伸到第二掩模140中的部分可以与位于第二掩模140下的字线130的部分叠置。
在根据本示例实施例的半导体装置100b中，第一接触件160也可以通过使用第一掩模结构110S和第二掩模140形成为与有源区域ACT自对齐，因此，可以减少第一接触件160与有源区域ACT的未对齐。
参照图3C，在本示例实施例的半导体装置100c中，用于第一接触件160的接触孔H4可以形成为线型。接触孔H4可以在倾斜方向上以阶梯的形式穿过第二掩模140的同时形成线，并且构成一条线的接触孔H4和构成另一相邻的线的接触孔H4可以通过第一掩模结构110S和第二掩模140彼此分开。接触孔H3的穿过第二掩模140的部分可以与第二掩模140下的字线130完全叠置。构成一条线的接触孔H4具有彼此连接的结构，但是在位于第一接触件160上形成通路导电层165的工艺中，在对角线方向(x-y方向)上彼此相邻的第一接触件160可以彼此分开。
在根据本示例实施例的半导体装置100c中，第一接触件160也可以通过使用第一掩模结构110S和第二掩模140形成为与有源区域ACT自对齐，因此，可以减少第一接触件160与有源区域ACT的未对齐。
图4A至图16D是示出制造图1A的半导体装置100的工艺的平面图和剖视图。这里，附图编号中具有B的附图是在附图编号中具有A的对应附图中在有源区域ACT沿其延伸的方向I上以两个有源区域ACT之间的器件隔离层120为中心的剖视图，附图编号中具有C的附图是附图编号中具有A的对应附图的II-II'部分的剖视图，并且附图编号中具有D的附图是其中沿字线延伸所沿的方向III切割附图编号中具有A的附图以示出单元区域Cell和核心区域Core之间的边界的剖视图。
参照图4A至图4C，可以以光刻工艺在基底101上形成第一掩模110，可以通过使用第一掩模110形成第一沟槽T1。如先前所讨论的，图4B中所示的第一沟槽T1实际上在x-y方向上定位在两个有源区域ACT之间，而不定位在图4A中所描绘的方向I的中心。在单元区域Cell中，第一掩模110可以具有沿倾斜方向(x-y方向)延伸的条形形状。第一掩模110的形状可以与有源区域ACT的平面形状对应。此外，虽然未示出，但是单元区域Cell外部的核心区域Core中的第一掩模110的形状可以与单元区域Cell中的第一掩模110的条形形状不同。
在形成第一掩模110之前，可以在基底101的顶表面上形成保护绝缘层103。保护绝缘层103可以保护基底101或有源区域ACT免受外部的外来物质等的影响。此外，保护绝缘层103可以在对材料层的后续蚀刻工艺中用作蚀刻停止层。例如，在根据本实施例的半导体装置100中，保护绝缘层103可以包括以氧化物为基础的材料。然而，保护绝缘层103的材料不限于此。第一掩模110可以形成在保护绝缘层103上，并且第一沟槽T1可以以穿透保护绝缘层103的形状形成在基底101中。
第一掩模110可以包括绝缘材料。例如，第一掩模110可以包括诸如SiN、SiO、SiON、SiOC和金属氧化物或它们的组合的材料。在根据本实施例的半导体装置100中，第一掩模110可以包括例如以氮化物为基础的材料。然而，第一掩模110的材料不限于此。
如图4B和图4C中所示，可以使在沿对角线方向(x-y方向)彼此相邻的有源区域ACT之间形成的第一沟槽T1比在沿第一方向(x方向)彼此相邻的有源区域ACT之间形成的第一沟槽T1深。此外，如图6D中所示，可以在单元区域Cell的外部(作为核心区域Core的边界部分)中宽且深地(例如，比单元区域Cell的内部中的第一沟槽T1宽且深地)形成第一沟槽T1。虽然未示出，但是可以在核心区域Core中形成具有各种宽度和深度的第一沟槽T1。当从剖面观看时，第一沟槽T1在下面可以被描述为多个第一沟槽T1。例如，如在剖面中所示的不同的第一沟槽T1可以具有不同的相应的宽度和高度。
在图4B和图4C中，第一沟槽T1的宽度可以在其顶部和底部处具有恒定的形状，但是第一沟槽T1的宽度在蚀刻工艺中可以朝向其底部变窄。因此，第一沟槽T1的侧壁可以不是精确地竖直而是具有轻微的倾斜。相同的构思可以应用于下面的其它沟槽。
参照图5A至图5C，可以通过用绝缘材料填充第一沟槽T1来形成器件隔离层120。器件隔离层120可以根据第一沟槽T1的宽度而具有不同的层叠结构。例如，当将第一沟槽T1的宽度与有源区域ACT的宽度进行比较时，并且当第一沟槽T1的宽度与有源区域ACT的宽度大约相同或小于有源区域ACT的宽度时(如图5C中所示)，器件隔离层120可以具有仅包括第一绝缘层121的第一结构。此外，当第一沟槽T1具有有源区域ACT的宽度的大约两倍的宽度时(如图5B中所示)，器件隔离层120可以具有包括第一绝缘层121和第二绝缘层123的第二结构。另一方面，如图6D中所示，在单元区域Cell的外围(作为相对于核心区域Core的边界部分)上，第一沟槽T1可以具有非常大的宽度(即，有源区域ACT的宽度的至少三倍)。当第一沟槽T1具有大的宽度时，器件隔离层120可以具有其中第三绝缘层125进一步设置在第二绝缘层123内部的第三结构。在用绝缘材料填充第一沟槽T1的工艺中，可以根据第一沟槽T1的宽度在一定程度上自然地形成器件隔离层120的各种层叠结构。
参照图6A至图6D，在形成器件隔离层120之后，可以形成覆盖单元区域Cell的第一保护掩模210。可以使用光致抗蚀剂(PR)以光刻工艺形成第一保护掩模210。然而，第一保护掩模210的材料不限于此。如图6D中所示，第一保护掩模210可能不能精确地覆盖单元区域Cell，而是也可以覆盖核心区域Core的一部分。这可以是为了确保单元区域Cell中的工艺裕度。这里，在第三方向(z方向)上延伸的虚线指示单元区域Cell与核心区域Core之间的边界。在一些情况下，可以通过具有比相邻的有源区域之间的器件隔离层的宽度大的宽度(例如，在x方向上相邻的有源区域之间的宽度的大约三倍或三倍以上的宽度)的器件隔离层120来限定单元区域Cell与核心区域Core之间的边界。
由于在整个单元区域Cell中形成第一保护掩模210，所以在图6A中，第一掩模110和器件隔离层120可以被第一保护掩模210覆盖并且可以不被看到。为了方便，省略了第一保护掩模210并且仅示出了第一掩模110和器件隔离层120。
参照图7A至图7D，可以通过使用第一保护掩模210来去除核心区域Core中的第一掩模110。可以通过使用第一保护掩模210以干法蚀刻工艺或湿法蚀刻工艺去除核心区域Core中的第一掩模110。例如，当以湿法蚀刻去除第一掩模110时，第一掩模110可以在被第一保护掩模210覆盖的边界部分处被向内凹入地蚀刻。在图7D中，为了方便，以竖直形式示出边界部分。
当去除核心区域Core中的第一掩模110时，第一掩模110下的保护绝缘层103可以用作蚀刻停止层。因此，在去除第一掩模110之后，保护绝缘层103可以在核心区域Core的基底101上被暴露。在去除核心区域Core中的第一掩模110之后，可以去除单元区域Cell中的第一保护掩模210。因此，可以在单元区域Cell中暴露有源区域ACT上的器件隔离层120和第一掩模110。由于第一保护掩模210部分地形成在核心区域Core中以确保工艺裕度，所以在去除第一保护掩模210之后，可以在核心区域Core中形成来源于第一掩模110的突起绝缘层110P(也被描述为突出绝缘层)。
突起绝缘层110P可以在基底101之上具有突出结构，并且可以具有矩形剖面形状。例如，它可以从单元区域Cell并且从器件隔离层120的侧表面沿水平方向突出到核心区域Core中。然而，如上面所描述的，在突起绝缘层110P中，可以在其侧表面上形成凹入的形状。此外，如图16D中所示，在去除第一附加绝缘层152的工艺中，可以去除突起绝缘层110P的顶表面的部分以在突起绝缘层110P的顶表面的部分上形成凹入的形状。
参照图8A至图8D，可以在基底101中形成多个第二沟槽T2。第二沟槽T2可以在第一方向(x方向)上彼此平行地延伸，并且可以形成为穿过有源区域ACT。在清洗其中在基底101上形成第二沟槽T2的生成物之后，可以在第二沟槽T2中顺序地形成栅极绝缘层132、字线130和第二掩模140。
在形成第二沟槽T2之后，可以在基底101的整个表面上形成栅极绝缘层132。因此，栅极绝缘层132可以覆盖单元区域Cell的第二沟槽T2的内壁和第一掩模110以及核心区域Core的保护绝缘层103。栅极绝缘层132可以包括例如氧化硅层、氮化硅层、氮氧化硅层、氧化物/氮化物/氧化物(ONO)层和具有比氧化硅层的介电常数高的介电常数的高介电层中的至少一种。在根据本实施例的半导体装置100中，栅极绝缘层132可以包括以氧化物为基础的材料。栅极绝缘层132的材料不限于此。
在形成栅极绝缘层132之后，可以通过在第二沟槽T2的底部中填充导电层来形成具有掩埋结构的字线130。例如，字线130的顶表面可以比基底101的顶表面或有源区域ACT的顶表面低。在一些实施例中，字线130可以包括Ti、TiN、Ta、TaN、W、WN、TiSiN和WSiN中的至少一种。然而，字线130的材料不限于此。
在形成字线130之后，可以通过用绝缘材料填充第二沟槽T2的顶部来形成第二掩模140。因此，可以在第二沟槽T2中的字线130上形成第二掩模140。如图8B中所示，第二掩模140的顶表面可以具有与第一掩模110的顶表面基本上相同的高度。然而，第二掩模140的顶表面可以比第一掩模110的顶表面底。然而，第二掩模140的顶表面的高度可以等于或大于有源区域ACT的顶表面的高度。例如，第二掩模140的顶表面可以在第一掩模110的顶表面与有源区域ACT的顶表面之间。由于第二掩模140的顶表面的高度，因此当后续通过使用第一掩模110和第二掩模140形成第一接触件160时，可以对第一接触件160的结构进行各种改变。
第二掩模140可以包括与第一掩模110的材料相似或相同的材料。例如，第二掩模140可以包括诸如SiN、SiO、SiON、SiOC和金属氧化物或它们的组合的材料。在根据本实施例的半导体装置100中，第二掩模140可以包括例如以氮化物为基础的材料。然而，第二掩模140的材料不限于此。
在一些实施例中，在形成字线130之后，通过使用字线130作为掩模将杂质离子注入到字线130的两侧上的有源区域ACT中，可以在有源区域ACT的顶部上形成源区/漏区。第一接触件160可以连接到源区。在一些其它实施例中，可以在形成字线130之前执行用于形成源区/漏区的杂质离子注入工艺。
参照图9A至图9D，可以在基底101的整个表面上相对厚地形成第三掩模230。第三掩模230可以包括例如以氧化物为基础的材料。然而，第三掩膜230的材料不受限于此。在形成第三掩模230之后，可以形成暴露单元区域Cell的第三掩模230的部分且覆盖核心区域Core的第三掩模230的部分的第二保护掩模250。可以以光刻工艺通过PR形成第二保护掩模250。然而，第二保护掩模250的材料不限于此。
参照图10A至图10D，可以通过使用第二保护掩模250去除单元区域Cell上的第三掩模230。可以使用第二保护掩模250以干法蚀刻工艺或湿法蚀刻工艺去除单元区域Cell中的第三掩模230。例如，在根据本示例实施例的半导体装置100中，可以以干法蚀刻工艺去除第三掩模230。当去除第三掩模230时，栅极绝缘层132和/或第二掩模140可以用作蚀刻停止层。在一些实施例中，第三掩模230中的一些可以保留在第二掩模140上。在去除单元区域Cell中的第三掩模230之后，由于去除了第二保护掩模250，所以可以导致如图10D中所示的第三掩模230的形状。
参照图11A至图11D，在去除单元区域Cell的第三掩模230之后，由于通过使用第一掩模110和第二掩模140作为蚀刻掩模来去除器件隔离层120的顶部，可以使器件隔离层120凹陷。在器件隔离层120的凹部中，可以去除栅极绝缘层132的顶部。因此，如图11B中所示，第一掩模110和第二掩模140的顶表面可以比栅极绝缘层132的顶表面高。此外，如图11C中所示，第一掩模110和有源区域ACT可以从器件隔离层120突出。
在核心区域Core与单元区域Cell之间的边界部分处，可以通过去除栅极绝缘层132和器件隔离层120形成第三沟槽T3。可以由于栅极绝缘层132与器件隔离层120之间的蚀刻速率的差异，而更多地蚀刻器件隔离层120的部分。然而，根据示例实施例，可以与栅极绝缘层132类似地蚀刻器件隔离层120的部分，或者可以更多地蚀刻栅极绝缘层132的部分。
作为参考，可以以湿法蚀刻工艺或干法蚀刻工艺形成器件隔离层120的凹部。此外，由于每种材料的选择性的差异和/或对于每种CD的蚀刻速率的差异，可以以各种形式构造器件隔离层120的凹部。例如，基于对第一掩模110和第二掩模140的选择性的差异，栅极绝缘层132和器件隔离层120的蚀刻深度可以变化。此外，基于第一掩模110和第二掩模140的宽度以及根据第一掩模110和第二掩模140的宽度的选择性的差异，栅极绝缘层132和器件隔离层120的蚀刻深度可以变化。
在器件隔离层120的凹部中，也可以去除核心区域Core的第三掩模230到一定厚度。然而，由于第三掩模230的功能是保护核心区域Core，所以在器件隔离层120凹陷之后，第三掩模230可以以一定厚度保留在核心区域Core中。
参照图12A至图12D，可以通过使用光刻工艺在基底101的整个表面上形成掩模图案270。掩模图案270可以包括可以在灰化工艺中容易地去除的材料。例如，掩模图案270可以包括PR或具有高碳含量的材料(诸如旋涂硬掩模(SOH))。然而，掩模图案270的材料不限于此。
如图12A中所示，掩模图案270可以包括暴露与有源区域ACT的中心部分对应的部分的开口区域。有源区域ACT的经由开口区域暴露的中心部分可以与将形成第一接触件160的部分对应。
在形成掩模图案270之后，通过使用掩模图案270作为蚀刻掩模，可以以蚀刻工艺去除经由开口区域暴露的第一掩模110和有源区域ACT的在所述第一掩模110下方的顶部。例如，蚀刻工艺可以是干法蚀刻工艺，并且可以以蚀刻工艺形成第四沟槽T4。第四沟槽T4可以在第一方向(x方向)上在底部和顶部中具有相似的宽度(例如，基于仅略微倾斜的侧壁)，但是可以在有源区域ACT沿其延伸的对角线方向(x-y方向)上朝向底部变窄。例如，第四沟槽T4在第四沟槽T4的最底部表面上方的第一竖直高度处的底部处的宽度与第四沟槽T4在比第一竖直高度高的第二竖直高度处的顶部处的宽度之间的在第一方向(x方向)上的宽度差可以是第一宽度差。第四沟槽T4在第四沟槽T4的最底部表面上方的第一竖直高度处的底部处的宽度与第四沟槽T4在第二竖直高度处的顶部处的宽度之间的在对角线方向(x-y方向)上的宽度差可以是第二宽度差，第二宽度差可以比第一宽度差大。
如图12C中所示，可以在第一方向(x方向)上经由第四沟槽T4暴露有源区域ACT的顶表面和器件隔离层120的顶表面。此外，如图12B中所示，可以在倾斜方向(x-y方向)上经由第四沟槽T4暴露有源区域ACT的顶表面、第二掩模140和栅极绝缘层132。由于第四沟槽T4在倾斜方向(x-y方向)上形成为具有向下变窄的斜度，因此第二掩模140和栅极绝缘层132可以暴露于第四沟槽T4的侧表面，而不是第四沟槽T4的最底部表面。掩模图案270可以在第一方向(x方向)上暴露于第四沟槽T4的侧表面。掩模图案270可以覆盖与第四沟槽T4相邻的第一掩模110的侧表面和所述第一掩模110下的有源区域ACT的顶部。
根据掩模图案270的开口区域的形状，可以对第四沟槽T4的形状和稍后将形成的第一接触件160的形状进行不同地改变或选择。例如，当掩模图案270的开口区域形成为圆形形状时，第四沟槽T4和第一接触件160可以形成为具有圆形顶表面的接触形状。第四沟槽T4的形状可以与图2中的接触孔H1的形状对应。此外，根据掩模图案270的开口区域的形状，第四沟槽T4的结构可以与图3A至图3C中所示的接触孔H2至H4的结构对应。然而，如下面所描述的，图2至图3C的接触孔H1至H4可以与去除掩模图案270之后的第四沟槽T4'的结构对应。
参照图13A至图13D，在形成第四沟槽T4并且后续去除第一掩模110和有源区域ACT的被所述第一掩模110暴露的顶部之后，可以去除掩模图案270。可以以灰化工艺容易地去除掩模图案270。通过去除掩模图案270，第四沟槽T4'可以在第一方向(x方向)上具有较宽的宽度。例如，随着覆盖第一掩模110的侧表面和位于所述第一掩模110下的有源区域ACT的顶部的侧表面的掩模图案270被去除，第四沟槽T4'的宽度可以增加掩模图案270在第一方向(x方向)上的厚度。
例如，当在第一方向(x方向)上布置多个有源区域ACT时，第四沟槽T4'可以具有第一宽度(参照图15C中的W1)，该第一宽度与多个有源区域ACT中的第一个有源区域ACT和多个有源区域ACT中的第三个有源区域ACT之间在第一方向(x方向)上的距离对应。作为参考，第四沟槽T4'在第一方向(x方向)上的宽度可以完全不与掩模图案270的开口区域的尺寸相关。例如，当通过掩模图案270的开口区域能够仅去除与有源区域ACT的中心部分对应的第一掩模110以及在所述第一掩模110下的有源区域ACT的顶部时，无论掩模图案270的开口区域的总尺寸如何，在去除掩模图案270之后，第四沟槽T4'都可以在第一方向(x方向)上具有第一宽度W1。
参照图14A至图14D，在去除掩模图案270之后，可以在基底101的整个表面上形成附加绝缘层。附加绝缘层可以包括多层。例如，附加绝缘层可以形成为第一附加绝缘层152和第二附加绝缘层154的双层。在根据本示例实施例的半导体装置100中，第一附加绝缘层152可以是以氧化物为基础的材料层，第二附加绝缘层154可以是以氮化物为基础的材料层。然而，第一附加绝缘层152和第二附加绝缘层154的材料不限于此。此外，附加绝缘层的层数不限于两个。然而，如下面所描述的，附加绝缘层可以包括具有不同选择性的两个或更多个材料层，以应用湿法蚀刻工艺或回拉蚀刻工艺(pull-back etching process)。
因为在整个基底101上形成第一附加绝缘层152和第二附加绝缘层154，所以在图14A中，第一附加绝缘层152的底部上的组件因为它们被第一附加绝缘层152和第二附加绝缘层154覆盖而可以不被看到。然而，为了便于理解，省略了第一附加绝缘层152和第二附加绝缘层154的组件，并且示出了对应的组件。
参照图15A至图15D，在形成附加绝缘层之后，可以以湿法蚀刻工艺去除第二附加绝缘层154。由于湿法蚀刻特性，可以不去除第二附加绝缘层154的完全填充窄部分的部分，并且可以仅去除第二附加绝缘层154的暴露部分。因此，可以保留而不去除第二附加绝缘层154的填充在第一方向(x方向)上彼此相邻的两个第一掩模110之间的空间的部分。此外，如图15D中所示，也可以保留而不去除第二附加绝缘层154的填充栅极绝缘层132被去除的部分的部分。
例如，当第一附加绝缘层152包括以氧化物为基础的材料并且第二附加绝缘层154包括以氮化物为基础的材料时，可以使用磷酸通过湿法蚀刻工艺去除第二附加绝缘层154。在使用磷酸的湿法蚀刻工艺中，第一附加绝缘层152可以用作蚀刻停止层。结果，第二附加绝缘层154可以仅保留在两个相邻的第一掩模110之间以及去除了栅极绝缘层132的部分处。
第二附加绝缘层154的未被去除而保留的部分可以被称为缓冲绝缘层150。如图15A中所示，缓冲绝缘层150可以与第一掩模110一起构成第一掩模结构110S。当在平面图中观看时，第一掩模结构110S可以包括两个第一掩模110和在第一方向(x方向)上在两个第一掩模110之间的缓冲绝缘层150，并且包括第一掩模110和在第一掩模110的在第二方向(y方向)上的两侧的外部的缓冲绝缘层150。当形成第一接触件160时，第一掩模结构110S可以与第二掩模140一起用于相对于有源区域ACT的自对齐。此外，当形成缓冲绝缘层150时，可以通过填充核心区域Core与单元区域Cell之间的边界处的第三沟槽T3的第二附加绝缘层154形成间隙填充绝缘层155。
间隙填充绝缘层155可以具有与第三沟槽T3的形状对应的形状。如上面所描述的，例如，参照图13D，可以在通过使用第一掩模110和第二掩模140作为掩模去除器件隔离层120并且去除栅极绝缘层132的与所述被去除的器件隔离层120相邻的部分的工艺期间形成第三沟槽T3。然而，由于蚀刻速率的差异，可以深蚀刻器件隔离层120。因此，间隙填充绝缘层155可以具有以下形状：对于间隙填充绝缘层155的底表面而言，间隙填充绝缘层155的与栅极绝缘层132对应的部分比间隙填充绝缘层155的与器件隔离层120对应的部分高。
由于第一附加绝缘层152仍然保留在整个基底101之上，所以在图15A中，第一附加绝缘层152下的组件可以被第一附加绝缘层152覆盖，而可以不被看到。然而，为了便于理解，省略了第一附加绝缘层152并且示出了对应的组件。
参照图16A至图16D，在形成第一掩模结构110S之后，可以对基底101的整个表面执行预清洁工艺。在预清洁工艺中，可以去除覆盖基底101的整个表面的第一附加绝缘层152。当然，可以保留而不去除缓冲绝缘层150的侧表面和底表面上的第一附加绝缘层152。
随后，可以在基底101的整个表面上形成用于形成第一接触件160的导电层。导电层可以包括例如多晶硅。然而，导电层的材料不限于此。导电层可以完全地填充第四沟槽T4'，并且可以以一定的厚度形成在第一掩模结构110S和第二掩模140上。接下来，可以执行对导电层的平坦化工艺，并且通过将导电层仅保留在第四沟槽T4'内部，可以形成第一接触件160。在平坦化工艺中，第一掩模结构110S和第二掩模140可以用作蚀刻停止层。
如上面所描述的，通过使用预先形成的第一掩模结构110S和第二掩模140，第一接触件160可以形成为其中第一接触件160与有源区域ACT(例如，有源区域ACT的中心部分)自对齐的形状。因此，第一接触件160可以减少与有源区域ACT的未对齐，因此，可以准确地接触有源区域ACT的中心部分。
在形成第一接触件160之后，可以形成通路导电层(参照图1B中的165)以在第二方向(y方向)上延伸。通路导电层165可以电连接到其下的第一接触件160。在如图3A或图3C中所示的通过接触孔H2和H4形成第一接触件160的情况下，当形成通路导电层165时，在对角线方向上彼此相邻的第一接触件160可以彼此绝缘。第一接触件160和通路导电层165可以形成为各种层叠结构，并且稍后参照图17A至图17C提供其的更加详细的描述。
在形成通路导电层165之后，可以在通路导电层165上形成位线(图1B中的170)。此外，可以在位线170上形成盖绝缘层172，并且可以在位线170的在第一方向(x方向)上的两个(例如，相对的)侧上形成位线间隔件174。可以形成连接到有源区域ACT的第二接触件180，并且可以在第二接触件180的在第二方向(y方向)上的侧表面上形成围栏绝缘层185。可以在第二接触件180上形成接合垫190，并且可以在接合垫190上形成电容器(未示出)。
可以在核心区域Core或者单元区域Cell的外部部分处形成平面形状的栅极结构300。平面形状的栅极结构(图1D中的300)可以包括电极结构(图1D中的310)、平面栅极绝缘层(图1D中的320)、栅极间隔件(图1D中的330)和栅极盖绝缘层(图1D中的350)。此外，电极结构310可以包括三个电极层(图1D中的312、314和316)。然而，电极结构310的电极层的数量不限于此。同时，可以在栅极结构300上形成导电层(图1D中的190A和190B)。
此外，当栅极结构300的电极结构310包括多晶硅时，根据示例实施例，可以同时执行形成核心区域Core的栅极结构300的电极结构310的工艺和在单元区域Cell中形成包括多晶硅的组件的工艺。然而，即使当一起执行工艺时，对应层的厚度也可以彼此相同或彼此不同。例如，单元区域Cell的通路导电层165和核心区域Core的电极结构310的第二电极层314可以一起形成。因此，通电导电层165和电极结构310的第二电极层314可以包括相同的材料。然而，通路导电层165和第二电极层314可以形成为具有相同的厚度或不同的厚度。
图17A至图17C是示出图1A的半导体装置100中的第一接触件160和通路导电层165的各种层叠结构的剖视图，并且是沿着图1A中的线IV-IV'截取的剖视图。
参照图17A至图17C，第一接触件160和通路导电层165可以形成为各种层叠结构。例如，如图17A中所示，第一接触件160和通路导电层165可以包括两个不同的导电层并且可以具有双层结构。此外，如图17B中所示，通路导电层165a可以具有其中堆叠有两个导电层(165-1和165-2)的结构。因此，第一接触件160和通路导电层165a可以具有三层结构。通路导电层165a不限于此，并且可以包括三个或更多个导电层。
如图17C中所示，第一接触件160和通路导电层165可以具有包括一个导电层的单块结构。当形成第一接触件160时，在导电层形成有相对大的厚度之后，并且在执行平坦化工艺使得在第一掩模结构110S和第二掩模140上保留一定厚度之后，可以以使通路导电层165图案化的工艺实现单块结构。
虽然以上已经针对第一接触件160和通路导电层165的层叠结构示例了三种结构，但是第一接触件160和通路导电层165的层叠结构可以具有更多不同的结构。此外，当形成第一接触件160和通路导电层165的层叠结构时，该层叠结构可以与核心区域Core的栅极结构300中的导电层一起形成，或者可以单独形成。
图18A和图18B是示出根据发明构思的实施例的制造半导体装置100d的工艺的剖视图，并且是与图15C对应的剖视图。简要地提供或省略已经参照图4A至图16D给出的描述。
参照图18A，在制造根据本示例实施例的半导体装置100d的方法中，在图15A至图15D中，在以湿法蚀刻去除第二附加绝缘层154并且形成缓冲绝缘层150之后，可以在基底101的整个表面上进一步形成第三附加绝缘层157。第三附加绝缘层157可以覆盖第一掩模结构110S的顶表面和第四沟槽T4'的内侧。
参照图18B，在形成第三附加绝缘层157之后，可以以蚀刻工艺(例如，干法蚀刻工艺)在第一掩模结构110S的侧表面上形成间隔件157S。在形成间隔件157S的工艺中，可以去除第一掩模结构110S的顶表面上的第三附加绝缘层157和第四沟槽T4'的底部上的第三附加绝缘层157两者。因此，在第一掩模结构110S的顶表面和第四沟槽T4'的底表面上可以暴露第一附加绝缘层152。
此后，如在关于图16A至图16D的描述中所描述的，可以通过执行预清洁工艺、电极膜形成工艺和平坦化工艺来形成第一接触件160。由于存在间隔件157S，第四沟槽T4'在第一方向(x方向)上的宽度可以减少到第二宽度W2，因此，第一接触件160在第一方向(x方向)上的宽度可以减小。结果，可以基于第三附加绝缘层157的厚度和间隔件157S的后续厚度来调整第一接触件160在第一方向(x方向)上的宽度。
虽然已经参照发明构思的实施例具体地示出和描述了发明构思，但是将理解的是，在不脱离权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
有源区域，由形成在基底中的器件隔离层限定；
字线，被构造为穿过有源区域，字线在第一方向上延伸并且形成在基底中；
位线，在字线上在与第一方向垂直的第二方向上延伸；
第一接触件，使位线连接到有源区域；
第一掩模，用于形成有源区域，第一掩模形成在有源区域上；以及
第二掩模，第二掩模的顶表面的高度等于或大于有源区域的顶表面的高度，第二掩模覆盖字线，
其中，有源区域具有在相对于第一方向形成锐角的倾斜方向上延伸的条形形状。
2.根据权利要求1所述的半导体装置，其中：
第一接触件具有在倾斜方向上的宽度朝向第一接触件的底部变窄的形状。
3.根据权利要求1所述的半导体装置，所述半导体装置还包括：
附加第一掩模，用于形成附加有源区域，附加第一掩模形成在附加有源区域上；以及
缓冲绝缘层，位于第一掩模与附加第一掩模之间的器件隔离层上，第一掩模和附加第一掩模是在第一方向上相邻的掩模。
4.根据权利要求3所述的半导体装置，其中：
所述半导体装置包括单元区域和核心区域，在单元区域中设置有具有条形形状的多个有源区域，核心区域在单元区域周围，
在单元区域与核心区域之间的边界处，与第一掩模对应的突起绝缘层和与缓冲绝缘层对应的间隙填充绝缘层彼此相邻布置，
突起绝缘层形成在基底上并且在突起绝缘层的顶表面的部分上具有凹入的形状，并且
间隙填充绝缘层形成在器件隔离层和栅极绝缘层上，其中，间隙填充绝缘层的位于栅极绝缘层上的底表面比间隙填充绝缘层的位于器件隔离层上的底表面高。
5.根据权利要求3所述的半导体装置，所述半导体装置还包括间隔件，间隔件覆盖第一掩模的侧表面和位于第一掩模下的有源区域的侧表面。
6.根据权利要求3所述的半导体装置，所述半导体装置还包括第二接触件，第二接触件穿透与缓冲绝缘层相邻的第一掩模，第二接触件连接到有源区域，
其中，有源区域经由第二接触件连接到位线上方的电容器。
7.根据权利要求3所述的半导体装置，其中：
缓冲绝缘层还布置在沿第二方向与器件隔离层和有源区域相邻的栅极绝缘层上，并且
第一掩模、附加第一掩模和缓冲绝缘层构成第一掩模结构。
8.根据权利要求1所述的半导体装置，其中：
当从第一接触件的顶表面观看时，第一接触件具有圆型、椭圆型、平行四边形类型和线型中的任何一种形状。
9.根据权利要求8所述的半导体装置，其中，当从第一接触件的顶表面观看时，第一接触件具有以下形状中的一种形状：
圆型形状或椭圆型形状，
在第一方向上的两端处向内凹入的形状，
在沿两个相反的方向延伸到字线的部分的同时在有源区域的延伸方向上延伸的形状，以及
在沿第二方向延伸以覆盖两条字线的全部的同时在有源区域的延伸方向上延伸的形状。
10.根据权利要求1所述的半导体装置，所述半导体装置还包括通路导电层，通路导电层在覆盖第一接触件的同时在第二方向上延伸，
其中，通路导电层与第一接触件一体地形成或者形成为与第一接触件分开的层。
11.根据权利要求10所述的半导体装置，其中：
半导体装置包括单元区域和核心区域，在单元区域中包括条形形状的有源区域，核心区域在单元区域周围，并且
核心区域中的晶体管包括与通路导电层对应的栅电极层。
12.一种半导体装置，所述半导体装置包括：
有源区域，由形成在基底中的器件隔离层限定；
字线，被构造为穿过有源区域，字线包括在第一方向上延伸的掩埋结构；
位线，在字线上在与第一方向垂直的第二方向上延伸；
第一接触件，使位线连接到有源区域；
第二接触件，使有源区域连接到位于位线上方的电容器；
第一掩模，用于形成有源区域，第一掩模的至少一部分保留在有源区域上；以及
第二掩模，第二掩模的顶表面的高度等于或大于有源区域的顶表面的高度，第二掩模覆盖字线，
其中，有源区域具有在相对于第一方向的倾斜方向上延伸的形状，并且
第一接触件具有在倾斜方向上的宽度朝向第一接触件的底部变窄的形状。
13.根据权利要求12所述的半导体装置，所述半导体装置还包括缓冲绝缘层，缓冲绝缘层位于第一掩模与在第一方向上同第一掩模相邻的附加第一掩模之间的器件隔离层上，
其中，缓冲绝缘层是在第一方向和第二方向上与多个第一接触件交替地布置的多个缓冲绝缘层中的一个，
第二接触件在第一方向上布置在第一接触件与缓冲绝缘层之间，并且
字线在第二方向上布置在第一接触件与缓冲绝缘层之间。
14.根据权利要求12所述的半导体装置，其中：
当从第一接触件的顶表面观看时，第一接触件具有圆型、椭圆型、平行四边形类型和线型中的任何一种形状。
15.根据权利要求12所述的半导体装置，所述半导体装置还包括通路导电层，通路导电层在覆盖第一接触件的同时在第二方向上延伸，
其中，通路导电层与第一接触件一体地形成或者形成为与第一接触件分开的层。
16.根据权利要求12所述的半导体装置，所述半导体装置还包括：
位线间隔件，覆盖位线的在第一方向上相对的侧表面；以及
围栏绝缘层，覆盖第二接触件的在第二方向上相对的侧表面。
17.一种制造半导体装置的方法，所述方法包括以下步骤：
由通过使用第一掩模在基底中形成器件隔离层来限定有源区域；
在基底中形成穿过有源区域且在第一方向上延伸的沟槽，并且在基底上施用绝缘层之后形成填充沟槽的底部的导电层以形成掩埋的字线；
在字线上形成填充沟槽的顶部的第二掩模；
通过使用第一掩模和第二掩模使器件隔离层凹陷，使得有源区域的顶部的侧表面被暴露；
形成暴露与有源区域的中心部分对应的第一掩模的掩模图案，并且通过使用掩模图案，通过去除暴露的第一掩模和被去除的第一掩模下的有源区域的顶部来形成接触孔；
在基底的整个表面上形成第一附加绝缘层和第二附加绝缘层，并且通过去除第二附加绝缘层的部分，形成填充在第一方向上彼此相邻的两个第一掩模之间的空间的缓冲绝缘层；
通过用导电层填充接触孔来形成第一接触件；以及
在字线上形成在与第一方向垂直的第二方向上延伸的位线，位线连接到第一接触件，
其中，有源区域具有在相对于第一方向的倾斜方向上延伸的形状，并且
其中，通过布置在接触孔周围的第一掩模和第二掩模，第一接触件与有源区域自对齐。
18.根据权利要求17所述的方法，其中：
半导体装置包括单元区域和核心区域，在单元区域中限定了条形形状的有源区域，核心区域位于单元区域周围，
所述方法还包括：在字线的形成步骤之前，形成覆盖单元区域的第一保护掩模；以及通过使用第一保护掩模，去除位于核心区域中的第一掩模。
19.根据权利要求17所述的方法，其中，
在接触孔的形成步骤中，将掩模图案形成为圆型、椭圆型、平行四边形类型和线型中的任何一种形状，并且
在第一接触件的形成步骤中，根据掩模图案的形状来确定第一接触件的顶表面的形状。
20.根据权利要求17所述的方法，所述方法还包括：在第一接触件的形成步骤之后，在基底的整个表面上形成导电层；以及通过使导电层图案化，形成在第二方向上延伸、覆盖第一接触件和附加的相应的第一接触件并且在第一方向上彼此隔开的通路导电层。
CN202010644166.2A 2019-08-29 2020-07-07 半导体装置及其制造方法 Pending CN112447726A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190106645A KR20210026193A (ko) 2019-08-29 2019-08-29 반도체 소자 및 그 제조방법
KR10-2019-0106645 2019-08-29

Publications (1)

Publication Number Publication Date
CN112447726A true CN112447726A (zh) 2021-03-05

Family

ID=74564678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010644166.2A Pending CN112447726A (zh) 2019-08-29 2020-07-07 半导体装置及其制造方法

Country Status (4)

Country Link
US (3) US11088143B2 (zh)
KR (1) KR20210026193A (zh)
CN (1) CN112447726A (zh)
DE (1) DE102020116563A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023245761A1 (zh) * 2022-06-23 2023-12-28 长鑫存储技术有限公司 半导体结构的处理方法以及字线结构的形成方法
WO2024077728A1 (zh) * 2022-10-11 2024-04-18 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540094A (zh) * 2021-07-15 2021-10-22 芯盟科技有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070038225A (ko) * 2005-10-05 2007-04-10 삼성전자주식회사 반도체 장치의 제조 방법
CN101937877A (zh) * 2009-06-29 2011-01-05 海力士半导体有限公司 半导体装置的互连布线结构及其制造方法
US20120211815A1 (en) * 2011-02-18 2012-08-23 Elpida Memory, Inc. Semiconductor device and method of forming the same
CN103794605A (zh) * 2012-10-26 2014-05-14 三星电子株式会社 具有限定有源区的线型沟道的半导体装置及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI375300B (en) * 2008-07-22 2012-10-21 Nanya Technology Corp Dynamic random access memory structure and method of making the same
KR101119774B1 (ko) * 2009-08-11 2012-03-26 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
KR101585215B1 (ko) 2009-09-14 2016-01-22 삼성전자주식회사 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법
KR101827353B1 (ko) 2011-07-04 2018-03-22 삼성전자주식회사 디램 소자 및 이의 제조 방법
KR101933044B1 (ko) 2012-03-30 2018-12-28 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101883656B1 (ko) 2012-03-30 2018-07-31 삼성전자주식회사 활성영역과의 접촉면적이 확대된 콘택을 포함하는 반도체 소자 및 그 제조방법
KR101928310B1 (ko) 2012-10-18 2018-12-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9425200B2 (en) * 2013-11-07 2016-08-23 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same
KR102270361B1 (ko) 2014-08-04 2021-06-29 삼성전자주식회사 반도체 소자의 제조 방법
KR102204387B1 (ko) 2014-12-17 2021-01-18 삼성전자주식회사 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법
KR102280471B1 (ko) 2015-07-20 2021-07-22 삼성전자주식회사 액티브 패턴들 형성 방법, 액티브 패턴 어레이, 및 반도체 장치 제조 방법
US9735161B2 (en) 2015-09-09 2017-08-15 Micron Technology, Inc. Memory device and fabricating method thereof
KR102335266B1 (ko) 2017-06-01 2021-12-07 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070038225A (ko) * 2005-10-05 2007-04-10 삼성전자주식회사 반도체 장치의 제조 방법
CN101937877A (zh) * 2009-06-29 2011-01-05 海力士半导体有限公司 半导体装置的互连布线结构及其制造方法
US20120211815A1 (en) * 2011-02-18 2012-08-23 Elpida Memory, Inc. Semiconductor device and method of forming the same
CN103794605A (zh) * 2012-10-26 2014-05-14 三星电子株式会社 具有限定有源区的线型沟道的半导体装置及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023245761A1 (zh) * 2022-06-23 2023-12-28 长鑫存储技术有限公司 半导体结构的处理方法以及字线结构的形成方法
WO2024077728A1 (zh) * 2022-10-11 2024-04-18 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Also Published As

Publication number Publication date
US20210066305A1 (en) 2021-03-04
US11616066B2 (en) 2023-03-28
US20210351184A1 (en) 2021-11-11
KR20210026193A (ko) 2021-03-10
DE102020116563A1 (de) 2021-03-04
US11917815B2 (en) 2024-02-27
US20230232618A1 (en) 2023-07-20
US11088143B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
US10573651B2 (en) Semiconductor devices
CN108962893B (zh) 动态随机存取存储器及其制造方法
US8941157B2 (en) Semiconductor device and method for fabricating the same
KR101609252B1 (ko) 매몰 워드 라인을 구비한 반도체 소자
US11917815B2 (en) Semiconductor and manufacturing method of the same
KR20200079291A (ko) 통합된 하이 k 금속 제어 게이트들을 갖는 비휘발성 분리형 게이트 메모리 셀들 및 제조 방법
US10580876B2 (en) Integrated circuit devices
US7411240B2 (en) Integrated circuits including spacers that extend beneath a conductive line
US20210125998A1 (en) Semiconductor memory device and a method of fabricating the same
KR102693515B1 (ko) 집적회로 소자
US8013373B2 (en) Semiconductor device having MOS-transistor formed on semiconductor substrate and method for manufacturing thereof
CN112086457A (zh) 包括空气间隔件的半导体装置及其制造方法
US20240155830A1 (en) Semiconductor devices and methods of manufacturing the same
US8999827B2 (en) Semiconductor device manufacturing method
JP2010165742A (ja) 半導体装置および半導体装置の製造方法
KR20210040708A (ko) 집적회로 장치 및 그 제조 방법
TWI578494B (zh) 記憶體結構及其製造方法
US11792990B2 (en) Methods of manufacturing vertical memory devices
CN114038903B (zh) 半导体结构及其制作方法
US20240324190A1 (en) Integrated circuit device and method of manufacturing the same
US20230232616A1 (en) Integrated circuit device
US20240040772A1 (en) Semiconductor devices
JP2005203455A (ja) 半導体装置およびその製造方法
KR102547112B1 (ko) 반도체 소자의 제조 방법
CN117135909A (zh) 半导体存储器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination