CN112259541A - Nord闪存的制作方法 - Google Patents

Nord闪存的制作方法 Download PDF

Info

Publication number
CN112259541A
CN112259541A CN202011095984.8A CN202011095984A CN112259541A CN 112259541 A CN112259541 A CN 112259541A CN 202011095984 A CN202011095984 A CN 202011095984A CN 112259541 A CN112259541 A CN 112259541A
Authority
CN
China
Prior art keywords
layer
peripheral circuit
word line
control gate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011095984.8A
Other languages
English (en)
Other versions
CN112259541B (zh
Inventor
张剑
熊伟
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011095984.8A priority Critical patent/CN112259541B/zh
Publication of CN112259541A publication Critical patent/CN112259541A/zh
Application granted granted Critical
Publication of CN112259541B publication Critical patent/CN112259541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Abstract

本申请公开了一种NORD闪存的制作方法，涉及半导体制造领域。该NORD闪存的制作方法包括提供一衬底，衬底上存储单元区域形成有浮栅层、ONO层、控制栅层、字线，控制栅层的上方形成有字线侧墙，字线侧墙的外侧形成有氮化硅层；形成多晶硅层，多晶硅层用于形成外围电路区域的栅极；去除存储单元区域的多晶硅层；去除存储单元区域中源漏区对应的控制栅层、ONO层、浮栅层，形成NORD闪存的控制栅和浮栅；形成硬掩膜层；通过光刻工艺定义外围电路区域的栅极图案；刻蚀硬掩膜层和多晶硅层，形成外围电路区域的栅极；解决了传统闪存器件制作工艺容易造成字线多晶硅表面缺陷的问题；达到了改善字线多晶硅表面缺陷，提升器件性能的效果。

Description

NORD闪存的制作方法
技术领域
本申请涉及半导体制造领域，具体涉及一种NORD闪存的制作方法。
背景技术
NORD闪存(flash)具有高密度、低价格、传输效率高等特点，被广泛应用于非失性存储设备中。浮栅结构NORD闪存具有层叠的栅极结构，栅极结构中的浮栅上层为控制栅。
在浮栅结构NORD闪存的制作工艺中，NORD闪存中的字线多晶硅在后续氧化工艺时会由于晶格取向而变得氧化均匀性较差。传统工艺流程中，NORD闪存器件的字线多晶硅形成之后，会先在外围电路区域形成多晶硅栅极，然后再进行NORD闪存器件的刻蚀成型。
然而，外围电路区域的多晶硅栅极形成后，存储单元区域会有硬掩膜残留，故，在NORD闪存器件的刻蚀成型过程中会额外增加一步针对残留硬掩膜的刻蚀工艺。然而，经过刻蚀残留硬掩膜的工艺后，NORD闪存的字线多晶硅表面缺陷会加重，器件性能容易受到影响。
发明内容
为了解决相关技术中的问题，本申请提供了一种NORD闪存的制作方法。该技术方案如下：
一方面，本申请实施例提供了一种NORD闪存的制作方法，该方法包括：
提供一衬底，衬底包括存储单元区域和外围电路区域，存储单元区域形成有浮栅层、ONO层、控制栅层、字线，控制栅层的上方形成有字线侧墙，字线侧墙在字线的外侧，字线侧墙的外侧形成有氮化硅层，控制栅层被氮化硅层覆盖；
形成多晶硅层，多晶硅层用于形成外围电路区域的栅极；
去除存储单元区域的多晶硅层；
去除存储单元区域中源漏区对应的控制栅层、ONO层、浮栅层，形成NORD闪存的控制栅和浮栅；
形成硬掩膜层；
通过光刻工艺定义外围电路区域的栅极图案；
根据外围电路区域的栅极图案刻蚀硬掩膜层和多晶硅层，形成外围电路区域的栅极。
可选的，去除存储单元区域的多晶硅层，包括：
通过光刻工艺打开存储单元区域；
通过刻蚀工艺去除存储单元区域的多晶硅层。
可选的，去除存储单元区域中源区和漏区对应的控制栅层、ONO层、浮栅层，形成NORD闪存的控制栅和浮栅，包括：
通过湿法刻蚀工艺去除字线侧墙的外侧的氮化硅层；
通过光刻工艺在存储单元区域定义源漏区图案；
通过刻蚀工艺依次去除源漏区图案对应的控制栅层、ONO层、浮栅层，形成NORD闪存的控制栅和浮栅。
可选的，根据外围电路区域的栅极图案刻蚀硬掩膜层和多晶硅层，形成外围电路区域的栅极，包括：
根据栅极图案刻蚀硬掩膜层，在硬掩膜层形成栅极图案；
以硬掩膜层为掩膜，刻蚀多晶硅层，在外围电路区域形成栅极。
可选的，硬掩膜层为氧化物层。
可选的，字线的顶部形成有氧化层。
可选的，字线侧墙的材料为氧化物。
可选的，ONO层由堆叠的氧化层、氮化硅层和氧化层组成。
本申请技术方案，至少包括如下优点：
通过提供一衬底，衬底的存储单元区域形成有浮栅层、ONO层、控制栅层、字线，控制栅层的上方形成有字线侧墙，字线侧墙在字线的外侧，字线侧墙的外侧形成有氮化硅层，控制栅层被氮化硅层覆盖，在衬底上形成用于制作外围电路区域中栅极的多晶硅层，先进行NORD闪存的成型工艺，再形成硬掩膜层，进行外围电路区域中栅极的成型工艺；解决了传统闪存器件制作工艺中，外围电路区域栅极成型后的硬掩膜去除工艺容易造成字线多晶硅表面缺陷的问题；达到了改善字线多晶硅表面缺陷，提升器件性能的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种NORD闪存的制作方法的流程图；
图2是本申请实施例提供的一种NORD闪存的制作方法的实施示意图；
图3是本申请实施例提供的一种NORD闪存的制作方法的实施示意图；
图4是本申请实施例提供的NORD闪存在制作过程中的结构示意图；
图5是本申请实施例提供的NORD闪存在制作过程中的结构示意图；
图6是本申请实施例提供的NORD闪存在制作过程中的结构示意图；
图7是本申请实施例提供的NORD闪存在制作过程中的结构示意图；
图8是本申请实施例提供的NORD闪存在制作过程中的结构示意图；
图9是本申请实施例提供的NORD闪存在制作过程中的结构示意图；
图10是本申请实施例提供的NORD闪存在制作过程中的结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请实施例提供的一种NORD闪存的制作方法，该方法至少包括如下步骤：
步骤101，提供一衬底，衬底包括存储单元区域和外围电路区域，存储单元区域形成有浮栅层、ONO层、控制栅层、字线。
如图2所示，衬底20包括存储单元区域21和外围电路区域22，存储单元区域21用于形成NORD闪存。
存储单元区域21形成有浮栅层23、ONO层24、控制栅层25、字线26。浮栅层23用于形成浮栅，控制栅层25用于形成控制栅。
控制栅层25的上方形成有字线侧墙27，字线侧墙27在字线26的外侧，字线侧墙27的外侧形成有氮化硅层28，控制栅层25被氮化硅层28覆盖。
字线26的材料为多晶硅。
氮化硅层28将在后续工艺步骤中去除。
浮栅层25和衬底20之间形成有氧化层29。
字线侧墙27和字线26之间还依次设置有第一介质层31、第二介质层32，第一介质层31的材料为氮化硅，第二介质层32的材料为氧化物。
堆叠的控制栅层、ONO层、浮栅层与第二介质层之间还设置有氧化物层。
此时，衬底上的NORD闪存还未刻蚀成型。在形成NORD闪存的过程中，外围电路区域22也会形成浮栅层、ONO层、控制栅层、氮化硅层、用于形成字线的多晶硅，在形成外围电路的栅极之前，去除外围电路区域22的浮栅层、ONO层、控制栅层、氮化硅层、用于形成字线的多晶硅。
步骤102，形成多晶硅层，多晶硅层用于形成外围电路区域的栅极。
可选的，通过热氧化工艺形成栅氧化层，在栅氧化层上方沉积多晶硅，形成多晶硅层，该多晶硅层用于形成外围电路区域的栅极。
如图3所示，在外围电路区域22，衬底表面形成有栅氧化层33，栅氧化层33的上方形成有多晶硅层34。
由于沉积多晶硅时，是对整个衬底进行的，存储单元区域也形成有多晶硅层34。
步骤103，去除存储单元区域的多晶硅层。
保护外围电路区域，打开存储单元区域，去除存储单元区域的多晶硅层。
步骤104，去除存储单元区域中源漏区对应的控制栅层、ONO层、浮栅层，形成NORD闪存的控制栅和浮栅。
如图4所示，在存储单元区域21，源漏区对应的控制栅层、ONO层、浮栅层被去除后，堆叠的控制栅层25、ONO层24、浮栅层23被字线侧墙27覆盖，此时，NORD闪存被刻蚀成型。
步骤105，形成硬掩膜层。
在对外围电路区域的栅极刻蚀成型之前，在衬底上形成硬掩膜层。如图5所示，硬掩膜层51覆盖外围电路区域22的多晶硅层34和存储单元区域21。
步骤106，通过光刻工艺定义外围电路区域的栅极图案。
步骤107，根据外围电路区域的栅极图案刻蚀硬掩膜层和多晶硅层，形成外围电路区域的栅极。
在外围电路区域的栅极刻蚀成型过程中，外围电路区域的硬掩膜层和存储单元区域的硬掩膜层同时被刻蚀。如图6所示，外围电路区域22形成栅极341，在存储单元区域21，字线26上方的硬掩膜层51被去除，存储单元区域21的栅极两侧会有硬掩膜51残留。由于此时存储器件区域的闪存器件已经成型，因此不需要再对存储单元区域残留的硬掩膜进行额外的刻蚀，避免过多刻蚀字线多晶硅顶部。
综上所述，本申请实施例提供的NORD闪存的制作方法，在衬底上形成用于制作外围电路区域中栅极的多晶硅层后，先进行NORD闪存的成型工艺，再形成硬掩膜层，进行外围电路区域中栅极的成型工艺；在外围电路区域中栅极的成型后，字线顶部的硬掩膜层被去除，即使还有硬掩膜层残留在存储单元区域也不会对闪存成型造成影响，解决了传统闪存器件制作工艺中，外围电路区域栅极成型后的硬掩膜去除工艺容易造成字线多晶硅表面缺陷的问题；达到了改善字线多晶硅表面缺陷，提升器件性能的效果。
在外围电路区域的栅极刻蚀成型之后，进行NORD闪存器件的后续制作工艺。
本申请另一实施例提供了一种NORD闪存器件的制作方法，该方法至少包括如下步骤：
步骤201，提供一衬底，衬底包括存储单元区域和外围电路区域，存储单元区域形成有浮栅层、ONO层、控制栅层、字线。
如图2所示，衬底20包括存储单元区域21和外围电路区域22，存储单元区域21用于形成NORD闪存。
存储单元区域21形成有浮栅层23、ONO层24、控制栅层25、字线26。浮栅层23用于形成浮栅，控制栅层25用于形成控制栅。
控制栅层25的上方形成有字线侧墙27，字线侧墙27在字线26的外侧，字线侧墙27的外侧形成有氮化硅层28，控制栅层25被氮化硅层28覆盖。
字线26的材料为多晶硅。
氮化硅层28将在后续工艺步骤中去除。
浮栅层25和衬底20之间形成有氧化层29。
字线侧墙27和字线26之间还依次设置有第一介质层31、第二介质层32，第一介质层31的材料为氮化硅，第二介质层32的材料为氧化物。
堆叠的控制栅层、ONO层、浮栅层与第二介质层之间还设置有氧化物层。
此时，衬底上的NORD闪存还未刻蚀成型。在形成NORD闪存的过程中，外围电路区域22也会形成浮栅层、ONO层、控制栅层、氮化硅层、用于形成字线的多晶硅，在形成外围电路的栅极之前，去除外围电路区域22的浮栅层、ONO层、控制栅层、氮化硅层、用于形成字线的多晶硅。
字线侧墙的材料为氧化物。字线26的顶部形成有氧化层13。
ONO层24由堆叠的氧化层41、氮化硅层42和氧化层43组成。
步骤202，形成多晶硅层，所述多晶硅层用于形成外围电路区域的栅极。
该步骤在上述步骤102中进行了阐述，这里不再赘述。
步骤203，通过光刻工艺打开存储单元区域。
在衬底表面涂布光刻胶，通过光刻工艺去除存储单元区域的光刻胶，保留外围电路区域的光刻胶。
步骤204，通过刻蚀工艺去除存储单元区域的多晶硅层。
如图7所示，外围电路区域22被光刻胶71覆盖，存储单元区域21的多晶硅层34被去除，存储单元区域21还保留有阱(well)工艺阶段生长的高压氧化层35。
步骤205，通过湿法刻蚀工艺去除字线侧墙外侧的氮化硅层。
保留外围电路区域22的光刻胶，对衬底进行湿法腐蚀，去除存储单元区域21的高压氧化层35和字线侧墙27外侧的氮化硅层28，得到的器件结构如图8所示。
步骤206，通过光刻工艺在存储单元区域定义源漏区图案。
步骤207，通过刻蚀工艺依次去除源漏区图案对应的控制栅层、ONO层、浮栅层，形成NORD闪存的控制栅和浮栅。
可选的，浮栅层23的材料和控制栅层25的材料为多晶硅。
在一个例子中，先用干法刻蚀工艺去除存储单元区域21中暴露的控制栅层，再通过湿法腐蚀工艺去除露出的ONO层，再通过干法刻蚀工艺去除露出的浮栅层，如图4所示，NORD闪存的成型工艺完成，外围电路区域22的光刻胶也被去除。
步骤208，形成硬掩膜层。
在对外围电路区域的栅极刻蚀成型之前，在衬底上形成硬掩膜层。如图5所示，硬掩膜层51覆盖外围电路区域22的多晶硅层34和存储单元区域21。
可选的，硬掩膜层为氧化物层。
步骤209，通过光刻工艺定义外围电路区域的栅极图案。
在衬底表面涂布光刻胶，外围电路区域和存储单元区域均会被光刻胶覆盖，利用带有外围电路区域的栅极图案曝光，显影后，光刻胶层在外围电路区域形成外围电路区域的栅极图案。
如图9所示，存储单元区域21被光刻胶91覆盖，外围电路区域22的光刻胶层91上形成外围电路区域的栅极图案。
步骤210，根据栅极图案刻蚀硬掩膜层，在硬掩膜层形成栅极图案。
如图10所示，根据栅极图案刻蚀硬掩膜层51，将外围电路区域的栅极图案复制到硬掩膜层中，去除衬底表面的光刻胶。
步骤211，以硬掩膜层为掩膜，刻蚀多晶硅层，在外围电路区域形成栅极。
以硬掩膜层为掩膜刻蚀多晶硅层，外围电路区域中未被硬掩膜层覆盖的多晶硅被刻蚀去除，外围电路区域的栅极成型；再刻蚀去除衬底表面残留的硬掩膜层，即通过刻蚀工艺刻蚀衬底表面残留的硬掩膜层，直到外围电路区域的多晶硅栅极的顶部露出为止。
在该步骤对残余硬掩膜刻蚀的过程中，存储单元区域21中字线多晶硅顶部的硬掩膜会被完全刻蚀去除，存储单元区域21中栅极两侧会有硬掩膜51残留，如图6所示。此时，由于存储单元区域21中的栅极已经成型，栅极两侧残留的硬掩膜51不需要通过额外的刻蚀步骤再次去除，避免存储单元区域21的字线多晶硅顶部被过多刻蚀，改善了字线多晶硅顶部缺陷。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种NORD闪存的制作方法，其特征在于，所述方法包括：
提供一衬底，所述衬底包括存储单元区域和外围电路区域，所述存储单元区域形成有浮栅层、ONO层、控制栅层、字线，所述控制栅层的上方形成有字线侧墙，所述字线侧墙在所述字线的外侧，所述字线侧墙的外侧形成有氮化硅层，所述控制栅层被所述氮化硅层覆盖；
形成多晶硅层，所述多晶硅层用于形成外围电路区域的栅极；
去除所述存储单元区域的多晶硅层；
去除所述存储单元区域中源漏区对应的控制栅层、ONO层、浮栅层，形成NORD闪存的控制栅和浮栅；
形成硬掩膜层；
通过光刻工艺定义所述外围电路区域的栅极图案；
根据所述外围电路区域的栅极图案刻蚀所述硬掩膜层和多晶硅层，形成所述外围电路区域的栅极。
2.根据权利要求1所述的方法，其特征在于，所述去除所述存储单元区域的多晶硅层，包括：
通过光刻工艺打开所述存储单元区域；
通过刻蚀工艺去除所述存储单元区域的多晶硅层。
3.根据权利要求1所述的方法，其特征在于，所述去除所述存储单元区域中源区和漏区对应的控制栅层、ONO层、浮栅层，形成NORD闪存的控制栅和浮栅，包括：
通过湿法刻蚀工艺去除所述字线侧墙的外侧的氮化硅层；
通过光刻工艺在所述存储单元区域定义源漏区图案；
通过刻蚀工艺依次去除所述源漏区图案对应的控制栅层、ONO层、浮栅层，形成NORD闪存的控制栅和浮栅。
4.根据权利要求1所述的方法，其特征在于，所述根据所述外围电路区域的栅极图案刻蚀所述硬掩膜层和多晶硅层，形成所述外围电路区域的栅极，包括：
根据所述栅极图案刻蚀所述硬掩膜层，在所述硬掩膜层形成栅极图案；
以所述硬掩膜层为掩膜，刻蚀所述多晶硅层，在所述外围电路区域形成栅极。
5.根据权利要求1至4任一所述的方法，其特征在于，所述硬掩膜层为氧化物层。
6.根据权利要求1至4任一所述的方法，其特征在于，所述字线的顶部形成有氧化层。
7.根据权利要求1至4任一所述的方法，其特征在于，所述字线侧墙的材料为氧化物。
8.根据权利要求1至4任一所述的方法，其特征在于，所述ONO层由堆叠的氧化层、氮化硅层和氧化层组成。
CN202011095984.8A 2020-10-14 2020-10-14 Nord闪存的制作方法 Active CN112259541B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011095984.8A CN112259541B (zh) 2020-10-14 2020-10-14 Nord闪存的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011095984.8A CN112259541B (zh) 2020-10-14 2020-10-14 Nord闪存的制作方法

Publications (2)

Publication Number Publication Date
CN112259541A true CN112259541A (zh) 2021-01-22
CN112259541B CN112259541B (zh) 2022-06-07

Family

ID=74243486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011095984.8A Active CN112259541B (zh) 2020-10-14 2020-10-14 Nord闪存的制作方法

Country Status (1)

Country Link
CN (1) CN112259541B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820649A (zh) * 2021-02-05 2021-05-18 上海华虹宏力半导体制造有限公司 一种分栅快闪存储器及其制备方法
CN113113414A (zh) * 2021-03-31 2021-07-13 华虹半导体(无锡)有限公司 浮栅型分栅闪存器件结构及其制造方法
CN113488478A (zh) * 2021-06-09 2021-10-08 华虹半导体(无锡)有限公司 NORD Flash器件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129020A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129020A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820649A (zh) * 2021-02-05 2021-05-18 上海华虹宏力半导体制造有限公司 一种分栅快闪存储器及其制备方法
CN112820649B (zh) * 2021-02-05 2024-04-09 上海华虹宏力半导体制造有限公司 一种分栅快闪存储器及其制备方法
CN113113414A (zh) * 2021-03-31 2021-07-13 华虹半导体(无锡)有限公司 浮栅型分栅闪存器件结构及其制造方法
CN113113414B (zh) * 2021-03-31 2022-07-19 华虹半导体(无锡)有限公司 浮栅型分栅闪存器件结构及其制造方法
CN113488478A (zh) * 2021-06-09 2021-10-08 华虹半导体(无锡)有限公司 NORD Flash器件及其制作方法

Also Published As

Publication number Publication date
CN112259541B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
CN112259541B (zh) Nord闪存的制作方法
US7445993B2 (en) Method of fabricating non-volatile memory
CN108933140B (zh) 半导体器件的制造方法
CN111129020A (zh) 闪存器件的制作方法
KR100753134B1 (ko) 반도체 소자의 제조방법
CN112652626B (zh) NORD flash制造方法、器件和存储介质
JP2000114500A (ja) フラッシュメモリデバイスの製造方法
US6953973B2 (en) Self-aligned trench isolation method and semiconductor device fabricated using the same
KR20020096610A (ko) 플로팅 게이트를 갖는 불휘발성 메모리 장치 및 그 제조방법
CN111653482B (zh) 半导体器件的制造方法
US20050142746A1 (en) Method of fabricating flash memory device
CN113782418A (zh) 半导体器件的制作方法
CN112420721A (zh) eflash器件的控制栅刻蚀方法
TWI469269B (zh) 嵌入式快閃記憶體之字元線的製造方法
JP2008091861A (ja) フラッシュメモリ素子の製造方法
CN111106001A (zh) Nand存储器的栅极结构形成方法、nand存储器及光罩掩膜版
US7122428B2 (en) Device isolation method of semiconductor memory device and flash memory device fabricating method using the same
US7109082B2 (en) Flash memory cell
CN112635473B (zh) 存储器件的制作方法
US8236649B2 (en) Semiconductor memory device with spacer shape floating gate and manufacturing method of the semiconductor memory device
CN113488478A (zh) NORD Flash器件及其制作方法
US20230025163A1 (en) Method of manufacturing semiconductor structure
CN113224064A (zh) 闪存器件的制作方法
CN114843183A (zh) Nord闪存器件逻辑区刻蚀方法
US20080305594A1 (en) Method for fabricating non-volatile memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant