CN112216590A - 用于改善在晶片极端边缘的特征轮廓倾斜的边缘环组件 - Google Patents

用于改善在晶片极端边缘的特征轮廓倾斜的边缘环组件 Download PDF

Info

Publication number
CN112216590A
CN112216590A CN202010870700.1A CN202010870700A CN112216590A CN 112216590 A CN112216590 A CN 112216590A CN 202010870700 A CN202010870700 A CN 202010870700A CN 112216590 A CN112216590 A CN 112216590A
Authority
CN
China
Prior art keywords
edge ring
esc
annular
lower inner
inner edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010870700.1A
Other languages
English (en)
Inventor
威廉·博世
拉杰什·多来
塔马拉卡·潘达姆所朴恩
布雷特·理查森
詹姆斯·维特尔
帕特里克·钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN112216590A publication Critical patent/CN112216590A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/20—Means for supporting or positioning the objects or the material; Means for adjusting diaphragms or lenses associated with the support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及用于改善在晶片极端边缘的特征轮廓倾斜的边缘环组件，提供了边缘环组件，其包括：配置成围绕静电卡盘(ESC)的上边缘环，所述ESC具有用于支撑衬底的顶表面和围绕顶表面的环形阶梯，所述环形阶梯限定低于所述顶表面的环形搁板，所述上边缘环被设置在环形搁板的上方；下内边缘环被设置在环形阶梯中的上边缘环的下方并被设置在环形搁板的上方，所述下内边缘环由导电材料限定，所述下内边缘环与所述ESC电绝缘；围绕所述内边缘环的下外边缘环，所述下外边缘环被设置在环形阶梯中的上边缘环的下方并被设置在所述环形搁板上方，下外边缘环由电绝缘材料限定。

Description

用于改善在晶片极端边缘的特征轮廓倾斜的边缘环组件
本申请是申请号为201610687047.9，申请日为2016年8月18日，申请人为朗姆研究公司，发明创造名称为“用于改善在晶片极端边缘的特征轮廓倾斜的边缘环组件”的发明专利申请的分案申请。
优先权主张
本申请要求于2015年8月18日提交的名称为“Edge Ring Assembly forImproving Feature Profile Tilting at Extreme Edge of Wafer”的美国临时申请No.62/206,753的优先权，其公开内容通过引用并入本文。
技术领域
本发明的实施方式涉及半导体晶片处理的设备工具，更具体地，涉及等离子体处理室中使用的边缘环组件。
背景技术
当等离子体蚀刻工艺在晶片上进行时，该等离子体鞘趋于围绕晶片的斜边弯曲。由于这种效应，在晶片的极端边缘，蚀刻特征轮廓朝向晶片的边缘倾斜。该倾斜对器件可能是灾难性的，并且可以有效地使晶片的极端边缘区域不可用。举例而言，三维的NAND结构可能会由于特征轮廓倾斜错过潜在的接触。MEMS器件可能是特别地容易受到特征倾斜的影响，举例来说，因为甚至0.1-0.2度的特征倾斜可能导致MEMS陀螺仪无法操作。根据目前的技术，MEMS器件(如硅陀螺仪)是通过等离子体蚀刻工艺制造的。适合制造MEMS器件的等离子体蚀刻室的一个例子，是朗姆研究公司(Lam Research Corporation)制造的
Figure BDA0002650980680000011
9400DSiETM(深层硅蚀刻)。特征轮廓倾斜导致在衬底的边缘区域制备的Si陀螺仪的正交误差，并因此降低产量。由于每个径向距离的单位所获得的区域在晶片的边缘是最大的，所以即使可用半径的增量增益都可以显著提高产量。
就是在这种背景下产生本发明的实施方式。
发明内容
本发明公开的实施提供被配置以降低在极端晶片边缘区域处的特征轮廓倾斜的边缘环组件。通过降低边缘区域的特征轮廓倾斜，可获得该晶片的更多可使用面积，结果，所制造的器件(例如MEMS硅陀螺仪)产量提高。在本发明公开的实施中，提供了被动供电的边缘环电极，其当RF功率被施加到静电卡盘(ESC)(作为底部电极)时表现出与该ESC的电容耦合。虽然边缘环的被动供电不需要单独的RF电源的额外费用或增加的复杂性，但仍然提供了在晶片边缘蚀刻的特征的轮廓倾斜的改善。
本发明公开的实施方式提供能够实现和获得对在极端晶片边缘的等离子体鞘边界的控制的方法、装置和系统，以方便对边缘局域的离子轨迹的控制，从而在极端晶片边缘(通常包围径向最外侧5到15mm(例如，对于150毫米的晶片，沿半径约60-75mm的范围内，对于200mm晶片，沿半径约85-100mm的范围内，对于300mm晶片，沿半径约135-150mm的范围内等，以及之外(边缘禁区(edge exclusion)的约1-5mm的范围内)))提供对晶片轮廓的调谐。实现对离子轨迹的控制和最小化由在晶片边缘附近的鞘弯曲导致的最终离子聚焦效应不仅可以操纵通向晶片的离子轨迹，还可以操控离子与中性物质通量的比例。
在极端晶片边缘附近的等离子体鞘的边界可以通过实现边缘环组件上的鞘连续性被修改。由于被动供电的边缘环电极而存在的被修改的鞘边界降低在晶片边缘的离子倾斜和离子聚焦。
在一个实施方案中，提供了用于等离子体处理室的边缘环组件，其包括：被配置成围绕静电卡盘(ESC)的上边缘环，所述ESC被配置用于与RF电源电连接，所述ESC具有用于支撑衬底的顶表面和围绕顶表面的环形阶梯，所述环形阶梯限定低于所述顶表面的环形搁板，所述上边缘环被设置在环形搁板的上方，所述上边缘环由电绝缘材料限定；下内边缘环，其被设置在环形阶梯中的上边缘环的下方并被设置在环形搁板的上方，所述下内边缘环由导电材料限定，所述下内边缘环与ESC电绝缘；围绕所述内边缘环的下外边缘环，所述下外边缘环被设置在环形阶梯中的上边缘环的下方并被设置在所述环形搁板的上方，所述下外边缘环由电绝缘材料限定。
在一个实施方案中，下内边缘环与ESC之间的介电分离被配置以提供预定电容，其中，从所述RF电源输送到ESC的功率被以由预定电容所确定的预定相对量输送到下内边缘环。
在一个实施方案中，上边缘环由石英材料限定。
在一个实施方案中，下外边缘环由石英材料限定。
在一个实施方案中，下内边缘环由铝材料限定。
在一个实施方案中，下内边缘环具有提供与ESC的电绝缘的阳极氧化的铝表面。
在一个实施方案中，下内边缘环和下外边缘环被直接设置在ESC的环形搁板上。
在一个实施方案中，在等离子体处理过程中，从RF电源施加RF功率到ESC提供下内边缘环与ESC的电容耦合。
在一个实施方案中，等离子体处理过程中的电容耦合导致在等离子体处理过程中限定的等离子体鞘在上边缘环上基本限定的空间区域内径向延伸。
在一个实施方案中，等离子体处理过程中的电容耦合减小在衬底边缘区域的离子聚焦。
在一个实施方案中，等离子体处理过程中的电容耦合减小在衬底边缘区域的偏离所述衬底顶表面的法向的离子轨迹倾斜。
在一个实施方案中，上边缘环是环形的，其在约190mm到230mm范围内的内径和外径之间延伸，并具有约15mm至25mm的径向厚度/宽度，和大约2mm至5mm的高度。
在一个实施方案中，下内边缘环是环形的，其在约190mm到225mm范围内的内径和外径之间延伸，并具有约15mm到20mm的径向厚度/宽度，以及大约8mm至15mm的高度。
在一个实施方案中，下内边缘环的内径比由ESC的环形阶梯限定的侧壁的直径大约0.5mm到1mm，以便在侧壁和下内边缘环之间限定环形间隙。
在一个实施方案中，下外边缘环是环形的，在大约220mm到245mm范围的内径和外径之间延伸，并具有约10mm至15mm的径向厚度/宽度，和约8mm至15mm的高度。
在一个实施方案中，上边缘环具有顶表面，所述上边缘环的顶表面具有在所述上边缘环的内径处限定的阶梯状边缘，其中，所述阶梯状边缘的下部被配置成位于低于ESC的顶表面的高度，这样使得当衬底存在时衬底在阶梯状边缘的下部上方延伸。
在一个实施方案中，下内边缘环包含氧化钇外涂层。
在一个实施方案中，提供了用于等离子体处理的系统，其包括：处理室；设置在处理室中的静电卡盘(ESC)，所述ESC具有被配置成支撑等离子体处理过程中的衬底的顶表面，所述ESC进一步包括围绕所述顶表面的环形阶梯，所述环形阶梯限定在低于顶表面的高度处的环形搁板；设置在环形搁板上方的上边缘环，所述上边缘环由电绝缘材料限定；下内边缘环，其被设置在环形阶梯中的上边缘环的下方并被设置在环形搁板的上方，所述下内边缘环由导电材料限定，所述下内边缘环与ESC电绝缘；围绕所述下内边缘环的下外边缘环，所述下外边缘环被设置在环形阶梯中上边缘环的下方并被设置在所述环形搁板上方，所述下外边缘环由电绝缘材料限定；布置在ESC内的偏置电极，该偏置电极被配置为从第一RF电源接收RF功率，以在衬底上产生偏压。
具体而言，本发明的一些方面可以阐述如下：
1.用于等离子处理室的边缘环组件，其包括：
上边缘环，其被配置成围绕静电卡盘(ESC)，所述ESC被配置用于与RF电源电连接，所述ESC具有用于支撑衬底的顶表面和围绕所述顶表面的环形阶梯，所述环形阶梯限定低于所述顶表面的环形搁板，所述上边缘环被设置在所述环形搁板的上方，所述上边缘环由电绝缘材料限定；
下内边缘环，其被设置在所述环形阶梯中的所述上边缘环的下方并被设置在所述环形搁板的上方，所述下内边缘环由导电材料限定，所述下内边缘环与所述ESC电绝缘；
下外边缘环，其围绕所述内边缘环，所述下外边缘环被设置在所述环形阶梯中的所述上边缘环的下方并设置在所述环形搁板的上方，所述下外边缘环由电绝缘材料限定。
2.根据条款1所述的边缘环组件，所述下内边缘环和所述ESC之间的介电分离被配置以提供预定电容，其中，从所述RF电源输送到所述ESC的功率以由所述预定电容决定的预定相对量被输送到所述下内边缘环。
3.根据条款1所述的边缘环组件，其中所述上边缘环由石英材料限定。
4.根据条款1所述的边缘环组件，其中所述下外边缘环由石英材料限定。
5.根据条款1所述的边缘环组件，其中所述下内边缘环由铝材料限定。
6.根据条款1所述的边缘环组件，其中所述下内边缘环具有提供与所述ESC的所述电绝缘的阳极氧化的铝表面。
7.根据条款1所述的边缘环组件，其中所述下内边缘环和所述下外边缘环被直接设置在所述ESC的所述环形搁板的上方。
8.根据条款1所述的边缘环组件，其中，在等离子体处理过程中施加所述RF电源的RF功率到所述ESC提供所述下内边缘环与所述ESC的电容耦合。
9.根据条款1所述的边缘环组件，其中，在等离子体处理过程中的所述电容耦合导致在等离子体处理过程中限定的等离子体鞘在所述上边缘环上基本限定的空间区域中径向延伸。
10.根据条款9所述的边缘环组件，其中，在等离子体处理过程中的所述电容耦合降低在所述衬底的边缘区域的离子聚焦。
11.根据条款10所述的边缘环组件，其中，在等离子体处理过程中的所述电容耦合减少在所述衬底的所述边缘区域的离子轨迹的偏离所述衬底顶表面的法向的倾斜。
12.根据条款1所述的边缘环组件，其中所述上边缘环是环形的，其具有约15mm到24mm的径向厚度和约2mm到5mm的高度。
13.根据条款1所述的边缘环组件，其中所述下内边缘环是环形的，具有约15mm到20mm的径向厚度和约8mm到15mm的高度。
14.根据条款13所述的边缘环组件，其中所述下内边缘环的内径比所述ESC的所述环形阶梯限定的侧壁的直径大约0.5mm到1mm，以便在所述侧壁和所述下内边缘环之间限定环形间隙。
15.根据条款1所述的边缘环组件，其中所述下外边缘环是环形的，具有约10mm到15mm的径向厚度和约8mm至15mm的高度。
16.根据条款1所述的边缘环组件，其中所述上边缘环具有顶表面，所述上边缘环的所述顶表面具有在所述上边缘环的内径处限定的阶梯状边缘，其中所述阶梯状边缘的下部被配置成位于低于所述ESC的所述顶表面的高度，这样使得当存在衬底时衬底在所述阶梯状边缘的所述下部上方延伸。
17.根据条款1所述的边缘环组件，其中所述下内边缘环包含氧化钇外涂层。
18.用于等离子体处理的系统，其包括：
处理室；
静电卡盘(ESC)，其被设置在所述处理室中，所述ESC具有被配置成支撑等离子体处理过程中的衬底的顶表面，所述ESC进一步包括围绕所述顶表面的环形阶梯，所述环形阶梯限定在高度低于所述顶表面处的环形搁板；
上边缘环，其被设置在所述环形搁板的上方，所述上边缘环由电绝缘材料限定；
下内边缘环，其被设置在所述环形阶梯中的所述上边缘环的下方并被设置在所述环形搁板的上方，所述下内边缘环由导电材料限定，所述下内边缘环与所述ESC电绝缘；
下外边缘环，其围绕所述内边缘环，所述下外边缘环被设置在所述环形阶梯中的所述上边缘环的下方并被设置在所述环形搁板的上方，所述下外边缘环由电绝缘材料限定；
偏置电极，其被布置在所述ESC中，所述偏置电极被配置为从第一RF电源接收RF功率，以在所述衬底上产生偏压。
附图说明
根据本发明的一个实施方式，图1A示出了用于蚀刻操作的等离子处理系统100的架构视图。
根据本发明的一个实施方式，图1B示出了等离子体处理系统100的设计视图。
图2示出了几张扫描电子显微镜(SEM)图像，其示出了在晶片的边缘区域的经蚀刻的特征的倾斜。
图3示出了特征轮廓倾斜的度数相对于离晶片边缘的距离的曲线图。
根据本发明公开的实施，图4A示出了由朗姆研究公司制造的
Figure BDA0002650980680000071
9400DSiETM(深层硅蚀刻)工具的剖面透视图。
图4B示出了包括现有的边缘环组件400的工具的一部分的特写横截面图。
图4C示出了与图4B中的部分类似的部分的特写剖视图。
根据本发明公开的实施，图5示出了被配置为降低在晶片边缘的特征轮廓倾斜的边缘环组件。
根据本发明公开的实施，图6示出了边缘环组件。
根据本发明公开的实施，图7A示出了边缘环组件的横截面。
根据本发明公开的实施，图7B示出了其中的电极环702的宽度与图7A中的相比已被增加的实施方案。
根据本发明公开的实施，图8A示出了边缘环组件的横截面，概念性地示出了与ESC的电容耦合。
根据本发明公开的实施，图8B示出了与图8A的结构相关的作为径向位置的函数的功率。
根据本发明公开的实施，图9示出了边缘环组件的横截面。
根据本发明公开的实施，图10示出了边缘环组件。
图11是表示执行包括氧化物突破、沉积和蚀刻工艺的基线工艺后的测试晶片的径向剖切透视图的SEM图像。
图12A是表示在离晶片边缘不同距离处的特征的倾斜角度的图表，比较了标准装置(“STD”)和采用氧化钇涂覆的HAA电极环(“HAA Y”)的装置的结果。图12B是包括拟合曲线的图12A中所示的数据的曲线图。
图13A、13B和13C是分别表示距晶片边缘约0.5mm、0.7mm和1.2mm的特征的横截面的SEM图像，这些特征是已使用标准装置处理的。图13D、13E和13F是分别表示距晶片边缘约0.5mm、0.7mm和1.2mm的特征的横截面的相应的SEM图像，这些特征是已使用采用氧化钇涂覆的HAA电极环的装置处理的。
图14A、14B和14C是分别表示距晶片边缘约1.7mm、2.2mm和2.7mm的特征的横截面的SEM图像，这些特征是已使用标准装置处理的。图14D、14E和14F是分别表示距晶片边缘约1.7mm、2.2mm和2.7mm的特征的横截面的对应的SEM图像，这些特征是已使用采用氧化钇涂覆的HAA电极环的装置处理的。
图15示出了用于控制本发明公开的系统的控制模块。
具体实施方式
本发明公开的实施方式提供了通过边缘局域的离子轨迹控制和等离子体操作使得能够调谐极端边缘鞘和晶片轮廓的方法、装置和系统。应当理解的是，本发明的实施方式可以以多种方式实施，诸如过程、设备、系统、装置、材料或方法。若干实施方式描述如下。
在一些实施中，极端晶片边缘的离子流量和轨迹的控制是通过被动供电的边缘环组件来实现的，其中，围绕所述静电卡盘(ESC)陶瓷的边缘环组件包括电容耦合的边缘环电极。
通过边缘环电极与ESC的电容耦合，在极端晶片边缘附近的等离子体鞘边界可以通过使鞘在边缘环组件上能够连续而被改进。由于被动供电的边缘环电极而存在的被修改的鞘边界降低了在晶片边缘处的离子倾斜和离子聚焦。
被动供电的边缘环组件被布置在围绕主卡盘的区域，这样使得在晶片边缘和邻近晶片边缘的等离子体可能被影响。对等离子体的影响可以协助提供等离子体鞘在边缘禁区(exclusion)附近以及到晶片的物理边缘区域外的区域内的均匀性和连续性。提供一直到禁区的并包括禁区的均匀性的优点在于，每个晶片可以限定更多可用的器件，这提高了制造成品率。
根据本发明的一个实施方式，图1A示出了用于蚀刻操作的等离子处理系统100的架构视图。根据本发明的一个实施方式，图1B示出了等离子体处理系统100的设计视图。该系统包括室101，其包括卡盘103和介电窗107。卡盘103被定义以支撑在等离子体处理操作中的衬底105。本文提到的衬底表示但不限于半导体晶片、硬盘驱动器盘、光盘、玻璃衬底、平板显示表面、液晶显示表面、基本上半导体器件制造过程中的任何其它类型的衬底等。在一个实施方式中，卡盘103是用于支撑和保持衬底105的静电卡盘。在另一实施方式，该卡盘103被限定以通过物理约束保持衬底105。卡盘103包括一个或多个偏置电极104(以下偏置电极104)，其通过偏置匹配电路113以及离子能量和角分布函数(IEADF)控制电路115被连接以从偏置RF电源111接收射频(RF)功率。偏置RF电源111被连接在参考接地电位117和偏置匹配电路113之间，如电连接119A和119B所示。偏置匹配电路113被电连接到IEADF控制电路115，IEADF控制电路115进而被电连接到偏置电极104，如电连接119C所示。
在将卡盘103定义为静电卡盘的一个实施方式中，卡盘103包括钳位电极(未示出)，以便能够夹紧和不夹紧衬底105。在该实施方式中，还提供了过滤器和直流(DC)钳位电源，以通过钳位电极实现所述衬底105到卡盘103的静电夹持。此外，卡盘103可以包括其他控制系统，例如升降销或类似物，其用于接收衬底105、降低衬底105到卡盘103上、和举起衬底105离开卡盘103。此外，尽管没有示出，泵被连接到室101，以提供对室101内的压强的控制，以及用于在等离子体处理操作中从室101排出气体副产物。
在各种实施方式中，介电窗107由介电材料限定，例如陶瓷材料或石英等。应当理解的是，在其他实施方式中，介电窗107可以由其它介电材料限定，只要介电窗107能够承受其在等离子体处理操作中在室101内被暴露的条件。在一些等离子体处理操作中，室101在约50摄氏度(℃)延伸到约130℃的温度范围内的升高的温度下操作。通常，室101内的温度将取决于所执行的特定蚀刻工艺。此外，室101可为在约10毫托(mT)延伸到约500mT的压力范围内的降低的压力条件下操作。
所述系统100还包括设置在室101外的介电窗107的上方的TCP(变压器耦合等离子体)线圈109。TCP线圈109通过TCP匹配电路123被连接以从TCP RF电源121接收RF功率。特别地，TCP RF电源121被电连接到参考接地电位125和TCP匹配电路123之间，如电连接127A和127B所示。TCP匹配电路123被电连接到TCP电源121和TCP线圈109之间，如电连接127B和127C所示。TCP匹配电路123被限定以控制到TCP线圈109的RF功率传输路径的阻抗，以便提供到TCP线圈109的RF功率的高效传输。
在等离子体处理操作过程中，使处理气体流入室101，并且从TCP RF电源121提供RF功率到TCP线圈109。通过该TCP线圈109的RF功率在室101中感应电磁电流，所述电磁电流作用于所述处理气体以产生等离子体129。以这种方式，TCP线圈109相当于变压器的初级线圈，而等离子体129相当于变压器的次级线圈。等离子体129包括反应性组分，例如自由基和离子(正和负)，其作用是与衬底105接触时从衬底105消除(即，蚀刻)材料。
应当理解的是，当室101被安装在制造设备中时，室101被耦合到提供处理气体到室101的系统、从室101排出处理气体和副产物的系统、监测和控制室101内的气压的系统、监测和控制室101内的温度的系统、和控制环境颗粒的系统。此外，应该理解的是，室101可以耦合到被定义为用于将衬底105自动转移进入室101以及从室101自动移除衬底105的传输室。
在操作过程中，通过偏置匹配电路113和IEADF控制电路115，将RF功率从偏置RF电源111输送到偏置电极104，以产生并控制存在于衬底105上的直流(DC)偏压，其反过来控制施加在存在于在衬底105上方产生的等离子体129内的离子群上的力。传输到偏置电极104的RF功率对应于施加到偏置电极104的RF偏压。作为通过偏置匹配电路113和IEADF控制电路115从偏置RF电源111施加RF功率到偏置电极104的结果，衬底105上产生的DC偏压和施加到偏置电极104的RF偏压两者同时产生。因此，该偏置RF电源内IEADF控制电路115同时影响衬底105上的DC偏压和偏置电极104上的RF偏置电压。
DC偏压是衬底105上的特定点的平均离子能量的表现。当衬底105充电时，DC偏压在衬底105上产生。所述IEADF控制电路115控制该DC偏压以脉冲偏置RF电源模式演变的速率。在连续波(CW)偏置RF电源模式中，在衬底105上的DC偏压被允许达到稳态。因此，在CW偏置RF电源模式中，IEADF控制电路115对衬底105上的DC偏压的影响是不相关的。此外，应该理解的是，在等离子体129鞘边缘(在偏置匹配电路113和卡盘103的所有电容层之后)可见的RF波形将由IEADF控制电路115控制。而且，离子响应在等离子体129鞘边缘的RF波形以随着离子加速朝向衬底105相应地填充(populate)IEADF。
在各种实施方式中，RF电源111可以被定义为包括单个RF发生器或多个RF发生器。此外，RF电源111可被定义成以一个或多个频率产生RF功率。并且，在多个RF发生器的情况中，RF电源111可以以同时的方式在多个频率产生RF功率。偏置匹配电路113被定义为控制到偏置电极104的RF功率传递路径的阻抗，以提供RF功率到偏置电极104的高效传输。
等离子体处理室101使用由RF电源111在不同的频率产生的RF偏置功率以产生并控制在等离子体处理操作过程中到达衬底105的暴露表面的高能离子群。依赖于正在执行的特定蚀刻应用，控制到达衬底105的不同能量的离子群的比例和相关的离子能量和角分布函数(IEADF)可能是重要的。偏置RF电源111的脉冲，即，偏置脉冲，可以用于在衬底105产生IEADF。偏置脉冲操作导致在与被提供的偏置RF功率的脉冲重复频率(PRF)以及脉冲占空比(D.C.)相关联的时间段内不同能量的离子群朝向衬底105传输。然而，在偏置脉冲操作期间也有必要控制IEADF(衬底105被暴露于该IEADF)以在衬底105上获得特定的等离子体处理结果。根据本发明的各种实施方式，为了控制该衬底105向其暴露的低和高能量离子的数目，所述IEADF电路115被定义和被操作以在偏置脉冲操作期间控制IEADF。
如所讨论的，来自偏置RF电源111的偏置RF功率通过偏置匹配电路113、通过IEADF电路115，被提供到偏置电极104。偏置RF功率从偏置电极104通过等离子体129被传输到被电接地的室101的周围结构。偏置匹配电路113内的电路元件提供阻抗匹配以实现通过等离子体129的偏置RF功率的高效传输。偏置RF电源电路可以在连续波偏置RF电源模式或脉冲偏置RF电源模式下操作。
图2示出了几张扫描电子显微镜(SEM)图像，示出了在晶片的边缘区域的经蚀刻的特征的倾斜。SEM图像200示出了在晶片边缘上的剖切部分的透视图。SEM图像202示出了在离晶片边缘大约0.5mm的150微米(μ)沟槽的透视图。SEM图像204示出了在离晶片边缘约0.7mm的几个0.6μ沟槽的横截面。特征的倾斜在近似9.96度时相当明显。SEM图像206示出了在离晶片边缘约1.2mm的若干个1.0μ沟槽的横截面。特征的倾斜大约为6.47度。SEM图像208显示了在离晶片边缘约1.7mm的若干个2μ沟槽的横截面，其表现出约3.81度的倾斜。SEM图像210显示了在距晶片边缘大约2.2mm的若干个5μ沟槽的横截面，其表现出约2.4度的倾斜。SEM图像212显示了在距晶片边缘约2.7mm的若干个10μ沟槽的横截面，其表现出约1.13度的倾斜。SEM图像214示出了在距晶片边缘约3.2mm的30μ沟槽的横截面，其显示出约0.51度的倾斜。SEM图像216示出了在距晶片边缘大约4.2mm的50μ沟槽的横截面。SEM图像218示出了在距晶片边缘约5.2mm的80μ沟槽的横截面。
图3示出了特征轮廓倾斜的度数相对于离晶片边缘的距离的曲线图。如可以看到的，随着离晶片边缘的距离减小，倾斜的度数按指数规律增大。在距晶片边缘3.2mm处，观察到0.37度的倾斜，如上所述，其可能不适于MEMS器件，例如硅陀螺仪。
根据本发明公开的实施，图4A示出了由朗姆研究公司制造的
Figure BDA0002650980680000131
9400DSiETM(深层硅蚀刻)工具的剖面透视图。图4B示出了包括现有的边缘环组件400的工具的一部分的特写横截面图。图4C示出了与图4B中的部分类似的部分的特写剖视图。如图所示，静电卡盘(ESC)103可以具有陶瓷顶部131。此外，ESC 103具有限定环形搁板134的环形阶梯132。环形搁板134的高度低于ESC 103的顶表面130的高度。边缘环组件400至少部分地位于由环形阶梯132限定的环形搁板134的上方。
边缘环组件400包括石英边缘环402，其围绕ESC 103的顶表面130，并被设置在环形阶梯132中的环形搁板134的上方。氧化铝边缘环404被设置在环形阶梯132中的石英边缘环的下方和环形搁板134的上方。氧化铝间隔件408被限定在氧化铝边缘环404的周围。阳极氧化铝(Al)接地环406被限定在石英边缘环402和氧化铝间隔件周围。接地环406接地到室壁。
还从概念上示出了等离子体鞘129。要注意的是，等离子体鞘129大致延伸到晶片105的边缘区域，但由于电绝缘的石英边缘环402在这一点坍塌。其结果是鞘在晶片105的周边以及在该周边外是不连续的，导致离子轨迹的偏离晶片顶表面法向的倾斜，从而导致蚀刻特征的倾斜。
根据本发明公开的实施，图5示出了被配置以减少在晶片边缘的特征轮廓倾斜的边缘环组件。边缘环组件包括围绕ESC 103的顶表面的顶边缘环500。在各种实施方式中，顶边缘环500由绝缘材料限定，例如由石英或氧化钇(三氧化二钇)限定。顶边缘环500被设置在环形阶梯132的环形搁板134的上方。位于顶边缘环500下方的是被动供电的电极环502。
在一些实施中，电极环502是由硬阳极氧化铝限定，这样使得电极环502的表面上的阳极氧化层提供电极环502与ESC 103的电绝缘。在一些实施中，ESC的接触或邻近于电极环502的外表面，如侧壁136和环形搁板134，也可以被阳极氧化以提供ESC和电极环之间的电绝缘。在还有的其他实施中，单独的绝缘体(未示出)被限定在ESC和电极环之间。电极环502被设置在环形阶梯的环状搁板134的上方，并围绕由环形阶梯132限定的ESC的侧壁136。
如下面进一步讨论的，电极环502和ESC 103之间有间隙。电极环502可以被配置为使得当RF功率被施加到ESC时所述间隙提供所需水平的与ESC的电容耦合。电容耦合提供RF功率至电极环502，以便将等离子体鞘延伸到晶片边缘外或超过晶片边缘，并改善在晶片边缘的轮廓倾斜。
在图示的实施中，石英外环504围绕顶边缘环500和电极环502。石英外环504将电极环502和接地环506分隔。间隔件508(例如氧化铝)将ESC和接地环506分隔。
在一些实施方案中，顶/上边缘环500是环形的，在约190mm到230mm范围内的内径和外径之间延伸。在一些实施方案中，顶边缘环500的高度约为2到5mm。在一些实施方案中，顶边缘环500的高度约为2到4mm。在一些实施方案中，顶边缘环500的高度约为3mm。在一些实施方案中，顶边缘环500的高度约为3.2mm。在一些实施方案中，顶边缘环500的径向厚度/宽度约为10到25mm。在一些实施方案中，顶边缘环500的径向厚度/宽度约为15到25mm。在一些实施方案中，顶边缘环500的径向厚度/宽度约为11到14mm。在一些实施方案中，顶边缘环500的径向厚度/宽度约为12到13mm。
在一些实施方案中，下内边缘环是环形的，在约190mm到225mm范围内的内径和外径之间延伸。在一些实施方案中，电极环502的高度约为8到15mm。在一些实施方案中，电极环502的高度约为9到12mm。在一些实施方案中，电极环502的高度约为9.7mm。在一些实施方案中，电极环502的径向厚度/宽度约为15到20mm。在一些实施方案中，电极环502的径向厚度/宽度约为10到15mm。在一些实施方案中，电极环502的宽度约为11到14mm。在一些实施方案中，电极环502的宽度约为12到13mm。
根据本发明公开的实施，图6示出了边缘环组件。图6示出的实施方案是类似于图5的，所不同的是，顶边缘环已被去除而且电极环502已被增加的高度大约等于顶边缘环500的高度。由于没有额外的上覆绝缘层(如顶边缘环)，这种结构提供了改善的电性能。然而，电极环的暴露表面(例如阳极氧化的铝表面)可以被溅射，并且可能导致在晶片边缘的产量损失。
在一些实施方案中，电极环502的高度为约10到16mm。在一些实施方案中，电极环502的高度为约12到14mm。在一些实施方案中，电极环502的高度为约12.9mm。在一些实施方案中，电极环502的宽度为约11到14mm。在一些实施方案中，电极环502的宽度为约12到13mm。在一些实施方案中，电极环502的宽度为约12.5mm。
根据本发明公开的实施，图7A示出了边缘环组件的横截面。在图示的实施方案中，石英上边缘环700被限定成围绕ESC的顶表面。相比于其它实施方式，上边缘环700的厚度减小以提供改进的电性能，同时还提供用于操作目的的合适的耐用性。在一些实施方案中，上边缘环700的厚度为约2到3mm。在一些实施方案中，上边缘环700的厚度为约2.5mm。
被动供电的硬阳极氧化铝电极环702被布置在环形阶梯132的上边缘环下方和在环形搁板134上方。电极环702围绕(并径向邻近)由环形阶梯132限定的侧壁136。石英下外环704围绕(并径向邻近)电极环702，并被设置在环形阶梯132的上边缘环700的下方和被设置在环形搁板134的上方。陶瓷/氧化铝间隔件708围绕(并径向邻近)下外环704的下部。接地环706围绕(并径向邻近)上边缘环700、下外环704和间隔件708。
在一些实施方案中，电极环702的高度是大约9到12mm。在一些实施中，电极环702的高度是大约10到11mm。在一些实施方案中，电极环702的高度为约10.4mm。
在各种实施方案中，电极环702的宽度可以变化。在图7B示出的实施中，电极环702的宽度与图7A中的相比已被增大。在一些实施方案中，电极环702的宽度为大约10到20mm。在一些实施方案中，电极环702的宽度为约15到18mm。在一些实施方案中，电极环702的宽度为约16mm。提供较宽的电极环的优点是提供较大的电容耦合以及提供从ESC跨越较宽的区域的功率传输，从而可以提供在上边缘环区域上的等离子体鞘的较大延展。
根据本发明公开的实施，图8A示出了边缘环组件的横截面，概念性地示出了与ESC的电容耦合。限定下内边缘环的电极环702可以由导电材料限定并可包括绝缘外层800。在一些实施中，电极环702是硬阳极氧化铝环，其中所述绝缘外层800由Al2O3的阳极氧化层限定。在一些实施中，ESC 103可以包括绝缘层802，绝缘层802被限定在与电极环702邻近的侧壁136和环形搁板134的外表面上。在一些实施方案中，ESC的绝缘层802是阳极氧化层(例如铝)
电极环702通过环形间隙804与侧壁136分隔，其被配置成在等离子体处理期间提供ESC的热膨胀。此外，间隙804限定另一个气体/空气绝缘层，其在侧壁136和电极环702的内表面之间。因此，第一电容C1根据电极环702的内表面区域、侧壁136的相应区域以及沿着这些区域(其限定了介电分离)分隔ESC和电极环的导电部分的距离被限定。环形间隙可以被调整以修改被动传输到电极环的在ESC上的预期RF功率。电极环中的RF功率通过设定电容值被被动地和动态地设定，如通过电极环和ESC之间的距离设置，这样使得传输到ESC的功率以预定的相对量被转移到电极环。因此，可获得供给到ESC的功率和被动地传递到电极环的功率之间的相关性，以使得传递到电极环的所得功率是基于ESC和电极环的相邻导电部分的物理分离被预先确定的，该物理分离是介电分离，并且介电分离量确定了电容量，所述电容量节流并设置被传送到电极环的功率。
在图示的实施方式中，电极环702的底表面接触环形搁板134。以与第一电容类似的方式和效果，第二电容C2根据电极环702的底表面区域以及分隔电极环的导电部分和沿着这个区域的ESC的距离被限定。电极环702和ESC 103之间的总电容是由电容C1和C2两者共同确定。
应理解的是，电容C1和C2可以被调谐以实现期望的效果。例如，调整电容以实现通过从ESC到电极环702的电容耦合传输的功率的预定下降可能是期望的。根据本发明公开的实施，图8B示出了与图8A的结构相关的作为径向位置的函数的功率。功率P1是在通过ESC提供的衬底的顶表面演变的。功率P2是在上边缘环的顶表面演变的。因为功率P2由电极环与ESC的电容耦合产生，所以影响电容耦合的参数可以特别地被调谐以提供是功率P1的预定分数/百分比的功率P2。在一些实现方式中，功率P2被设置成功率P1的约50％到小于100％。在一些实现方式中，功率P2被设置成功率P1的约60％到90％。在一些实现方式中，功率P2被设置成功率P1的约70％到80％。
根据本发明公开的实施，图9示出了边缘环组件的横截面。如图所示，上边缘环700是具有高度H1和径向宽度W1的环形结构。径向宽度W1从上边缘环的内径延伸到上边缘环的外径。所述上边缘环具有顶表面904，并且上边缘环700的顶表面904具有由在上边缘环的内径处限定的阶梯状边缘906。阶梯状边缘906的下部908被配置成位于低于ESC顶表面130的高度，这样使得衬底在阶梯状边缘的下部上方延伸。上边缘环是由绝缘材料(如石英或氧化钇)限定。
环状电极环702限定下内边缘环并且被电容耦合到ESC 103。电极环被设置在环形阶梯132的上边缘环的下方并且直接在环形搁板134的上方。电极环702具有通过环形间隙804与侧壁136隔离的内表面900。环形间隙804限定内表面900和侧壁136之间的径向距离，其可被配置为提供预定电容。在一些实施中，环形间隙804限定约0.5到1mm的径向间隔距离。电极环702的底表面902位于环形搁板134上。电极环702具有高度H2和径向宽度W2。电极环702由导电材料限定，并且可包括绝缘表面材料。在一个实施中，电极环702由具有铝核心和阳极氧化表面的阳极氧化铝材料限定。
下外边缘环704围绕电极环702。下外边缘环704是具有高度H3和径向宽度W3的环状结构。下外边缘环704被设置在上边缘环700下方，并直接在环形搁板134的上方。下外边缘环704由绝缘材料(如石英)限定。
第一介电分离S1沿着环形阶梯132的侧壁136和电极环702的相应内表面900分离ESC 103的导电部分和电极环702的导电部分。第二介电分离S2沿着环形搁板134以及电极环702的相应底表面902分离ESC 103的导电部分和电极环702的导电部分。介电分离S1和S2都是可配置的，并基于绝缘层800和802(其可以是阳极氧化层)的厚度以及环形间隙804的径向宽度(影响介电分离S1)被限定。
应当理解的是，任何上述的尺寸和参数可以被调整以实现在衬底边缘区域中的蚀刻特征倾斜的降低，这是通过功率从ESC 103到电极环702的被动传输实现的。
根据本发明公开的实施，图10示出了边缘环组件。图10的实施方案与图6的实施方案类似，所不同的是，为了保护电极环502免受溅射，在电极环的阳极氧化铝表面上提供氧化钇介电涂层1000。在各种实施中，氧化钇涂层可具有约50 um到400 um范围内的厚度。
对于使用由朗姆研究公司制造的9400DSiE II工具的200mm的棋盘式测试晶片，测试了氧化钇涂覆的硬阳极氧化铝(HAA)电极环与标准的硬件装置相比的效果。图11是表示执行包括氧化物突破、沉积和蚀刻工艺的基线工艺后的测试晶片的径向剖切透视图的SEM图像。如图所示，在距晶片的边缘大约0.5mm处开始有一系列的蚀刻特征。
图12A是表示在离晶片边缘不同距离处的特征倾斜角度的图表，比较了标准装置(“STD”)和采用氧化钇涂覆的HAA电极环(“HAA Y”)的装置的结果。图12B是包括拟合曲线的图12A中所示的数据的曲线图。曲线1200显示了对于标准装置，离边缘的距离与特征轮廓倾斜的函数关系。如图所示，当接近晶片边缘时，特征轮廓倾斜按指数规律增加。根据本发明公开的实施，曲线1202表示对于使用氧化钇涂覆的HAA电极环的装置，特征轮廓倾斜与离边缘的距离的函数关系。如图所示，相比于标准装置，其特征轮廓倾斜显著降低。
图13A、13B和13C是分别表示距晶片边缘约0.5mm、0.7mm和1.2mm的特征的横截面的SEM图像，这些特征是已使用标准装置处理的。图13D、13E、和13F是分别表示距晶片边缘约0.5mm、0.7mm和1.2mm的特征的横截面的相应的SEM图像，这些特征是已使用采用氧化钇涂覆的HAA电极环的装置处理的。
图14A、14B和14C是分别表示距晶片边缘约1.7mm、2.2mm和2.7mm的特征的横截面的SEM图像，这些特征是已使用标准装置处理的。图14D、14E和14F是分别表示距晶片边缘约1.7mm、2.2mm和2.7mm的特征的横截面的对应的SEM图像，这些特征是已使用采用氧化钇涂覆的HAA电极环的装置处理的。
如在SEM图像中所示，采用氧化钇涂覆的HAA电极环的装置与标准装置相比表明了显著降低的特征轮廓倾斜。
图15示出了用于控制上述系统的控制模块。例如，控制模块1500可以包括处理器、存储器和一个或多个界面。控制模块1500可以被采用以部分基于所感测的值控制系统中的装置。仅作为示例，控制模块1500可以基于所感测的值和其他控制参数控制阀门1502、过滤器加热器1504、泵1506和其他装置1508中的一个或多个。仅作为示例，控制模块1500从压力计1510、流量计1512、温度传感器1514和/或其它传感器1516接收所感测到的值。在前体输送和等离子体处理期间也可以采用控制模块1500以控制处理条件。控制模块1500将通常包括一个或多个存储器设备和一个或多个处理器。
控制模块1500可以控制前体传输系统和等离子处理设备的活动。控制模块1500执行计算机程序，其包括用于控制过程计时、传输系统温度、跨越过滤器的压差、阀门位置、气体混合物、室压、室温、晶片温度、RF功率水平、晶片卡盘或底座位置、以及特定工艺的其它参数的指令集。控制模块1500也可以监测压差，并自动切换从一个或多个路径到其它的一个或多个路径的气相前体的传输。与控制模块1500相关联的存储在存储器设备的其他计算机程序可以在一些实施方式中被采用。
通常将有与控制模块1500相关联的用户界面。用户界面可以包括显示器1518(例如，显示屏、和/或装置和/或工艺条件的图形软件显示)、和用户输入设备1520(如定点设备，键盘，触摸屏，麦克风等)。
用于控制工艺序列中的前体输送、等离子体处理和其他工艺的计算机程序可以用任何常规的计算机可读编程语言(例如，汇编语言、C、C++、Pascal、Fortran或其它语言)撰写。编译的目标代码或脚本由处理器执行以执行在程序中确定的任务。
控制模块参数涉及处理条件，诸如，例如，过滤器的压差、处理气体组分和流速、温度、压强、等离子体条件(如RF功率电平和低频RF频率)、冷却气体压强、和室壁温度。
该系统软件可以以许多不同的方式被设计或配置。例如，各种室部件子程序或控制对象可以被写入以控制实施创造性的沉积过程所需的室部件的操作。用于此目的的程序或部分程序的例子包括衬底定位代码、处理气体控制代码、压力控制代码、加热器控制代码和等离子体控制代码。
衬底定位程序可包括用于控制室组件的程序代码，其被用于装载衬底到基座或卡盘，并控制所述衬底和室的其它部分(例如气体入口和/或靶)之间的间距。处理气体控制程序可包括用于控制气体组分和流速以及可选地用于在沉积之前使气体流入室中以稳定室中压强的代码。过滤器监控程序包括比较一个或多个所测得的差和一个或多个预定值的代码和/或用于切换路径的代码。压力控制程序可包括用于通过调节例如室的排气系统中的节流阀来控制室中的压强的代码。加热器控制程序可包括用于控制流向用于加热前体传输系统的组件、衬底和/或系统的其它部分的加热单元的电流的代码。可替代地，加热器控制程序可控制传热气体(如氦)到晶片卡盘的输送。
在处理过程中可被监测的传感器包括，但不限于质量流量控制模块、压力传感器(如压力计1510)、以及位于传输系统的热电偶、基座或卡盘(例如，温度传感器1514)。可以使用适当编程的反馈和控制算法以及来自这些传感器的数据以维持所需的工艺条件。前述内容描述了在单个或多个室半导体处理工具中本发明的实施方式的实现。
为了例证和描述的目的，已经提供了实施方式的前述描述。这并不旨在穷尽或限制本发明。特定实施方式的单个元件或特征通常并不限于该特定实施方式，而是在适用时可以互换，并且可以在所选择的实施方式中使用，即使没有具体示出或描述。相同的方式也可以以许多方式变化。这样的变化不应被认为脱离本发明，并且所有这种修改旨在被包括在本发明的范围之内。
虽然为了清楚理解的目的前述实施方式已经在一些细节进行了描述，但明显的是，某些变化和修改可在所附权利要求的范围内实施。因此，本发明的实施方式应被认为是说明性的而不是限制性的，并且实施方式并不限于本文所给出的细节，而是可以在其范围和权利要求的等同方案内进行修改。

Claims (20)

1.用于等离子处理室的边缘环组件，其包括：
上边缘环，其被配置成围绕静电卡盘(ESC)，所述ESC被配置用于与RF电源电连接，所述ESC具有用于支撑衬底的顶表面和围绕所述顶表面的环形阶梯，所述环形阶梯限定低于所述顶表面的环形搁板，所述上边缘环被设置在所述环形搁板的上方，所述上边缘环由电绝缘材料限定；
下内边缘环，其被设置在所述环形阶梯中的所述上边缘环的下方并被设置在所述环形搁板上且与所述环形搁板相接触，所述下内边缘环由导电材料限定并且包括绝缘外层，所述下内边缘环与所述ESC电绝缘，所述下内边缘环具有大致矩形的横截面形状，其中所述下内边缘环的底表面直接接触所述环形搁板，并且所述下内边缘环的侧面邻近并围绕由所述环形阶梯限定的侧壁，
下外边缘环，其围绕所述内边缘环，所述下外边缘环被设置在所述环形阶梯中的所述上边缘环的下方并设置在所述环形搁板的上方，所述下外边缘环由电绝缘材料限定。
2.根据权利要求1所述的边缘环组件，所述下内边缘环和所述ESC之间的介电分离被配置以提供预定电容，其中，从所述RF电源输送到所述ESC的功率以由所述预定电容决定的预定相对量被输送到所述下内边缘环。
3.根据权利要求1所述的边缘环组件，其中所述上边缘环由石英材料限定。
4.根据权利要求1所述的边缘环组件，其中所述下外边缘环由石英材料限定。
5.根据权利要求1所述的边缘环组件，其中所述下内边缘环由铝材料限定。
6.根据权利要求1所述的边缘环组件，其中所述下内边缘环具有提供与所述ESC的所述电绝缘的阳极氧化的铝表面。
7.根据权利要求1所述的边缘环组件，其中所述下内边缘环和所述下外边缘环被直接设置在所述ESC的所述环形搁板的上方。
8.根据权利要求1所述的边缘环组件，其中，在等离子体处理过程中施加所述RF电源的RF功率到所述ESC提供所述下内边缘环与所述ESC的电容耦合。
9.根据权利要求8所述的边缘环组件，其中，在等离子体处理过程中的所述电容耦合导致在等离子体处理过程中限定的等离子体鞘在所述上边缘环上限定的空间区域中径向延伸。
10.根据权利要求9所述的边缘环组件，其中，在等离子体处理过程中的所述电容耦合降低在所述衬底的边缘区域的离子聚焦。
11.根据权利要求10所述的边缘环组件，其中，在等离子体处理过程中的所述电容耦合减少在所述衬底的所述边缘区域的离子轨迹的偏离所述衬底顶表面的法向的倾斜。
12.根据权利要求1所述的边缘环组件，其中所述上边缘环是环形的，其具有15mm到24mm的径向厚度和2mm到5mm的高度。
13.根据权利要求1所述的边缘环组件，其中所述下内边缘环是环形的，具有15mm到20mm的径向厚度和8mm到15mm的高度。
14.根据权利要求13所述的边缘环组件，其中所述下内边缘环的内径比所述ESC的所述环形阶梯限定的侧壁的直径0.5mm到1mm，以便在所述侧壁和所述下内边缘环之间限定环形间隙。
15.根据权利要求1所述的边缘环组件，其中所述下外边缘环是环形的，具有10mm到15mm的径向厚度和8mm至15mm的高度。
16.根据权利要求1所述的边缘环组件，其中所述上边缘环具有顶表面，所述上边缘环的所述顶表面具有在所述上边缘环的内径处限定的阶梯状边缘，其中所述阶梯状边缘的下部被配置成位于低于所述ESC的所述顶表面的高度，这样使得当存在衬底时衬底在所述阶梯状边缘的所述下部上方延伸。
17.根据权利要求1所述的边缘环组件，其中所述下内边缘环包含氧化钇外涂层。
18.根据权利要求1所述的边缘环组件，其中所述绝缘外层是Al2O3的阳极氧化层。
19.用于等离子体处理的系统，其包括：
处理室；
静电卡盘(ESC)，其被设置在所述处理室中，所述ESC具有被配置成支撑等离子体处理过程中的衬底的顶表面，所述ESC进一步包括围绕所述顶表面的环形阶梯，所述环形阶梯限定在高度低于所述顶表面处的环形搁板；
上边缘环，其被设置在所述环形搁板的上方，所述上边缘环由电绝缘材料限定；
下内边缘环，其被设置在所述环形阶梯中的所述上边缘环的下方并被设置在所述环形搁板上且与所述环形搁板相接触，所述下内边缘环由导电材料限定并且包括绝缘外层，所述下内边缘环与所述ESC电绝缘，所述下内边缘环具有大致矩形的横截面形状，其中所述下内边缘环的底表面直接接触所述环形搁板，并且所述下内边缘环的侧面邻近并围绕由所述环形阶梯限定的侧壁；
下外边缘环，其围绕所述内边缘环，所述下外边缘环被设置在所述环形阶梯中的所述上边缘环的下方并被设置在所述环形搁板的上方，所述下外边缘环由电绝缘材料限定；
偏置电极，其被布置在所述ESC中，所述偏置电极被配置为从第一RF电源接收RF功率，以在所述衬底上产生偏压。
20.根据权利要求19所述的系统，其中所述绝缘外层是Al2O3的阳极氧化层。
CN202010870700.1A 2015-08-18 2016-08-18 用于改善在晶片极端边缘的特征轮廓倾斜的边缘环组件 Pending CN112216590A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562206753P 2015-08-18 2015-08-18
US62/206,753 2015-08-18
US15/205,253 US10854492B2 (en) 2015-08-18 2016-07-08 Edge ring assembly for improving feature profile tilting at extreme edge of wafer
US15/205,253 2016-07-08
CN201610687047.9A CN106469637A (zh) 2015-08-18 2016-08-18 用于改善在晶片极端边缘的特征轮廓倾斜的边缘环组件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610687047.9A Division CN106469637A (zh) 2015-08-18 2016-08-18 用于改善在晶片极端边缘的特征轮廓倾斜的边缘环组件

Publications (1)

Publication Number Publication Date
CN112216590A true CN112216590A (zh) 2021-01-12

Family

ID=56936241

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010870700.1A Pending CN112216590A (zh) 2015-08-18 2016-08-18 用于改善在晶片极端边缘的特征轮廓倾斜的边缘环组件
CN201610687047.9A Pending CN106469637A (zh) 2015-08-18 2016-08-18 用于改善在晶片极端边缘的特征轮廓倾斜的边缘环组件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610687047.9A Pending CN106469637A (zh) 2015-08-18 2016-08-18 用于改善在晶片极端边缘的特征轮廓倾斜的边缘环组件

Country Status (7)

Country Link
US (1) US10854492B2 (zh)
EP (1) EP3133635B1 (zh)
JP (1) JP6918451B2 (zh)
KR (1) KR102631507B1 (zh)
CN (2) CN112216590A (zh)
SG (1) SG10201606818XA (zh)
TW (1) TWI747837B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9767988B2 (en) 2010-08-29 2017-09-19 Advanced Energy Industries, Inc. Method of controlling the switched mode ion energy distribution system
US11615941B2 (en) 2009-05-01 2023-03-28 Advanced Energy Industries, Inc. System, method, and apparatus for controlling ion energy distribution in plasma processing systems
US9685297B2 (en) 2012-08-28 2017-06-20 Advanced Energy Industries, Inc. Systems and methods for monitoring faults, anomalies, and other characteristics of a switched mode ion energy distribution system
CN108538744B (zh) * 2017-03-01 2021-03-02 北京北方华创微电子装备有限公司 卡盘装置以及半导体加工设备
WO2018183245A1 (en) * 2017-03-31 2018-10-04 Mattson Technology, Inc. Material deposition prevention on a workpiece in a process chamber
CN107610999A (zh) * 2017-08-28 2018-01-19 北京北方华创微电子装备有限公司 下电极机构及反应腔室
CN111788654B (zh) 2017-11-17 2023-04-14 先进工程解决方案全球控股私人有限公司 等离子体处理系统中的调制电源的改进应用
KR20200100641A (ko) 2017-11-17 2020-08-26 에이이에스 글로벌 홀딩스 피티이 리미티드 플라즈마 프로세싱 소스 및 기판 바이어스의 동기화된 펄싱
JP7289313B2 (ja) 2017-11-17 2023-06-09 エーイーエス グローバル ホールディングス， プライベート リミテッド プラズマ処理のためのイオンバイアス電圧の空間的および時間的制御
KR102505152B1 (ko) * 2017-12-15 2023-02-28 램 리써치 코포레이션 플라즈마 챔버에서 사용하기 위한 링 구조체들 및 시스템들
US11387134B2 (en) * 2018-01-19 2022-07-12 Applied Materials, Inc. Process kit for a substrate support
JP2019220497A (ja) * 2018-06-15 2019-12-26 東京エレクトロン株式会社 載置台及びプラズマ処理装置
US11062887B2 (en) * 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
JP7134104B2 (ja) * 2019-01-09 2022-09-09 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置の載置台
US10784089B2 (en) 2019-02-01 2020-09-22 Applied Materials, Inc. Temperature and bias control of edge ring
KR20200112447A (ko) 2019-03-22 2020-10-05 삼성전자주식회사 에지 링을 갖는 기판 처리 장치
CN112470249B (zh) 2019-05-14 2022-05-27 玛特森技术公司 具有聚焦环调整组件的等离子处理设备
WO2020257095A1 (en) * 2019-06-18 2020-12-24 Lam Research Corporation Reduced diameter carrier ring hardware for substrate processing systems
CN114222958B (zh) 2019-07-12 2024-03-19 先进工程解决方案全球控股私人有限公司 具有单个受控开关的偏置电源
US11894255B2 (en) 2019-07-30 2024-02-06 Applied Materials, Inc. Sheath and temperature control of process kit
JP7362400B2 (ja) * 2019-10-01 2023-10-17 東京エレクトロン株式会社 載置台及びプラズマ処理装置
KR20220029103A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 플라즈마 공정 장비
KR20220102201A (ko) 2021-01-12 2022-07-20 삼성전자주식회사 척 어셈블리, 그를 포함하는 반도체 소자의 제조 장치, 및 반도체 소자의 제조방법
TW202335030A (zh) * 2021-10-20 2023-09-01 美商蘭姆研究公司 藉由改變通向邊緣環之輸入電壓波形的極邊緣特徵部輪廓傾斜控制
US11670487B1 (en) 2022-01-26 2023-06-06 Advanced Energy Industries, Inc. Bias supply control and data processing
US11942309B2 (en) 2022-01-26 2024-03-26 Advanced Energy Industries, Inc. Bias supply with resonant switching
US11978613B2 (en) 2022-09-01 2024-05-07 Advanced Energy Industries, Inc. Transition control in a bias supply

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022281A1 (en) * 2000-02-11 2002-02-21 Flanner Janet M Convertible hot edge ring to improve low-k dielectric etch
CN1373899A (zh) * 1999-06-30 2002-10-09 兰姆研究有限公司 改善蚀刻率均匀性的技术
CN1663017A (zh) * 2002-06-27 2005-08-31 蓝姆研究公司 等离子体反应器的产量增进热喷涂含氧化钇涂层
CN1682344A (zh) * 2002-09-18 2005-10-12 朗姆研究公司 等离子体处理室中的边缘环磨损的补偿的方法和装置
US20080289766A1 (en) * 2007-05-22 2008-11-27 Samsung Austin Semiconductor Lp Hot edge ring apparatus and method for increased etch rate uniformity and reduced polymer buildup
US20100203736A1 (en) * 2009-02-12 2010-08-12 Hitachi High-Technologies Corporation Plasma Processing Method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292410B1 (ko) * 1998-09-23 2001-06-01 윤종용 불순물 오염이 억제된 반도체 제조용 반응 챔버
US6872281B1 (en) * 2000-09-28 2005-03-29 Lam Research Corporation Chamber configuration for confining a plasma
JP2003138380A (ja) * 2001-10-30 2003-05-14 Applied Materials Inc プラズマ成膜装置および成膜方法
KR100578129B1 (ko) * 2003-09-19 2006-05-10 삼성전자주식회사 플라즈마 식각 장치
JP5741124B2 (ja) * 2011-03-29 2015-07-01 東京エレクトロン株式会社 プラズマ処理装置
JP5970268B2 (ja) * 2012-07-06 2016-08-17 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法
US9184030B2 (en) * 2012-07-19 2015-11-10 Lam Research Corporation Edge exclusion control with adjustable plasma exclusion zone ring

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373899A (zh) * 1999-06-30 2002-10-09 兰姆研究有限公司 改善蚀刻率均匀性的技术
US20020022281A1 (en) * 2000-02-11 2002-02-21 Flanner Janet M Convertible hot edge ring to improve low-k dielectric etch
CN1663017A (zh) * 2002-06-27 2005-08-31 蓝姆研究公司 等离子体反应器的产量增进热喷涂含氧化钇涂层
CN1682344A (zh) * 2002-09-18 2005-10-12 朗姆研究公司 等离子体处理室中的边缘环磨损的补偿的方法和装置
US20080289766A1 (en) * 2007-05-22 2008-11-27 Samsung Austin Semiconductor Lp Hot edge ring apparatus and method for increased etch rate uniformity and reduced polymer buildup
US20100203736A1 (en) * 2009-02-12 2010-08-12 Hitachi High-Technologies Corporation Plasma Processing Method

Also Published As

Publication number Publication date
KR20170021747A (ko) 2017-02-28
EP3133635A1 (en) 2017-02-22
EP3133635B1 (en) 2019-10-16
TW201719709A (zh) 2017-06-01
US20170053820A1 (en) 2017-02-23
SG10201606818XA (en) 2017-03-30
TWI747837B (zh) 2021-12-01
US10854492B2 (en) 2020-12-01
CN106469637A (zh) 2017-03-01
JP2017092448A (ja) 2017-05-25
KR102631507B1 (ko) 2024-01-30
JP6918451B2 (ja) 2021-08-11

Similar Documents

Publication Publication Date Title
EP3133635B1 (en) Edge ring assembly for improving feature profile tilting at extreme edge of wafer
JP7177200B2 (ja) エッジに限局されたイオン軌道制御及びプラズマ動作を通じた、最端エッジにおけるシース及びウエハのプロフィール調整
JP5219479B2 (ja) 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
KR100938635B1 (ko) 반경 방향 플라즈마 분포에 대한 개선된 자기 제어를 위한플라즈마 제한 배플 및 유동비 이퀄라이저
US7138067B2 (en) Methods and apparatus for tuning a set of plasma processing steps
US7767055B2 (en) Capacitive coupling plasma processing apparatus
KR102149564B1 (ko) 이탈 제어 방법 및 플라즈마 처리 장치
US20190267277A1 (en) Plasma processing apparatus and method for manufacturing mounting stage
US20200234928A1 (en) Semiconductor plasma processing equipment with wafer edge plasma sheath tuning ability
CN105702572B (zh) 等离子体蚀刻方法
TW202249540A (zh) 脈衝dc電漿腔室中的電漿均勻性控制
US7578945B2 (en) Method and apparatus for tuning a set of plasma processing steps
KR20200101993A (ko) 기판 지지부를 위한 프로세스 키트
TW201309104A (zh) 感應耦合電漿處理裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination