KR102631507B1 - 웨이퍼의 선단 에지에서의 피처 프로파일 틸팅을 개선하기 위한 에지 링 어셈블리 - Google Patents

웨이퍼의 선단 에지에서의 피처 프로파일 틸팅을 개선하기 위한 에지 링 어셈블리 Download PDF

Info

Publication number
KR102631507B1
KR102631507B1 KR1020160103560A KR20160103560A KR102631507B1 KR 102631507 B1 KR102631507 B1 KR 102631507B1 KR 1020160103560 A KR1020160103560 A KR 1020160103560A KR 20160103560 A KR20160103560 A KR 20160103560A KR 102631507 B1 KR102631507 B1 KR 102631507B1
Authority
KR
South Korea
Prior art keywords
edge ring
esc
lower inner
inner edge
ring
Prior art date
Application number
KR1020160103560A
Other languages
English (en)
Other versions
KR20170021747A (ko
Inventor
윌리엄 프레드릭 보쉬
타마락 판드훔소포른
라제쉬 도라이
브렛 씨. 리처드슨
제임스 씨. 베터
패트릭 청
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20170021747A publication Critical patent/KR20170021747A/ko
Application granted granted Critical
Publication of KR102631507B1 publication Critical patent/KR102631507B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/20—Means for supporting or positioning the object or the material; Means for adjusting diaphragms or lenses associated with the support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

ESC (electrostatic chuck) 를 둘러싸도록 구성된 상부 에지 링으로서, ESC는 기판을 지지하기 위한 상단 표면 및 상단 표면을 둘러싸는 환형 스텝을 갖고, 환형 스텝은 상단 표면보다 낮은 환형 선반을 규정하고, 상부 에지 링은 환형 선반 위에 배치되는, 상부 에지 링; 환형 스텝 내의 상부 에지 링 아래에 배치되고 환형 선반 위에 배치되는 하부 내측 에지 링으로서, 전기적으로 전도성 재료로부터 형성되고, ESC로부터 전기적으로 절연되는, 하부 내측 에지 링; 및 내측 에지 링을 둘러싸는 하부 외측 에지 링으로서, 환형 스텝 내의 상부 에지 링 아래에 배치되고 환형 선반 위에 배치되고, 전기적으로 절연성 재료로부터 형성되는, 하부 외측 에지 링을 포함한 에지 링 어셈블리가 제공된다.

Description

웨이퍼의 선단 에지에서의 피처 프로파일 틸팅을 개선하기 위한 에지 링 어셈블리{EDGE RING ASSEMBLY FOR IMPROVING FEATURE PROFILE TILTING AT EXTREME EDGE OF WAFER}
본 실시예들은 반도체 웨이퍼 프로세싱 장비 툴들, 보다 구체적으로, 플라즈마 프로세스 챔버들 내에서 사용되는 에지 링 어셈블리들에 관한 것이다.
플라즈마 에칭 프로세스가 웨이퍼 상에서 실시될 때, 플라즈마 시스는 웨이퍼의 베벨 에지 주위에서 벤딩하는 (bend) 경향이 있다. 이 효과 때문에, 웨이퍼의 선단 에지에서, 에칭된 피처들의 프로파일들은 웨이퍼의 에지를 향해 틸팅한다 (tilt). 이 틸팅은 디바이스들에 부정적인 영향을 줄 수 있고 (catastrophic), 그리고 실질적으로 웨이퍼의 선단 에지 구역을 사용할 수 없게 만들 수도 있다. 예로서, 3D NAND 구조체들은 피처 프로파일 틸팅에 기인하여 하부 콘택트들을 잃을 수도 있다. 예로서, MEMS 디바이스들은, 심지어 피처들의 0.1 내지 0.2 도의 틸팅이 MEMS 자이로스코프를 동작 불가능하게 만들 수도 있기 때문에 피처 틸팅에 특히 민감할 수 있다. 현 기술 하에서, 실리콘 자이로스코프들과 같은 MEMS 디바이스들은 플라즈마 에칭 프로세스들을 통해 제작된다. MEMS 디바이스들의 제작에 적합한 플라즈마 에칭 챔버의 일 예는 Lam Research Corporation에 의해 제작된 TCP® 9400DSiE™ (Deep Silicon Etch) 이다. 피처 프로파일 틸팅은 기판의 에지 구역에서 생성되는 Si 자이로스코프들의 직교위상 (quadrature) 에러를 유발하고, 그리고 따라서 수율을 감소시킨다. 방사상 거리의 단위당 얻은 면적이 웨이퍼의 에지에서 가장 크기 때문에, 사용 가능한 반경에서의 고르게 증가하는 이득들이 수율을 상당히 개선시킬 수 있다.
본 발명들의 실시예들은 이 맥락에서 발생한다.
본 개시의 구현예들은 선단 웨이퍼 에지 구역에서 피처 프로파일 틸팅을 감소시키도록 구성되는 에지 링 어셈블리를 제공한다. 에지 구역에서 피처 프로파일 틸팅을 감소시킴으로써, 웨이퍼의 보다 많은 사용 가능한 영역이 제조된 디바이스들, 예를 들어 MEMS Si 자이로스코프들의 수율에서 결과적인 개선들과 함께 이용할 수 있게 된다. 본 개시의 구현예들에서, RF 전력이 (하단 전극과 같은) ESC (electrostatic chuck) 에 인가될 때 ESC에 대한 용량성 결합을 나타내는 패시브로 전력 공급된 에지 링 전극이 제공된다. 에지 링의 패시브 전력 공급은 개별 RF 전력 공급부의 부가적인 비용 또는 부가된 복잡성을 요구하지 않지만, 여전히 웨이퍼 에지에서 에칭된 피처들의 프로파일 틸팅의 개선을 제공한다.
본 개시의 실시예들은, 에지-국부화된 이온 궤적 제어를 용이하게 하고 그리고 이에 따라 통상적으로 방사상으로 최외측 5 내지 15 ㎜ (예를 들어 150 ㎜ 웨이퍼에 대해 반경을 따라 대략 60 내지 75 ㎜, 200 ㎜ 웨이퍼에 대해 반경을 따라 85 내지 100 ㎜, 300 ㎜ 웨이퍼에 대해 반경을 따라 135 내지 150 ㎜, 등의 범위 그리고 범위를 넘은 범위 (약 1 내지 5 ㎜의 범위의 에지 배제부를 포함하여)) 를 포괄하는 선단 웨이퍼 에지에서 웨이퍼 프로파일의 튜닝 (tuning) 을 제공하도록, 선단 웨이퍼 에지에서 플라즈마 시스 경계에 대한 제어를 가능하게 하고 제어를 얻기 위한 방법들, 장치, 및 시스템들을 제공한다. 이온 궤적에 대한 제어를 달성하는 것 및 웨이퍼 에지 근방의 시스 벤딩에 기인하여 유발된 결과로 발생한 이온 포커싱 영향들을 최소화하는 것은, 웨이퍼에 대한 이온 궤적들뿐만 아니라 이온 대 중성자 플럭스 비를 조작할 수 있다.
선단 웨이퍼 에지의 부근의 플라즈마 시스 경계는 에지 링 어셈블리를 넘어 시스 연속성을 가능하게 함으로써 수정될 수 있다. 패시브로 전력 공급된 에지 링 전극에 기인한 수정된 시스 경계의 존재는 웨이퍼 에지에서의 이온 틸팅 및 이온 포커싱을 감소시킨다.
일 구현예에서, RF 전력 공급부에 대한 전기적 연결을 위해 구성되는 ESC를 둘러싸도록 구성된 상부 에지 링으로서, ESC는 기판을 지지하기 위한 상단 표면 및 상단 표면을 둘러싸는 환형 스텝을 갖고, 환형 스텝은 상단 표면보다 낮은 환형 선반을 규정하고, 상부 에지 링은 환형 선반 위에 배치되고, 상부 에지 링은 전기적으로 절연성 재료로부터 형성되는, 상부 에지 링; 환형 스텝 내의 상부 에지 링 아래에 배치되고 그리고 환형 선반 위에 배치되는 하부 내측 에지 링으로서, 전기적으로 전도성 재료로부터 형성되고, ESC로부터 전기적으로 절연되는, 하부 내측 에지 링; 및 하부 내측 에지 링을 둘러싸는 하부 외측 에지 링으로서, 환형 스텝 내의 상부 에지 링 아래에 배치되고 그리고 환형 선반 위에 배치되고, 전기적으로 절연성 재료로부터 형성되는, 하부 외측 에지 링을 포함하는, 플라즈마 프로세싱 챔버를 위한 에지 링 어셈블리가 제공된다.
일 구현예에서, 하부 내측 에지 링과 ESC 사이의 유전체 분리는 미리 규정된 전기 용량을 제공하도록 구성되고, RF 전력 공급부로부터 ESC로 이송된 전력은 미리 규정된 전기 용량에 의해 결정된 바와 같이 미리 규정된 상대적인 양으로 하부 내측 에지 링으로 이송된다.
일 구현예에서, 상부 에지 링은 석영 재료로부터 형성된다.
일 구현예에서, 하부 외측 에지 링은 석영 재료로부터 형성된다.
일 구현예에서, 하부 내측 에지 링은 알루미늄 재료로부터 형성된다.
일 구현예에서, 하부 내측 에지 링은 ESC로부터 전기적 절연을 제공하는 양극 산화된 알루미늄 표면을 갖는다.
일 구현예에서, 하부 내측 에지 링 및 하부 외측 에지 링은 ESC의 환형 선반 바로 위에 배치된다.
일 구현예에서, 플라즈마 프로세싱 동안 RF 전력 공급부로부터 ESC로의 RF 전력의 인가는 ESC에 대한 하부 내측 에지 링의 용량성 결합을 제공한다.
일 구현예에서, 플라즈마 프로세싱 동안 용량성 결합은, 플라즈마 프로세싱 동안 형성되는 플라즈마 시스 (sheath) 로 하여금 상부 에지 링 위에 실질적으로 규정되는 공간 구역 내로 방사상으로 연장되게 한다.
일 구현예에서, 플라즈마 프로세싱 동안 용량성 결합은 기판의 에지 구역에서의 이온 포커싱을 감소시킨다.
일 구현예에서, 플라즈마 프로세싱 동안 용량성 결합은 기판의 상단 표면에 수직인 표면으로부터 기판의 에지 구역에서의 이온 궤적들의 틸팅 (tilting) 을 감소시킨다.
일 구현예에서, 상부 에지 링은 환형으로 성형되고, 약 190 ㎜ 내지 230 ㎜의 범위 내에서 내경과 외경 사이로 연장하고, 약 15 내지 25 ㎜의 방사상 두께/폭, 및 약 2 ㎜ 내지 5 ㎜의 높이를 갖는다.
일 구현예에서, 하부 내측 에지 링은 환형으로 성형되고, 약 190 ㎜ 내지 225 ㎜의 범위 내에서 내경과 외경 사이로 연장하고, 약 15 내지 20 ㎜의 방사상 두께/폭, 및 약 8 내지 15 ㎜의 높이를 갖는다.
일 구현예에서, 하부 내측 에지 링의 내경은, 측벽과 하부 내측 에지 링 사이의 환형 갭을 규정하도록, ESC의 환형 스텝에 의해 규정된 측벽의 직경보다 약 0.5 내지 1 ㎜ 크다.
일 구현예에서, 하부 외측 에지 링은 환형으로 성형되고, 약 220 ㎜ 내지 245 ㎜의 범위 내에서 내경과 외경 사이로 연장하고, 약 10 내지 15 ㎜의 방사상 두께/폭, 및 약 8 ㎜ 내지 15 ㎜의 높이를 갖는다.
일 구현예에서, 상부 에지 링은 상단 표면을 갖고, 상부 에지 링의 상단 표면은 상부 에지 링의 내경에서 규정된 계단형 에지를 갖고, 계단형 에지의 하부 부분은, 기판이 존재할 때 기판이 계단형 에지의 하부 부분을 넘어 연장하도록, ESC의 상단 표면보다 낮은 높이에 있도록 구성된다.
일 구현예에서, 하부 내측 에지 링은 이트리아 외측 코팅을 포함한다.
일 구현예에서, 프로세스 챔버; 프로세스 챔버 내에 배치된 ESC로서, ESC는 플라즈마 프로세싱 동안 기판을 지지하도록 구성되는 상단 표면을 갖고, ESC는 상단 표면을 둘러싸는 환형 스텝을 더 포함하고, 환형 스텝은 상단 표면보다 낮은 높이에 환형 선반을 규정하는, ESC; 환형 선반 위에 배치되고, 전기적으로 절연성 재료로부터 형성되는, 상부 에지 링; 환형 스텝 내의 상부 에지 링 아래에 배치되고 그리고 환형 선반 위에 배치되는 하부 내측 에지 링으로서, 전기적으로 전도성 재료로부터 형성되고, ESC로부터 전기적으로 절연되는, 하부 내측 에지 링; 하부 내측 에지 링을 둘러싸는 하부 외측 에지 링으로서, 환형 스텝 내의 상부 에지 링 아래에 배치되고 그리고 환형 선반 위에 배치되고, 전기적으로 절연성 재료로부터 형성되는, 하부 외측 에지 링; 및 ESC 내에 배치되고, 기판 상에 바이어스 전압을 생성하도록 제 1 RF 전력 공급부로부터 RF 전력을 수신하도록 구성되는, 바이어스 전극을 포함하는, 플라즈마 프로세싱을 위한 시스템이 제공된다.
도 1a는 본 발명의 일 실시예에 따른, 에칭 동작들을 위한 플라즈마 프로세싱 시스템 (100) 의 구성도 (architectural view) 를 도시한다.
도 1b는 본 발명의 일 실시예에 따른, 플라즈마 프로세싱 시스템 (100) 의 설계도를 도시한다.
도 2는 웨이퍼의 에지 구역에서 에칭된 피처들의 틸팅을 도시한, 몇몇의 SEM (scanning electron microscope) 이미지들을 예시한다.
도 3은 웨이퍼의 에지로부터의 거리 대 피처 프로파일 틸팅의 각도들을 예시한 그래프이다.
도 4a는 본 개시의 구현예들에 따른, Lam Research Corporation에 의해 제작된 TCP® 9400DSiE™ (Deep Silicon Etch) 툴의 절단 사시도를 예시한다.
도 4b는 기존의 에지 링 어셈블리 (400) 를 포함한 툴의 일부분의 클로즈 업한 단면도를 예시한다.
도 4c는 도 4b의 부분과 유사한 부분의 클로즈 업한 절단도를 예시한다.
도 5는 본 개시의 구현예들에 따른, 웨이퍼 에지에서의 피처 프로파일 틸팅을 감소시키도록 구성되는 에지 링 어셈블리를 예시한다.
도 6은 본 개시의 구현예들에 따른, 에지 링 어셈블리를 예시한다.
도 7a는 본 개시의 구현예들에 따른, 에지 링 어셈블리의 단면을 예시한다.
도 7b는 본 개시의 구현예들에 따른, 전극 링 (702) 의 폭이 도 7a의 폭과 비교할 때 증가되는 구현예를 예시한다.
도 8a는 본 개시의 구현예들에 따른, ESC에 대한 용량성 결합을 개념적으로 예시하는, 에지 링 어셈블리의 단면을 예시한다.
도 8b는 본 개시의 구현예들에 따른, 도 8a의 구성과 상관된, 방사상 위치의 함수로서 전력을 예시한다.
도 9는 본 개시의 구현예들에 따른, 에지 링 어셈블리의 단면을 예시한다.
도 10은 본 개시의 구현예들에 따른, 에지 링 어셈블리를 예시한다.
도 11은 옥사이드 브레이크쓰루 (breakthrough), 증착, 및 에칭 프로세스들을 포함한 기준 프로세스의 퍼포먼스 (performance) 후 테스트 웨이퍼의 방사상 절단면의 사시도를 도시한 SEM 이미지이다.
도 12a는 표준 설정값 ("STD") 및 이트리아 코팅된 HAA 전극 링을 채용한 설정값 ("HAA Y") 으로부터의 결과들과 비교한, 웨이퍼 에지로부터의 다양한 거리들에서의 피처들의 틸팅 각들을 도시한 차트이다. 도 12b는 피팅된 (fitted) 커브들을 포함한, 도 12a에 도시된 데이터의 그래프 플롯이다.
도 13a, 도 13b, 및 도 13c는 표준 설정값을 사용하여 프로세싱되는, 웨이퍼 에지로부터 각각 대략 0.5 ㎜, 0.7 ㎜, 및 1.2 ㎜에 있는 피처들의 단면들을 도시한 SEM 이미지들이다. 도 13d, 도 13e, 및 도 13f는 이트리아 코팅된 HAA 전극 링을 채용한 설정값을 사용하여 프로세싱되는, 웨이퍼 에지로부터 각각 대략 0.5 ㎜, 0.7 ㎜, 및 1.2 ㎜에 있는 피처들의 단면들을 도시한 대응하는 SEM 이미지들이다.
도 14a, 도 14b, 및 도 14c는 표준 설정값을 사용하여 프로세싱되는, 웨이퍼 에지로부터 각각 대략 1.7 ㎜, 2.2 ㎜, 및 2.7 ㎜에 있는 피처들의 단면들을 도시한 SEM 이미지들이다. 도 14d, 도 14e, 및 도 14f는 이트리아 코팅된 HAA 전극 링을 채용한 설정값을 사용하여 프로세싱되는, 웨이퍼 에지로부터 각각 대략 1.7 ㎜, 2.2 ㎜, 및 2.7 ㎜에 있는 피처들의 단면들을 도시한 대응하는 SEM 이미지들이다.
도 15는 본 개시의 시스템들을 제어하기 위한 제어 모듈을 도시한다.
우선권의 주장
본 출원은 2015년 8월 18일 출원되고 발명의 명칭이 "Edge Ring Assembly for Improving Feature Profile Tilting at Extreme Edge of Wafer"인 미국 가출원 제 62/206,753 호에 대한 우선권을 주장하고, 본 개시는 본 명세서에 전체로서 인용된다.
본 개시의 실시예들은 에지-국부화된 이온 궤적 제어 및 플라즈마 동작을 통해 선단 에지 시스 및 웨이퍼 프로파일 튜닝을 가능하게 하기 위한 방법들, 장치, 및 시스템들을 제공한다. 본 실시예들은 프로세스, 장치, 시스템, 디바이스, 재료, 또는 방법과 같은 수많은 방식들로 구현될 수 있다는 것이 이해되어야 한다. 몇몇의 실시예들이 이하에 기술된다.
일부 구현예들에서, 이온 플럭스 및 궤적들의 선단 웨이퍼 에지 제어는 패시브로 전력 공급된 에지 링 어셈블리를 통해 달성되고, 용량 결합된 에지 링 전극은 ESC 세라믹을 둘러싸는 에지 링 어셈블리 내에 포함된다.
ESC에 대한 에지 링 전극의 용량성 결합을 통해, 선단 웨이퍼 에지의 부근의 플라즈마 시스 경계는 에지 링 어셈블리에 걸쳐 시스 연속성을 가능하게 함으로써 수정될 수 있다. 패시브로 전력 공급된 에지 링 전극에 기인한 수정된 시스 경계의 존재는 웨이퍼 에지에서의 이온 틸팅 및 이온 포커싱을 감소시킨다.
패시브로 전력 공급된 에지 링 어셈블리는 웨이퍼 에지 그리고 웨이퍼 에지 근방의 플라즈마가 영향을 받을 수 있도록 주요 척 주위의 영역에 배치된다. 플라즈마에 대한 영향은 에지 배제부 근방의 영역 내 그리고 웨이퍼의 물리적 에지 외의 영역의 플라즈마 시스의 균일성 및 연속성을 제공하는 것을 도울 수 있다. 균일성을 최대로 제공하는 것 그리고 배제부를 포함하는 것의 이점은, 웨이퍼 당 보다 많은 사용 가능한 디바이스들이 규정될 수 있고, 이는 제조 수율을 증가시킨다는 것이다.
도 1a는 본 발명의 일 실시예에 따른, 에칭 동작들을 위한 플라즈마 프로세싱 시스템 (100) 의 구성도 (architectural view) 를 도시한다. 도 1b는 본 발명의 일 실시예에 따른, 플라즈마 프로세싱 시스템 (100) 의 설계도를 도시한다. 시스템은 유전체 윈도우 (107) 및 척 (103) 을 포함하는 챔버 (101) 를 포함한다. 척 (103) 은 플라즈마 프로세싱 동작들 동안 기판 (105) 을 지지하도록 규정된다. 본 명세서에 지칭된 바와 같은 기판은 제한 없이, 반도체 디바이스 제조 동안 존재하는 본질적으로 임의의 다른 타입의 기판 중에서도, 반도체 웨이퍼들, 하드 드라이브 디스크들, 광 디스크들, 유리 기판들, 평판 디스플레이 표면들, 액정 디스플레이 표면들을 의미한다. 일 실시예에서, 척 (103) 은 기판 (105) 을 지지하고 홀딩하기 위한 ESC이다. 또 다른 실시예에서, 척 (103) 은 물리적 억제력에 의해 기판 (105) 을 홀딩하도록 규정된다. 척 (103) 은 바이어스 매칭 회로 (113) 및 IEADF (ion energy and angular distribution function) 제어 회로 (115) 에 의해, 바이어스 RF (radiofrequency) 전력 공급부 (111) 로부터 RF 전력을 수신하도록 연결된 하나 이상의 바이어스 전극들 (104) (이하 바이어스 전극 (104)) 을 포함한다. 바이어스 RF 전력 공급부 (111) 는 전기적 연결들 (119A 및 119B) 에 의해 나타낸 바와 같이, 기준 접지 전위 (117) 와 바이어스 매칭 회로 (113) 사이에 연결된다. 바이어스 매칭 회로 (113) 는 IEADF 제어 회로 (115) 에 전기적으로 연결되고, IEADF 제어 회로 (115) 는 전기적 연결 (119C) 에 의해 나타낸 바와 같이, 결국 바이어스 전극 (104) 에 전기적으로 연결된다.
척 (103) 이 정전 척으로서 규정되는 일 실시예에서, 척 (103) 은 기판 (105) 의 처킹 (chucking) 및 디처킹 (de-chucking) 을 가능하게 하도록 클램프 전극들 (미도시) 을 포함한다. 또한, 이 실시예에서, 필터 및 DC (direct current) 클램프 전력 공급부는 클램프 전극들에 의한 척 (103) 에 대한 기판 (105) 의 정전 클램핑에 영향을 주도록 제공되다. 또한, 척 (103) 은 기판 (105) 을 수용하고, 기판 (105) 을 척 (103) 상으로 하강시키고, 그리고 기판 (105) 을 척 (103) 으로부터 리프팅하기 위한 리프팅 핀들 등과 같은 다른 제어 시스템들을 포함할 수 있다. 부가적으로, 도시되지 않았지만, 펌프들은 플라즈마 프로세싱 동작들 동안 챔버 (101) 내의 압력의 제어, 및 챔버 (101) 로부터의 가스 부산물들의 배기를 제공하도록 챔버 (101) 에 연결된다.
다양한 실시예들에서, 유전체 윈도우 (107) 는 그 중에서도 세라믹 재료 또는 석영과 같은 유전체 재료로부터 형성된다. 다른 실시예들에서 유전체 윈도우 (107) 가 챔버 (101) 내에서 플라즈마 프로세싱 동작들 동안 노출되는 조건들을 견딜 수 있는 한, 유전체 윈도우 (107) 가 다른 유전체 재료들로부터 형성될 수 있다는 것이 이해되어야 한다. 일부 플라즈마 프로세싱 동작들에서, 챔버 (101) 는 약 50 ℃ 내지 약 130 ℃의 온도 범위 이내인 상승된 온도들로 동작된다. 일반적으로, 챔버 (101) 내의 온도는 수행되는 구체적인 에칭 프로세스에 따라 결정될 것이다. 또한, 챔버 (101) 는 약 10 mT (milliTorr) 내지 약 500 mT의 압력 범위 이내인 감소된-압력 조건들로 동작할 수 있다.
시스템 (100) 은 또한 챔버 (101) 외부의 유전체 윈도우 (107) 위에 배치된 TCP (transformer coupled plasma) 코일 (109) 을 포함한다. TCP 코일 (109) 은 TCP 매칭 회로 (123) 에 의해 TCP RF 전력 공급부 (121) 로부터 RF 전력을 수신하도록 연결된다. 구체적으로, TCP RF 전력 공급부 (121) 는 전기적 연결들 (127A 및 127B) 에 의해 나타낸 바와 같이, 기준 접지 전위 (125) 와 TCP 매칭 회로 (123) 사이에 전기적으로 연결된다. TCP 매칭 회로 (123) 는 전기적 연결들 (127B 및 127C) 에 의해 나타낸 바와 같이, TCP 전력 공급부 (121) 와 TCP 코일 (109) 사이에 전기적으로 연결된다. TCP 매칭 회로 (123) 는 TCP 코일 (109) 로의 RF 전력의 효율적인 전송을 제공하도록, TCP 코일 (109) 로의 RF 전력 전송 경로의 임피던스를 제어하기 위해서 규정된다.
플라즈마 프로세싱 동작들 동안, 프로세스 가스는 챔버 (101) 내로 흐르고, 그리고 RF 전력은 TCP RF 전력 공급부 (121) 로부터 TCP 코일 (109) 로 공급된다. TCP 코일 (109) 을 통과하는 RF 전력은 챔버 (101) 내에 전자기 전류를 유도하고, 전자기 전류는 플라즈마 (129) 를 생성하도록 프로세스 가스에 작용한다. 이 방식에서, TCP 코일 (109) 은 변압기의 1차 코일로서 거동하고, 그리고 플라즈마 (129) 는 변압기의 2차 코일로서 거동한다. 플라즈마 (129) 는 기판 (105) 과 콘택트할 시에 기판 (105) 으로부터 재료들을 제거, 즉, 에칭하도록 작용하는, 라디칼들 및 이온들 (양 및 음) 과 같은 반응성 구성 요소들을 포함한다.
챔버 (101) 가 제조 설비 내에 설치될 때, 챔버 (101) 는, 챔버 (101) 로의 프로세스 가스들의 공급, 챔버 (101) 로부터의 프로세스 가스들 및 부산물들의 배기, 챔버 (101) 내의 압력의 모니터링 및 제어, 챔버 (101) 내의 온도의 모니터링 및 제어, 및 환경 입자 제어를 제공하는 시스템들에 커플링된다는 것이 이해되어야 한다. 또한, 챔버 (101) 가 챔버 (101) 내로의 기판 (105) 의 로봇식 이송 및 챔버 (101) 로부터의 기판 (105) 의 로봇식 제거를 제공하도록 규정된 이송 챔버에 커플링될 수 있다는 것이 이해되어야 한다.
동작 동안, RF 전력은, 결국 기판 (105) 위에 생성된 플라즈마 (129) 내에 존재하는 이온 집단에 가해진 힘을 제어하는, 기판 (105) 상에 존재하는 DC (direct current) 바이어스 전압을 생성하고 제어하도록, 바이어스 매칭 회로 (113) 및 IEADF 제어 회로 (115) 에 의해, 바이어스 RF 전력 공급부 (111) 로부터 바이어스 전극 (104) 으로 전송된다. 바이어스 전극 (104) 에 전송된 RF 전력은 바이어스 전극 (104) 에 인가된 RF 바이어스 전압에 대응한다. 기판 (105) 상에 구축된 DC 바이어스 전압 및 바이어스 전극 (104) 에 인가된 RF 바이어스 전압 양자는, RF 전력을 바이어스 매칭 회로 (113) 및 IEADF 제어 회로 (115) 에 의해, 바이어스 RF 전력 공급부 (111) 로부터 바이어스 전극 (104) 으로 인가하는 결과로서 동시에 발생한다. 따라서, 바이어스 RF 전력 공급부 내의 IEADF 제어 회로 (115) 는 기판 (105) 상의 DC 바이어스 전압 및 바이어스 전극 (104) 상의 RF 바이어스 전압 양자에 영향을 준다.
DC 바이어스 전압은 기판 (105) 상의 특정한 지점에서의 평균 이온 에너지의 표시 (representation) 이다. DC 바이어스 전압은 기판 (105) 대전이 발생할 때 기판 (105) 상에 구축된다. IEADF 제어 회로 (115) 는 DC 바이어스 전압이 펄싱된 바이어스 RF 전력 공급부 모드로 발전하는 레이트를 제어한다. CW (연속파) 바이어스 RF 전력 공급부 모드에서, 기판 (105) 상의 DC 바이어스 전압은 정상 상태에 도달하도록 허용된다. 따라서, CW 바이어스 RF 전력 공급부 모드에서, 기판 (105) 상의 DC 바이어스 전압에 대한 IEADF 제어 회로 (115) 의 효과는 관련되지 않는다. 또한, 플라즈마 (129) 시스 에지에서 (척 (103) 내의 모든 용량성 층들 및 바이어스 매칭 회로 (113) 후) 보이는 RF 파형이 IEADF 제어 회로 (115) 에 의해 제어될 것임이 이해되어야 한다. 그리고, 이온들은 이온들이 기판 (105) 을 향해 가속화됨에 따라서 IEADF를 구성하도록 플라즈마 (129) 시스 에지에서의 RF 파형에 대응한다 (respond).
다양한 실시예들에서, RF 전력 공급부 (111) 는 단일의 RF 생성기 또는 복수의 RF 생성기들을 포함하도록 규정될 수 있다. 또한, RF 전력 공급부 (111) 는 하나 이상의 주파수들로 RF 전력을 생성하도록 규정될 수 있다. 그리고, 복수의 RF 생성기들의 경우에, RF 전력 공급부 (111) 는 동시 방식으로 복수의 주파수들로 RF 전력을 생성할 수 있다. 바이어스 매칭 회로 (113) 는 바이어스 전극 (104) 으로의 RF 전력의 효율적인 전송을 제공하도록, 바이어스 전극 (104) 으로의 RF 전력 전송 경로의 임피던스를 제어하도록 규정된다.
플라즈마 프로세싱 챔버 (101) 는 플라즈마 프로세싱 동작들 동안 기판 (105) 의 노출된 표면에 도달하는 에너제틱 (energetic) 이온 집단을 생성하고 제어하도록 다양한 주파수들로 RF 전력 공급부 (111) 에 의해 생성될 때 RF 바이어스 전력을 활용한다. 수행될 특정한 에칭 애플리케이션에 따라, 기판 (105) 에 도달하는 연관된 IEADF (ion energy and angular distribution functions) 및 다양한 에너지들의 이온 집단의 부분을 제어하는 것이 중요할 수도 있다. 바이어스 RF 전력 공급부 (111) 의 펄싱, 즉, 바이어스 펄싱은 기판 (105) 에서 IEADF를 생성하도록 활용될 수 있다. 바이어스 펄싱 동작은 공급된 바이어스 RF 전력의 펄스 듀티 사이클 (D.C.) 및 PRF (pulse repetition frequency) 와 연관된 시간 기간에 걸쳐 기판 (105) 을 향해 다양한 에너지들로부터의 이온 집단들의 이송을 유발한다. 그러나, 또한 바이어스 펄싱 동작 동안 기판 (105) 이 기판 (105) 상의 특정한 플라즈마 프로세싱 결과를 획득하도록 노출되는 IEADF를 제어하는 것이 필수적이다. 본 발명의 다양한 실시예들에 따라, IEADF 회로 (115) 는 기판 (105) 이 노출되는 저 에너지 및 고 에너지 이온들의 집단들을 제어하기 위해서 바이어스 펄싱 동작 동안 IEADF를 제어하도록 규정되고 동작된다.
논의된 바와 같이, 바이어스 RF 전력은 바이어스 RF 전력 공급부 (111) 로부터 바이어스 매칭 회로 (113) 를 통해 IEADF 회로 (115) 를 통해 바이어스 전극 (104) 으로 공급된다. 바이어스 전극 (104) 으로부터, 바이어스 RF 전력은 전기적으로 접지되는 챔버 (101) 의 주위의 구조체들로 플라즈마 (129) 를 통해 전송된다. 바이어스 매칭 회로 (113) 내의 회로 컴포넌트들 (components) 은 플라즈마 (129) 를 통한 바이어스 RF 전력의 효율적인 전송을 가능하게 하도록 임피던스 매칭을 제공한다. 바이어스 RF 전력 공급부 회로는 연속파 바이어스 RF 전력 공급부 모드 또는 펄싱된 바이어스 RF 전력 공급부 모드로 동작될 수 있다.
도 2는 웨이퍼의 에지 구역에서 에칭된 피처들의 틸팅을 도시하는, 몇몇의 SEM (scanning electron microscope) 이미지들을 예시한다. SEM 이미지 (200) 는 웨이퍼의 에지에서의 절단 부분의 사시도를 도시한다. SEM 이미지 (202) 는 웨이퍼의 에지로부터 약 0.5 ㎜에 있는 150 μ (micron) 트렌치의 사시도를 도시한다. SEM 이미지 (204) 는 웨이퍼의 에지로부터 약 0.7 ㎜에 위치된 몇몇의 0.6 μ 트렌치들의 단면을 도시한다. 피처들의 틸팅은 대략 9.96 도로 꽤 뚜렷하다. SEM 이미지 (206) 는 웨이퍼의 에지로부터 약 1.2 ㎜에 있는 몇몇의 1.0 μ 트렌치들의 단면을 도시한다. 피처들의 틸팅은 대략 6.47 도이다. SEM 이미지 (208) 는 웨이퍼 에지로부터 대략 1.7 ㎜에 있는 몇몇의 2 μ 트렌치들의 단면을 도시하고, 트렌치들은 약 3.81 도의 틸팅을 나타낸다. SEM 이미지 (210) 는 웨이퍼 에지로부터 약 2.2 ㎜에 있는 몇몇의 5 μ 트렌치들의 단면을 도시하고, 트렌치들은 약 2.4 도의 틸팅을 나타낸다. SEM 이미지 (212) 는 웨이퍼 에지로부터 약 2.7 ㎜에 있는 몇몇의 10 μ 트렌치들의 단면을 도시하고, 트렌치들은 약 1.13 도의 틸팅을 나타낸다. SEM 이미지 (214) 는 웨이퍼 에지로부터 약 3.2 ㎜에 있는 30 μ 트렌치의 단면을 도시하고, 트렌치는 약 0.51 도의 틸팅을 나타낸다. SEM 이미지 (216) 는 웨이퍼 에지로부터 약 4.2 ㎜에 있는 50 μ 트렌치의 단면을 도시한다. SEM 이미지 (218) 는 웨이퍼 에지로부터 약 5.2 ㎜에 있는 80 μ 트렌치의 단면을 도시한다.
도 3은 웨이퍼의 에지로부터의 거리 대 피처 프로파일 틸팅의 각도들을 예시한 그래프이다. 보이는 바와 같이, 웨이퍼의 에지로부터의 거리가 감소함에 따라 틸팅의 정도가 급격히 증가된다. 웨이퍼 에지로부터 3.2 ㎜에서, 0.37 도의 틸팅이 관찰되었고, 이는 상기에 언급된 바와 같이, Si 자이로스코프와 같은 MEMS 디바이스에 적합하지 않을 수도 있다.
도 4a는 본 개시의 구현예들에 따른, Lam Research Corporation에 의해 제작된 TCP® 9400DSiE™ (Deep Silicon Etch) 툴의 절단 사시도를 예시한다. 도 4b는 기존의 에지 링 어셈블리 (400) 를 포함한 툴의 일부분의 클로즈 업한 단면도를 예시한다. 도 4c는 도 4b의 부분과 유사한 부분의 클로즈 업한 절단도를 예시한다. 도시된 바와 같이, 정전 척 (ESC) (103) 은 세라믹 상단부 (131) 를 가질 수도 있다. 또한, ESC (103) 는 환형 선반 (134) 을 규정하는 환형 스텝 (132) 을 갖는다. 환형 선반 (134) 의 높이는 ESC (103) 의 상단 표면 (130) 의 높이보다 낮다. 에지 링 어셈블리 (400) 는 환형 스텝 (132) 에 의해 규정된 환형 선반 (134) 위에 적어도 부분적으로 위치된다.
에지 링 어셈블리 (400) 는 ESC (103) 의 상단 표면 (130) 을 둘러싸고, 그리고 환형 선반 (134) 위의 환형 스텝 (132) 내에 배치된 석영 에지 링 (402) 을 포함한다. 알루미나 에지 링 (404) 은 석영 에지 링 아래 그리고 환형 선반 (134) 위의 환형 스텝 (132) 내에 배치된다. 알루미나 에지 링 (404) 을 둘러싸는 알루미나 스페이서 (408) 가 규정된다. 석영 에지 링 (402) 및 알루미나 스페이서를 둘러싸는 양극 산화된 알루미늄 (Al) 접지 링 (406) 이 규정된다. 접지 링 (406) 은 챔버 벽들에 접지된다.
또한 플라즈마 시스 (129) 가 개념적으로 예시된다. 플라즈마 시스 (129) 는 대략 웨이퍼 (105) 의 에지 구역으로 연장하지만, 전기적으로 절연성 석영 에지 링 (402) 에 기인하여 이 지점에서 붕괴된다는 것이 주의될 것이다. 결과는, 시스가 웨이퍼 (105) 의 주변에 그리고 주변을 넘어 연속적이지 않고, 웨이퍼 상단 표면에 대해 수직에서 이격된 이온 궤적들의 틸팅을 발생시키고, 이에 따라 에칭된 피처들의 틸팅을 발생시킨다는 것이다.
도 5는 본 개시의 구현예들에 따른, 웨이퍼 에지에서의 피처 프로파일 틸팅을 감소시키도록 구성되는 에지 링 어셈블리를 예시한다. 에지 링 어셈블리는 ESC (103) 의 상단 표면을 둘러싸는 상단 에지 링 (500) 을 포함한다. 다양한 구현예들에서, 상단 에지 링 (500) 은 석영 또는 이트륨 옥사이드 (이트리아) 와 같은 절연성 재료로부터 형성된다. 상단 에지 링 (500) 은 환형 스텝 (132) 의 환형 선반 (134) 위에 배치된다. 패시브로 전력 공급된 전극 링 (502) 이 상단 에지 링 (500) 아래에 있다.
일부 구현예들에서, 전극 링 (502) 의 표면 상의 양극 산화된 층이 ESC (103) 로부터의 전극 링 (502) 의 전기적 절연을 제공하도록, 전극 링 (502) 은 단단한 양극 산화된 알루미늄으로부터 형성된다. 일부 구현예들에서, 측벽 (136) 및 환형 선반 (134) 과 같은, 전극 링 (502) 과 콘택트하거나 전극 링 (502) 에 인접한, ESC의 외측 표면들은 ESC와 전극 링 사이의 전기적 절연을 제공하도록 양극 산화될 수도 있다. 또 다른 구현예들에서, 개별적인 절연체 (미도시) 는 ESC와 전극 링 사이에 규정된다. 전극 링 (502) 은 환형 선반 (134) 위의 환형 스텝 내에 배치되고, 그리고 환형 스텝 (132) 에 의해 규정되는 ESC의 측벽 (136) 을 둘러싼다.
이하에 더 논의된 바와 같이, 전극 링 (502) 과 ESC (103) 사이에 갭이 있다. 전극 링 (502) 은, RF 전력이 ESC에 인가될 때 갭이 ESC에 대한 목표된 레벨의 용량성 결합을 제공하도록 구성될 수 있다. 웨이퍼의 에지 밖 또는 웨이퍼의 에지를 넘어 플라즈마 시스를 연장시키고, 그리고 웨이퍼의 에지에서의 프로파일 틸팅을 개선하도록, 용량성 결합은 전극 링 (502) 에 RF 전력을 제공한다.
예시된 구현예에서, 석영 외측 링 (504) 은 상단 에지 링 (500) 및 전극 링 (502) 양자를 둘러싼다. 석영 외측 링 (504) 은 접지 링 (506) 으로부터 전극 링 (502) 을 분리시킨다. 스페이서 (508) (예를 들어 알루미나) 는 접지 링 (506) 으로부터 ESC를 분리시킨다.
일부 구현예들에서, 상단/상부 에지 링 (500) 은 환형으로 성형되고, 약 190 ㎜ 내지 230 ㎜의 범위의 내경과 외경 사이로 연장한다. 일부 구현예들에서, 상단 에지 링 (500) 의 높이는 약 2 내지 5 ㎜이다. 일부 구현예들에서, 상단 에지 링 (500) 의 높이는 약 2 내지 4 ㎜이다. 일부 구현예들에서, 상단 에지 링 (500) 의 높이는 약 3 ㎜이다. 일부 구현예들에서, 상단 에지 링 (500) 의 높이는 약 3.2 ㎜이다. 일부 구현예들에서, 상단 에지 링 (500) 의 방사상 두께/폭은 약 10 내지 25 ㎜이다. 일부 구현예들에서, 상단 에지 링 (500) 의 방사상 두께/폭은 약 15 내지 25 ㎜이다. 일부 구현예들에서, 상단 에지 링 (500) 의 방사상 두께/폭은 약 11 내지 14 ㎜이다. 일부 구현예들에서, 상단 에지 링 (500) 의 방사상 두께/폭은 약 12 내지 13 ㎜이다.
일부 구현예들에서, 하부 내측 에지 링은 환형으로 성형되고, 약 190 ㎜ 내지 225 ㎜의 범위의 내경과 외경 사이로 연장한다. 일부 구현예들에서, 전극 링 (502) 의 높이는 약 8 내지 15 ㎜이다. 일부 구현예들에서, 전극 링 (502) 의 높이는 약 9 내지 12 ㎜이다. 일부 구현예들에서, 전극 링 (502) 의 높이는 약 9.7 ㎜이다. 일부 구현예들에서, 전극 링 (502) 의 방사상 두께/폭은 약 15 내지 20 ㎜이다. 일부 구현예들에서, 전극 링 (502) 의 방사상 두께/폭은 약 10 내지 15 ㎜이다. 일부 구현예들에서, 전극 링 (502) 의 폭은 약 11 내지 14 ㎜이다. 일부 구현예들에서, 전극 링 (502) 의 폭은 약 12 내지 13 ㎜이다.
도 6은 본 개시의 구현예들에 따른, 에지 링 어셈블리를 예시한다. 도 6의 예시된 구현예는, 상단 에지 링이 제거되고 그리고 전극 링 (502) 의 높이가 상단 에지 링 (502) 의 높이와 대략 동일한 양만큼 증가된다는 것을 제외하고, 도 5의 구현예와 유사하다. 이 구성은 상단 에지 링과 같은 부가적인 상부 절연성 층의 부재에 기인하여 개선된 전기적 성능을 제공한다. 그러나, 전극 링의 노출된 표면 (예를 들어, 양극 산화된 알루미늄 표면) 이 스퍼터링될 (sputtered) 수 있고 그리고 웨이퍼 에지에서 수율 손실을 유발할 수도 있다.
일부 구현예들에서, 전극 링 (502) 의 높이는 약 10 내지 16 ㎜이다. 일부 구현예들에서, 전극 링 (502) 의 높이는 약 12 내지 14 ㎜이다. 일부 구현예들에서, 전극 링 (502) 의 높이는 약 12.9 ㎜이다. 일부 구현예들에서, 전극 링 (502) 의 폭은 약 11 내지 14 ㎜이다. 일부 구현예들에서, 전극 링 (502) 의 폭은 약 12 내지 13 ㎜이다. 일부 구현예들에서, 전극 링 (502) 의 폭은 약 12.5 ㎜이다.
도 7a는 본 개시의 구현예들에 따른, 에지 링 어셈블리의 단면을 예시한다. 예시된 구현예에서, ESC의 상단 표면을 둘러싸는 석영 상부 에지 링 (700) 이 규정된다. 상부 에지 링 (700) 의 두께는, 여전히 핸들링의 목적들을 위해 적합한 내구성을 제공하면서 개선된 전기적 성능을 제공하도록 다른 실시예들과 비교될 때 감소된다. 일부 구현예들에서, 상부 에지 링 (700) 의 두께는 약 2 내지 3 ㎜이다. 일부 구현예들에서, 상부 에지 링 (700) 의 두께는 약 2.5 ㎜이다.
패시브로 전력 공급된 단단한 양극 산화된 알루미늄 전극 링 (702) 은 환형 선반 (134) 위의 환형 스텝 (132) 내의 상부 에지 링 아래에 배치된다. 전극 링 (702) 은 환형 스텝 (132) 에 의해 규정된 측벽 (136) 을 둘러싼다 (측벽 (136) 에 방사상으로 인접함). 석영 하부 외측 링 (704) 은 전극 링 (702) 을 둘러싸고 (전극 링 (702) 에 방사상으로 인접함), 그리고 또한 환형 스텝 (132) 내의 상부 에지 링 (700) 아래에 배치되고 그리고 환형 선반 (134) 위에 배치된다. 세라믹/알루미나 스페이서 (708) 는 하부 외측 링 (704) 의 하부 부분을 둘러싼다 (하부 부분에 방사상으로 인접함). 접지 링 (706) 은 상부 에지 링 (700), 하부 외측 링 (704), 및 스페이서 (708) 를 둘러싼다 (상부 에지 링 (700), 하부 외측 링 (704), 및 스페이서 (708) 에 방사상으로 인접함).
일부 구현예들에서, 전극 링 (702) 의 높이는 약 9 내지 12 ㎜이다. 일부 구현예들에서, 전극 링 (702) 의 높이는 약 10 내지 11 ㎜이다. 일부 구현예들에서, 전극 링 (702) 의 높이는 약 10.4 ㎜이다.
다양한 구현예들에서, 전극 링 (702) 의 폭은 가변할 수도 있다. 도 7b에 도시된 구현예에서, 전극 링 (702) 의 폭은 도 7a의 전극 링 (702) 의 폭과 비교할 때 증가된다. 일부 구현예들에서, 전극 링 (702) 의 폭은 약 10 내지 20 ㎜이다. 일부 구현예들에서, 전극 링 (702) 의 폭은 약 15 내지 18 ㎜이다. 일부 구현예들에서, 전극 링 (702) 의 폭은 약 16 ㎜이다. 보다 넓은 전극 링을 제공하는 것의 이점은, 보다 넓은 영역에 걸친 ESC로부터의 전력의 이송 및 보다 큰 용량성 결합을 제공하는 것이고, 이는 상부 에지 링 영역에 걸친 플라즈마 시스의 보다 큰 연장을 제공할 수도 있다.
도 8a는 본 개시의 구현예들에 따른, ESC에 대한 용량성 결합을 개념적으로 예시하는, 에지 링 어셈블리의 단면을 예시한다. 하부 내측 에지 링을 규정하는 전극 링 (702) 은 전도성 재료로부터 형성될 수 있고 그리고 절연성 외측 층 (800) 을 포함할 수도 있다. 일부 구현예들에서, 전극 링 (702) 은 단단한 양극 산화된 알루미늄 링이고, 절연성 외측 층 (800) 은 Al2O3의 양극 산화 층에 의해 규정된다. 일부 구현예들에서, ESC (103) 는 전극 링 (702) 에 인접한 환형 선반 (134) 및 측벽 (136) 의 외측 표면 상에 규정되는 절연성 층 (802) 을 포함할 수도 있다. 일부 구현예들에서, ESC의 절연성 층 (802) 은 (예를 들어 알루미늄의) 양극 산화 층이다.
전극 링 (702) 은 플라즈마 프로세싱 동안 ESC의 열 팽창을 제공하도록 구성되는, 환형 갭 (804) 에 의해 측벽 (136) 으로부터 분리된다. 또한, 갭 (804) 은 전극 링 (702) 의 내측 표면과 측벽 (136) 사이에 있는 가스/공기의 또 다른 절연성 층을 규정한다. 따라서 제 1 전기 용량 C1은 전극 링 (702) 의 내측 표면의 영역, 측벽 (136) 의 대응하는 영역, 및 (유전체 분리를 규정하는) 이들 영역들을 따라 ESC와 전극 링의 전도성 부분들을 분리하는 거리에 따라 규정된다. 환형 갭은 전극 링으로 패시브로 이송되는 ESC 상의 예상된 RF 전력을 수정하도록 튜닝될 (tuned) 수 있다. 전극 링 내의 RF 전력은, ESC로 이송된 전력이 미리 규정된 상대적인 양으로 전극 링에 이송되도록, 전극 링과 ESC 사이의 거리만큼 설정될 때, 전기 용량 값을 설정함으로써 패시브로 그리고 동적으로 설정된다. 따라서, 전극 링으로 전달된 결과로 발생하는 전력이 유전체 분리인, 전극 링과 ESC의 인접한 전도성 부분들의 물리적 분리에 기초하여 미리 규정되고, 그리고 유전체 분리 양이 전극 링으로 전달되는 전력을 쓰로틀링하고 (throttle) 설정하는 전기 용량 양을 규정하도록, 전극 링으로 패시브로 전달되는 전력과 ESC에 공급된 전력 사이의 상관관계가 달성된다.
예시된 실시예에서, 전극 링 (702) 의 하단 표면은 환형 선반 (134) 과 콘택트한다. 제 1 전기 용량에 대한 유사한 방식 및 효과에서, 제 2 전기 용량 C2는 전극 링 (702) 의 하단 표면의 영역, 및 이 영역에 따른 ESC와 전극 링의 전도성 부분들을 분리하는 거리에 따라 규정된다. 전극 링 (702) 과 ESC (103) 사이의 전체 전기 용량은 전기 용량들 C1 및 C2 양자로부터 규정된다.
전기 용량들 C1 및 C2가 목표된 효과를 달성하도록 튜닝될 수 있다는 것이 이해될 것이다. 예를 들어, 용량성 결합을 통해 ESC로부터 전극 링 (702) 으로 이송될 때 전력의 미리 규정된 감소를 달성하기 위해서 전기 용량들을 튜닝하는 것이 바람직할 수도 있다. 도 8b는 본 개시의 구현예들에 따른, 도 8a의 구성과 상관된, 방사상 위치의 함수로서 전력을 예시한다. 전력 P1은 ESC를 통해 제공될 때 기판의 상단 표면에서 발전된다. 전력 P2는 상부 에지 링의 상단 표면에서 발전된다. 전력 P2가 ESC로 전극 링의 용량성 결합을 통해 생성되기 때문에, 용량성 결합에 영향을 주는 파라미터들은, 전력 P1의 미리 규정된 분율/백분율일 전력 P2를 제공하도록 특별히 튜닝될 수 있다. 일부 구현예들에서, 전력 P2는 전력 P1의 약 50 % 내지 100 % 미만이도록 구성된다. 일부 구현예들에서, 전력 P2는 전력 P1의 약 60 % 내지 90 %이도록 구성된다. 일부 구현예들에서, 전력 P2는 전력 P1의 약 70 % 내지 80 %이도록 구성된다.
도 9는 본 개시의 구현예들에 따른, 에지 링 어셈블리의 단면을 예시한다. 도시된 바와 같이, 상부 에지 링 (700) 은 높이 H1 및 방사상 폭 W1을 가진 환형 구조체이다. 방사상 폭 W1은 상부 에지 링의 내경으로부터 상부 에지 링의 외경으로 연장한다. 상부 에지 링은 상단 표면 (904) 을 갖고, 그리고 상부 에지 링 (700) 의 상단 표면 (904) 은 상부 에지 링의 내경에 규정된 계단형 에지 (906) 를 갖는다. 계단형 에지 (906) 의 하부 부분 (908) 은, 기판이 계단형 에지의 하부 부분에 걸쳐 연장하도록, ESC의 상단 표면 (130) 보다 낮은 높이에 놓이도록 구성된다. 상부 에지 링은 석영 또는 이트리아와 같은 절연성 재료로부터 형성된다.
환형 전극 링 (702) 은 하부 내측 에지 링을 규정하고 그리고 ESC (103) 에 용량 결합된다. 전극 링은 환형 스텝 (132) 내의 상부 에지 링 아래에 그리고 환형 선반 (134) 바로 위에 배치된다. 전극 링 (702) 은 환형 갭 (804) 에 의해 측벽 (136) 으로부터 분리되는 내측 표면 (900) 을 갖는다. 환형 갭 (804) 은 미리 규정된 전기 용량을 제공하도록 구성될 수 있는, 내측 표면 (900) 과 측벽 (136) 사이의 방사상 거리를 규정한다. 일부 구현예들에서, 환형 갭 (804) 은 약 0.5 내지 1 ㎜의 방사상 분리 거리를 규정한다. 전극 링 (702) 의 하단 표면 (902) 은 환형 선반 (134) 상에 놓인다. 전극 링 (702) 은 높이 H2 및 방사상 폭 W2를 갖는다. 전극 링 (702) 은 전도성 재료로부터 형성되고, 그리고 절연성 표면 재료를 포함할 수도 있다. 일 구현예에서, 전극 링 (702) 은 양극 산화된 표면 및 알루미늄 코어를 가진 양극 산화된 알루미늄 재료로부터 형성된다.
하부 외측 에지 링 (704) 은 전극 링 (702) 을 둘러싼다. 하부 외측 에지 링 (704) 은 높이 H3 및 방사상 폭 W3을 가진 환형 구조체이다. 하부 외측 에지 링 (704) 은 상부 에지 링 (700) 아래 그리고 환형 선반 (134) 바로 위에 배치된다. 하부 외측 에지 링 (704) 은 석영과 같은 절연성 재료로부터 형성된다.
제 1 유전체 분리부 S1은 전극 링 (702) 의 대응하는 내측 표면 (900) 과 환형 스텝 (132) 의 측벽 (136) 을 따라 전극 링 (702) 과 ESC (103) 의 전도성 부분들을 분리한다. 제 2 유전체 분리부 S2는 전극 링 (702) 의 대응하는 하단 표면 (902) 과 환형 선반 (134) 을 따라 전극 링 (702) 과 ESC (103) 의 전도성 부분들을 분리한다. 유전체 분리부들 (S1 및 S2) 은 (유전체 분리부 S1에 영향을 주는) 환형 갭 (804) 의 방사상 폭 및 (양극 산화 층들일 수 있는) 절연성 층들 (800 및 802) 의 두께들에 기초하여 구성 가능하고 규정된다.
전술된 치수들 및 파라미터들 중 임의의 것은 기판의 에지 구역에서 에칭된 피처들의 틸팅의 감소를 달성하도록 튜닝될 수도 있고, 이는 ESC (103) 로부터 전극 링 (702) 으로의 전력의 패시브한 이송을 통해 달성된다는 것이 이해되어야 한다.
도 10은 본 개시의 구현예들에 따른, 에지 링 어셈블리를 예시한다. 도 10의 구현예는 전극 링 (502) 을 스퍼터링에 대해 보호하도록, 이트리아 유전체 코팅 (1000) 이 전극 링의 양극 산화된 알루미늄 표면 위에 제공된다는 것을 제외하고, 도 6의 구현예와 유사하다. 다양한 구현예들에서, 이트리아 코팅은 약 50 ㎛ 내지 400 ㎛ 범위의 두께를 가질 수도 있다.
이트리아 코팅된 단단한 양극 산화된 알루미늄 (HAA) 전극 링의 효과는 Lam Research Corporation에 의해 제작된 9400DSiE II 툴을 사용하여 200 ㎜ 체커보드 테스트 웨이퍼에 대해 표준 하드웨어 설정에 대하여 테스트되었다. 도 11은 옥사이드 브레이크쓰루 (breakthrough), 증착, 및 에칭 프로세스들을 포함한 기준 프로세스의 퍼포먼스 (performance) 후 테스트 웨이퍼의 방사상 절단면의 사시도를 도시한 SEM 이미지이다. 도시된 바와 같이, 웨이퍼의 에지로부터 대략 0.5 ㎜에서 시작되는 일련의 에칭된 피처들이 있다.
도 12a는 표준 설정값 ("STD") 및 이트리아 코팅된 HAA 전극 링을 채용한 설정값 ("HAA Y") 으로부터의 결과들과 비교한, 웨이퍼 에지로부터의 다양한 거리들에서의 피처들의 틸팅 각들을 도시한 차트이다. 도 12b는 피팅된 (fitted) 커브들을 포함한, 도 12a에 도시된 데이터의 그래프 플롯이다. 커브 1200은 표준 설정값에 대해 에지로부터 거리의 함수로서 피처 프로파일 틸팅을 나타낸다. 도시된 바와 같이, 피처 프로파일 틸팅은 웨이퍼의 에지에 도달할 때 지수적으로 (exponenetially) 증가한다. 커브 1202는 본 개시의 구현예들에 따른, 이트리아 코팅된 HAA 전극 링을 채용한 설정값에 대해 에지로부터 거리의 함수로서 피처 프로파일 틸팅을 나타낸다. 도시된 바와 같이, 피처 프로파일 틸팅은 표준 설정값과 비교할 때 급격히 감소된다.
도 13a, 도 13b, 및 도 13c는 표준 설정값을 사용하여 프로세싱되는, 웨이퍼 에지로부터 각각 대략 0.5 ㎜, 0.7 ㎜, 및 1.2 ㎜에 있는 피처들의 단면들을 도시한 SEM 이미지들이다. 도 13d, 도 13e, 및 도 13f는 이트리아 코팅된 HAA 전극 링을 채용한 설정값을 사용하여 프로세싱되는, 웨이퍼 에지로부터 각각 대략 0.5 ㎜, 0.7 ㎜, 및 1.2 ㎜에 있는 피처들의 단면들을 도시한 대응하는 SEM 이미지들이다.
도 14a, 도 14b, 및 도 14c는 표준 설정값을 사용하여 프로세싱되는, 웨이퍼 에지로부터 각각 대략 1.7 ㎜, 2.2 ㎜, 및 2.7 ㎜에 있는 피처들의 단면들을 도시한 SEM 이미지들이다. 도 14d, 도 14e, 및 도 14f는 이트리아 코팅된 HAA 전극 링을 채용한 설정값을 사용하여 프로세싱되는, 웨이퍼 에지로부터 각각 대략 1.7 ㎜, 2.2 ㎜, 및 2.7 ㎜에 있는 피처들의 단면들을 도시한 대응하는 SEM 이미지들이다.
SEM 이미지들로 도시된 바와 같이, 이트리아 코팅된 HAA 전극 링을 채용한 설정값은 표준 설정값과 비교할 때 상당히 감소된 피처 프로파일 틸팅을 보여준다.
도 15는 상기에 기술된 시스템들을 제어하기 위한 제어 모듈 (1500) 을 도시한다. 예를 들어, 제어 모듈 (1500) 은 프로세서, 메모리 및 하나 이상의 인터페이스들을 포함할 수도 있다. 제어 모듈 (1500) 은 부분적으로 센싱된 (sense) 값들에 기초하여 시스템 내의 디바이스들을 제어하도록 채용될 수도 있다. 단지 예를 들어, 제어 모듈 (1500) 은 센싱된 값들 및 다른 제어 파라미터들에 기초하여 밸브들 (1502), 필터 히터들 (1504), 펌프들 (1506), 및 다른 디바이스들 (1508) 중 하나 이상을 제어할 수도 있다. 제어 모듈 (1500) 은 단지 예를 들어, 압력 마노미터들 (1510), 유량계들 (1512), 온도 센서들 (1514), 및/또는 다른 센서들 (1516) 로부터 센싱된 값들을 수신한다. 제어 모듈 (1500) 은 또한 전구체 전달 및 플라즈마 프로세싱 동안 프로세스 조건들을 제어하도록 채용될 수도 있다. 제어 모듈 (1500) 은 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다.
제어 모듈 (1500) 은 전구체 전달 시스템 및 플라즈마 프로세싱 장치의 액티비티들을 제어할 수도 있다. 제어 모듈 (1500) 은 프로세스 타이밍, 전달 시스템 온도, 필터들에 걸친 압력차들, 밸브 위치들, 가스들의 혼합물, 챔버 압력, 챔버 온도, 웨이퍼 온도, RF 전력 레벨들, 웨이퍼 척 또는 페데스탈 위치, 및 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들의 세트들을 포함하는 컴퓨터 프로그램들을 실행한다. 제어 모듈 (1500) 은 또한 압력차를 모니터링할 수도 있고 증기 전구체 전달을 하나 이상의 경로들로부터 하나 이상의 다른 경로들로 자동으로 스위칭할 수도 있다. 제어 모듈 (1500) 과 연관된 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들은 일부 실시예들에서 채용될 수도 있다.
통상적으로 제어 모듈 (1500) 과 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 (1518) (예를 들어 장치 및/또는 프로세스 조건들의 디스플레이 스크린 및/또는 그래픽 소프트웨어 디스플레이들) 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들 (1520) 을 포함할 수도 있다.
프로세스 시퀀스에서 전구체의 전달, 플라즈마 프로세싱 및 다른 프로세스들을 제어하기 위한 컴퓨터 프로그램들은 예를 들어 어셈블리 언어, C, C++, 파스칼, 포트란, 또는 다른 것들과 같은 임의의 종래의 컴퓨터 판독 가능한 프로그래밍 언어로 작성될 수 있다. 컴파일링된 객체 코드 또는 스크립트가 프로그램 내에서 식별된 태스크들을 수행하도록 프로세서에 의해서 실행된다.
제어 모듈 파라미터들은 예를 들어, 필터 압력차들, 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, RF 전력 레벨들과 저주파수 RF 주파수와 같은 플라즈마 조건들, 냉각 가스 압력, 및 챔버 벽 온도와 같은 프로세스 조건들에 관한 것이다.
시스템 소프트웨어는 많은 상이한 방식들로 설계 또는 구성될 수도 있다. 예를 들어, 다양한 챔버 컴포넌트 서브루틴들 또는 제어 객체들이 본 발명의 증착 프로세스들을 수행하기 위해 필요한 챔버 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 이러한 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 포지셔닝 (positioning) 코드, 프로세스 가스 제어 코드, 프로세스 제어 코드, 히터 제어 코드 및 플라즈마 제어 코드를 포함한다.
기판 포지셔닝 프로그램은 페데스탈 또는 척 상으로 기판을 로딩하고, 그리고 가스 유입부 및/또는 타깃과 같은 챔버의 다른 부분들과 기판 사이의 간격을 제어하도록 사용되는 챔버 컴포넌트들을 제어하기 위한 프로그램 코드를 포함할 수도 있다. 프로세스 가스 제어 프로그램은 가스 조성 및 플로우 레이트들을 제어하기 위한, 그리고 챔버 내의 압력을 안정화하기 위해 증착 이전에 챔버 내로 가스를 선택 가능하게 흘리기 위한 코드를 포함할 수도 있다. 필터 모니터링 프로그램은 측정된 차이(들)와 미리 결정된 값(들)을 비교하는 코드 및/또는 경로들을 스위칭하기 위한 코드를 포함한다. 압력 제어 프로그램은, 예를 들어, 챔버의 배기 시스템 내의 쓰로틀 밸브를 조절함으로써 챔버 내의 압력을 제어하기 위한 코드를 포함할 수도 있다. 히터 제어 프로그램은 전구체 전달 시스템 내의 컴포넌트들, 기판 및/또는 시스템의 다른 부분들을 가열하기 위해 가열 유닛들에 대한 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 히터 제어 프로그램은 웨이퍼 척으로의, 헬륨 같은 열 전달 가스의 전달을 제어할 수도 있다.
프로세싱 동안 모니터링될 수도 있는 센서들의 예들은, 이로 제한되지 않지만, 질량 유량 제어 모듈들, 압력 마노미터들 (1510) 과 같은 압력 센서들, 및 전달 시스템 내에 위치된 써모커플들, 페데스탈 또는 척 (예를 들어 온도 센서들 (1514)) 을 포함한다. 적절하게 프로그래밍된 피드백 및 제어 알고리즘들이 목표된 프로세스 조건들을 유지하기 위해 이러한 센서들로부터의 데이터와 함께 사용될 수도 있다. 전술한 것은 단일 또는 멀티-챔버 반도체 프로세싱 툴에서의 본 발명의 실시예들의 구현예를 기술한다.
실시예들의 전술한 기술은 예시 및 기술의 목적들을 위해 제공된다. 이는 총망라하거나 (exhaustive) 본 발명을 제한하도록 의도되지 않는다. 특정한 실시예의 개별 엘리먼트들 또는 피처들은 일반적으로 특정한 실시예로 제한되지 않지만, 적용 가능한 경우에, 특별히 도시되거나 기술되지 않을지라도, 선택된 실시예에서 교체 가능하거나 사용될 수 있다. 동일한 것이 또한 많은 방식들로 가변될 수도 있다. 이러한 변화들은 본 발명으로부터의 일탈로서 간주되지 않고, 모든 이러한 수정들은 본 발명의 범위 내에 포함되도록 의도된다.
전술한 실시예들이 이해의 명료성의 목적들을 위해 일부 상세히 기술될지라도, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실행될 수 있다는 것이 분명할 것이다. 따라서, 본 실시예들은 제한적인 것이 아닌 예시적인 것으로서 고려되고, 본 실시예들은 본 명세서에 주어진 상세사항들로 제한되지 않지만, 청구항들의 범위 및 등가물들 내에서 수정될 수도 있다.

Claims (18)

  1. 플라즈마 프로세싱 챔버를 위한 에지 링 어셈블리에 있어서,
    RF 전력 공급부에 대한 전기적 연결을 위해 구성되는 ESC (electrostatic chuck) 를 둘러싸도록 구성된 상부 에지 링으로서, 상기 ESC는 기판을 지지하기 위한 상단 표면 및 상기 상단 표면을 둘러싸는 환형 스텝을 갖고, 상기 환형 스텝은 상기 상단 표면보다 낮은 환형 선반을 규정하고, 상기 상부 에지 링은 상기 환형 선반 위에 배치되고, 상기 상부 에지 링은 전기적으로 절연성 재료로부터 형성되는, 상기 상부 에지 링;
    상기 환형 스텝 내의 상기 상부 에지 링 아래에 배치되고 그리고 상기 환형 선반 상에 배치되고 상기 환형 선반과 접촉하는 하부 내측 에지 링으로서, 전기적으로 전도성 재료로부터 형성되고, 상기 ESC로부터 전기적으로 절연되고, 상기 하부 내측 에지 링은 실질적으로 직사각형의 단면 형상을 가지고, 상기 하부 내측 에지 링의 하단 표면은 상기 환형 선반과 직접 접촉하고, 상기 하부 내측 에지 링의 측면은 상기 환형 스텝에 의해 규정되는 측벽에 인접하고 그리고 상기 측벽을 둘러싸는, 상기 하부 내측 에지 링; 및
    상기 하부 내측 에지 링을 둘러싸는 하부 외측 에지 링으로서, 상기 하부 외측 에지 링의 적어도 일부는 상기 환형 스텝 내의 상기 상부 에지 링 아래에 배치되고 그리고 상기 환형 선반 위에 배치되고, 상기 하부 외측 에지 링은 전기적으로 절연성 재료로부터 형성되는, 상기 하부 외측 에지 링을 포함하는, 에지 링 어셈블리.
  2. 제 1 항에 있어서,
    상기 하부 내측 에지 링과 상기 ESC 사이의 유전체 분리는 미리 규정된 전기 용량을 제공하도록 구성되고, 상기 RF 전력 공급부로부터 상기 ESC로 이송된 전력은 미리 규정된 전기 용량에 의해 결정되는 미리 규정된 상대적인 양으로 상기 하부 내측 에지 링으로 이송되는, 에지 링 어셈블리.
  3. 제 1 항에 있어서,
    상기 상부 에지 링은 석영 재료로부터 형성되는, 에지 링 어셈블리.
  4. 제 1 항에 있어서,
    상기 하부 외측 에지 링은 석영 재료로부터 형성되는, 에지 링 어셈블리.
  5. 제 1 항에 있어서,
    상기 하부 내측 에지 링은 알루미늄 재료로부터 형성되는, 에지 링 어셈블리.
  6. 제 1 항에 있어서,
    상기 하부 내측 에지 링은 상기 ESC로부터 전기적 절연을 제공하는 양극 산화된 알루미늄 표면을 갖는, 에지 링 어셈블리.
  7. 제 1 항에 있어서,
    상기 하부 내측 에지 링 및 상기 하부 외측 에지 링은 상기 ESC의 상기 환형 선반 바로 위에 배치되는, 에지 링 어셈블리.
  8. 제 1 항에 있어서,
    플라즈마 프로세싱 동안 상기 RF 전력 공급부로부터 상기 ESC로의 RF 전력의 인가는 상기 ESC에 대한 상기 하부 내측 에지 링의 용량성 결합을 제공하는, 에지 링 어셈블리.
  9. 제 8 항에 있어서,
    플라즈마 프로세싱 동안 상기 용량성 결합은, 상기 플라즈마 프로세싱 동안 형성되는 플라즈마 시스 (sheath) 로 하여금 상기 상부 에지 링 위에 실질적으로 규정되는 공간 구역 내로 방사상으로 연장되게 하는, 에지 링 어셈블리.
  10. 제 9 항에 있어서,
    플라즈마 프로세싱 동안 상기 용량성 결합은 상기 기판의 에지 구역에서의 이온 포커싱을 감소시키는, 에지 링 어셈블리.
  11. 제 10 항에 있어서,
    플라즈마 프로세싱 동안 상기 용량성 결합은 상기 기판의 상단 표면에 수직인 표면으로부터 상기 기판의 상기 에지 구역에서의 이온 궤적들의 틸팅 (tilting) 을 감소시키는, 에지 링 어셈블리.
  12. 제 1 항에 있어서,
    상기 상부 에지 링은 환형으로 성형되고, 15 내지 24 ㎜의 방사상 두께, 및 2 ㎜ 내지 5 ㎜의 높이를 갖는, 에지 링 어셈블리.
  13. 제 1 항에 있어서,
    상기 하부 내측 에지 링은 환형으로 성형되고, 15 내지 20 ㎜의 방사상 두께, 및 8 내지 15 ㎜의 높이를 갖는, 에지 링 어셈블리.
  14. 제 13 항에 있어서,
    상기 하부 내측 에지 링의 내경은, 측벽과 상기 하부 내측 에지 링 사이의 환형 갭을 규정하도록, 상기 ESC의 상기 환형 스텝에 의해 규정된 상기 측벽의 직경보다 0.5 내지 1 ㎜ 큰, 에지 링 어셈블리.
  15. 제 1 항에 있어서,
    상기 하부 외측 에지 링은 환형으로 성형되고, 10 내지 15 ㎜의 방사상 두께, 및 8 ㎜ 내지 15 ㎜의 높이를 갖는, 에지 링 어셈블리.
  16. 제 1 항에 있어서,
    상기 상부 에지 링은 상단 표면을 갖고, 상기 상부 에지 링의 상기 상단 표면은 상기 상부 에지 링의 내경에서 규정된 계단형 에지를 갖고, 상기 계단형 에지의 하부 부분은, 상기 기판이 존재할 때 상기 기판이 상기 계단형 에지의 상기 하부 부분을 넘어 연장하도록, 상기 ESC의 상기 상단 표면보다 낮은 높이에 있도록 구성되는, 에지 링 어셈블리.
  17. 제 1 항에 있어서,
    상기 하부 내측 에지 링은 이트리아 외측 코팅을 포함하는, 에지 링 어셈블리.
  18. 플라즈마 프로세싱을 위한 시스템에 있어서,
    프로세스 챔버;
    상기 프로세스 챔버 내에 배치된 ESC로서, 상기 ESC는 플라즈마 프로세싱 동안 기판을 지지하도록 구성되는 상단 표면을 갖고, 상기 ESC는 상기 상단 표면을 둘러싸는 환형 스텝을 더 포함하고, 상기 환형 스텝은 상기 상단 표면보다 낮은 높이에 환형 선반을 규정하는, 상기 ESC;
    상기 환형 선반 위에 배치되고, 전기적으로 절연성 재료로부터 형성되는, 상부 에지 링;
    상기 환형 스텝 내의 상기 상부 에지 링 아래에 배치되고 그리고 상기 환형 선반 상에 배치되고 상기 환형 선반과 접촉하는 하부 내측 에지 링으로서, 전기적으로 전도성 재료로부터 형성되고, 상기 ESC로부터 전기적으로 절연되고, 상기 하부 내측 에지 링은 실질적으로 직사각형의 단면 형상을 가지고, 상기 하부 내측 에지 링의 하단 표면은 상기 환형 선반과 직접 접촉하고, 상기 하부 내측 에지 링의 측면은 상기 환형 스텝에 의해 규정되는 측벽에 인접하고 그리고 상기 측벽을 둘러싸는, 상기 하부 내측 에지 링;
    상기 하부 내측 에지 링을 둘러싸는 하부 외측 에지 링으로서, 상기 하부 외측 에지 링의 적어도 일부는 상기 환형 스텝 내의 상기 상부 에지 링 아래에 배치되고 그리고 상기 환형 선반 위에 배치되고, 상기 하부 외측 에지 링은 전기적으로 절연성 재료로부터 형성되는, 상기 하부 외측 에지 링; 및
    상기 ESC 내에 배치되고, 상기 기판 상에 바이어스 전압을 생성하도록 제 1 RF 전력 공급부로부터 RF 전력을 수신하도록 구성되는, 바이어스 전극을 포함하는, 플라즈마 프로세싱을 위한 시스템.
KR1020160103560A 2015-08-18 2016-08-16 웨이퍼의 선단 에지에서의 피처 프로파일 틸팅을 개선하기 위한 에지 링 어셈블리 KR102631507B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562206753P 2015-08-18 2015-08-18
US62/206,753 2015-08-18
US15/205,253 2016-07-08
US15/205,253 US10854492B2 (en) 2015-08-18 2016-07-08 Edge ring assembly for improving feature profile tilting at extreme edge of wafer

Publications (2)

Publication Number Publication Date
KR20170021747A KR20170021747A (ko) 2017-02-28
KR102631507B1 true KR102631507B1 (ko) 2024-01-30

Family

ID=56936241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160103560A KR102631507B1 (ko) 2015-08-18 2016-08-16 웨이퍼의 선단 에지에서의 피처 프로파일 틸팅을 개선하기 위한 에지 링 어셈블리

Country Status (7)

Country Link
US (1) US10854492B2 (ko)
EP (1) EP3133635B1 (ko)
JP (1) JP6918451B2 (ko)
KR (1) KR102631507B1 (ko)
CN (2) CN112216590B (ko)
SG (1) SG10201606818XA (ko)
TW (1) TWI747837B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615941B2 (en) 2009-05-01 2023-03-28 Advanced Energy Industries, Inc. System, method, and apparatus for controlling ion energy distribution in plasma processing systems
US9767988B2 (en) 2010-08-29 2017-09-19 Advanced Energy Industries, Inc. Method of controlling the switched mode ion energy distribution system
US9685297B2 (en) 2012-08-28 2017-06-20 Advanced Energy Industries, Inc. Systems and methods for monitoring faults, anomalies, and other characteristics of a switched mode ion energy distribution system
CN108538744B (zh) * 2017-03-01 2021-03-02 北京北方华创微电子装备有限公司 卡盘装置以及半导体加工设备
KR102205922B1 (ko) * 2017-03-31 2021-01-22 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 공정에서의 워크피스 상의 재료 증착 방지
CN107610999A (zh) * 2017-08-28 2018-01-19 北京北方华创微电子装备有限公司 下电极机构及反应腔室
WO2019099870A1 (en) 2017-11-17 2019-05-23 Advanced Energy Industries, Inc. Synchronized pulsing of plasma processing source and substrate bias
CN111788654B (zh) 2017-11-17 2023-04-14 先进工程解决方案全球控股私人有限公司 等离子体处理系统中的调制电源的改进应用
JP7289313B2 (ja) 2017-11-17 2023-06-09 エーイーエス グローバル ホールディングス， プライベート リミテッド プラズマ処理のためのイオンバイアス電圧の空間的および時間的制御
CN116884824A (zh) * 2017-12-15 2023-10-13 朗姆研究公司 等离子体室中使用的环形结构和系统
US11387134B2 (en) * 2018-01-19 2022-07-12 Applied Materials, Inc. Process kit for a substrate support
US20220344134A1 (en) * 2018-01-19 2022-10-27 Applied Materials, Inc. Process kit for a substrate support
JP2019220497A (ja) 2018-06-15 2019-12-26 東京エレクトロン株式会社 載置台及びプラズマ処理装置
US11062887B2 (en) * 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
JP7134104B2 (ja) * 2019-01-09 2022-09-09 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置の載置台
US10784089B2 (en) * 2019-02-01 2020-09-22 Applied Materials, Inc. Temperature and bias control of edge ring
KR20200112447A (ko) 2019-03-22 2020-10-05 삼성전자주식회사 에지 링을 갖는 기판 처리 장치
WO2020232074A1 (en) 2019-05-14 2020-11-19 Mattson Technology, Inc. Plasma processing apparatus having a focus ring adjustment assembly
WO2020257095A1 (en) * 2019-06-18 2020-12-24 Lam Research Corporation Reduced diameter carrier ring hardware for substrate processing systems
TW202109611A (zh) 2019-07-12 2021-03-01 新加坡商Ａｅｓ全球公司 具有單一控制開關之偏壓供應器
US11894255B2 (en) 2019-07-30 2024-02-06 Applied Materials, Inc. Sheath and temperature control of process kit
JP7362400B2 (ja) * 2019-10-01 2023-10-17 東京エレクトロン株式会社 載置台及びプラズマ処理装置
KR20220029103A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 플라즈마 공정 장비
KR20220102201A (ko) 2021-01-12 2022-07-20 삼성전자주식회사 척 어셈블리, 그를 포함하는 반도체 소자의 제조 장치, 및 반도체 소자의 제조방법
JP2022143370A (ja) * 2021-03-17 2022-10-03 東京エレクトロン株式会社 プラズマ処理装置
KR20240093790A (ko) * 2021-10-20 2024-06-24 램 리써치 코포레이션 에지 링으로의 입력 전압 파형을 변경함에 의한 극단 에지 피처 프로파일 틸팅 제어
US12046448B2 (en) 2022-01-26 2024-07-23 Advanced Energy Industries, Inc. Active switch on time control for bias supply
US11942309B2 (en) 2022-01-26 2024-03-26 Advanced Energy Industries, Inc. Bias supply with resonant switching
US11670487B1 (en) 2022-01-26 2023-06-06 Advanced Energy Industries, Inc. Bias supply control and data processing
US11978613B2 (en) 2022-09-01 2024-05-07 Advanced Energy Industries, Inc. Transition control in a bias supply

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186841A (ja) * 2009-02-12 2010-08-26 Hitachi High-Technologies Corp プラズマ処理方法
JP2011014943A (ja) * 1999-06-30 2011-01-20 Lam Research Corp エッチング速度の均一性を改良する技術

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292410B1 (ko) * 1998-09-23 2001-06-01 윤종용 불순물 오염이 억제된 반도체 제조용 반응 챔버
US6383931B1 (en) * 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
US6872281B1 (en) * 2000-09-28 2005-03-29 Lam Research Corporation Chamber configuration for confining a plasma
JP2003138380A (ja) * 2001-10-30 2003-05-14 Applied Materials Inc プラズマ成膜装置および成膜方法
US7311797B2 (en) * 2002-06-27 2007-12-25 Lam Research Corporation Productivity enhancing thermal sprayed yttria-containing coating for plasma reactor
US6896765B2 (en) 2002-09-18 2005-05-24 Lam Research Corporation Method and apparatus for the compensation of edge ring wear in a plasma processing chamber
KR100578129B1 (ko) * 2003-09-19 2006-05-10 삼성전자주식회사 플라즈마 식각 장치
US20080289766A1 (en) 2007-05-22 2008-11-27 Samsung Austin Semiconductor Lp Hot edge ring apparatus and method for increased etch rate uniformity and reduced polymer buildup
JP5741124B2 (ja) * 2011-03-29 2015-07-01 東京エレクトロン株式会社 プラズマ処理装置
JP5970268B2 (ja) * 2012-07-06 2016-08-17 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法
US9184030B2 (en) * 2012-07-19 2015-11-10 Lam Research Corporation Edge exclusion control with adjustable plasma exclusion zone ring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014943A (ja) * 1999-06-30 2011-01-20 Lam Research Corp エッチング速度の均一性を改良する技術
JP2010186841A (ja) * 2009-02-12 2010-08-26 Hitachi High-Technologies Corp プラズマ処理方法

Also Published As

Publication number Publication date
CN112216590B (zh) 2024-06-25
EP3133635A1 (en) 2017-02-22
KR20170021747A (ko) 2017-02-28
EP3133635B1 (en) 2019-10-16
JP2017092448A (ja) 2017-05-25
TWI747837B (zh) 2021-12-01
US10854492B2 (en) 2020-12-01
CN112216590A (zh) 2021-01-12
CN106469637A (zh) 2017-03-01
JP6918451B2 (ja) 2021-08-11
SG10201606818XA (en) 2017-03-30
US20170053820A1 (en) 2017-02-23
TW201719709A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
KR102631507B1 (ko) 웨이퍼의 선단 에지에서의 피처 프로파일 틸팅을 개선하기 위한 에지 링 어셈블리
JP7177200B2 (ja) エッジに限局されたイオン軌道制御及びプラズマ動作を通じた、最端エッジにおけるシース及びウエハのプロフィール調整
JP5219479B2 (ja) 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
US12033886B2 (en) Plasma processing apparatus and method for manufacturing mounting stage
CN109509694B (zh) 等离子体处理装置和等离子体处理方法
KR20140094475A (ko) 탑재대 및 플라즈마 처리 장치
TW202300698A (zh) 電漿處理裝置
TWI632606B (zh) Method of etching an insulating film
US11437223B2 (en) Stage and plasma processing apparatus
KR20200051494A (ko) 배치대, 엣지 링의 위치 결정 방법 및 기판 처리 장치
WO2019244631A1 (ja) 載置台及び基板処理装置
CN105702572B (zh) 等离子体蚀刻方法
JP7246450B2 (ja) 基板処理装置及び基板処理方法
US11264252B2 (en) Chamber lid with integrated heater
CN111146065A (zh) 载置台和基板处理装置
KR20050008066A (ko) 반도체 소자 제조용 플라즈마 반응기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant