CN112198417A - 一种过孔制作能力测试板及测试方法 - Google Patents
一种过孔制作能力测试板及测试方法 Download PDFInfo
- Publication number
- CN112198417A CN112198417A CN202011064479.7A CN202011064479A CN112198417A CN 112198417 A CN112198417 A CN 112198417A CN 202011064479 A CN202011064479 A CN 202011064479A CN 112198417 A CN112198417 A CN 112198417A
- Authority
- CN
- China
- Prior art keywords
- inner layer
- hole
- test
- patterns
- test board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及PCB技术领域,公开了一种过孔制作能力测试板及测试方法。测试板的第一内层上制作有M组内层图形,所述M≥1;每组内层图形包括间隔排布且相同的N个圆环状图形,每个圆环状图形沿其圆周分割为相互断开的N个圆弧段;每组内层图形还包括与N个圆环状图形呈一一对应关系的N条第一连接线路;且针对第i个圆环状图形,对应的第一连接线路仅与第i个圆环状图形中的第i个圆弧段连接;所述测试板上还制作有与M组内层图形一一对应的M个第一测试孔;第一测试孔仅与对应内层图形中的N条第一连接线路分别连接。本发明根据过孔与测试孔的电导通性测试结果不仅可以识别出过孔是否发生偏位,还能够识别出具体的偏位方向。
Description
技术领域
本发明涉及PCB(Printed Circuit Board,印制线路板)技术领域,尤其涉及一种过孔制作能力测试板及测试方法。
背景技术
在印制电路板中,高阶HDI板主要包括跨层盲孔的设计和叠盲孔的设计,跨层盲孔的设计可以很好地将HDI板的表层和指定的内层进行连接,同时又不会对其他层次造成信号干扰,具有很强的高密设计和高质量信号传输优势。因此,跨层盲孔的可靠性就成为PCB加工的关键点。为确保获得高可靠性,需要精确把握跨层盲孔的制作能力,然而目前并无相应的高效准确的测试方案。
发明内容
本发明的目的在于提供一种过孔制作能力测试板及测试方法,能够高效且准确地识别过孔制作能力。
为达此目的,本发明采用以下技术方案:
一种过孔制作能力测试板,其特征在于,
所述测试板的第一内层上制作有M组内层图形,所述M≥1;
每组内层图形包括间隔排布且相同的N个圆环状图形,每个圆环状图形沿其圆周分割为相互断开的N个圆弧段,所述N为自然数且N>1,且所述圆环状图形的内环半径大于待制作过孔的理论半径;
每组内层图形还包括与N个圆环状图形呈一一对应关系的N条第一连接线路;且针对第i个圆环状图形,对应的第一连接线路仅与第i个圆环状图形中的第i个圆弧段连接,与第i个圆环状图形的其他圆弧段不连接,所述i为自然数且1≤i≤N;
所述测试板上还制作有与所述M组内层图形呈一一对应关系的M个第一测试孔;所述第一测试孔为金属化通孔,仅与对应第一内层上的对应内层图形中的N条第一连接线路分别连接,与对应第一内层上的其他内层图形中的N条第一连接线路不连接,与其他内层上的内层图形不连接。
可选的,每组内层图形中,N个圆环状图形的圆心均匀分布于同一圆周上,所述同一圆周的圆心位于与当前内层图形对应的第一测试孔的轴心上。
可选的,在所述M≥2时,各组内层图形的圆环状图形的内环半径呈逐级增大趋势设计。
可选的,所述M=3,各组内层图形的圆环状图形的内环半径与待制作过孔的理论半径的差值分别为:2.5mil、3mil、3.5mil。
可选的,所述测试板的第二内层上制作有至少一个实心圆状图形,以及与所述实心圆状图形对应连接的第二连接线路;所述实心圆状图形的半径大于待制作过孔的理论半径;
所述测试板上还制作有第二测试孔;所述第二测试孔为金属化通孔,与第二连接线路连接。
一种过孔制作能力测试方法,包括:
在如上任一所述的测试板上,还按照相同的制作工艺制作有与M组内层图形呈一一对应关系的M组过孔,每组过孔包括与对应内层图形的N个圆环状图形呈一一对应关系的N个过孔,且第i个过孔的轴心的理论加工位置穿过对应的第i个圆环状图形的圆心;
针对每组内层图形,分别测试本组内层图形对应的第一测试孔与N个过孔的电导通状态,若第一测试孔与第j个过孔之间短路,则判定过孔产生由对应的第j个圆环状图形的圆心指向第j个圆弧段的方向上的偏位,所述j为自然数且1≤j≤N。
可选的,还包括步骤:在所述M≥2时,根据获得的M组电导通状态的测试结果,来判别所述过孔于第一内层上的对准度能力。
可选的,所述测试板的第二内层上制作有至少一个实心圆状图形,以及与所述实心圆状图形对应连接的第二连接线路;所述实心圆状图形的半径大于待制作过孔的理论半径;所述测试板上还制作有第二测试孔;所述第二测试孔为金属化通孔,与第二连接线路连接;
在所述过孔为盲孔时,所述第二内层位于所述盲孔的底层;在所述测试板上还制作有与所述实心圆状图形一一对应的盲孔,且每个盲孔的轴心的理论加工位置穿过对应的实心圆状图形的圆心;测试盲孔与第二测试孔的电导通状态,若形成开路,则判定所述盲孔的底部的电气连接失效。
与现有技术相比,本发明的有益效果为:
本发明实施例在对N个圆环状图形进行相同的N段分割处理,并将其中的第i个圆环状图形的第i个圆弧段与第一测试孔固定连接设计的基础上,对过孔与第一测试孔进行电导通性测试,根据测试结果不仅可以识别出过孔是否发生偏位,还能够识别出具体的偏位方向。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的圆环状图形与对应的过孔的排布结构示意图。
图2为本发明实施例提供的每组内层图形与对应的第一测试孔及过孔的排布方式示意图。
图3为本发明实施例提供的第一内层的内层图形示意图。
图4为本发明实施例的测试板的各层图形对比示意图。
图5为本发明实施例的测试板的实心圆状图形与第二测试孔的排布方式示意图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,下面所描述的实施例仅仅是本发明一部分实施例,而非全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
过孔也称金属化孔,在双面板和多层板中,为连通各层之间的印制导线,在各层需要连通的导线的交汇处钻上一个公共孔,即过孔。在工艺上,过孔的孔壁圆柱面上用化学沉积的方法镀上一层金属,用以连通中间各层需要连通的印制导线。
本实施例中,所涉及的过孔不仅可以是通孔,还可以是盲孔。所谓通孔式过孔是指连通多层板所有表层和内层的过孔;盲孔式过孔则是指仅连通多层板的一个表层和部分内层的过孔。
为检测过孔的制作能力,包括过孔是否偏位、偏位方向以及对准能力等,本实施例提供了一种过孔制作能力测试板,结合图1至图3所示:
测试板的第一内层上制作有M组内层图形,M≥1;其中,测试板为多层板,第一内层指的是过孔所能够贯穿的任一内层,可以根据测试需求来指定。
每组内层图形包括间隔排布且相同的N个圆环状图形,每个圆环状图形沿其圆周分割为相互断开的N个圆弧段,N为自然数且N>1,且圆环状图形的内环半径大于待制作过孔的理论半径。示例性的,图1示出了包括4个圆环状图形的一组内层图形,每个圆环图形沿其圆周均匀分割为相互断开的4个圆弧段,即C1、C2、C3、C4。
需要指出的是,本实施例的内层图形不同于常规的线路图形或者焊盘图形,而是非常规的圆环状图形,该圆环具有一定宽度,且被分割为相互断开的多个圆弧段,优选为均匀分割方式。同时,每组内层图形中,各个圆环状图形的分割工艺参数完全相同。
每组内层图形还包括与N个圆环状图形呈一一对应关系的N条第一连接线路;且针对第i个圆环状图形,对应的第一连接线路仅与第i个圆环状图形中的第i个圆弧段连接,与第i个圆环状图形的其他圆弧段不连接,i为自然数且1≤i≤N。也即是,每个圆环状图形中仅有一个指定的圆弧段与对应的第一连接线路连接。
由于本实施例中每组内层图形的各个圆环状图形完全相同,因此为便于描述,本实施例中对每个圆环状图形的圆弧段也采用完全相同的标号方式,以确保处于各个圆弧状图形中处于相同方位的圆弧段的标号相同。如图1和图2所示,以每组内层图形包括4个圆环状图形且每个圆环状图形分割为4个圆弧段(如图中所示的C1、C2、C3、C4)为例,此时4个圆环状图形中,统一以位于相同方位的第一个圆弧段为始点,按照顺时针方向依次编号。
测试板上还制作有与M组内层图形呈一一对应关系的M个第一测试孔;第一测试孔为金属化通孔,仅与对应第一内层上的对应内层图形中的N条第一连接线路分别连接,与对应第一内层上的其他内层图形中的N条第一连接线路不连接,与其他内层上的内层图形不连接。
示例性的,为便于加工和应用,如图1所示,每组内层图形中,N个圆环状图形的圆心可均匀分布于同一圆周上,该同一圆周的圆心位于与当前内层图形对应的第一测试孔的轴心上。当然,也可以采用其他简洁紧凑的排版设计方式。这样,不仅可以有效利用空间,节省空间成本,而且使得排版更加清楚,便于后续的测试操作,避免测试人员因排版混乱而弄错测试对象。
相应的,本实施例还提供了一种过孔制作能力测试方法,包括:
在如上所述的测试板上,还按照相同的制作工艺制作有与M组内层图形呈一一对应关系的M组过孔,每组过孔包括与对应内层图形的N个圆环状图形呈一一对应关系的N个过孔,且第i个过孔的轴心的理论加工位置穿过对应的第i个圆环状图形的圆心;
针对每组内层图形,分别测试本组内层图形对应的第一测试孔与N个过孔的电导通状态,若第一测试孔与第j个过孔之间短路,则判定过孔产生由对应的第j个圆环状图形的圆心指向第j个圆弧段的方向上的偏位,j为自然数且1≤j≤N。
由于圆环状图形的内环半径大于过孔的理论半径,且过孔的轴心的理论加工位置穿过圆环状图形的圆心,因此在实际与理论加工位置一致的情况下,过孔与对应的圆环状图形之间因形成有间隙而无法电连接,因此此时该过孔与对应的第一测试孔无法电连接。但是,若实际与理论加工位置发生偏位,过孔必定会向某个方向偏移,导致过孔与该方向上的圆弧段因接触而电连接,从而使得过孔与对应的第一测试孔电连接。
因此,本实施例在对N个圆环状图形进行相同的N段分割处理,并将其中的第i个圆环状图形的第i个圆弧段与第一测试孔固定连接设计的基础上,对过孔与第一测试孔进行电导通性测试,可根据测试结果来识别出过孔是否发生偏位以及具体的偏位方向。
可以理解的,圆环状图形所分割形成的圆弧段的个数越多,则偏位方向的可识别精度越高。在实际应用中,可以根据识别精度等级来设定分割个数。
进一步的,在M≥2时,各组内层图形的圆环状图形的内环半径可呈逐级增大趋势设计。此时,可通过对比M组的电导通状态的测试结果,来判别过孔于第一内层上的对准度能力。
例如:M=3,第一组至第三组内层图形的圆环状图形的内环半径与过孔的理论半径的差值分别为:2.5mil、3mil、3.5mil,如图3所示。若第一组中的第一测试孔与任一过孔为短路,第二组中的第一测试孔与各个过孔之间均为开路,第三组中的第一测试孔与各个过孔之间均为开路,则判定当前过孔的对准度能力为3mil。
需要说明的是,图1仅示出了制作有一组内层图形的单个第一内层。实际上,有可能需要对过孔于多个内层上的制作能力进行测试,为此只需要在各个需要测试的内层上分别设计M组内层图形即可。同时,由于每个第一测试孔仅与对应第一内层上的对应内层图形的N条第一连接线路连接,与其他第一内层上的第一连接线路不连接,因此需要对全部的第一测试孔进行间隔排布设计,避免相互产生干涉,如图4所示。此时,针对每个第一内层,分别进行单独测试操作,测试方法及原理完全相同,本实施例不再赘述。
示例性的,如图4所示的测试板包括L1、L2、L3、L4四层,其中L1层为测试板的外层,L2和L3为需测试的第一内层,L4为需测试的第二内层(即待制作盲孔的理论盲孔底层)。在L2层和L3层上,均制作有三组内层图形,第一组至第三组内层图形的圆环状图形的内环半径与过孔的理论半径的差值分别为:2.5mil、3mil、3.5mil,同一内层上相邻的两组内层图形通过一组圆环状图形间隔隔开。对于L2层上的用于测试2.5mil对准能力的内层图形,其对应的第一测试孔,在L2层上通过其四周的四条第一连接线连接外周的四个圆环状图形的圆弧段,不与L2层的用于测试3mil和3.5mil对准能力的内层图形连接;同时,L3层和L4层上,于L2层上的用于测试2.5mil对准能力的内层图形对应的第一测试孔的周围,不设计第一连接线,使得该第一测试孔与L3层和L4层上的内层图形不连接。
另外,针对无需测试的非测试内层,与需要测试的各个第一内层相比较,可选择不同的内层图形设计,也可不制作内层图形,只要其图形线路与各个第一内层的第一测试孔不连通即可,避免对测试产生干扰。针对外层,也无需进行圆环状的图形设计,可进行常规的焊盘结构设计。
针对盲孔,应用上述测试板,本实施例还可以对盲孔底层的电气连接性能是否失效进行判断。为此,测试板的第二内层上制作有至少一个实心圆状图形,以及与实心圆状图形对应连接的第二连接线路,如图5所示;实心圆状图形的半径大于待制作过孔的理论半径;第二内层位于盲孔的底层。测试板上还制作有第二测试孔;第二测试孔为金属化通孔,与第二连接线路连接。
在测试板上制作有与实心圆状图形一一对应的盲孔,且每个盲孔的轴心的理论加工位置穿过对应的实心圆状图形的圆心;测试盲孔与第二测试孔的电导通状态,若形成短路则判定盲孔的底部的电气连接正常,若形成开路则判定盲孔的底部的电气连接失效。
此时,存在两种可测试的电气连接失效情况:
一种为盲孔过浅,未钻到预设的作为理论盲孔底层的第二内层,此时由于实际盲孔底部和第二内层之间有树脂残胶,导致电气连接失效;
另一种为盲孔偏位,导致盲孔底部与第二内层的实心圆状图形脱离,导致电气连接失效。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种过孔制作能力测试板,其特征在于,
所述测试板的第一内层上制作有M组内层图形,所述M≥1;
每组内层图形包括间隔排布且相同的N个圆环状图形,每个圆环状图形沿其圆周分割为相互断开的N个圆弧段,所述N为自然数且N>1,且所述圆环状图形的内环半径大于待制作过孔的理论半径;
每组内层图形还包括与N个圆环状图形呈一一对应关系的N条第一连接线路;且针对第i个圆环状图形,对应的第一连接线路仅与第i个圆环状图形中的第i个圆弧段连接,与第i个圆环状图形的其他圆弧段不连接,所述i为自然数且1≤i≤N;
所述测试板上还制作有与所述M组内层图形呈一一对应关系的M个第一测试孔;所述第一测试孔为金属化通孔,仅与对应第一内层上的对应内层图形中的N条第一连接线路分别连接,与对应第一内层上的其他内层图形中的N条第一连接线路不连接,与其他内层上的内层图形不连接。
2.根据权利要求1所述的过孔制作能力测试板,其特征在于,每组内层图形中,N个圆环状图形的圆心均匀分布于同一圆周上,所述同一圆周的圆心位于与当前内层图形对应的第一测试孔的轴心上。
3.根据权利要求1所述的过孔制作能力测试板,其特征在于,在所述M≥2时,各组内层图形的圆环状图形的内环半径呈逐级增大趋势设计。
4.根据权利要求3所述的过孔制作能力测试板,其特征在于,所述M=3,各组内层图形的圆环状图形的内环半径与待制作过孔的理论半径的差值分别为:2.5mil、3mil、3.5mil。
5.根据权利要求1所述的过孔制作能力测试板,其特征在于,所述测试板的第二内层上制作有至少一个实心圆状图形,以及与所述实心圆状图形对应连接的第二连接线路;所述实心圆状图形的半径大于待制作过孔的理论半径;
所述测试板上还制作有第二测试孔;所述第二测试孔为金属化通孔,与第二连接线路连接。
6.一种过孔制作能力测试方法,其特征在于,包括:
在如权利要求1至4任一所述的测试板上,还按照相同的制作工艺制作有与M组内层图形呈一一对应关系的M组过孔,每组过孔包括与对应内层图形的N个圆环状图形呈一一对应关系的N个过孔,且第i个过孔的轴心的理论加工位置穿过对应的第i个圆环状图形的圆心;
针对每组内层图形,分别测试本组内层图形对应的第一测试孔与N个过孔的电导通状态,若第一测试孔与第j个过孔之间短路,则判定过孔产生由对应的第j个圆环状图形的圆心指向第j个圆弧段的方向上的偏位,所述j为自然数且1≤j≤N。
7.根据权利要求6所述过孔制作能力测试方法,其特征在于,还包括步骤:在所述M≥2时,根据获得的M组电导通状态的测试结果,来判别所述过孔于第一内层上的对准度能力。
8.根据权利要求6所述过孔制作能力测试方法,其特征在于,
所述测试板的第二内层上制作有至少一个实心圆状图形,以及与所述实心圆状图形对应连接的第二连接线路;所述实心圆状图形的半径大于待制作过孔的理论半径;所述测试板上还制作有第二测试孔;所述第二测试孔为金属化通孔,与第二连接线路连接;
在所述过孔为盲孔时,所述第二内层位于所述盲孔的底层;在所述测试板上还制作有与所述实心圆状图形一一对应的盲孔,且每个盲孔的轴心的理论加工位置穿过对应的实心圆状图形的圆心;测试盲孔与第二测试孔的电导通状态,若形成开路,则判定所述盲孔的底部的电气连接失效。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011064479.7A CN112198417A (zh) | 2020-09-30 | 2020-09-30 | 一种过孔制作能力测试板及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011064479.7A CN112198417A (zh) | 2020-09-30 | 2020-09-30 | 一种过孔制作能力测试板及测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112198417A true CN112198417A (zh) | 2021-01-08 |
Family
ID=74013582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011064479.7A Pending CN112198417A (zh) | 2020-09-30 | 2020-09-30 | 一种过孔制作能力测试板及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112198417A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113375540A (zh) * | 2021-05-17 | 2021-09-10 | 深圳市景旺电子股份有限公司 | 电路板、电路板盲孔测试模块及其测试方法 |
CN117320329A (zh) * | 2023-09-26 | 2023-12-29 | 江门全合精密电子有限公司 | 一种多层pcb板内层偏位的测试方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6297458B1 (en) * | 1999-04-14 | 2001-10-02 | Dell Usa, L.P. | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process |
US20080190651A1 (en) * | 2005-03-01 | 2008-08-14 | Arno Klamminger | Multi-Layered Printed Circuit Board Comprising Conductive Test Surfaces, and Method for Determining a Misalignment of an Inner Layer |
CN104582331A (zh) * | 2014-12-31 | 2015-04-29 | 广州兴森快捷电路科技有限公司 | 多层线路板的内层偏位检测方法 |
CN106197250A (zh) * | 2016-07-01 | 2016-12-07 | 广州兴森快捷电路科技有限公司 | Pcb板内层偏位的测试方法 |
CN111722087A (zh) * | 2020-06-30 | 2020-09-29 | 生益电子股份有限公司 | 一种背钻偏位测试板及测试方法 |
-
2020
- 2020-09-30 CN CN202011064479.7A patent/CN112198417A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6297458B1 (en) * | 1999-04-14 | 2001-10-02 | Dell Usa, L.P. | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process |
US20080190651A1 (en) * | 2005-03-01 | 2008-08-14 | Arno Klamminger | Multi-Layered Printed Circuit Board Comprising Conductive Test Surfaces, and Method for Determining a Misalignment of an Inner Layer |
CN104582331A (zh) * | 2014-12-31 | 2015-04-29 | 广州兴森快捷电路科技有限公司 | 多层线路板的内层偏位检测方法 |
CN106197250A (zh) * | 2016-07-01 | 2016-12-07 | 广州兴森快捷电路科技有限公司 | Pcb板内层偏位的测试方法 |
CN111722087A (zh) * | 2020-06-30 | 2020-09-29 | 生益电子股份有限公司 | 一种背钻偏位测试板及测试方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113375540A (zh) * | 2021-05-17 | 2021-09-10 | 深圳市景旺电子股份有限公司 | 电路板、电路板盲孔测试模块及其测试方法 |
CN113375540B (zh) * | 2021-05-17 | 2023-03-03 | 深圳市景旺电子股份有限公司 | 电路板、电路板盲孔测试模块及其测试方法 |
CN117320329A (zh) * | 2023-09-26 | 2023-12-29 | 江门全合精密电子有限公司 | 一种多层pcb板内层偏位的测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112198417A (zh) | 一种过孔制作能力测试板及测试方法 | |
US20070184687A1 (en) | Circuit board provided with digging depth detection structure and transmission device with the same mounted | |
CN1313722A (zh) | 多层印制线路板和测量多层印制线路板阻抗的方法 | |
US20080149382A1 (en) | Method of inspecting printed wiring board and printed wiring board | |
EP0389865B1 (en) | Multi-layer printed circuit board | |
KR20010006503A (ko) | Ic 소켓 | |
GB1394768A (en) | Probe assemblies | |
US6297458B1 (en) | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process | |
US8912802B2 (en) | Component-embedded circuit substrate and method of inspecting the same | |
CN111722087A (zh) | 一种背钻偏位测试板及测试方法 | |
CN111315110A (zh) | 一种电路板及电子装置 | |
US4985675A (en) | Multi-layer tolerance checker | |
CN104582238A (zh) | 一种pcb板及其制造方法 | |
US7013563B2 (en) | Method of testing spacings in pattern of openings in PCB conductive layer | |
CN110493977B (zh) | 一种高频板的层偏检测结构及方法 | |
JP6191465B2 (ja) | プリント基板の検査方法及びプリント基板 | |
CN115127441A (zh) | 一种过孔对准度测试板及其测试方法 | |
CN112714541B (zh) | 一种多层pcb板结构及测试方法 | |
WO2023049432A1 (en) | Systems and methods for coaxial test socket and printed circuit board interfaces | |
US10383226B2 (en) | Multi-layer circuit structure and manufacturing method thereof | |
CN114143953B (zh) | 一种电路板、电路板的背钻质量检测方法及电子设备 | |
CN117250481B (zh) | 芯片测试用高密度收发测试线路及测试线路板 | |
CN217901960U (zh) | 一种印制电路板测试装置及印制电路板系统 | |
EP0253833B1 (en) | Multilayer printed circuit board | |
JP7308670B2 (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |