CN110493977B - 一种高频板的层偏检测结构及方法 - Google Patents

一种高频板的层偏检测结构及方法 Download PDF

Info

Publication number
CN110493977B
CN110493977B CN201910408960.4A CN201910408960A CN110493977B CN 110493977 B CN110493977 B CN 110493977B CN 201910408960 A CN201910408960 A CN 201910408960A CN 110493977 B CN110493977 B CN 110493977B
Authority
CN
China
Prior art keywords
layer
copper
layers
holes
determining holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910408960.4A
Other languages
English (en)
Other versions
CN110493977A (zh
Inventor
许校彬
陈金星
张武伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou techuang Electronic Technology Co.,Ltd.
Original Assignee
Huizhou Glorysky Electronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huizhou Glorysky Electronics Technology Co ltd filed Critical Huizhou Glorysky Electronics Technology Co ltd
Priority to CN201910408960.4A priority Critical patent/CN110493977B/zh
Publication of CN110493977A publication Critical patent/CN110493977A/zh
Application granted granted Critical
Publication of CN110493977B publication Critical patent/CN110493977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Abstract

本发明提供一种高频板的层偏检测结构及方法，高频板上穿设的接地线孔和层偏移量确定孔的周围被蚀刻出第一无铜隔离环和环宽依次增大的多个第二无铜隔离环；高频板上穿设的各列层偏层数确定孔中设定层数的孔与该层芯板两面的铜箔线路层连通，依序形成多个连通层，其余层芯板两面的铜箔线路层上层偏层数确定孔的周围被蚀刻出多列第三无铜隔离环；先测出与接地线孔导通的某列层偏移量确定孔；再测出与该列层偏移量确定孔导通的某列层偏层数确定孔。本发明通过在每层高频线路板上蚀刻出环宽递增的无铜隔离环并测量各列层偏移量确定孔的导通状况以准确测量层偏移量，并继续测出发生层偏移的线路板层数，防范高频板制备流程中AOI检测前工序出现层偏问题。

Description

一种高频板的层偏检测结构及方法
技术领域
本发明涉及高频板的层偏检测技术领域，尤其涉及一种高频板的层偏检测结构及方法。
背景技术
线路板厂为了口碑和订单，必须保证有效流转速度，而高频板的材料、工具更是价格高昂，若没有有效的层偏检测系统就迟迟难以发现层偏问题，到了成品出现问题时，就要承担更多的费用补料生产。当今高频线路板层数剧增，钻孔的对准孔虽然可以用X-Ray设备透出纹路，看到内层的情况，但多层线路板叠加时，内层的环或线路就变得难以看清，即使钻孔时板边有层偏对准孔(钻孔检查孔)，还设有高层层偏检测条孔，依然难以判定其偏移的量，导致使用X-Ray设备操作过程结束，依然无法获知层偏的值，这对制程的控制或者优化造成阻碍。如同类型的高频线路板的层偏移量在3mil至10mil的范围内，而压合对于层偏的控制十分不稳定，如果没有检测孔，高频板电测结果正常就会顺利出货，难以发现层偏情况。
发明内容
本发明针对上述现有技术的不足而提供一种高频板的层偏检测结构及方法，通过在每层高频板的外层铜箔上蚀刻出环宽递增的无铜隔离环并通过电笔测量各列层偏移量确定孔的导通状况，准确测出层偏移量，并测出发生层偏移的线路板层数。
本发明为解决上述问题所采用的技术方案为：
本发明提供一种高频板的层偏检测结构，所述高频板包括至少两层芯板，每层芯板的两面设有铜箔线路层；
所述高频板上穿设有接地线孔和至少两列层偏移量确定孔，所述接地线孔和层偏移量确定孔中填充有铜，每层芯板两面的铜箔线路层上接地线孔和至少两个层偏移量确定孔的周围分别被蚀刻出第一无铜隔离环和至少两个第二无铜隔离环，所述至少两个第二无铜隔离环的环宽依次增大；
所述高频板上还穿设有至少两列层偏层数确定孔，所述层偏层数确定孔中填充有铜，各列层偏层数确定孔中设定层数的层偏层数确定孔与该层芯板两面的铜箔线路层连通，形成至少两列层数依序设定的连通层，其余层芯板两面的铜箔线路层上层偏层数确定孔的周围被蚀刻出至少两列第三无铜隔离环；
所述接地线孔和至少两列层偏移量确定孔通过与电笔的两端测接以识别导通的层偏移量确定孔；所述导通的层偏移量确定孔和每列层偏层数确定孔通过与电笔的两端测接以确定层偏层数。
进一步地，每层芯板两面的铜箔线路层上蚀刻有至少一组第二无铜隔离环，每组包括八个环宽分别为3mil至10mil的第二无铜隔离环，相邻的第二无铜隔离环的环宽增量为1mil。
更进一步地，各组所述第二无铜隔离环的内圆半径相同，相邻的第二无铜隔离环的外圆半径增量为1mil。
本发明另一方面提供一种高频板的层偏检测方法，所述高频板包括至少两层芯板，每层芯板的两面设有铜箔线路层，包括以下步骤：
S1.在高频板上穿设接地线孔和至少两列层偏移量确定孔，在接地线孔和层偏移量确定孔中填充铜，在每层芯板两面的铜箔线路层上接地线孔和至少两个层偏移量确定孔的周围分别蚀刻出第一无铜隔离环和至少两个第二无铜隔离环，所述至少两个第二无铜隔离环的环宽依次增大；
S2.在高频板上穿设至少两列层偏层数确定孔，在所述层偏层数确定孔中填充铜，将各列层偏层数确定孔中设定层数的层偏层数确定孔与该层芯板两面的铜箔线路层连通，形成至少两列层数依序设定的连通层，在其余层芯板两面的铜箔线路层上层偏层数确定孔的周围蚀刻出至少两列第三无铜隔离环；
S3.电笔的两端分别测接所述接地线孔和至少两列层偏移量确定孔以识别导通的层偏移量确定孔；
S4.电笔的两端还分别测接所述导通的层偏移量确定孔和每列层偏层数确定孔以确定层偏层数。
进一步地，在每层芯板两面的铜箔线路层上蚀刻至少一组第二无铜隔离环，每组包括八个环宽分别为3mil至10mil的第二无铜隔离环，相邻的第二无铜隔离环的环宽增量为1mil。
更进一步地，各组所述第二无铜隔离环的内圆半径相同，相邻的第二无铜隔离环的外圆半径增量为1mil。
本发明的有益效果在于：本发明的高频板的层偏检测结构及方法通过在每层高频板的外层铜箔上蚀刻出环宽递增的无铜隔离环并通过电笔测量各列层偏移量确定孔的导通状况，以准确测量层偏移量，并继续测出发生层偏移的线路板层数，防范高频板制备流程中AOI检测前工序出现层偏问题，改善优化高频板制备流程，降低因未能提前检测出层偏问题引起的高频板加工成本。
附图说明
图1是本发明的高频板的层偏检测结构的俯视图；
图2是本发明的高频板的层偏检测结构中层偏移量确定孔的剖视图；
图3是本发明的高频板的层偏检测结构中层偏移量确定孔的俯视图；
图4是本发明的高频板的层偏检测结构中层偏层数确定孔的结构示意图。
具体实施方式
下面结合附图具体阐明本发明的实施方式，附图仅供参考和说明使用，不构成对本发明专利保护范围的限制。
如图1-4所示，本发明的实施例提供一种高频板的层偏检测结构，所述高频板100包括至少两层芯板101，每层芯板101的两面设有铜箔线路层102；
如图1所示，所述高频板100上穿设有接地线孔1和至少两列层偏移量确定孔2，所述接地线孔1和层偏移量确定孔2中填充有铜；
如图2所示，每层芯板101两面的铜箔线路层102上接地线孔1和至少两个层偏移量确定孔2的周围分别被蚀刻出第一无铜隔离环11和至少两个第二无铜隔离环21，如图3所示，所述至少两个第二无铜隔离环21的环宽依次增大；
如图4所示，所述高频板100上还穿设有至少两列层偏层数确定孔3，所述层偏层数确定孔3中填充有铜，各列层偏层数确定孔3中设定层数的层偏层数确定孔与该层芯板101a两面的铜箔线路层102a连通，形成至少两列层数依序设定的连通层，其余层芯板101b两面的铜箔线路层102b上层偏层数确定孔的周围被蚀刻出至少两列第三无铜隔离环31；第三无铜隔离环31与第二无铜隔离环21的形状不同以便区分。
所述接地线孔1和至少两列层偏移量确定孔2通过与电笔的两端测接以识别导通的层偏移量确定孔；
所述导通的层偏移量确定孔和每列层偏层数确定孔3通过与电笔的两端测接以确定层偏层数。
在本实施例中，如图3所示，每层芯板101两面的铜箔线路层102上蚀刻有至少一组第二无铜隔离环21，每组包括八个环宽分别为3mil至10mil的第二无铜隔离环，相邻的第二无铜隔离环的环宽增量为1mil。
在本实施例中，各组所述第二无铜隔离环21的内圆半径相同，相邻的第二无铜隔离环的外圆半径增量为1mil。
本发明实施例还提供一种高频板的层偏检测方法，所述高频板包括至少两层芯板，每层芯板的两面设有铜箔线路层，包括以下步骤：
S1.在高频板上穿设接地线孔和至少两列层偏移量确定孔，在接地线孔和层偏移量确定孔中填充铜，在每层芯板两面的铜箔线路层上接地线孔和至少两个层偏移量确定孔的周围分别蚀刻出第一无铜隔离环和至少两个第二无铜隔离环，所述至少两个第一无铜隔离环的环宽依次增大；
S2.在高频板上穿设至少两列层偏层数确定孔，在所述层偏层数确定孔中填充铜，将各列层偏层数确定孔中设定层数的层偏层数确定孔与该层芯板两面的铜箔线路层连通，形成至少两列层数依序设定的连通层，在其余层芯板两面的铜箔线路层上层偏层数确定孔的周围蚀刻出至少两列第三无铜隔离环；
S3.电笔的两端分别测接所述接地线孔和至少两列层偏移量确定孔以识别导通的层偏移量确定孔；
S4.电笔的两端还分别测接所述导通的层偏移量确定孔和每列层偏层数确定孔以确定层偏层数。
在本实施例中，在每层芯板两面的铜箔线路层上蚀刻至少一组第二无铜隔离环，每组包括八个环宽分别为3mil至10mil的第二无铜隔离环，相邻的第二无铜隔离环的环宽增量为1mil。
在本实施例中，各组所述第二无铜隔离环的内圆半径相同，相邻的第二无铜隔离环的外圆半径增量为1mil。
本发明高频板的层偏检测结构的检测方法的工作过程为：
先将电笔一端测接接地线孔1，另一端测接各列层偏移量确定孔2，若没有层偏移量确定孔被测出导通则表明该高频板没有层偏；若某一列层偏移量确定孔2被测出与接地线孔1导通便说明高频板的相应层的偏移量达到第二无铜隔离环21的相应环宽的值，如此，可以得到层偏移量的具体数据。比如，如图3所示，3mil的第二无铜隔离环21中的层偏移量确定孔不导通，而4mil孔的第二无铜隔离环21中的层偏移量确定孔导通，那么说明层偏移量在4mil左右。
确定了层偏移量后，将电笔一端测接所述导通的层偏移量确定孔和各列层偏层数确定孔3，若某一列层偏层数确定孔3被测出导通，则可确定该列层偏层数确定孔3中所述连通层对应层数的线路板出现了层偏。如图4所示，高频板100包括十二层芯板101，每层芯板101的两面设有铜箔线路层102，第一至五列层偏层数确定孔3的连通层分别位于第L2-L3、L4-L5、L6-L7、L8-L9、L10-L11的铜箔线路层与其间的芯板。例如，第二列层偏层数确定孔3与确定的层偏移量确定孔导通，说明L4-L5铜箔线路层对应的芯片偏移了4mil。
在上述实施例中，所述层偏检测方法应用于高频板制备流程中的外层导电图形线路自动光学检测AOI步骤中。
高频板制备流程为：开料→钻孔→钠蚀刻/等离子→沉铜→全板电镀→外层图转→酸性蚀刻→外层AOI(检测层偏)→阻焊→字符→电测试→锣板→沉锡→FQC；
依照上述的流程，假若在AOI步骤就发现层偏严重，高频板必须报废时，则节约了后期的成本消耗，提高了高频板生产效率。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (6)

1.一种高频板的层偏检测结构，所述高频板包括至少两层芯板，每层芯板的两面设有铜箔线路层，其特征在于：
所述高频板上穿设有接地线孔和至少两列层偏移量确定孔，所述接地线孔和层偏移量确定孔中填充有铜，每层芯板两面的铜箔线路层上接地线孔和至少两个层偏移量确定孔的周围分别被蚀刻出第一无铜隔离环和至少两个第二无铜隔离环，所述至少两个第二无铜隔离环的环宽依次增大；
所述高频板上还穿设有至少两列层偏层数确定孔，所述层偏层数确定孔中填充有铜，各列层偏层数确定孔中设定层数的层偏层数确定孔与该层芯板两面的铜箔线路层连通，形成至少两列层数依序设定的连通层，其余层芯板两面的铜箔线路层上层偏层数确定孔的周围被蚀刻出至少两列第三无铜隔离环；
所述接地线孔和至少两列层偏移量确定孔通过与电笔的两端测接以识别导通的层偏移量确定孔；
所述导通的层偏移量确定孔和每列层偏层数确定孔通过与电笔的两端测接以确定层偏层数。
2.根据权利要求1所述的高频板的层偏检测结构，其特征在于：
每层芯板两面的铜箔线路层上蚀刻有至少一组第二无铜隔离环，每组包括八个环宽分别为3mil至10mil的第二无铜隔离环，相邻的第二无铜隔离环的环宽增量为1mil。
3.根据权利要求2所述的高频板的层偏检测结构，其特征在于：
各组所述第二无铜隔离环的内圆半径相同，相邻的第二无铜隔离环的外圆半径增量为1mil。
4.一种高频板的层偏检测方法，所述高频板包括至少两层芯板，每层芯板的两面设有铜箔线路层，其特征在于，包括以下步骤：
S1.在高频板上穿设接地线孔和至少两列层偏移量确定孔，在接地线孔和层偏移量确定孔中填充铜，在每层芯板两面的铜箔线路层上接地线孔和至少两个层偏移量确定孔的周围分别蚀刻出第一无铜隔离环和至少两个第二无铜隔离环，所述至少两个第二无铜隔离环的环宽依次增大；
S2.在高频板上穿设至少两列层偏层数确定孔，在所述层偏层数确定孔中填充铜，将各列层偏层数确定孔中设定层数的层偏层数确定孔与该层芯板两面的铜箔线路层连通，形成至少两列层数依序设定的连通层，在其余层芯板两面的铜箔线路层上层偏层数确定孔的周围蚀刻出至少两列第三无铜隔离环；
S3.电笔的两端分别测接所述接地线孔和至少两列层偏移量确定孔以识别导通的层偏移量确定孔；
S4.电笔的两端还分别测接所述导通的层偏移量确定孔和每列层偏层数确定孔以确定层偏层数。
5.根据权利要求4所述的高频板的层偏检测方法，其特征在于：
在每层芯板两面的铜箔线路层上蚀刻至少一组第二无铜隔离环，每组包括八个环宽分别为3mil至10mil的第二无铜隔离环，相邻的第二无铜隔离环的环宽增量为1mil。
6.根据权利要求5所述的高频板的层偏检测方法，其特征在于：
各组所述第二无铜隔离环的内圆半径相同，相邻的第二无铜隔离环的外圆半径增量为1mil。
CN201910408960.4A 2019-05-17 2019-05-17 一种高频板的层偏检测结构及方法 Active CN110493977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910408960.4A CN110493977B (zh) 2019-05-17 2019-05-17 一种高频板的层偏检测结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910408960.4A CN110493977B (zh) 2019-05-17 2019-05-17 一种高频板的层偏检测结构及方法

Publications (2)

Publication Number Publication Date
CN110493977A CN110493977A (zh) 2019-11-22
CN110493977B true CN110493977B (zh) 2021-01-29

Family

ID=68546194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910408960.4A Active CN110493977B (zh) 2019-05-17 2019-05-17 一种高频板的层偏检测结构及方法

Country Status (1)

Country Link
CN (1) CN110493977B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113597145A (zh) * 2021-08-09 2021-11-02 皆利士多层线路版(中山)有限公司 线路板层间对准检测设备、方法和存储介质
CN114585166B (zh) * 2022-04-29 2022-08-16 苏州东山精密制造股份有限公司 柔性天线多层板的层偏检测方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1068696A (ja) * 1996-08-28 1998-03-10 Fuji Elelctrochem Co Ltd 導体パターンの印刷位置精度検査方法
CN101697001B (zh) * 2009-01-22 2011-07-13 依利安达(广州)电子有限公司 一种检测多层印制电路板层间位置偏移的方法
CN102072716B (zh) * 2010-12-21 2012-05-23 胜宏科技（惠州）有限公司 一种多层线路板层间和钻孔偏移检测方法
CN103363885B (zh) * 2012-03-31 2016-12-14 北大方正集团有限公司 测量pcb层间偏移量的方法和pcb在制板
CN203015289U (zh) * 2012-12-28 2013-06-19 广州兴森快捷电路科技有限公司 具有盲孔内层偏位检测结构的印刷电路板
CN205430761U (zh) * 2016-02-02 2016-08-03 常州澳弘电子有限公司 具有检测钻孔偏位功能的线路板
CN105764241A (zh) * 2016-03-23 2016-07-13 中国航天科技集团公司第九研究院第七七研究所 一种印制板产品对准度测试方法

Also Published As

Publication number Publication date
CN110493977A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
EP2779810B1 (en) Printed circuit board package structure and manufacturing method thereof
CN110493977B (zh) 一种高频板的层偏检测结构及方法
CN109526156B (zh) 一种用于检测钻孔偏移程度的检测模块及检测方法
CN102821559A (zh) 多层布线基板的制造方法及多层布线基板
US20140185257A1 (en) Printed circuit board with embedded component and method for manufacturing same
CN111157879B (zh) 印制电路板的层偏检测方法及层偏检测结构
CN102958288B (zh) 印刷电路板钻孔方法
CN105072808A (zh) 高精度封装基板的蚀刻补偿方法
CN112738976A (zh) 一种pcb及其层偏度管控质量检测机构
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
CN104918423A (zh) 一种可检测内层孔环的线路板制作方法
CN103796415A (zh) 多层电路板及其制作方法
CN112739011A (zh) 一种三层盲孔印制板制作方法
CN113660773B (zh) 可靠性测试板及可靠性测试板的制作方法
JP3206635B2 (ja) 多層印刷配線板
CN110788927B (zh) 一种5G高端伺服器印制线路板厚薄core组合产品的开孔方法
US10383226B2 (en) Multi-layer circuit structure and manufacturing method thereof
JP2005268318A (ja) 多層プリント配線板の製造方法
CN109673099B (zh) 多层线路结构及其制作方法
CN112504183A (zh) 一种孔偏检测方法
CN108633193B (zh) 多层电路板的制作方法
CN111542178A (zh) 一种多层电路板的制作工艺和多层电路板
JP4737055B2 (ja) 積層印刷配線基板
CN217693852U (zh) 印制电路板和电子设备
CN219761509U (zh) 一种高层次高精度对位的测试Coupon

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 516300 Jinpaishan Mountain, Taiyang Depression, Baihua Town, Huidong County, Huizhou City, Guangdong Province

Patentee after: Huizhou techuang Electronic Technology Co.,Ltd.

Address before: Baihua town Taiyang Ao jinpaishan, Huidong County, Huizhou City, Guangdong Province

Patentee before: HUIZHOU GLORYSKY ELECTRONICS TECHNOLOGY Co.,Ltd.