CN106197250A - Pcb板内层偏位的测试方法 - Google Patents

Pcb板内层偏位的测试方法 Download PDF

Info

Publication number
CN106197250A
CN106197250A CN201610519174.8A CN201610519174A CN106197250A CN 106197250 A CN106197250 A CN 106197250A CN 201610519174 A CN201610519174 A CN 201610519174A CN 106197250 A CN106197250 A CN 106197250A
Authority
CN
China
Prior art keywords
layer
pcb board
normal
testing
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610519174.8A
Other languages
English (en)
Other versions
CN106197250B (zh
Inventor
谢维鑫
黄光明
邓智河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Xingsen Electronic Co Ltd
Shenzhen Fastprint Circuit Tech Co Ltd
Original Assignee
Guangzhou Xingsen Electronic Co Ltd
Shenzhen Fastprint Circuit Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Xingsen Electronic Co Ltd, Shenzhen Fastprint Circuit Tech Co Ltd filed Critical Guangzhou Xingsen Electronic Co Ltd
Priority to CN201610519174.8A priority Critical patent/CN106197250B/zh
Publication of CN106197250A publication Critical patent/CN106197250A/zh
Application granted granted Critical
Publication of CN106197250B publication Critical patent/CN106197250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/14—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring distance or clearance between spaced objects or spaced apertures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本发明公开了一种PCB板内层偏位的测试方法，包括如下步骤：提供一多层PCB板，在多层PCB板上设置至少一个检测区域；其中，检测区域包括接地孔、偏层检测孔组和偏距测试孔组；提供一检测元件，该检测元件包括第一触针和第二触针，将第一触针插入接地孔固定，同时将第二触针插入偏层检测孔组并观察检测元件显示数值；当第二测试针插入的当前偏层检测孔和当前偏距测试孔使得检测元件均显示开路时，则判定对应板层不存在偏位，测试结束。可以非常方便快捷的测得PCB板内发生偏位的具体板层和偏移数值大小，由此对PCB板是否合格提供科学的评判依据，且上述PCB板内层偏位的测试方法操作简单，测试结果的准确度高。

Description

PCB板内层偏位的测试方法
技术领域
本发明涉及PCB检测方法技术领域，尤其是涉及一种PCB板内层偏位的测试方法。
背景技术
随着电子产品迅速发展，电子制造商之间的竞争也越来越激烈，PCB板生产效率的提高以及成本的控制无疑对同行业内的竞争有着举足轻重的优势。对于通过层压工艺制作的多层结构的PCB板，检测相邻两层板件的对位一致性(是否产生层间偏移)是判断PCB板成品质量的关键要素，其指标用于评判PCB板的品质是否符合要求及能够正常使用。而传统的PCB板内层偏位测量方法，不仅过程繁琐，且浪费成本，品质方面也不能很好的把控，频繁出现员工数据测试不全导致的品质问题。
发明内容
基于此，本发明提供一种PCB板内层偏位的测试方法，在于克服现有技术的缺陷，测试方法简单、可靠，能测得PCB板内发生偏位的板层和数值大小，且测试准确度高。
本发明的目的是这样实现的：
一种PCB板内层偏位的测试方法，包括如下步骤：
S100、提供一多层PCB板，在多层PCB板上设置至少一个检测区域；其中，检测区域包括接地孔、偏层检测孔组和偏距测试孔组；
S200、提供一检测元件，该检测元件包括第一触针和第二触针，将第一触针插入接地孔固定，同时将第二触针插入偏层检测孔组并观察检测元件显示数值；
S300、判断检测元件是否短路；若是，则进入步骤S400，若否，则返回执行步骤S200对下一个偏层检测孔进行检测；
S400、判定当前偏层检测孔对应的板层存在偏位，此时将第二触针从当前偏层检测孔内拔出，插入偏距测试孔组并观察检测元件显示数值；
S500、再次判断检测元件是否短路；若是，则进入步骤S600，若否，则返回执行步骤S400对下一个偏距测试孔进行检测；
S600、判定当前偏距测试孔对应的数值为当前板层的偏位数值；
S700、当第二测试针插入的当前偏层检测孔和当前偏距测试孔使得检测元件均显示开路时，则判定对应板层不存在偏位，测试结束。
下面对技术方案作进一步说明：
进一步地，在步骤S100中所述检测区域的数量至少为两个，两个所述检测区域呈对角布置。
进一步地，在步骤S100中所述多层PCB板的层数不小于3层，其中第一层板与第二层板间设有第一偏层测试层，第二层板与第三层板间设有第二偏层测试层，所述偏层检测孔组至少包括第一检测孔和第二检测孔，所述第一检测孔与所述第一偏层测试层连通，所述第二检测孔与所述第二偏层测试层连通。
进一步地，在步骤S100中所述偏距测试孔组包括多个偏距测试孔，且多个所述偏距测试孔均以0.5mil为间距均匀间隔布置。
进一步地，在步骤S300和步骤S400中判定检测元件是否短路的标准为：当检测元件的测试阻值≤25Ω时，则判定为短路；否则为开路。
进一步地，在步骤S200之后还包括步骤在所述第一触针插入接地孔和所述第二触针插入偏层检测孔组之后保持稳定1～3秒，之后再进行检测元件的短、开路判定。
进一步地，在步骤S200之前还包括对所述检测元件进行校正操作。
进一步地，两个所述检测区域包括第一检测区域和第二检测区域，在步骤S100之后还包括步骤依次对所述第一检测区域孔和所述第二检测区域进行开、短路测试，以判断PCB板是否合格；
其中，当所述第一检测区域和所述第二检测区域的检测结果均为开路时，则判定PCB板合格，当所述第一检测区域和所述第二检测区域的检测结果均为短路时，则判定PCB板不合格，当所述第一检测区域和所述第二检测区域的检测结果为一个短路、一个开路时，则判定PCB板合格。
进一步地，在步骤S600之后还包括在所述多层PCB板上设置偏板测试孔组，所述偏板测试孔组与所述偏距测试孔组对称布置。
本发明的有益效果在于：
上述PCB板内层偏位的测试方法将所述检测元件的第一触针插入接地孔内，通过将第二触针插入所述偏层检测孔组来判定发生偏位的板层，之后将所述第二触针插入所述偏距测试孔组，由此可以非常方便快捷的测得PCB板内发生偏位的具体板层和偏移数值大小，由此对PCB板是否合格提供科学的评判依据，且上述PCB板内层偏位的测试方法操作简单，测试结果的准确度高。
附图说明
图1为本发明实施例所述的PCB板内层偏位的测试方法的测试流程图。
具体实施方式
下面对本发明的实施例进行详细说明：
如图1所示，一种PCB板内层偏位的测试方法，包括如下步骤：
S100、提供一多层PCB板，在多层PCB板上设置至少一个检测区域；其中，检测区域包括接地孔、偏层检测孔组和偏距测试孔组；
S200、提供一检测元件，该检测元件包括第一触针和第二触针，将第一触针插入接地孔固定，同时将第二触针插入偏层检测孔组并观察检测元件显示数值；
S300、判断检测元件是否短路；若是，则进入步骤S400，若否，则返回执行步骤S200对下一个偏层检测孔进行检测；
S400、判定当前偏层检测孔对应的板层存在偏位，此时将第二触针从当前偏层检测孔内拔出，插入偏距测试孔组并观察检测元件显示数值；
S500、再次判断检测元件是否短路；若是，则进入步骤S600，若否，则返回执行步骤S400对下一个偏距测试孔进行检测；
S600、判定当前偏距测试孔对应的数值为当前板层的偏位数值；
S700、当第二测试针插入的当前偏层检测孔和当前偏距测试孔使得检测元件均显示开路时，则判定对应板层不存在偏位，测试结束。
上述PCB板内层偏位的测试方法将所述检测元件的第一触针插入接地孔内，通过将第二触针插入所述偏层检测孔组来判定发生偏位的板层，之后将所述第二触针插入所述偏距测试孔组，由此可以非常方便快捷的测得PCB板内发生偏位的具体板层和偏移数值大小，由此对PCB板是否合格提供科学的评判依据，且上述PCB板内层偏位的测试方法操作简单，测试结果的准确度高。
在步骤S200之前还包括对所述检测元件进行校正操作。本实施例中，所述检测元件为万用表，为了保证测试结果的精度，应当确保万用表的使用正常，因而需要其进行用前校正，其具体步骤如下：先把万用表量程调到200Ω的电阻档位，然后把所述第一触针和所述第二触针相互接触后观察万用表的显示值，若显示值小于2.0Ω，则表明万用表正常可以用于测试，若显示值大于2.0Ω，则需对万用表进行校正调整。
在步骤S100中所述偏距测试孔组包括多个偏距测试孔，且多个所述偏距测试孔均以0.5mil为间距均匀间隔布置。在本实施例中，所述偏距测试孔组包括9个偏距测试孔，该9个偏距测试孔由小至大分别对应偏移数值3mil、3.5mil、4mil、5mil、6mil、7mil、8mil、9mil、10mil，且同时使相邻两个偏距测试孔的间距保持0.5mil的大小，由此不仅可以提高检测结果的精度，同时还可以进一步提高本测试方法的适用范围。当然，在其他实施例中，相邻两个偏距测试孔的间距也可以选用其他数值大小，也在本发明的保护范围内。
进一步的，在步骤S600之后还包括在所述多层PCB板上设置偏板测试孔组，所述偏板测试孔组与所述偏距测试孔组对称布置。所述偏距测试孔组相对且平行布置的偏板测试孔组，其用于检测发生偏位的具体是位于偏位层的上PCB板还是下PCB板，其检测方法为将所述第二触针依次插入另一个偏距测试孔组内，若万用表显示短路，则判定上PCB板发生偏移，若万用表显示开路，则判定下PCB板发生偏移。通过上述方法可以使得检测结果更加丰富，数据更加可靠，对于后期生产技术改进和质量把控提供充分依据。
在本实施例中，以较为常见的矩形PCB板为例进行说明。所述检测区域为在矩形PCB板上人为划定的一块区域，为了不影响PCB的线路布置，降低制造及检测难度，优选将检测区域布置于矩形板的边缘靠近顶角处，且本实施例中所述检测区域的数量至少为两个，两个所述检测区域呈对角布置，两个所述检测区域包括第一检测区域和第二检测区域。对于几何形状规则的PCB板，可以只检测其中一个检测区域(所述第一检测区域或所述第二检测区域)，而对于几何形状不规则的PCB板，为了减少形状误差所潜在的影响检测结果精度的问题，需依次对所述第一检测区域孔和所述第二检测区域进行开、短路测试，以判断PCB板是否合格；
其中，当所述第一检测区域和所述第二检测区域的检测结果均为开路时，则判定PCB板合格，当所述第一检测区域和所述第二检测区域的检测结果均为短路时，则判定PCB板不合格，当所述第一检测区域和所述第二检测区域的检测结果为一个短路、一个开路时，则判定PCB板合格。
进一步地，当所述第一检测区域或所述第二检测区域上检测的当前偏距测试孔为短路时，还需要对当前偏距测试孔相临近的下一个偏距测试孔进行检测。当相邻的下一个偏距测试孔检测为短路时，则PCB板检测为不合格板；而当相邻的下一个偏距测试孔检测为开路时，则PCB板检测为合格板。通过上述附加步骤可以进一步提高对PCB板的检测力度，从而提高检测结果的准确性。此外，在所述第一触针插入接地孔和所述第二触针插入偏层检测孔组之后保持稳定1～3秒，之后再进行检测元件的短、开路判定。使得所述第一触针与所述接地孔、所述第二触针与所述偏层检测孔保持接触稳定若干秒钟，可以在提高接触可靠性的同时进一步检测结果的准确性，避免因接触不良导致的测试结果精度差。
进一步地，在步骤S100中所述多层PCB板的层数不小于3层，其中第一层板与第二层板间设有第一偏层测试层，第二层板与第三层板间设有第二偏层测试层，所述偏层检测孔组至少包括第一检测孔和第二检测孔，所述第一检测孔与所述第一偏层测试层连通，所述第二检测孔与所述第二偏层测试层连通。
为了实现本测试方法的可用性和准确性，应当限定所述PCB板的层数不小于3层。因而在本优选的实施例中，所述PCB板包括第一层板、第二层板及第三层板，且三层板依次层压固定为一体。此外，在层压固定之前需在第一层板和第二层板之间制作所述第一偏层测试层(导电电路图形)，在第二层板和第三层本之间制作所述第二偏层测试层(导电电路图形)，之后，确保钻制所述第一检测孔至与所述第一偏层测试层连通，钻制所述第二检测孔至所述第二偏层测试层连通，从而保证万用表的触针可以正常与导电图形接触，实现短路和开路检测，从而测试工作的正常进行，以及测试结果的准确可信。当然在其他实施例例，也可以采用其他层数的PCB板，此外，所述偏层检测孔组所包含的孔书应当是PCB板层数减去一。
在步骤S300和步骤S400中判定检测元件是否短路的标准为：当检测元件的测试阻值≤25Ω时，则判定为短路；否则为开路。在本实施例中，通过对不同层数或材质的PCB板进行试验验证，选用25Ω作为短路或开路的判断依据，可以确保使得本PCB板内层偏位的测试方法的适用范围更广，测试结果的精度更高。当然，在其他实施例中，也可以采用其他数值作为判定标准，也在本发明的保护范围内。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种PCB板内层偏位的测试方法，其特征在于，包括如下步骤：
S100、提供一多层PCB板，在多层PCB板上设置至少一个检测区域；其中，检测区域包括接地孔、偏层检测孔组和偏距测试孔组；
S200、提供一检测元件，该检测元件包括第一触针和第二触针，将第一触针插入接地孔固定，同时将第二触针插入偏层检测孔组并观察检测元件显示数值；
S300、判断检测元件是否短路；若是，则进入步骤S400，若否，则返回执行步骤S200对下一个偏层检测孔进行检测；
S400、判定当前偏层检测孔对应的板层存在偏位，此时将第二触针从当前偏层检测孔内拔出，插入偏距测试孔组并观察检测元件显示数值；
S500、再次判断检测元件是否短路；若是，则进入步骤S600，若否，则返回执行步骤S400对下一个偏距测试孔进行检测；
S600、判定当前偏距测试孔对应的数值为当前板层的偏位数值；
S700、当第二测试针插入的当前偏层检测孔和当前偏距测试孔使得检测元件均显示开路时，则判定对应板层不存在偏位，测试结束。
2.根据权利要求1所述的PCB板内层偏位的测试方法，其特征在于，在步骤S100中所述检测区域的数量至少为两个，两个所述检测区域呈对角布置。
3.根据权利要求1所述的PCB板内层偏位的测试方法，其特征在于，在步骤S100中所述多层PCB板的层数不小于3层，其中第一层板与第二层板间设有第一偏层测试层，第二层板与第三层板间设有第二偏层测试层，所述偏层检测孔组至少包括第一检测孔和第二检测孔，所述第一检测孔与所述第一偏层测试层连通，所述第二检测孔与所述第二偏层测试层连通。
4.根据权利要求1所述的PCB板内层偏位的测试方法，其特征在于，在步骤S100中所述偏距测试孔组包括多个偏距测试孔，且多个所述偏距测试孔均以0.5mil为间距均匀间隔布置。
5.根据权利要求1所述的PCB板内层偏位的测试方法，其特征在于，在步骤S300和步骤S400中判定检测元件是否短路的标准为：当检测元件的测试阻值≤25Ω时，则判定为短路；否则为开路。
6.根据权利要求1所述的PCB板内层偏位的测试方法，其特征在于，在步骤S200之后还包括步骤在所述第一触针插入接地孔和所述第二触针插入偏层检测孔组之后保持稳定1～3秒，之后再进行检测元件的短、开路判定。
7.根据权利要求1所述的PCB板内层偏位的测试方法，其特征在于，在步骤S200之前还包括对所述检测元件进行校正操作。
8.根据权利要求2所述的PCB板内层偏位的测试方法，其特征在于，两个所述检测区域包括第一检测区域和第二检测区域，在步骤S100之后还包括步骤依次对所述第一检测区域孔和所述第二检测区域进行开、短路测试，以判断PCB板是否合格；
其中，当所述第一检测区域和所述第二检测区域的检测结果均为开路时，则判定PCB板合格，当所述第一检测区域和所述第二检测区域的检测结果均为短路时，则判定PCB板不合格，当所述第一检测区域和所述第二检测区域的检测结果为一个短路、一个开路时，则判定PCB板合格。
9.根据权利要求1所述的PCB板内层偏位的测试方法，其特征在于，在步骤S600之后还包括在所述多层PCB板上设置偏板测试孔组，所述偏板测试孔组与所述偏距测试孔组对称布置。
CN201610519174.8A 2016-07-01 2016-07-01 Pcb板内层偏位的测试方法 Active CN106197250B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610519174.8A CN106197250B (zh) 2016-07-01 2016-07-01 Pcb板内层偏位的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610519174.8A CN106197250B (zh) 2016-07-01 2016-07-01 Pcb板内层偏位的测试方法

Publications (2)

Publication Number Publication Date
CN106197250A true CN106197250A (zh) 2016-12-07
CN106197250B CN106197250B (zh) 2019-02-26

Family

ID=57466143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610519174.8A Active CN106197250B (zh) 2016-07-01 2016-07-01 Pcb板内层偏位的测试方法

Country Status (1)

Country Link
CN (1) CN106197250B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106771824A (zh) * 2017-02-15 2017-05-31 江苏博敏电子有限公司 一种应用于镭射孔偏移测试点的pcb板及其方法
CN109737878A (zh) * 2018-12-29 2019-05-10 广州兴森快捷电路科技有限公司 层间偏移量的测量方法及测量系统
CN110823079A (zh) * 2019-11-19 2020-02-21 深圳市明信测试设备有限公司 一种利用传感器检测pcba板的测试治具
CN112004306A (zh) * 2020-07-02 2020-11-27 深圳市博敏电子有限公司 一种高多层板线路和电铣精度的检测方法
CN112198417A (zh) * 2020-09-30 2021-01-08 生益电子股份有限公司 一种过孔制作能力测试板及测试方法
CN112285526A (zh) * 2019-07-25 2021-01-29 北大方正集团有限公司 Pcb层偏检测仪

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201256481Y (zh) * 2008-07-08 2009-06-10 常州澳弘电子有限公司 具有对位孔的pcb板
CN102445140A (zh) * 2011-09-21 2012-05-09 东莞生益电子有限公司 多层线路板对准度的测试装置及测试方法
CN102539996A (zh) * 2011-12-08 2012-07-04 东莞市五株电子科技有限公司 多层电路板层检测方法和系统
CN203423847U (zh) * 2013-08-12 2014-02-05 中兴通讯股份有限公司 能进行对准度检测的多层电路板
CN104582331A (zh) * 2014-12-31 2015-04-29 广州兴森快捷电路科技有限公司 多层线路板的内层偏位检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201256481Y (zh) * 2008-07-08 2009-06-10 常州澳弘电子有限公司 具有对位孔的pcb板
CN102445140A (zh) * 2011-09-21 2012-05-09 东莞生益电子有限公司 多层线路板对准度的测试装置及测试方法
CN102539996A (zh) * 2011-12-08 2012-07-04 东莞市五株电子科技有限公司 多层电路板层检测方法和系统
CN203423847U (zh) * 2013-08-12 2014-02-05 中兴通讯股份有限公司 能进行对准度检测的多层电路板
CN104582331A (zh) * 2014-12-31 2015-04-29 广州兴森快捷电路科技有限公司 多层线路板的内层偏位检测方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106771824A (zh) * 2017-02-15 2017-05-31 江苏博敏电子有限公司 一种应用于镭射孔偏移测试点的pcb板及其方法
CN109737878A (zh) * 2018-12-29 2019-05-10 广州兴森快捷电路科技有限公司 层间偏移量的测量方法及测量系统
CN109737878B (zh) * 2018-12-29 2021-06-25 广州兴森快捷电路科技有限公司 层间偏移量的测量方法及测量系统
CN112285526A (zh) * 2019-07-25 2021-01-29 北大方正集团有限公司 Pcb层偏检测仪
CN110823079A (zh) * 2019-11-19 2020-02-21 深圳市明信测试设备有限公司 一种利用传感器检测pcba板的测试治具
CN112004306A (zh) * 2020-07-02 2020-11-27 深圳市博敏电子有限公司 一种高多层板线路和电铣精度的检测方法
CN112004306B (zh) * 2020-07-02 2022-07-15 深圳市博敏电子有限公司 一种高多层板线路和电铣精度的检测方法
CN112198417A (zh) * 2020-09-30 2021-01-08 生益电子股份有限公司 一种过孔制作能力测试板及测试方法

Also Published As

Publication number Publication date
CN106197250B (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
CN106197250A (zh) Pcb板内层偏位的测试方法
CN205749810U (zh) Pcb板内层偏位测试装置
CN101697001B (zh) 一种检测多层印制电路板层间位置偏移的方法
KR102215664B1 (ko) 다기능 회로판 검출 모듈 및 검출 방법
EP2064562B1 (en) Testable integrated circuit and ic test method
KR101380478B1 (ko) 영역 분류 장치, 기판 검사 장치, 및 영역 분류 방법
CN102738123A (zh) 集成电路及集成电路系统及其制造方法
CN104582331A (zh) 多层线路板的内层偏位检测方法
CN105430945B (zh) Hdi电路板盲孔偏位防呆测试方法
JP2005333128A (ja) プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター
CN102445141B (zh) 一种多层电路板层检测方法和装置
CN104422845B (zh) 一种pcb电气性能测试点的智能四线选点方法
CN106550556A (zh) 多层线路板对准度检测系统及其检测方法
CN100568009C (zh) 一种在线测试仪的继电器测试方法
JP2007139603A (ja) 半導体集積回路の検査方法およびデザインルール検証方法
CN105376963A (zh) 一种抓取内层补偿系数的方法
CN103137606A (zh) 电阻测试结构及方法
CN101216301B (zh) 不合格焊盘间距检测装置及方法
US20230156928A1 (en) Designing a printed circuit board (pcb) to detect slivers of conductive material included within vias of the pcb
US7571399B2 (en) Process for checking the quality of the metallization of a printed circuit
CN207779926U (zh) 一种pcb可靠性测试板
JP3714828B2 (ja) プリント基板の不良判定方法及びこの判定に用いるマーク
US20100213968A1 (en) Testing integrated circuits
CN109211924A (zh) 芯片制造过程中的缺陷检测方法
Morton et al. The Effects of Lead-Free Reflow on Conductive Anodic Filament (CAF) Performance of Materials

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant