CN103137606A - 电阻测试结构及方法 - Google Patents

电阻测试结构及方法 Download PDF

Info

Publication number
CN103137606A
CN103137606A CN2011103976248A CN201110397624A CN103137606A CN 103137606 A CN103137606 A CN 103137606A CN 2011103976248 A CN2011103976248 A CN 2011103976248A CN 201110397624 A CN201110397624 A CN 201110397624A CN 103137606 A CN103137606 A CN 103137606A
Authority
CN
China
Prior art keywords
test structure
sub
interconnection line
hole
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103976248A
Other languages
English (en)
Inventor
魏泰
秦晓静
程玉华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Research Institute of Microelectronics of Peking University
Original Assignee
Shanghai Research Institute of Microelectronics of Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Research Institute of Microelectronics of Peking University filed Critical Shanghai Research Institute of Microelectronics of Peking University
Priority to CN2011103976248A priority Critical patent/CN103137606A/zh
Priority to PCT/CN2011/084200 priority patent/WO2013082834A1/zh
Publication of CN103137606A publication Critical patent/CN103137606A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提出了一种通孔电阻的测试结构和方法，该测试结构包括至少两个子测试结构，所述子测试结构是一条通孔链，所述子测试结构包括有多个通孔及连接各通孔的互连线，所述通孔连通上下两层相邻的金属层，所述互连线由位于相邻两金属层上的互连线组成，且上下两层互连线在通孔连接处有重叠区域，所述各子测试结构有相同的长度，所述各子测试结构有不同的通孔数量，且所述各子测试结构中连接各个通孔的上层（下层）互连线总长度相等。

Description

电阻测试结构及方法
技术领域
 本发明涉及集成电路领域，尤其涉及通孔电阻测量结构及方法。
背景技术
 随着技术的发展，集成度越来越高，集成电路内包含的晶体管越来越多，互连线的层数也从以前的三四层增加到九层甚至十层。而将这些晶体管和互连线连接在一起的接触孔，以及将不同金属层上的互连线连接在一起的通孔，数目急剧增加。
随着集成电路的发展，后端互连线的寄生电阻电容等电学参数成为了决定电路性能的重要因素，所以将这些互连线连接在一起的通孔也越来越重要，集成电路制造工艺包括多个步骤，且集成电路通常包含数百万至一亿多个通孔，任何一个通孔的失效都可能导致集成电路的功能无法达到预定要求。所以，业界对准确提取通孔电阻的要求也越来越高。
通孔电阻的测量原理通常是：采用测试结构，并制作成测试芯片，然后通过测量测试结构的电阻，来最终得到通孔电阻。
目前业界存在的通孔测试结构，采用一条包含有通孔和互连线的通孔链，测试整条通孔链的电阻，然后计算单个通孔电阻。这种方案得出的通孔电阻包括互连线部分的电阻，得到的通孔电阻误差较大。
发明内容
本发明提供通孔电阻测试结构及相应方法，以提高通孔电阻的测量准确度。
本发明提供的互连线测试结构包括多个子测试结构，所述子测试结构包括同一层的多个通孔和连接这些通孔的互连线，所述多个通孔和互连线构成一条通孔链结构；各子测试结构中，多个通孔尺寸完全一样，互连线由上下两层互连线组成，互连线由多个连接通孔的短线组成，上下互连线在通孔位置有重叠区域；各子测试结构之间，通孔尺寸完全一样，通孔数量不相同，对应的互连线宽度相等，对应的互连线厚度相等，各子测试结构的总长度相等，各子测试结构的上层或下层互连线的总长度（不包含上下层互连线重叠部分）相等，上下两层互连短线在通孔处重叠区域的面积足够容纳一个通孔。
本发明提供了采用本发明中通孔电阻测试结构计算通孔电阻的方法，包括步骤：制作包含各子测试结构的测试芯片；分别测试各子测试结构中通孔链的电阻；分析各子测试结构的通孔链电阻值与相应子测试结构通孔个数、互连线电阻以及重叠部分互连线电阻的对应关系；根据所述对应关系，列出数学方程组；选取方程组中两个方程的所有组合，求解可得一组通孔电阻值，取所述组的平均值为通孔电阻值。
采用本发明实施例的测试结构和方法，可以得到一个通孔的电阻值，而现有技术中，若要测试通孔电阻，会将部分互连线的电阻也加入到通孔电阻中，因此，与现有技术相比，采用本发明实施例提供的测试结构及方法，可以提高通孔电阻的准确度。
附图说明
图1、图2、图3为本发明实施例中各子测试结构的结构示意图；
图4为本发明实施例提出的通孔电阻测量方法流程图；
图5为本发明实施例中测试结构局部放大的示意图。
具体实施方式
针对背景技术提及的问题，本发明实施例提出下述通孔测试结构及相应计算方法，以消除现有测试结构中互连线部分电阻对通孔电阻的影响，提高了测试通孔电阻的准确度。
图1为本发明实施例中测试结构示意图，本发明实施例提出的通孔电阻测试结构及方法包括：
所述测试结构包括多个子测试结构10、20、30；
所述子测试结构10包括上层互连线101、通孔102和下层互连线103，所述子测试结构10中互连线101、103通过通孔102相连，且互连线101和103在通孔所在处有重叠区域，重叠区域的面积足以容纳一个通孔；
所述子测试结构20包括上层互连线201、通孔202和下层互连线203，所述子测试结构20中互连线201、203通过通孔202相连，且互连线201和203在通孔所在处有重叠区域，重叠区域的面积足以容纳一个通孔；
所述子测试结构30包括上层互连线301、通孔302和下层互连线303，所述子测试结构30中互连线301、303通过通孔302相连，且互连线301和303在通孔所在处有重叠区域，重叠区域的面积足以容纳一个通孔；
子测试结构10中，所有通孔102的尺寸一样，所有上层互连线101的宽度和厚度分别相等，所有下层互连线103的宽度和厚度分别相等；
子测试结构20中，所有通孔202的尺寸一样，所有上层互连线201的宽度和厚度分别相等，所有下层互连线203的宽度和厚度分别相等；
子测试结构30中，所有通孔302的尺寸一样，所有上层互连线301的宽度和厚度分别相等，所有下层互连线303的宽度和厚度分别相等；
各子测试结构之间，通孔102、202、302的个数彼此都不相同；
各子测试结构之间，上层互连线101、201、301的宽度和厚度对应相等；
各子测试结构之间，下层互连线103、203、303的宽度和厚度对应相等；
各子测试结构之间，测试结构通孔链的总长度104、204、304相等；
各子测试结构之间，测试结构10的上层互连线101的长度之和、测试结构20的上层互连线201的长度之和以及测试结构30的上层互连线301的长度之和相等；
各子测试结构之间，测试结构10的下层互连线103的长度之和、测试结构20的下层互连线203的长度之和以及测试结构30的下层互连线303的长度之和相等。
可选的，各子测试结构形成的通孔链可以做成各种形状，以达到各种目的，做成蜿蜒曲折形状，可以调整金属密度，减小工艺波动。
可选的，各子测试结构可以融入到其他测试结构当中，可以把所述各子测试结构放入到comb meander结构中。
下面以包括3个子测试结构，通孔数分别为                                                
Figure 2011103976248100002DEST_PATH_IMAGE001
，
Figure 2011103976248100002DEST_PATH_IMAGE002
，
Figure 2011103976248100002DEST_PATH_IMAGE003
的测试结构为例，给出基于本发明实施例提出的通孔电阻测试结构，测量通孔电阻的方案。
图2为本发明实施例提出的通孔电阻测试方法流程图，结合该图，本发明实施例提出的通孔电阻测量方法包括步骤：
步骤1，制作包含各子测试结构的测试芯片。
步骤2，测试各子测试结构中整条通孔链的电阻。
步骤3，分析所测电阻与相应子测试结构通孔单元内的通孔个数的对应关系，其对应关系为：
Figure 2011103976248100002DEST_PATH_IMAGE004
Figure 2011103976248100002DEST_PATH_IMAGE005
Figure 2011103976248100002DEST_PATH_IMAGE006
其中，、
Figure 2011103976248100002DEST_PATH_IMAGE007
、
Figure 2011103976248100002DEST_PATH_IMAGE008
分别代表所述第1、2、3个子测试结构的通孔链电阻测试值；
Figure 712908DEST_PATH_IMAGE001
表示子测试结构10中通孔的个数，
Figure 712088DEST_PATH_IMAGE002
表示子测试结构20中通孔的个数，
Figure 438516DEST_PATH_IMAGE003
表示子测试结构中通孔的个数30，
Figure 2011103976248100002DEST_PATH_IMAGE009
表示子测试结构10中的上、下层金属重叠次数超过测试结构20后再出现重叠时，子测试结构20的互连线正好在这个长度上是上层互连线101的个数，
Figure 2011103976248100002DEST_PATH_IMAGE010
表示子测试结构10的上、下层金属重叠次数超过测试结构20后再出现重叠时，子测试结构20的互连线正好在这个长度上是下层互连线203的个数，
Figure 2011103976248100002DEST_PATH_IMAGE011
表示子测试结构20的上、下层金属的重叠次数超过测试结构30后再出现重叠时，子测试结构30的互连线正好在这个长度上是上层互连线201的个数，
Figure 2011103976248100002DEST_PATH_IMAGE012
表示子测试结构20的上、下层金属重叠次数超过测试结构30后再出现重叠时，子测试结构30的互连线正好在这个长度上是下层互连线303的个数；
Figure 2011103976248100002DEST_PATH_IMAGE013
代表所述子测试结构10中互连线部分的电阻值；
Figure 2011103976248100002DEST_PATH_IMAGE014
代表所述各子测试结构中通孔、上层及下层互连线重叠部分所对应上层互连线的电阻（41的电阻），
Figure 2011103976248100002DEST_PATH_IMAGE015
代表所述子测试结构中通孔、上层及下层互连线重叠部分所对应下层互连线的电阻（42的电阻），如图3所示，40为各子测试结构的重叠区域示意图，41为重叠的上层互连线，42为重叠的下层互连线。
步骤4，根据所述对应关系，选取方程组中两个方程的所有组合，求解可得一组通孔电阻值，取所述组的平均值为通孔电阻值。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1. 一种通孔电阻测试结构，其特征在于，包括：
多个子测试结构，所述子测试结构包括同一层的多个通孔和连接这些通孔的互连线，所述多个通孔和互连线构成一条通孔链结构；其中，
各子测试结构中，多个通孔尺寸完全一样；
各子测试结构中，互连线由上下两层互连线组成；
各子测试结构中，互连线由多个连接通孔的短线组成；
各子测试结构中，上下互连线在通孔位置有重叠区域。
2.如权利要求1所述的通孔电阻测试结构，其特征在于，各子测试结构之间，通孔数量不相同。
3.如权利要求1所述的通孔电阻测试结构，其特征在于，各子测试结构之间，对应的互连线宽度相等。
4.如权利要求1所述的通孔电阻测试结构，其特征在于，各子测试结构之间，对应的互连线厚度相等。
5.如权利要求1所述的通孔电阻测试结构，其特征在于，各子测试结构之间，各子测试结构的总长度相等。
6.如权利要求1所述的通孔电阻测试结构，其特征在于，各子测试结构之间，各子测试结构的上层或下层互连线的总长度（不包含上下层互连线重叠部分）相等。
7.如权利要求1所述的通孔电阻测试结构，其特征在于，各子测试结构之间，上下两层互连短线在通孔处重叠区域的面积足够容纳一个通孔。
8.一种采用权利要求1中所述的测试结构，测量互连线通孔电阻的方法，其特征在于，包括：
制作包含各子测试结构的测试芯片；
分别测试各子测试结构中通孔链的电阻；
分析各子测试结构的通孔链电阻值与相应子测试结构通孔个数、互连线电阻以及重叠部分互连线电阻的对应关系；
根据所述对应关系，列出数学方程组；
选取方程组中两个方程的所有组合，求解可得一组通孔电阻值，取所述组的平均值为通孔电阻值。
9.如权利要求9所述的方法，其特征在于，所述对应关系为：
Figure 2011103976248100001DEST_PATH_IMAGE002
，，
Figure 2011103976248100001DEST_PATH_IMAGE004
，
Figure 2011103976248100001DEST_PATH_IMAGE006
…等。
10.其中，、、
Figure 2011103976248100001DEST_PATH_IMAGE010
、…
Figure 2011103976248100001DEST_PATH_IMAGE012
分别代表所述第1、2、3、…i个子测试结构的通孔链电阻测试值；表示第一个子测试结构中通孔的个数，表示第二个子测试结构中通孔的个数，
Figure 2011103976248100001DEST_PATH_IMAGE016
表示第三个子测试结构中通孔的个数，
Figure 2011103976248100001DEST_PATH_IMAGE018
表示子测试结构1的上、下层互连线重叠次数超过测试结构2后再出现重叠时，子测试结构2的互连线正好在这个长度上是上层互连线的个数，表示子测试结构1的上、下层互连线重叠次数超过测试结构2后再出现重叠时，子测试结构2的互连线正好在这个长度上是下层互连线的个数，
Figure 2011103976248100001DEST_PATH_IMAGE020
表示子测试结构2的上、下层互连线重叠次数超过测试结构3后再出现重叠时，子测试结构3的互连线正好在这个长度上是上层互连线的个数，表示子测试结构2的上、下层互连线重叠次数超过测试结构3后再出现重叠时，子测试结构3的互连线正好在这个长度上是下层互连线的个数；代表所述第一个子测试结构中互连线部分的电阻值； 代表所述子测试结构中通孔、上层及下层互连线重叠部分所对应上层互连线的电阻，
Figure 2011103976248100001DEST_PATH_IMAGE028
代表所述子测试结构中通孔、上层及下层互连线重叠部分所对应下层互连线的电阻。
CN2011103976248A 2011-12-05 2011-12-05 电阻测试结构及方法 Pending CN103137606A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011103976248A CN103137606A (zh) 2011-12-05 2011-12-05 电阻测试结构及方法
PCT/CN2011/084200 WO2013082834A1 (zh) 2011-12-05 2011-12-19 电阻测试结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103976248A CN103137606A (zh) 2011-12-05 2011-12-05 电阻测试结构及方法

Publications (1)

Publication Number Publication Date
CN103137606A true CN103137606A (zh) 2013-06-05

Family

ID=48497213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103976248A Pending CN103137606A (zh) 2011-12-05 2011-12-05 电阻测试结构及方法

Country Status (2)

Country Link
CN (1) CN103137606A (zh)
WO (1) WO2013082834A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124235A (zh) * 2014-07-30 2014-10-29 上海华力微电子有限公司 测试结构及其测试方法
CN105470239A (zh) * 2014-09-05 2016-04-06 中芯国际集成电路制造(上海)有限公司 一种用于测试晶圆叠层结构的金属连接性的测试结构
CN106298579A (zh) * 2016-11-01 2017-01-04 武汉新芯集成电路制造有限公司 一种半导体芯片的通孔链结构阻值异常的定位方法
CN108447797A (zh) * 2018-03-20 2018-08-24 长江存储科技有限责任公司 金属电迁移测试结构及使用该结构的金属电迁移测试方法
CN112597734A (zh) * 2020-12-31 2021-04-02 杭州广立微电子股份有限公司 计算跨层链式连接结构通孔数及电阻值的方法
WO2023240596A1 (zh) * 2022-06-13 2023-12-21 长鑫存储技术有限公司 半导体测试结构及其测试方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360863B2 (ja) * 2003-08-07 2009-11-11 Ｎｅｃエレクトロニクス株式会社 走査型プローブ検査装置
CN101673728B (zh) * 2009-08-21 2013-07-10 上海宏力半导体制造有限公司 双极型晶体管器件中接触孔或通孔电阻的测量模型和方法
CN102200554A (zh) * 2011-03-30 2011-09-28 上海北京大学微电子研究院 电阻测试结构及测试方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124235A (zh) * 2014-07-30 2014-10-29 上海华力微电子有限公司 测试结构及其测试方法
CN104124235B (zh) * 2014-07-30 2017-02-01 上海华力微电子有限公司 测试结构及其测试方法
CN105470239A (zh) * 2014-09-05 2016-04-06 中芯国际集成电路制造(上海)有限公司 一种用于测试晶圆叠层结构的金属连接性的测试结构
CN105470239B (zh) * 2014-09-05 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种用于测试晶圆叠层结构的金属连接性的测试结构
CN106298579A (zh) * 2016-11-01 2017-01-04 武汉新芯集成电路制造有限公司 一种半导体芯片的通孔链结构阻值异常的定位方法
CN106298579B (zh) * 2016-11-01 2019-09-27 武汉新芯集成电路制造有限公司 一种半导体芯片的通孔链结构阻值异常的定位方法
CN108447797A (zh) * 2018-03-20 2018-08-24 长江存储科技有限责任公司 金属电迁移测试结构及使用该结构的金属电迁移测试方法
CN112597734A (zh) * 2020-12-31 2021-04-02 杭州广立微电子股份有限公司 计算跨层链式连接结构通孔数及电阻值的方法
CN112597734B (zh) * 2020-12-31 2023-09-19 杭州广立微电子股份有限公司 计算跨层链式连接结构通孔数及电阻值的方法
WO2023240596A1 (zh) * 2022-06-13 2023-12-21 长鑫存储技术有限公司 半导体测试结构及其测试方法

Also Published As

Publication number Publication date
WO2013082834A1 (zh) 2013-06-13

Similar Documents

Publication Publication Date Title
CN102200554A (zh) 电阻测试结构及测试方法
CN103137606A (zh) 电阻测试结构及方法
CN103489807B (zh) 测试探针对准控制的方法
FR2931586B1 (fr) Procede de fabrication et de test d'un circuit electronique integre
CN203631539U (zh) 硅通孔测试结构
CN102446900A (zh) 多层金属互连金属线的电迁移可靠性测试结构及制备方法
US9404953B2 (en) Structures and methods for monitoring dielectric reliability with through-silicon vias
CN101762750A (zh) 通孔电阻测量结构及方法
CN201017877Y (zh) 一种便于可靠性测试的阶梯式通孔链结构
CN102608519B (zh) 基于节点信息的电路故障诊断方法
CN104658940A (zh) 一种鳍式场效晶体管电学特性的测量结构
CN105097783A (zh) 金属电迁移测试结构以及金属电迁移测试方法
CN115544949A (zh) 基于等效多端口网络检测集成电路版图拓扑结构的方法
CN106550556A (zh) 多层线路板对准度检测系统及其检测方法
CN104576614A (zh) 半导体器件、半导体器件的测试结构和测试方法
CN108107342A (zh) 测试模块走线方法及测试模块
CN103594453A (zh) 集成电路中介质击穿可靠性分析的测试结构及其测试方法
CN101872002B (zh) 探针检测装置及其方法
CN103063976B (zh) 一种采用二分法对硅通孔进行故障检测的方法和系统
CN110888087B (zh) 一种版图互连线缺陷检查系统及其检查方法
US11143690B2 (en) Testing structure and testing method
CN109526135A (zh) 一种线路板可靠性评价方法
CN103134986A (zh) 电阻测试结构及方法
CN109116112A (zh) 一种导通电阻测试结构及方法
CN104282661A (zh) 集成电路中可靠性分析的测试结构及其测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130605