KR20010006503A - Ｉｃ 소켓 - Google Patents

Ｉｃ 소켓 Download PDF

Info

Publication number
KR20010006503A
KR20010006503A KR1019997009593A KR19997009593A KR20010006503A KR 20010006503 A KR20010006503 A KR 20010006503A KR 1019997009593 A KR1019997009593 A KR 1019997009593A KR 19997009593 A KR19997009593 A KR 19997009593A KR 20010006503 A KR20010006503 A KR 20010006503A
Authority
KR
South Korea
Prior art keywords
conductor layer
hole
conductor
ground
socket
Prior art date
Application number
KR1019997009593A
Other languages
English (en)
Inventor
마츠무라시게루
요시다겐지
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR20010006503A publication Critical patent/KR20010006503A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Connecting Device With Holders (AREA)

Abstract

전원용 프로브접점나 신호용 프로브접점의 기생 인덕턴스에 의해 발생하는 전원 노이즈나 파형왜곡을 억압하고, 또는 임피던스 부정합이 발생하지 않는 IC 소켓을 제공한다. 그라운드용 도체층(23,25)과 전원용 도체층(22,24)이 번갈아 적층돼 있는 적어도 4층의 도체층을 갖는 다층 프린트기판(20)에 복수개의 스루홀도체(21a,21a',21b,21c)를 설치하고, 적어도 하나의 스루홀도체(21a')를 제외한 나머지 스루홀도체(21a,21b,21c)에 DUT(4)의 단자에 전기접촉되는 프로브접점(3a,3b,3c)을 부착한다. 상기 그라운드용 도체층을 스루홀도체(21a,21a')에 전기적으로 접속하고, 상기 전원용 도체층을 스루홀 도체(21b)에 전기적으로 접속하고, 그라운드용 도체층과 전원용 도체층 사이에 프린트기판(20) 재료를 유전체로 한 커패시터(CA,CB)를 각각 형성한다.

Description

ＩＣ 소켓{IC SOCKET}
종래의 IC 소켓(1)은 도 6에 도시된 바와 같이, 절연성 수지블록(2)에 수직방향으로 복수의 스루홀(2A)을 뚫고, 이들 스루홀(2A)에 프로브접점이라 일컫는 원형의 세장(細張)도체(이하 프로브접점)(3a, 3b, 3c)를, 가령 압입에 의해 부착한 구성을 가지고 있다. 각 프로브접점 양단에는 접점(3A,3B)이 프로브접점의 축선방향으로 이동가능하게 부착돼 있다. 도면에 있어서 상부의 접점(3A)은 피시험 IC (이하 DUT)(4)의 단자에 접촉된다. 이 예에서는 DUT(4)는 볼·그리드·어레이(Ball Grid Array)형의 IC(IC 패키지 이면에 다수개의 볼형상의 단자(범프)가 형성돼 있는 형식의 IC(이하 BGA·IC)이기 때문에, 접점(3A) 단면은 DUT(4)의 볼단자(4A)와 안정된 접촉을 얻을 수 있도록, 절구모양으로 패인 형상을 가지고 있다. 한편, 하부의 접점(3B)은 소켓보드(5)의 표면에 형성된 랜드(6)와 안정된 접촉을 얻기 위하여, 그 선단부가 원추형상으로 돌출한 형상을 하고 있다.
소켓보드(5)는 IC 소켓(1)을 실장하기 위한 프린트기판으로 통상은 다층프린트기판으로 구성돼 있고, 그 표면 및 이면(도면에서는 상면 및 하면)에 소정개수의 랜드(도전 패드)(6)가 각각 형성돼 있다. 표면 및 이면의 대향하는 위치에 있는 상하 각 2개의 랜드(6)는 스루홀에 형성된 스루홀도체(7a,7b,7c)에 의해 전기적으로 접속돼 있다. 또, IC 소켓(1)이 실장되지 않은 소켓보드(5) 부분에도 그 표면 및 이면(도면에서는 상면 및 하면)에 소정개수의 랜드(도면에는 소켓보드 이면의 랜드만이 10a, 10b, 10c로 지시)가 각각 형성돼 있고, 대향하는 위치에 있는 상하 각 2개의 랜드는 스루홀에 형성된 스루홀도체(8a,8b,8c)에 의해 전기적으로 접속돼 있다.
상기 구성의 소켓보드(5) 이면에 IC 소켓(1)을 재치할 때에 소켓보드 표면의 랜드(6)가 IC 소켓(1)의 대응하는 프로브접점의 접점(3B)과 접촉한다. 이들 랜드(6)는 스루홀도체(7a,7b,7c), 소켓보드 내부의 도체층(배선패턴)(9a,9b,9c) 및 스루홀도체(8a,8b,8c)를 통하여 외부회로 또는 장치와의 접속용 단자(랜드)(10a, 10b, 10c)에 접속돼 있으며, 따라서, IC 소켓(1)은 외부회로 또는 장치와 접속된다.
소켓보드(5) 내부에는 이 예에 있어서는 3개의 도체층(배선패턴)(9a,9b,9c)이 서로 절연되어 3층으로 형성돼 있다. 최상부의 도체층(9a)은 DUT(4)에 공통전위를 부여하는 그라운드(GND)용 패턴이며, 스루홀도체(7a,8a)와 전기적으로 접속돼 있다. 중간의 도체층(9b)은 DUT(4)에 전원을 공급하기 위한 전원용 패턴이며, 스루홀도체(7b,8b)와 전기적으로 접속돼 있다. 최하부의 도체층(9c)은 DUT(4)에 시험신호를 인가하거나, DUT의 응답신호를 검출하기 위한 신호용 패턴이며, 스루홀도체(7c,8c)와 전기적으로 접속돼 있다.
따라서, 이 예에서는 스루홀도체(7a,8a)는 그라운드용 스루홀도체를 구성하고, 스루홀도체(7b,8b)는 전원용 스루홀도체를 구성하고, 스루홀도체(7c,8c)는 신호용 스루홀도체를 구성한다. 또, IC 소켓(1)의 프로브접점(3a)는 그라운드용 프로브접점을 구성하고, 3b는 신호용 프로브접점을 구성하고, 3c는 전원용 프로브접점을 구성한다.
신호용 패턴(9c)과 전기접속된 신호용 랜드(10c) 및 그라운드용 패턴(9a)과 전기접속된 그라운드용 랜드(10a)는 케이블(11)의 심선 및 그 실드를 통하여, 또, 전원용 패턴(9b)과 전기접속된 전원용 랜드(10b)는 배선(13)을 통하여 각각 퍼포먼스보드(12)에 접속되고, 또한 이 퍼포먼스보드(12) 내부의 배선, 및 프로브접점핀(15)을 통하여 IC 테스터의 테스트헤드(14)에 접속된다.
DUT(4) 및 IC 소켓(1)에는 GND계의 전류용량(공통전위점에 유입하는 또는 공통전위점에서 유입하는 전류용량)을 크게 함과 동시에 GND용 경로의 임피던스를 작게하기 위하여 필요에 따라 복수의 볼(4A) 및 이와 접촉하는 프로브접점(13a)이 형성돼 있다.
종래의 IC 소켓(1)은 프로브접점(3a,3b,3c) 자체의 인덕턴스가 DUT(4)에의 접속라인에 직렬로 삽입되기 때문에 임피던스의 부정합이 발생하는 결점이 있었다. 이 임피던스의 부정합은 고속의 신호파형을 왜곡시켜 측정정밀도를 저하시키거나 전원파형을 왜곡시켜 전원노이즈를 발생시키는 원인이 된다.
본 발명은 반도체 집적회로(이하, IC)가 전기적으로 접촉되는 IC 소켓에 관한 것으로, 가령 IC를 시험하기 위한 IC 시험장치(일반적으로 IC 테스터)에 적합하게 사용하는 IC 소켓에 관한 것이다.
도 1은 본 발명에 따른 IC 소켓의 제 1 실시예의 구성 및 전기적 접속을 원리적으로 도시한 단면도,
도 2는 도 1에 도시한 IC 소켓의 전원용 도체층과 그라운드용 도체층간의 전기적 접속을 표시하는 회로도,
도 3은 도 1에 도시한 IC 소켓의 신호용 프로브접점(3c)과 그 주변의 전기적 등가 회로도,
도 4는 본 발명에 따른 IC 소켓의 제 2 실시예의 구성 및 전기적 접속을 원리적으로 도시한 단면도,
도 5는 본 발명에 따른 IC 소켓의 제 3 실시예의 구성 및 전기적 접속을 원리적으로 도시한 단면도,
도 6은 종래의 IC 소켓과 그 주변장치의 구성 및 전기적 접속을 원리적으로 도시한 단면도.
발명의 개시
본 발명의 하나의 목적은 종래기술의 IC 소켓이 갖는 상기 문제점을 해결한 IC 소켓을 제공함에 있다.
본 발명의 다른 목적은 임피던스의 부정합이 발생하지 않는 IC 소켓을 제공함에 있다.
본 발명의 또 다른 목적은 다층 프린트 기판에 형성한 그라운드용 도체층과 전원용 도체층 사이에 전원잡음을 바이패스시키기 위한 커패시턴스를 생성하고, 전원의 파형왜곡이나 전원노이즈 발생을 억압한 IC 소켓을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 면에 있어서는, 그라운드용 도체층과 전원용 도체층이 소정 간격으로 적층돼 있는 적어도 2층의 도체층을 가지고, 또한 수직방향으로 복수개의 스루홀이 형성돼 있는 다층 프린트기판과, 이 다층 프린트기판의 모든 스루홀에 각각 형성된 스루홀도체로서, 상기 그라운드용 도체층과 전기적으로 접속된 그라운드용 스루홀도체, 상기 전원용 도체층과 전기적으로 접속된 전원용 스루홀도체 및 어느 도체층과도 접속되지 않는 신호용 스루홀 도체와 상기 스루홀 도체에 각각 부착된 피시험 IC 단자에 전기 접속되는 프로브 접점을 구비하고, 상기 그라운드용 도체층과 상기 전원용 도체층 사이에 상기 다층 프린트기판 재료를 유전체로 하여 커패시턴스를 생성시키고, 전원잡음을 바이패스하도록 구성한 IC 소켓이 제공된다.
바람직한 일실시예에 있어서는, 상기 그라운드용 스루홀도체는 복수개 형성돼 있고, 이들 그라운드용 스루홀도체내의 적어도 하나에는 상기 프로브 접점이 부착되지 않는다.
또, 상기 신호용 스루홀도체와, 상기 그라운드용 도체층 및 상기 전원용 도체층 사이의 갭 거리가 이들 갭간의 정전용량과, 상기 프로브접점의 기생 인덕턴스로 형성되는 전송선로의 특성 임피던스가 소정치가 되도록 설정돼 있다.
또, 상기 피시험 IC가 BGA·IC(Ball Grid Array type Integrated Circuit)일 경우에는 상기 프로브 접점 각각은 그 피시험 IC 측 일단에 BGA·IC의 볼 형상의 단자와 접촉하는 접점이 형성되고, 반대측 단부에는 IC 소켓을 재치하는 소켓보드 표면에 형성된 랜드와 접촉하는 핀접점이 형성돼 있다.
또한, 상층 다층 프린트기판은 그 내부에 그라운드용 도체층과 전원용 도체층이 소정 간격으로 상호 적층돼 있는 적어도 4층의 도체층을 가지고, 인접한 2개의 그라운드용 도체층과 전원용 도체층 사이에 상기 다층 프린트기판 재료를 유전체로 하여 각각 커패시턴스가 생성된다.
본 발명의 제2면에 있어서는, 상기 다층 프린트기판은 그 내부에 그라운드용 도체층과 전원용 도체층이 소정 간격으로 상호 적층돼 있는 적어도 4층의 도체층을 가지며, 상기 신호용 스루홀도체 주위에 2개의 그라운드용 도체층간을 또는 2개의 전원용 도체층간을 전기적으로 접속하는 인터스티셜·바이어·홀 또는 바이어·홀이 형성돼 있는 IC 소켓이 제공된다.
바람직한 일실시예에 있어서는, 2개의 그라운드용 도체층과 2개의 전원용 도체층이 소정 간격으로 상호 적층돼 있고, 상기 신호용 스루홀 도체 주위에 상기 2개의 그라운드용 도체층간을, 또는 상기 2개의 전원용 도체층간을 전기적으로 접속하는 인터스티셜·바이어·홀 또는 바이어·홀이 형성돼 있다.
또, 상기 그라운드용 스루홀 도체는 복수개 형성돼 있고, 이들 그라운드용 스루홀 도체내의 적어도 하나에는 상기 프로브 접점이 부착되지 않는다.
또, 상기 신호용 스루홀 도체와, 상기 그라운드용 도체층 및 상기 전원용 도체층 사이의 갭 거리가 이들 갭간의 정전용량에, 상기 신호용 스루홀 도체와 상기 바이어·홀 사이에 형성되는 정전용량을 추가한 합계의 정전용량과, 상기 프로브 접점의 기생 인덕턴스로 형성되는 전송선로의 특성 임피던스가 소정치가 되도록 설정돼 있다.
또, 상기 피시험 IC가 BGA·IC일 경우는 상기 프로브 접점 각각은 그 피시험 IC측 일단에 BGA·IC의 볼 형상의 단자와 접촉하는 접점이 형성되고, 반대층 단부에는 IC 소켓을 재치하는 소켓보드 표면에 형성된 랜드와 접촉하는 핀접점이 형성돼 있다.
또한, 상기 다층 프린트기판은 그 내부에 그라운트용 도체층과 전원용 도체가 소정간격으로 상호 적층돼 있는 적어도 4층의 도체층을 가지고, 인접한 2개의 그라운드용 도체층과 전원용 도체층 사이에 상기 다층 프린트기판 재료를 유전체로 하여 각각 커패시턴스가 생성된다.
본 발명의 제 3 면에 있어서, 그라운드용 도체층과 전원용 도체층과 신호용 도전층이 소정간격으로 적층돼 있고, 또 수직방향으로 복수개의 스루홀이 형성돼 있는 다층 프린트기판과, 이 다층 프린트기판의 모든 스루홀에 각각 형성된 스루홀 도체로서, 상기 그라운드용 도체층과 전기적으로 접속된 그라운드용 스루홀 도체, 상기 전원용 도체층과 전기적으로 접속된 전원용 스루홀도체 및 상기 신호용 도체층과 전기적으로 접속된 신호용 스루홀 도체와, 상기 스루홀 도체에 각각 부착된 통 형상의 소켓과, 이들 통 형상의 소켓에 감착(嵌着)된 피시험 IC 단자에 전기 접촉되는 프로브접점을 구비하고, 상기 그라운드용 도체층과 상기 전원용 도체층 사이에 상기 다층프린트기판 재료를 유전체로 하여 커패시턴스를 생성시키고, 전원잡음을 바이패스하도록 구성한 IC 소켓이 제공된다.
바람직한 일실시예에 있어서는, 상기 그라운드용 스루홀 도체는 복수개 형성돼 있고, 이들 그라운드용 스루홀 도체내의 적어도 하나에는 상기 프로브 접점이 부착되지 않는다.
또, 상기 신호용 스루홀 도체와, 상기 그라운드용 도체층 및 상기 전원용 도체층 사이의 갭거리가 이들 갭간의 정전용량과, 상기 프로브접점의 기생인덕턴스로 형성된 전송선로의 특성 임피던스가 소정치가 되도록 설정돼 있다.
또한, 상기 피시험 IC가 BGA·IC일 경우는, 상기 프로브접점 각각은 그 피시험 IC측 일단에 BGA·IC의 볼형상의 단자와 접촉하는 접점이 형성되고, 상기 다층프린트기판의 적어도 한쪽면에 상기 그라운드용 도체층, 상기 전원용 도체층 및 상기 신호용 도체층과 전기적으로 접속된 외부 접속용 랜드가 형성돼 있다.
이하, 본 발명의 일부 실시예에 대하여 도 1∼도 5를 참조하여 상세히 설명한다. 또한, 설명을 간단하게 하기 위하여 이들 도면에 있어서 도 6과 대응하는 부분, 소자에는 동일부호를 부기하여 표시하고, 필요없는 한 그 설명을 생략한다.
도 1은 본 발명에 따른 IC 소켓의 제 1 실시예 구성 및 전기적 접속을 원리적으로 표시하는 단면도이다. 이 실시예에서도 도 6에 도시한 종래의 IC 소켓과 동일하게 IC 소켓(1) 상부의 접점(3A)에 접촉되는 피시험 IC(DUT)(4)는 볼·그리드·어레이형 IC(BGA·IC)로 한다.
이 실시예에 있어서는, IC 소켓(1)은 그라운드용 도체층(배선 패턴)과 전원용 도체층(배선 패턴)이 소정 간격으로 상호 적층돼 있는 적어도 4개의 도체층(배선 패턴)을 가지고, 또한 수직방향으로 복수개의 스루홀이 형성돼 있는 다층 프린트기판(20)과, 이 다층 프린츠기판(20)의 복수개의 스루홀에 각각 형성된 스루홀도체(21a,21a',21b,21c)와, 이들 스루홀도체내의 적어도 1개의 스루홀도체(이 실시예에서는 21a')를 제외한 나머지 스루홀도체(이 실시예에서는 21a,21b,21c)에 가령 압입에 의해 각각 부착된 DUT(4) 단자에 전기접촉되는 프로브접점(3a,3b,3c)에 의해 구성돼 있고, 상기 그라운드용 도체층(이하, 그라운드용 패턴 또는 GND용 패턴)(23, 25)은 스루홀도체(21a,21a')에 각각 전기적으로 접속돼 있고, 상기 전원용 도체층(이하, 전원용 패턴)(22, 24)은 스루홀도체(21b)에 각각 전기적으로 접속돼 있다. 따라서, 스루홀도체(21a,21a')는 그라운드용 스루홀도체를 구성하고, 이들 스루홀도체(21a,21a')에 부착된 프로브접점(3a)은 그라운드용 프로브접점을 구성하고, 또, 스루홀도체(21b)는 전원용 스루홀을 구성하고, 이 스루홀도체(21b)에 부착된 프로브접점(3b)은 전원용 프로브접점을 구성하고, 또, 스루홀도체(21c)는 신호용 스루홀을 구성하고, 이 스루홀도체(21c)에 부착된 프로브접점(3c)은 신호용 프로브접점을 구성한다.
종래의 IC 소켓과 동일하게, 각 프로브접점 양단에 부착된 접점(3A,3B)은 프로브접점의 축선방향으로 이동가능하게 돼 있다. 또, 이 실시예에서는 DUT(4)는 BGA·IC이기 때문에 DUT(4)의 단자(볼)(4A)와 접촉하는 상부의 접점(3A) 단면은 절구모양으로 패인 형상을 가지고 있으며, 소켓보드(5) 표면의 랜드와 접촉하는 하부의 접점(3B)선단부는 원추형상으로 돌출한 형상을 가지고 있다. DUT(4)가 BGA·IC 이외의 IC인 경우는 상부의 접점(3A)은 대응하는 피시험 IC 단자와 확실하게 전기접촉할 수 있는 형상을 갖도록 형성되는 것은 당연하다. 또한, IC 소켓(1)이 탑재되는 소켓보드(5)는 도 6에 도시한 종래의 IC 소켓의 소켓보드와 동일한 구성을 가지고 있으므로 그 설명을 생략한다.
상기 구성의 IC 소켓(1)에 있어서는, 그라운드용 스루홀도체(21a,21a')가 접속돼 있는 GND용 패턴(23)과 전원용 스루홀도체(21b)가 접속돼 있는 전원용 패턴(22) 사이에 프린트기판(20) 재료를 유전체로 한 커패시터(콘덴서)(CA)가 형성되고, 또, 그라운드용 스루홀도체(21a,21a)가 접속돼 있는 GND용 패턴(25)과 전원용 스루홀 도체(21b)가 접속돼 있는 전원용 패턴(24) 사이에 프린트기판(20) 재료를 유전체로 한 커패시터(콘덴서)(CB)가 각각 형성된다. 이들 커패시터(CA,CB)는 각각 전원잡음을 바이패스시키는 기능을 갖는다. 또, 필요에 따라 커패시터(CA,CB)와 병렬로 외부부착용 캐패시터(도시 생략)를 접속하여도 된다.
프로브접점이 부착되지 않는 스루홀 도체(21a')는 GND용 패턴(23,25)을 통하여 GND용 프로브접점(3a)이 부착된 GND용 스루홀 도체(21a)와 병렬상태로 접속되고, GND용 경로의 직렬 임피던스를 작게 하고 있다. 그러나, 스루홀 도체(21a')를 생략할 경우도 있다.
도 2는 도 1에 도시한 IC 소켓(1)의 전원용 패턴(22,24)과 그라운드용 패턴(23,25)간의 전기적 접속을 표시한다. 도 2에 도시한 바와 같이, GND용 프로브접점(3a)이 감착되는 복수의 GND용 스루홀 도체(21a) 및 GND용 프로브접점(3a)이 감착되지 않는 복수의 GND용 스루홀도체(21a')는 GND용 패턴(23,25)을 통하여 서로 병렬상태로 접속된다. 그 결과, 공통전위점에 유입하는, 또는 공통전위점에서 유입하는 전류용량, 즉, GND계의 전류용량이 증대됨과 동시에, GND용 경로의 직렬 임피던스가 작게 억제되어 임피던스 부정합 문제가 발생하지 않는다.
그 위에, 전원용 프로브접점(3b)의 기생인덕턴스(La,Lb,Lc)와 상기 캐패시터(정전용량)(CA,CB)로 저역 필터(LPF)가 구성되고, 그 통과 대역폭은 충분히 넓게 설정가능하기 때문에 DUT(4)의 전원전류/전압이 계단형상으로 변화하더라도 그 상승, 하강시에 생기는 파형의 초과분이나 부족분 등의 파형왜곡이 문제없을 정도로 억압되며, 따라서, 이에 의해 발생하는 잡음성분이 문제없을 정도로 억제된다. 또, 외부로부터의 노이즈도 동시에 이 저감필터에 의해 억압된다.
또한, 도 2에 있어서, Ld, Le, Lf는 GND용 프로브접점(3a)의 기생 인덕턴스를 표시하고, Lg는 GND용 스루홀 도체(21a')의 기생 인덕턴스를 표시한다.
도 3은 도 1에 도시한 IC 소켓(1)의 신호용 프로브접점(3c)과 그 주변의 전기적 등가회로도이다. 정전용량(CA,CB)은 신호주파수에 비해서는 상당히 크기 때문에 전원용패턴(22,24)은 대응하는 정전용량(CA,CB)을 통하여 GND용 패턴(23,25)에 각각 단락된다. 한편, 신호용 스루홀도체(21c)와, GND용 패턴(23,25) 및 전원용 패턴(22,24)사이의 갭의 거리(d1∼d4)가 그들 갭에 대응하는 정진용량(C1∼C4)과, 신호용 프로브접점(21c)의 기생인덕턴스(L1∼L5)로 만들어지는 전송선로의 특성임피던스(Z0)가 소정치(가령 50Ω)가 되도록 설정된다. 즉,
이와 같이, 신호용 프로브접점(3c)의 특성임피던스(Z0)가 소정의 값으로 설정되고, DUT(4), 소켓보드(5)와의 임피던스 정합이 도모된다. 이에 따라, 종래의 기생인덕턴스에 기인한 신호의 파형왜곡이 억압된다. 환언하면, 임피던스의 부정합에 의한 파형왜곡은 억압된다.
본 발명에 따른 IC 소켓의 제 2 실시예를 도 4에 표시한다. 이 실시예에 있어서는, IC 소켓(1)은 종래의 소켓보드(5)를 겸용하고 있다. 이 IC 소켓(1)은 GND용 패턴(9a), 전원용 패턴(9b) 및 신호용 패턴(9c)이 서로 절연상태로 형성돼 있는 3층의 도체층을 갖는 다층 프린트기판(20')을 IC 소켓(1)의 다층 기판으로 사용하고, 이 다층 프린트기판(20')에 수직방향으로 소정개수의 스루홀을 형성하고, 이들 스루홀에 스루홀도체(21a,21a',21b,21c)를 형성하고, 또, 이들 스루홀도체내의 적어도 1개의 스루홀도체(이 실시예에서는 21a')를 제외한 나머지 스루홀도체(이 실시예에서는 21a, 21b, 21c)에 가령 압입에 의해 통 형상의 소켓(30a,30b,30c)을 각각 부착하고, 이들 통 형상의 소켓(30a,30b,30c)에 DUT(4)의 단자(볼(4A))에 전기 접촉되는 프로브접점(3a,3b,3c)을 감착한 구성을 갖는다.
그라운드용 스루홀 도체(21a,21a')는 GND용 패턴(9a)과 각각 전기적으로 접속되고, 전원용 스루홀도체(21b)는 전원용 패턴(9b)과 전기적으로 접속되고, 신호용 스루홀도체(21c)는 신호용 패턴(9c)과 전기적으로 접속되어 있다. 따라서, 프로브접점(3a)은 통 형상의 소켓(30a)을 통하여 GND용 패턴(9a)과 전기적으로 접속되고,프로브접점(3b)은 통 형상의 소켓(30b)을 통하여 전원용 스루홀도체(21b)와 전기적으로 접속되고, 프로브접점(3a,3b,3c)은 통 형상의 소켓(30c)을 통하여 신호용 스루홀도체(21)와 전기적으로 접속된다. 그 결과, GND용 패턴(9a)과 전원용 패턴(9b) 사이에 다층 프린트기판(20')의 재료를 유전체로 한 커패시터(콘덴서; C)가 형성되고, 전원잡음을 바이패스시킨다. 이리하여 상기 제 1 실시예와 동일하게 전원의 피형왜곡이나 전원잡음발생을 억압할 수 있음과 동시에, 임피던스의 부정합이 발생하지 않는 효과가 있다. 또, 필요에 따라 커패시터(c)와 병렬로, 외부부착용 커패시터를 접속하여도 된다.
도 5는 본 발명에 따른 IC 소켓의 제 3 실시예 구성 및 전기적 접속을 원리적으로 표시하는 단면도이다. 이 실시예에서는, 상기 제 1 실시예에 있어서 신호용 프로브접점(3c) 주위에 소정각도 간격으로 GND용 패턴(23,25)간을 전기 접속하는 복수개의 인터스티셜·바이어·홀(interstitial via hole) 또는 바이어·홀(31)을 설치하고 신호용 스루홀도체(21c)와 그라운드용 패턴(23,25) 사이의 갭의 거리(d2,d4)를 그다지 작게 하지 않고 정전용량을 크게 할 수 있도록 구성한 것이다.
통상, IC 소켓(1)에는 다수개의 신호용 프로브접점(3c)이 설치돼 있으므로 모든 신호용 프로브접점(3c) 주위에 GND용 패턴(23,25)간을 전기접속하는 복수개의 상기 인터스티셜·바이어·홀 또는 바이어·홀(31)을 형성한다. 물론, 전부가 아니고 소정개수의 일부분의 신호용 프로브접점(3c) 주위에만 상기 인터티셜·바이어·홀 또는 바이어·홀(31)을 형성하는 것만으로 되는 경우도 있다. 또, 상기 인터티셜·바이어·홀 또는 바이어·홀(31)은 GND용 패턴(23,25)간을 전기접속하지 않고 전원용 패턴(22,24)간을 전기접속하도록 형성하여도 동일한 작용효과가 얻어진다. 이 경우에도 모든 신호용 프로브접점(3c)주위에 소정의 각도간격으로 전원용 패턴(22,24)간을 전기접속하는 복수개의 상기 인터스티셜·바이어·홀 또는 바이어·홀(31)을 형성하여도 되고, 전부가 아니고 소정개수의 일부분의 신호용 프로브접점(3c) 주위에만 형성하여도 된다.
이 제 3 실시예 구성에 의해서도 상기 제 1 실시예와 동등한 작용효과가 얻어지는 것은 명백하기 때문에 그 설명을 생략하지만, 제 1 실시예의 경우는 신호용 스루홀 도체(21c)와 그라운드용 패턴(23,25)사이의 갭의 거리(d2,d4), 혹은 신호용 스루홀 도체(21c)와 전원용 패턴(22,24)사이의 갭거리(d1,d3)를 극히 작게 하지 않으면, 즉,그라운드용 패턴(23,25) 혹은 전원용 패턴(22,24)을 신호용 스루홀도체(21c) 주위에 매우 접근시키지 않으면 소요 정전용량(C1∼C4)이 얻어지지 않는다. 따라서, GND용 패턴(23,25), 혹은 전원용 패턴(22,24)을 형성하는 작업의 정밀도를 매우 높게할 필요가 있었으나, 상기 제 3 실시예에서는 신호용 프로브접점(3c)과, 이와 평행하는 바이어·홀(31) 사이의 정전용량이 크기 때문에, 제 1 실시예의 경우와 같이 신호용 스루홀도체(21c)와 그라운드용 패턴(23,25) 사이의 갭의 거리(d2,d4) 혹은 신호용 스루홀도체(21c)와 전원용 패턴(22,24) 간의 갭의 거리(d1,d3)를 작게 할 필요가 없어진다. 따라서, 작업성 향상이 얻어지는 이점이 있다.
이상의 설명으로 알수 있는 바와 같이, 본 발명에 따른 IC 소켓은 GND용 패턴과 전원용 패턴과 신호용 패턴으로 이루어진 도체층을 소정간격을 두고 적층한 다층 프린트기판을 사용하여, GND용 패턴과 전원용 패턴 사이에 전원잡음을 바이패스시키는 커패시터를 형성하고, 이 캐패시터와 전원용 프로브접점의 기생인덕턴스에 의해 저역필터(LPF)를 구성하고, 그 대역폭을 충분히 넓게 설정할 수 있도록 구성했기 때문에, 전원용 프로브접점의 기생인덕턴스에 기인하는 전원의 파형왜곡 및 전원잡음의 발생을 억압할 수 있는 이점이 있다.
또, 신호용 스루홀 도체와, GND용 패턴 및 전원용 패턴 사이의 갭의 거리를 이들 갭간의 정전용량 또는 이들 정전용량에 바이어·홀에 의한 정전용량을 부가한 합계의 정전용량과, 신호용 프로브접점의 기생인덕턴스로 만드는 전송선로의 특성임피던스가 소정치가 되도록 설정했기 때문에, DUT등과의 임피던스 정합이 도모되고, 신호의 파형왜곡이 억압되어 측정정밀도가 향상되는 이점이 있다.
또한, 본 발명은 IC 테스터에 사용되고 있는 IC 소켓에 적용될 뿐더라, IC가 접촉되는 각종 장치의 IC 소켓에 적용되고, 동일한 작용효과가 얻어지는 것은 쉽게 이해될 것이다.
이상, 본 발명을 예시한 실시예를 이용하여 설명하였으나, 본 발명의 정신 및 기술적 범위에서 일탈하지 않고 이들 실시예에 대하여 각종 변형, 변경, 또는 개량을 할 수 있다는 것은 이 분야의 기술자에게는 명백한 일이다. 따라서, 본 발명은 상술하고, 또한 도면에 표시한 실시예에 한정되는 것은 아니고, 첨부하는 청구범위에 의해 정해지는 발명의 범위내에 들어가는 모든 그같은 변형, 변경, 또는 개량도 포함하는 것이다.

Claims (13)

  1. 그라운드용 도체층과 전원용 도체층이 소정간격으로 적층돼 있는 적어도 2층의 도체층을 가지고, 또한 수직방향으로 복수개의 스루홀이 형성돼 있는 다층 프린트기판;
    이 다층 프린트기판의 모든 스루홀에 각각 형성된 스루홀 도체로서, 상기 그라운드용 도체층과 전기적으로 접속된 그라운드용 스루홀도체, 상기 전원용 도체층과 전기적으로 접속된 전원용 스루홀 도체, 및 어느 도체층과도 접속되지 않는 신호용 스루홀도체; 및
    상기 스루홀 도체에 각각 부착된 피시험 IC 단자에 전기 접촉되는 프로브접점;을 구비하고,
    상기 그라운드용 도체층과 상기 전원용 도체층 사이에 상기 다층 프린트기판 재료를 유전체로 하여 커패시턴스를 생성시키고, 전원잡음을 바이패스하도록 구성한 것을 특징으로 하는 IC 소켓.
  2. 제 1 항에 있어서, 상기 그라운드용 스루홀 도체는 복수개 형성돼 있는 것을 특징으로 하는 IC 소켓.
  3. 제 1 항에 있어서, 상기 다층 프린트기판에 상기 그라운드용 스루홀 도체가 복수개 형성되고, 이들 그라운드용 스루홀 도체내의 적어도 하나에는 상기 프로브접점이 부착되지 않는 것을 특징으로 하는 IC 소켓.
  4. 제 1 항 내지 제 3 항중 어느 한항에 있어서, 상기 신호용 스루홀 도체와, 상기 그라운드용 도체층 및 상기 전원용 도체층 사이의 갭의 거리가 이들 갭간의 정전용량과, 상기 프로브접점의 기생 인덕턴스로 형성되는 전송선로의 특성임피던스가 소정치가 되도록 설정돼 있는 것을 특징으로 하는 IC 소켓.
  5. 제 1 항 내지 제 3 항중 어느 한항에 있어서, 상기 피시험 IC가 BGA·IC(Ball Grid Array type Integrated Circuit)이고, 상기 프로브접점 각각은 그 피시험 IC측의 일단에, BGA·IC의 볼 형상의 단자와 접촉하는 접점이 형성되고, 반대측 단부에는 IC 소켓을 재치하는 소켓보드 표면에 형성된 랜드와 접촉하는 핀접점이 형성돼 있는 것을 특징으로 하는 IC 소켓.
  6. 제 1 항 내지 제 3 항중 어느 한항에 있어서, 상기 다층 프린트기판은 그 내부에, 그라운드용 도체층과 전원용 도체층이 소정간격으로 상호 적층돼 있는 적어도 4층의 도체층을 가지며, 인접한 2개의 그라운드용 도체층과 전원용 도체층 사이에 상기 다층 프린트기판의 재료를 유전체로 하여 각각 커패시턴스가 생성돼 있는 것을 특징으로 하는 IC 소켓.
  7. 제 1 항 내지 제 3 항중 어느 한항에 있어서, 상기 다층 프린트기판은 그 내부에, 그라운드용 도체층과 전원용 도체층이 소정간격으로 번갈아 적층돼 있는 적어도 4층의 도체층을 가지며, 상기 신호용 스루홀 도체 주위에 2개의 그라운드용 도체층간을, 또는 2개의 전원용 도체층간을 전기적으로 접속하는 인터스티셜·바이어·홀이 형성돼 있는 것을 특징으로 하는 IC 소켓.
  8. 제 7 항에 있어서, 상기 신호용 스루홀 도체와, 상기 그라운드용 도체층 및 상기 전원용 도체층 사이의 갭의 거리가, 이들 갭간의 정전용량에 상기 신호용 스루홀 도체와 상기 인터스티셜·바이어·홀 또는 바이어·홀 사이에 생기는 정전용량을 부가한 합계의 정전용량과, 상기 프로브접점의 기생 인덕턴스로 형성되는 전송선로의 특성 임피던스가 소정치가 되도록 설정돼 있는 것을 특징으로 하는 IC 소켓.
  9. 그라운드용 도체층과 전원용 도체층과 신호용 도체층이 소정간격으로 적층돼 있고, 또한 수직방향으로 복수개의 스루홀이 형성돼 있는 다층 프린트기판;
    이 다층 프린트기판의 모든 스루홀에 각각 형성된 스루홀 도체로서, 상기 그라운드용 도체층과 전기적으로 접속된 그라운드용 스루홀 도체, 상기 전원용 도체층과 전기적으로 접속된 전원용 스루홀 도체, 및 상기 신호용 도체층과 전기적으로 접속된 신호용 스루홀 도체;
    상기 스루홀 도체에 각각 부착된 통 형상의 소켓;및
    이들 통 형상의 소켓에 감착된 피시험 IC 단자에 전기 접촉되는 프로브접점;을 구비하고,
    상기 그라운드용 도체층과 상기 전원용 도체층 사이에 상기 다층 프린트기판의 재료를 유전체로 하여 커패시턴스를 생성시켜서 전원잡음을 바이패스하도록 구성한 것을 특징으로 하는 IC 소켓.
  10. 제 9 항에 있어서, 상기 그라운드용 스루홀 도체는 복수개 형성돼 있는 것을 특징으로 하는 IC 소켓.
  11. 제 9 항에 있어서, 상기 다층 프린트기판에 상기 그라운드용 스루홀 도체가 복수개 형성되고, 이들 그라운드용 스루홀 도체내의 적어도 하나에는 상기 프로브접점이 부착돼 있지 않은 것을 특징으로 하는 IC 소켓.
  12. 제 9 항 내지 제 11 항중 어느 한항에 있어서, 상기 신호용 스루홀 도체와, 상기 그라운드용 도체층 및 상기 전원용 도체층 사이의 갭의 거리가 이들 갭간의 정전용량과, 상기 프로브접점의 기생인덕턴스로 형성하는 전송선로의 특성임피던스가 소정치가 되도록 설정돼 있는 것을 특징으로 하는 IC 소켓.
  13. 제 9 항 내지 제 11 항중 어느 한항에 있어서, 상기 피시험 IC가 BGA·IC이고, 상기 프로브접점 각각은 그 피시험 IC측 일단에 BGA·IC의 볼 형상의 단자와 접촉하는 접점이 형성되고, 상기 다층 프린트기판의 적어도 한쪽면에 상기 그라운드용 도체층, 상기 전원용 도체층 및 상기 신호용 도체층과 전기적으로 접속된 외부 접속용 랜드가 형성돼 있는 것을 특징으로 하는 IC 소켓.
KR1019997009593A 1998-02-17 1999-02-17 Ｉｃ 소켓 KR20010006503A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3441898 1998-02-17
JP98-34418 1998-02-17

Publications (1)

Publication Number Publication Date
KR20010006503A true KR20010006503A (ko) 2001-01-26

Family

ID=12413666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997009593A KR20010006503A (ko) 1998-02-17 1999-02-17 Ｉｃ 소켓

Country Status (4)

Country Link
KR (1) KR20010006503A (ko)
CN (1) CN1262800A (ko)
TW (1) TW456074B (ko)
WO (1) WO1999041812A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882512B1 (ko) * 2007-04-25 2009-02-10 윌테크놀러지(주) 프로브 카드

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189234A (ja) * 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
US6791846B2 (en) 2000-10-30 2004-09-14 Sun Microsystems, Inc. Power distribution system with a dedicated power structure and a high performance voltage regulator
US6760232B2 (en) 2001-03-16 2004-07-06 Sun Microsystems, Inc. Power distribution system having a dedicated power structure with apertures for mounting integrated circuit packages
US6468089B1 (en) * 2001-04-20 2002-10-22 Molex Incorporated Solder-less printed circuit board edge connector having a common ground contact for a plurality of transmission lines
JP4186589B2 (ja) * 2002-10-30 2008-11-26 松下電器産業株式会社 シート形電子部品モジュール
US7446545B2 (en) 2003-05-08 2008-11-04 Unitechno Inc. Anisotropically conductive sheet
CN100427955C (zh) * 2003-06-05 2008-10-22 株式会社爱德万测试 元件介面装置
US7077661B2 (en) * 2004-02-18 2006-07-18 Intel Corporation Socket for having the same conductor inserts for signal, power and ground
US7208936B2 (en) * 2004-04-12 2007-04-24 Intel Corporation Socket lid and test device
CN100367711C (zh) * 2005-05-10 2008-02-06 杭州华三通信技术有限公司 具有滤波装置的网口
CN101231322B (zh) * 2007-02-09 2011-01-26 段超毅 集成电路开路/短路的测试连接方法
JP5056518B2 (ja) * 2008-03-19 2012-10-24 富士通株式会社 電子ユニット
JP5166176B2 (ja) * 2008-09-04 2013-03-21 スリーエム イノベイティブ プロパティズ カンパニー 電子デバイス用ソケット
JP2011075313A (ja) * 2009-09-29 2011-04-14 Three M Innovative Properties Co Ｉｃデバイス検査用ソケット
JP5960383B2 (ja) * 2010-06-01 2016-08-02 スリーエム イノベイティブ プロパティズ カンパニー 接触子ホルダ
CN102012440B (zh) * 2010-11-11 2014-04-09 嘉兴斯达微电子有限公司 一种功率模块测试夹具
US8808010B2 (en) * 2011-06-06 2014-08-19 Interconnect Devices, Inc. Insulated metal socket
JP2016153796A (ja) * 2016-03-31 2016-08-25 スリーエム イノベイティブ プロパティズ カンパニー Ｉｃデバイス検査用ソケット
US20180184517A1 (en) * 2016-12-22 2018-06-28 Google Llc Multi-layer ic socket with an integrated impedance matching network
IT201700021400A1 (it) * 2017-02-24 2018-08-24 Technoprobe Spa Testa di misura a sonde verticali con migliorate proprietà in frequenza
JP2018021914A (ja) * 2017-08-04 2018-02-08 スリーエム イノベイティブ プロパティズ カンパニー Ｉｃデバイス用ソケット
JP2018009994A (ja) * 2017-08-04 2018-01-18 スリーエム イノベイティブ プロパティズ カンパニー Ｉｃデバイス用ソケット
US20200003802A1 (en) * 2018-07-02 2020-01-02 Powertech Technology Inc. Testing socket and testing apparatus
JP2020047652A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体記憶装置及び電子機器
TWI684772B (zh) * 2019-03-11 2020-02-11 創意電子股份有限公司 檢測裝置及其探針座
CN110045160B (zh) * 2019-05-24 2021-06-08 安徽鹰龙工业设计有限公司 一种bga封装用的上方取放的测试座
CN112038853B (zh) * 2019-06-03 2023-09-05 泰科电子(上海)有限公司 连接器和天线系统
AT524410A1 (de) * 2020-11-09 2022-05-15 Greenwood Power Gmbh Anordnung einer Messvorrichtung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180343A (ja) * 1992-12-14 1994-06-28 Minato Electron Kk Ｉｃ測定装置用テストボード
JPH08271579A (ja) * 1995-03-30 1996-10-18 Fujitsu Ltd Ｉｃソケット及びそれを用いたｉｃ試験方法
JPH09219267A (ja) * 1996-02-07 1997-08-19 Sony Corp Ｂｇａ・ｉｃ試験用コンタクト・ソケット
JPH09270484A (ja) * 1996-04-01 1997-10-14 Minnesota Mining & Mfg Co <3M> Ｉｃソケット
JPH09283247A (ja) * 1996-04-04 1997-10-31 Minnesota Mining & Mfg Co <3M> Ｉｃソケット
JPH1038972A (ja) * 1996-07-26 1998-02-13 Ricoh Co Ltd テスト用ｉｃソケット
KR19990081438A (ko) * 1998-04-29 1999-11-15 조성환 집적회로장치용 번인 테스트 보드

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494172A (en) * 1982-01-28 1985-01-15 Mupac Corporation High-speed wire wrap board
JPH0574532A (ja) * 1990-01-18 1993-03-26 Kel Corp 電気コネクタ
JPH05226524A (ja) * 1991-11-26 1993-09-03 Hitachi Ltd 電子機器の実装装置
JPH05315029A (ja) * 1992-05-13 1993-11-26 Hitachi Ltd 電子部品実装装置
JPH0837255A (ja) * 1994-07-22 1996-02-06 Hitachi Ltd 半導体装置用ソケット

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180343A (ja) * 1992-12-14 1994-06-28 Minato Electron Kk Ｉｃ測定装置用テストボード
JPH08271579A (ja) * 1995-03-30 1996-10-18 Fujitsu Ltd Ｉｃソケット及びそれを用いたｉｃ試験方法
JPH09219267A (ja) * 1996-02-07 1997-08-19 Sony Corp Ｂｇａ・ｉｃ試験用コンタクト・ソケット
JPH09270484A (ja) * 1996-04-01 1997-10-14 Minnesota Mining & Mfg Co <3M> Ｉｃソケット
JPH09283247A (ja) * 1996-04-04 1997-10-31 Minnesota Mining & Mfg Co <3M> Ｉｃソケット
JPH1038972A (ja) * 1996-07-26 1998-02-13 Ricoh Co Ltd テスト用ｉｃソケット
KR19990081438A (ko) * 1998-04-29 1999-11-15 조성환 집적회로장치용 번인 테스트 보드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882512B1 (ko) * 2007-04-25 2009-02-10 윌테크놀러지(주) 프로브 카드

Also Published As

Publication number Publication date
CN1262800A (zh) 2000-08-09
TW456074B (en) 2001-09-21
WO1999041812A1 (en) 1999-08-19

Similar Documents

Publication Publication Date Title
KR20010006503A (ko) Ｉｃ 소켓
US7345366B2 (en) Apparatus and method for testing component built in circuit board
KR100793501B1 (ko) 고대역폭 수동 집적회로 시험기 탐침 카드 조립체
KR100367859B1 (ko) 적층 커패시터와 감결합 커패시터의 배선접속구조, 및배선기판
JP5143921B2 (ja) 被測定デバイス搭載ボード、及びデバイスインタフェース部
JP5960383B2 (ja) 接触子ホルダ
US6686732B2 (en) Low-cost tester interface module
US20060044083A1 (en) Circuit board and method for producing a circuit board
US6933730B2 (en) Methods and apparatus for testing continuity of electrical paths through connectors of circuit assemblies
US6999299B2 (en) Capacitor structure, a multi-layer wiring board including the same, and a semiconductor device using the multi-layer wiring board
TWI678540B (zh) 半導體元件測試載具
JP5572066B2 (ja) テスト用ボード
US6519134B1 (en) Universal capacitor terminal design
US7279913B2 (en) Testing assembly for electrical test of electronic package and testing socket thereof
CN114829948A (zh) 用于自动化测试设备的探针卡中的同轴通孔布置
CN114829957A (zh) 用于自动化测试设备的探针卡中的换位通孔布置
US6859352B1 (en) Capacitor sheet
US6646888B2 (en) Low inductance multiple resistor EC capacitor pad
US6449165B1 (en) Electrical interconnecting device for a semiconductor assembly
KR100774035B1 (ko) 피측정 디바이스 탑재보드 및 프로브 카드
JPH11163064A (ja) コンタクタ
JPH04290243A (ja) 集積回路試験用の測定治具

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application