CN117320329A - 一种多层pcb板内层偏位的测试方法 - Google Patents
一种多层pcb板内层偏位的测试方法 Download PDFInfo
- Publication number
- CN117320329A CN117320329A CN202311258364.5A CN202311258364A CN117320329A CN 117320329 A CN117320329 A CN 117320329A CN 202311258364 A CN202311258364 A CN 202311258364A CN 117320329 A CN117320329 A CN 117320329A
- Authority
- CN
- China
- Prior art keywords
- detection
- hole
- multilayer pcb
- inner layer
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000001514 detection method Methods 0.000 claims abstract description 126
- 238000003466 welding Methods 0.000 claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000000523 sample Substances 0.000 claims description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 21
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 21
- 238000003825 pressing Methods 0.000 claims description 4
- 238000012937 correction Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 6
- 150000003071 polychlorinated biphenyls Chemical class 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000010998 test method Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/14—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring distance or clearance between spaced objects or spaced apertures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及PCB技术领域，公开了一种多层PCB板内层偏位的测试方法，由于检测孔是以标记点为中心钻出，因此在设计上，检测孔与其对应层板上的焊环同轴设置，然而，在实际制作时，层板会发生层偏，因此检测孔会与焊环相对偏移，当其偏距大于或等于焊环的内径与检测孔的孔径的差值时，检测孔便会与焊环相切或相交，此时检测结果便为短路，因此，将焊环的内径与检测孔的孔径的差值设为设定值，当检测结果为短路时，便表示该层板的偏距大于或等于设定值，而检测结果为开路时，则表示该曾盘的偏距小于设定值，即在允许的层偏误差范围内；本检测方法操作简便，检测效率高，检测结果准确。
Description
技术领域
本发明涉及PCB技术领域，特别是涉及一种多层PCB板内层偏位的测试方法。
背景技术
PCB生产制程里的重要检验指标之一是层偏度。由于PCB是多层芯板和绝缘板压合成一体后再整体钻孔，且压合的时候每一层芯板的对准度无法做到100％对齐，因此每层芯板上的铜皮均存在相对偏移，进而导致在钻孔时，孔壁到每层芯板的铜皮距离也存在相对偏移，该相对偏移量即为层偏度。层偏度越低，PCB加工质量越好。现有的PCB板内层偏位测量方法，不仅过程繁琐，且浪费成本，品质方面也不能很好的把控，频繁出现员工数据测试不全导致的品质问题。
发明内容
本发明要解决的技术问题是提供一种操作简便，检测结果精确的多层PCB板内层偏位的测试方法。
为了解决上述技术问题，本发明提供了一种多层PCB板内层偏位的测试方法，包括以下步骤：
S1：在多层PCB板的制作过程中，除第一层板外，其余层板上分别设有焊环，所述第一层板上设有多个分别与多个所述焊环的圆心位置一一对应的标记点，完成压合工序后，分别以所述标记点为中心钻孔并镀铜，形成与所述焊环所在的层板对应的检测孔，其中，所述检测孔的孔径小于所述焊环的内径；
S2：提供一检测元件，所述检测元件包括第一检测探头和第二检测探头，所述第一检测探头与第二层板对应的所述检测孔连接，所述第二检测探头与第二层板上的所述焊环连接；
S3：判断检测元件是否短路；若是，则判定对应层板的偏距大于或等于设定值，若否，则返回执行步骤S2，对下一层板对应的所述检测孔和所述焊环进行测试；
S4：当所有层板对应的所述检测孔和所述焊环的测试结果均为开路时，判断该多层PCB板符合要求。
作为本发明的优选方案，所述检测孔的孔径与所述焊环的内径的差值为y，y＝L―s+x/2,其中，L为所述多层PCB板的内层孔到该多层PCB板上的线路的最小距离，s为设定的所述多层PCB板上的导线之间的安全间距，x为所述多层PCB板的内层铜厚咬蚀量。
作为本发明的优选方案，在S1中，多个所述焊环在所述第一层板上的投影间隔设置。
作为本发明的优选方案，所述检测孔的孔径为0.2mm～0.4mm。
作为本发明的优选方案，所述多层PCB板设有检测通用孔，所述检测通用孔镀设有铜，所述检测通用孔分别通过连接引线与多个所述焊环连接。
作为本发明的优选方案，在S2中，当所述第一检测探头与所述检测孔连接，所述第二检测探头与所述检测通用孔连接之后，保持稳定1～3秒，之后再进行检测元件的短、开路判定。
作为本发明的优选方案，当检测元件的测试阻值≤25Ω时，则判定为短路；否则为开路。
作为本发明的优选方案，在S2中，先对所述检测元件进行校正操作。
本发明实施例一种多层PCB板层偏的测试方法，与现有技术相比，其有益效果在于：在实际制作时，层板会发生层偏，因此检测孔会与焊环相对偏移，当其偏距大于或等于焊环的内径与检测孔的孔径的差值时，检测孔便会与焊环相切或相交，即检测孔上的铜与焊环接触，此时将检测元件的第一检测探头与检测孔连接，检测元件的第二检测探头与焊环连接时，其检测结果便为短路，因此，将焊环的内径与检测孔的孔径的差值设为设定值，当检测结果为短路时，便表示该层板的偏距大于或等于设定值，而检测结果为开路时，则表示该曾盘的偏距小于设定值，即在允许的层偏误差范围内；本检测方法操作简便，检测效率高，无需使用专用设备，检测结果准确，能快速判断层板的偏距是否超出设定的误差范围。
附图说明
图1是本发明的焊环与检测孔之间的设计位置示意图；
图2是本发明的焊环与检测孔之间的间距的示意图；
图中，1、焊环；2、检测孔；3、检测通用孔。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
在本发明的描述中，应当理解的是，本发明中采用术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
如图1-2所示，本发明优选实施例的一种多层PCB板内层偏位的测试方法，包括以下步骤：
S1：在多层PCB板的制作过程中，除第一层板外，其余层板上分别设有焊环1，第一层板上设有多个分别与多个焊环1的圆心位置一一对应的标记点，即在设计上，标记点与其对应的焊环1同轴设置，完成压合工序后，分别以标记点为中心钻孔并镀铜，形成与焊环1所在的层板对应的检测孔2，其中，检测孔2的孔径小于焊环1的内径；
S2：提供一检测元件，检测元件包括第一检测探头和第二检测探头，第一检测探头与第二层板对应的检测孔2连接，即将第一检测探头与检测孔2上的铜接触，第二检测探头与第二层板上的焊环1连接，可以理解的是，在多层PCB板的制作过程中，每块层板上的焊环1分别通过导电引线引出，以便第二检测探头通过导电引线间接与焊环1连接，从而实现检测，在本实施例中，多层PCB板设有检测通用孔3，检测通用孔3镀设有铜，检测通用孔3分别通过连接引线与多个焊环1连接，即在检测时，只需将第二检测探头与检测通用孔3连接便可，而且在对不同层板进行层偏检测时，第二检测探头只需保持与检测通用孔3连接便可，无需调节其位置，便于检测操作。
S3：判断检测元件是否短路；若是，则判定对应层板的偏距大于或等于设定值，该设定值为焊环1的内径与检测孔2的孔径的差值，若否，则返回执行步骤S2，对下一层板对应的检测孔2和焊环1进行测试；
S4：当所有层板对应的检测孔2和焊环1的测试结果均为开路时，判断该多层PCB板符合要求。
本实施例的工作原理为：由于检测孔是以标记点为中心钻出，因此在设计上(理论无层偏时)，检测孔与其对应层板上的焊环同轴设置，检测孔与焊环之间存在间距，当使用检测元件的第一检测探头与检测孔连接，检测元件的第二检测探头与焊环连接时，其检测结果应当为开路；然而，在实际制作时，层板会发生层偏，因此检测孔会与焊环相对偏移，当其偏距大于或等于焊环的内径与检测孔的孔径的差值时，检测孔便会与焊环相切或相交，即检测孔上的铜与焊环接触，此时将检测元件的第一检测探头与检测孔连接，检测元件的第二检测探头与焊环连接时，其检测结果便为短路，因此，将焊环的内径与检测孔的孔径的差值设为设定值，当检测结果为短路时，便表示该层板的偏距大于或等于设定值，而检测结果为开路时，则表示该曾盘的偏距小于设定值，即在允许的层偏误差范围内；本检测方法操作简便，检测效率高，无需使用专用设备，检测结果准确，能快速判断层板的偏距是否超出设定的误差范围，可有效改善内层偏移造成产品内层短路报废不良超高的问题，并能及时就产生的问题提出改善措施，有效提升产品良品，减低成本。
示例性的，检测孔的孔径与焊环的内径的差值为y，y＝L―s+x/2,其中，L为多层PCB板的内层孔到该多层PCB板上的线路的最小距离，该距离在设计时能确定，s为设定的多层PCB板上的导线之间的安全间距(即导线到其相邻的导线或焊盘或导电孔的最小间距，该值一般4mi l)，x为多层PCB板的内层铜厚咬蚀量，即在计算时将铜厚的咬蚀量考虑在内，其中，0.5oz的铜厚，其咬蚀量为1mi l，1oz的铜厚，其咬蚀量为2mi l，2oz的铜厚，其咬蚀量为3mi l,3oz的铜厚，其咬蚀量为4.5mi l，如某产品的内层孔到导线的最小距离设计值为7mil，内层铜厚为0.5oz，则能计算得出y＝7-4+1/2，即为3.5mi l，根据上述公式，计算得出差值y，结合检测孔的孔径，便能计算得出焊环的内径，一般地，检测孔的孔径为0.2mm～0.4mm，将计算得出的差值y设为设定值，当检测结果为短路时，便表示偏距大于等于y，即表示该层板的层偏会导致该层板上的的内层孔到其相邻的导线之间的间距小于设定的安全间距，该产品使用时存在发生短路的可能。
示例性的，在S1中，多个焊环在第一层板上的投影间隔设置，而且相邻的焊环之间存在一定的间距，以防止在检测时，由于相邻的焊环相交而影响检测的结果。
示例性的，在S2中，当第一检测探头与检测孔连接，第二检测探头与检测通用孔连接之后，保持稳定1～3秒，之后再进行检测元件的短、开路判定，即将第一检测探头与检测孔连接后，需保持两者的稳定连接，同理，将第二检测探头与检测通用孔连接后，需保持两者的稳定连接，确保接触的可靠性，从而提高检测结果的准确性，避免因接触不良导致的测试结果精度差。
示例性的，当检测元件的测试阻值≤25Ω时，则判定为短路；否则为开路，选用25Ω作为短路或开路的判断依据，可以确保使得本测试方法的适用范围更广，测试结果的精度更高。
示例性的，在S2中，先对检测元件进行校正操作，检测元件为万用表，为了保证检测时的精度，需要确保万用表能正常使用，因此在检测前需要对其进行校正，其具体步骤如下：先把万用表量程调到200Ω的电阻档位，然后把第一检测探头和第二检测探头相互接触后观察万用表的显示值，若显示值小于2.0Ω，则表明万用表正常可以用于测试，若显示值大于2.0Ω，则需对万用表进行校正调整。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (8)
1.一种多层PCB板内层偏位的测试方法，其特征在于：包括以下步骤：
S1：在多层PCB板的制作过程中，除第一层板外，其余层板上分别设有焊环，所述第一层板上设有多个分别与多个所述焊环的圆心位置一一对应的标记点，完成压合工序后，分别以所述标记点为中心钻孔并镀铜，形成与所述焊环所在的层板对应的检测孔，其中，所述检测孔的孔径小于所述焊环的内径；
S2：提供一检测元件，所述检测元件包括第一检测探头和第二检测探头，所述第一检测探头与第二层板对应的所述检测孔连接，所述第二检测探头与第二层板上的所述焊环连接；
S3：判断检测元件是否短路；若是，则判定对应层板的偏距大于或等于设定值，若否，则返回执行步骤S2，对下一层板对应的所述检测孔和所述焊环进行测试；
S4：当所有层板对应的所述检测孔和所述焊环的测试结果均为开路时，判断该多层PCB板符合要求。
2.根据权利要求1所述的多层PCB板内层偏位的测试方法，其特征在于：所述检测孔的孔径与所述焊环的内径的差值为y，y＝L―s+x/2,其中，L为所述多层PCB板的内层孔到该多层PCB板上的线路的最小距离，s为设定的所述多层PCB板上的导线之间的安全间距，x为所述多层PCB板的内层铜厚咬蚀量。
3.根据权利要求1所述的多层PCB板内层偏位的测试方法，其特征在于：在S1中，多个所述焊环在所述第一层板上的投影间隔设置。
4.根据权利要求1所述的多层PCB板内层偏位的测试方法，其特征在于：所述检测孔的孔径为0.2mm～0.4mm。
5.根据权利要求1所述的多层PCB板内层偏位的测试方法，其特征在于：所述多层PCB板设有检测通用孔，所述检测通用孔镀设有铜，所述检测通用孔分别通过连接引线与多个所述焊环连接。
6.根据权利要求5所述的多层PCB板内层偏位的测试方法，其特征在于：在S2中，当所述第一检测探头与所述检测孔连接，所述第二检测探头与所述检测通用孔连接之后，保持稳定1～3秒，之后再进行检测元件的短、开路判定。
7.根据权利要求1所述的多层PCB板内层偏位的测试方法，其特征在于：当检测元件的测试阻值≤25Ω时，则判定为短路；否则为开路。
8.根据权利要求1所述的多层PCB板内层偏位的测试方法，其特征在于：在S2中，先对所述检测元件进行校正操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311258364.5A CN117320329A (zh) | 2023-09-26 | 2023-09-26 | 一种多层pcb板内层偏位的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311258364.5A CN117320329A (zh) | 2023-09-26 | 2023-09-26 | 一种多层pcb板内层偏位的测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117320329A true CN117320329A (zh) | 2023-12-29 |
Family
ID=89261532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311258364.5A Pending CN117320329A (zh) | 2023-09-26 | 2023-09-26 | 一种多层pcb板内层偏位的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117320329A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080190651A1 (en) * | 2005-03-01 | 2008-08-14 | Arno Klamminger | Multi-Layered Printed Circuit Board Comprising Conductive Test Surfaces, and Method for Determining a Misalignment of an Inner Layer |
| CN104582331A (zh) * | 2014-12-31 | 2015-04-29 | 广州兴森快捷电路科技有限公司 | 多层线路板的内层偏位检测方法 |
| CN106550556A (zh) * | 2016-10-12 | 2017-03-29 | 深圳市五株科技股份有限公司 | 多层线路板对准度检测系统及其检测方法 |
| CN108650809A (zh) * | 2018-05-23 | 2018-10-12 | 胜宏科技（惠州）股份有限公司 | 一种线路板层间偏位的监测方法 |
| CN112198417A (zh) * | 2020-09-30 | 2021-01-08 | 生益电子股份有限公司 | 一种过孔制作能力测试板及测试方法 |
| CN112738976A (zh) * | 2020-11-19 | 2021-04-30 | 苏州浪潮智能科技有限公司 | 一种pcb及其层偏度管控质量检测机构 |
| CN114585166A (zh) * | 2022-04-29 | 2022-06-03 | 苏州东山精密制造股份有限公司 | 柔性天线多层板的层偏检测方法 |
-
2023
- 2023-09-26 CN CN202311258364.5A patent/CN117320329A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080190651A1 (en) * | 2005-03-01 | 2008-08-14 | Arno Klamminger | Multi-Layered Printed Circuit Board Comprising Conductive Test Surfaces, and Method for Determining a Misalignment of an Inner Layer |
| CN104582331A (zh) * | 2014-12-31 | 2015-04-29 | 广州兴森快捷电路科技有限公司 | 多层线路板的内层偏位检测方法 |
| CN106550556A (zh) * | 2016-10-12 | 2017-03-29 | 深圳市五株科技股份有限公司 | 多层线路板对准度检测系统及其检测方法 |
| CN108650809A (zh) * | 2018-05-23 | 2018-10-12 | 胜宏科技（惠州）股份有限公司 | 一种线路板层间偏位的监测方法 |
| CN112198417A (zh) * | 2020-09-30 | 2021-01-08 | 生益电子股份有限公司 | 一种过孔制作能力测试板及测试方法 |
| CN112738976A (zh) * | 2020-11-19 | 2021-04-30 | 苏州浪潮智能科技有限公司 | 一种pcb及其层偏度管控质量检测机构 |
| CN114585166A (zh) * | 2022-04-29 | 2022-06-03 | 苏州东山精密制造股份有限公司 | 柔性天线多层板的层偏检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101697001B (zh) | 一种检测多层印制电路板层间位置偏移的方法 | |
| CN104582331B (zh) | 多层线路板的内层偏位检测方法 | |
| CN110475432B (zh) | 一种pcb板及其制造和背钻方法 | |
| CN106961796B (zh) | 一种便于检测背钻孔精度的pcb的制作方法 | |
| US4894606A (en) | System for measuring misregistration of printed circuit board layers | |
| CN104880162A (zh) | 一种检测pcb中钻孔偏移程度的方法 | |
| JP4046058B2 (ja) | 多層プリント配線板、そのスタブ座ぐり装置、方法 | |
| CN110646726A (zh) | 一种pcb背钻无损检测方法 | |
| CN111157879A (zh) | 印制电路板的层偏检测方法及层偏检测结构 | |
| CN117320329A (zh) | 一种多层pcb板内层偏位的测试方法 | |
| US4918380A (en) | System for measuring misregistration | |
| CN113660773B (zh) | 可靠性测试板及可靠性测试板的制作方法 | |
| CN115589674A (zh) | 一种实现高精度背钻及短桩的制作方法 | |
| CN113079655B (zh) | 用于检测印制电路板加工偏移的检测结构和检测方法 | |
| KR101094411B1 (ko) | 4 단자 방식의 인쇄회로기판 검사방법 | |
| CN104482850B (zh) | Pcb钻孔精度检测方法 | |
| EP0557136A2 (en) | System for measuring misregistration | |
| CN113218294A (zh) | 一种用于背钻孔的深度和对位精度检测coupon | |
| CN113518505A (zh) | 一种电路板钻孔加工方法 | |
| CN219369921U (zh) | 一种优化探针顺畅度和四线测试pass范围的治具针盘装置 | |
| CN215499725U (zh) | 一种电路板 | |
| CN220709300U (zh) | 便携式电路板阻值测量工具 | |
| CN115877173A (zh) | 盲孔检测结构及盲孔检测方法 | |
| CN112014721B (zh) | 一种通用型lcr测试板及其制作方法 | |
| CN114877821B (zh) | 一种pcb板的背钻深度检测系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |