CN1121691C - 用于半导体存储器件的自动模式选择电路 - Google Patents

用于半导体存储器件的自动模式选择电路 Download PDF

Info

Publication number
CN1121691C
CN1121691C CN96102021A CN96102021A CN1121691C CN 1121691 C CN1121691 C CN 1121691C CN 96102021 A CN96102021 A CN 96102021A CN 96102021 A CN96102021 A CN 96102021A CN 1121691 C CN1121691 C CN 1121691C
Authority
CN
China
Prior art keywords
reference voltage
signal
node
external reference
mode selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96102021A
Other languages
English (en)
Other versions
CN1140884A (zh
Inventor
金鼎筆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1140884A publication Critical patent/CN1140884A/zh
Application granted granted Critical
Publication of CN1121691C publication Critical patent/CN1121691C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

一种用于在半导体存储器件中自动选择低电压晶体管晶体管逻辑电路和高速输入/输出接口模式的自动模式选择电路，包括一个外部参考电压缓冲器，一个内部参考电压发生器，一个加电检测器，一个转换电路，一个连接在外部参考电压缓冲器和转换电路之间的参考电压检测器，一个比较器，和一个锁定电路。

Description

用于半导体存储器件的自动模式选择电路
本发明涉及半导体存储器件的自动模式选择电路，特别是能够自动选择芯片中低电压晶体管晶体管逻辑电路(下文称之为LVTTL)和高速输入/输出(下文称之为I/O)接口两种模式的半导体存储器件的自动模式选择电路。
在半导体存储器件中，近来已经使用了分别以焊接/金属方案设计的TTL或LVTTL和高速I/O接口。为了克服这两种模式的设计，已经提出了在半导体芯片中自动选择这两种模式的自动选择方案。
图1示出LVTTL和高速I/O接口的电压电平之间的对比表。图2示出LVTTL一个实例的电路图。图3示出高速I/O接口一个实例的电路图。图4示出图2和3的LVTTL和高速I/O接口输出信号的波形曲线。
如图2所示，该LVTTL包括一个数据输出缓冲器101，一个比较器102和一个寄生电容器C1。该寄生电容器C1设置在数据输出缓冲器101和比较器102之间。数据输出缓冲器包括一个连接在电源电压源Vdd和节点N1之间的PMOS晶体管Q1，和一个连接在节点N1和接地电压源Vss之间的NMOS晶体管Q2。当达到电压电平2.4V时，比较器102确认数据输出缓冲器101的输出信号为逻辑高电平。当电压电平达到0.4V时，比较器102确认数据输出缓冲器101的输出信号为逻辑低电平。
图3中，该高速I/O接口包括一个数据输出缓冲器103，一个比较器104，一个终端电压源V转移(transfer)晶体管和一个终端电阻Rt。借助终端电阻Rt使该数据输出缓冲器103具有有限的电压摆动输出特性。数据输出缓冲器103的有限的电压摆动输出特性使高速操作成为可能。
下面将参考图4描述具有上述结构的LVTTL和高速I/O接口的操作，图4示出图2和3的LVTTL和高速I/O接口输出信号的波形图。
图4中，参考字母a和e分别表示高速I/O接口和LVTTL的逻辑高电平起始点。参考字母b和f分别表示高速I/O接口和LVTTL的逻辑高电平确认点。参考字母c和g分别表示高速I/O接口和LVTTL的逻辑低电平起始点。参考字母d和h分别表示高速I/O接口和LVTTL的逻辑低电平确认点。正如从该图所看到的，由于有限的电压摆动输出特性，高速I/O接口能够以比LVTTL高得多的速度进行工作。
图5示出用于半导体存储器件的常规自动模式选择电路结构的电路图。如该图所示，常规自动模式选择电路包括一个连接在节点N4和节点N5之间的PMOS晶体管Q5，一个连接在节点N4和节点N6之间的PMOS晶体管Q6，一个连接在节点N5和节点N7之间的NMOS晶体管Q7，一个连接在节点N6和节点N7之间的NMOS晶体管Q8，一个连接在电源电压源Vcc和节点N8之间的PMOS晶体管Q9，一个参考电压缓冲器(pad)202，用于向节点N8提供参考电压Vref；和一个连接在节点N6和节点N9之间的倒相器G1。节点N7连接到接地电压源vss。PMOS晶体管Q5和Q6的栅极共同连接到节点N5。NMOS晶体管Q7的栅极连接到一个电压发生器，NMOS晶体管Q8的栅极连接到节点N8，和PMOS晶体管Q9的栅极连接到接地电压源Vss。电压发生器用来产生电压2Vcc/3。
图6是半导体存储器件的常规的输入缓冲器结构的电路图。如该图所示，常规的输入缓冲器包括一个连接在节点N10和节点N11之间的PMOS晶体管Q10，一个连接在节点N10和节点N14之间的PMOS晶体管Q11，一个连接在节点N11和节点N12之间的NMOS晶体管Q12，一个连接在节点N12和接地电压源Vss之间的NMOS晶体管Q13，一个连接在节点N11和节点N13之间的NMOS晶体管Q14，一个连接在节点N13和接地电压源Vss之间的NMOS晶体管Q15，一个连接在节点N1 4和节点N15之间的NMOS晶体管Q16，一个连接在节点N15和接地电压源Vss之间的PMOS晶体管Q17，一个连接在节点N1 4和节点N16之间的NMOS晶体管Q18，和一个连接在节点N16和接地电压源Vss之间的NMOS晶体管Q19。PMOS晶体管Q10和Q11的栅极共同连接到节点N11。NMOS晶体管Q12的栅极用于输入内部参考电压Vref-int，NMOS晶体管Q13的栅极连接到LVTTL，NMOS晶体管Q14的栅极用于输入参考电压Vref，NMOS晶体管Q15的栅极连接到高速I/O接口。NMOS晶体管Q16的栅极用于接收输入的信号，NMOS晶体管Q17的栅极连接到高速I/O接口，NMOS晶体管Q18的栅极用于接收输入的信号，NMOS晶体管Q19的栅极连接到LVTTL。
下面将参考图5和6描述具有上述结构的常规自动模式选择电路和输入缓冲器的工作情况。
图5中，PMOS晶体管Q5和Q6以及NMOS晶体管Q7和Q8构成一个比较器201。该比较器201将NMOS晶体管Q7栅极的电压2Vcc/3与NMOS晶体管Q8栅极的参考电压Vref比较，并将比较结果提供给节点N6。应注意，由于高速I/O接口使用来自外部参考电压缓冲器的参考电压，因此，它不需要用于产生参考电压Vref的附加装置。参考电压Vref为一半电压电平Vdd/2，从而使高速I/O接口为逻辑高电平。LVTTL不接收参考电压。结果，PMOS晶体管Q9将来自电源电压源的电源电压传送到LVTTL，从而使LVTTL为逻辑高电平。
图6中，在自动模式选择电路选择LVTTL的情况下，NMOS晶体管Q12和Q13使用内部参考电压Vref-int。在自动模式选择电路选择高速I/O接口的情况下，NMOS晶体管Q14和Q15使用参考电压Vref。
应注意，自动模式选择电路的输出可以用来做数据输出缓冲器。
上述的常规自动模式选择电路具有下列缺陷。
第一，该自动模式选择电路需要一个用于产生电压2Vcc/3的电压发生器。
第二，该自动模式选择电路需要用于在图6中所示LVT-TL/高速I/O接口之间进行转换的装置。这样使电路变得复杂并造成速度降低。
第三，在自动模式选择电路选择高速I/O接口的情况下，PMOS晶体管Q9将来自电源电压源的电源电压Vcc传送到节点N8，导致了形成一条到参考电压缓冲器202的电流通路。
因此，鉴于上述问题产生了本发明，本发明的一个目的是提供一种用于半导体存储器件的自动模式选择电路，该自动模式选择电路能自动选择芯片中的LVTTL和高速I/O接口两种模式。
根据本发明的一个方面，提供一种用于在半导体存储器件中自动选择低电压晶体管晶体管逻辑电路和高速输入/输出接口模式的自动模式选择电路，该自动模式选择电路包括外部参考电压供给装置，用于供给外部参考电压；内部参考电压发生装置，用于产生内部参考电压；加电检测装置，用于检测电源接通的时间点，然后针对一预定时间周期产生一个脉冲信号；转换装置，用于响应加电检测装置的输出信号，在来自外部参考电压供给装置的外部参考电压和来自内部参考电压发生装置的内部参考电压之间进行转换；连接在外部参考电压供给装置和转换装置之间的参考电压检测装置，用于检测来自外部参考电压供给装置的外部参考电压；比较装置，用于响应加电检测装置的输出信号，将来自参考电压检测装置的输出电压与来自内部参考电压发生装置的内部参考电压进行比较；和锁定装置，用于锁定来自比较装置的输出信号，并将被锁定的信号提供给输出端。
根据本发明的另一方面，提供一种带有输出端的用于在半导体存储器件中自动选择低电压晶体管晶体管逻辑电路和高速输入/输出接口模式的自动模式选择电路，该自动模式选择电路包括外部参考电压供给装置，用于供给外部参考电压；内部参考电压发生装置，用于产生内部参考电压；加电检测装置，用于检测电源接通的时间点，然后针对一预定时间周期产生一个脉冲信号；第一和第二转换装置，用于响应来自加电检测装置的第一和第二转换信号以及来自输出端的输出信号，在来自外部参考电压供给装置的外部参考电压和来自内部参考电压发生装置的内部参考电压之间进行转换；连接在外部参考电压供给装置和转换装置之间的参考电压检测装置，用于检测来自外部参考电压供给装置的外部参考电压；比较装置，当第一和第二转换装置暂时关断时，用于将来自参考电压检测装置的输出电压与来自内部参考电压发生装置的内部参考电压进行比较；和锁定装置，用于锁定来自比较装置的输出信号，并将被锁定的信号提供给输出端。
通过下面结合附图所做出的详细描述将更清楚地理解本发明的上述和其它目的、特性和优点，其中：
图1是LVTTL和高速I/O接口的电压电平之间的对比表；
图2是LVTTL一个实例的电路图；
图3是高速I/O接口一个实例的电路图；
图4是图2和3中的LVTTL和高速I/O接口的输出信号的波形图；
图5是半导体存储器件中常规的自动模式选择电路结构的电路图；
图6是半导体存储器件中常规的输入缓冲器结构的电路图；
图7是根据本发明一个实施例的半导体存储器件的自动模式选择电路结构的方框图；
图8是图7中的加电检测器的详细电路图；
图9是图7中的参考电压检测器和转换电路的详细电路图；
图10是图7中参考电压检测器的另一个实施例的详细电路图；
图11是图7中的比较器和锁定电路的详细电路图；
图12是图7中的比较器的另一个实施例的详细电路图；
图13是图7中的输入缓冲器的详细电路图；
图14是根据本发明一个实施例的半导体存储器件的自动模式选择电路的工作波形图；
图15是根据本发明另一个实施例的半导体存储器件的自动模式选择电路结构的方框图；
图16是图15中的加电检测器的详细电路图；
图17是根据本发明另一个实施例的半导体存储器件的自动模式选择电路的工作波形图。
参考图7，该图示出根据本发明一个实施例的半导体存储器件的自动模式选择电路的方框图。如该图所示，该自动模式选择电路包括一个外部参考电压缓冲器300，用于供给外部参考电压Vref；一个内部参考电压发生器320，用于产生内部参考电压Vref-int；和一个连接在外部参考电压缓冲器300和内部参考电压发生器320之间的转换电路310。
该自动模式选择电路进一步包括一个连接到转换电路310的加电检测器340。该加电检测器340用于检测电源接通时间点，然后针对一预定时间周期产生一个脉冲信号。该转换电路310响应来自加电检测器340的输出信号进行工作，暂时关断外部参考电压缓冲器300和内部参考电压发生器320。
该自动模式选择电路进一步包括一个连接在外部参考电压缓冲器300和转换电路310之间的参考电压检测器330。该参考电压检测器330用于检测来自外部参考电压缓冲器300的外部参考电压Vref。如果参考电压检测器330检测到来自外部参考电压缓冲器300的外部参考电压，当前模式则为高速I/O接口模式。反之，如果参考电压检测器330未检测到来自外部参考电压缓冲器300的电压，当前模式则为LVTTL模式。
该自动模式选择电路进一步包括一个比较器350，用于响应加电检测器340的输出信号，将参考电压检测器330的输出电压Vd与来自内部参考电压发生器320的内部参考电压Vref-int进行比较；和一个连接到比较器350的输出端的锁定电路360。当从锁定电路360产生输出信号时，转换电路310将外部参考电压缓冲器300与内部参考电压发生器320互相连接，然后在节点N41向输入缓冲器提供一电压。锁定电路360可以将其针对LVTTL和高速I/O接口模式之间进行识别的输出信号提供给一个数据输出缓冲器。
例如，在象同步动态随机存储器这类半导体存储器件中，接通电源后，必须要执行模式寄存器的设定操作，以在芯片中预定诸如信号CAS的长度、延迟时间等状态。
参考图8，该图示出图7中加电检测器340的详细电路图。如该图所示，加电检测器340包括一个倒相器G2，一个锁定电路341和一个延迟电路342。该倒相器G2连接在节点N25和N26之间。该锁定电路341包括两个连在节点N26以及节点N27和N28之间的与非门G3和G4。向节点N25施加一个模式寄存器设定信号mregst，向节点N27施加一个加电信号pwrup。延迟电路342包括五个串联在节点N2 8和节点N29之间的倒相器G5-G9；一个与非门G10，用于在节点N28和N29与非信号，并将与非的结果提供给节点N30；和一个连接到节点N30的倒相器G11。通过节点N28提供一个电源接通检测信号pwron-det。倒相器G11将其输出信号提供给转换电路310。
参考图9，该图示出图7中参考电压检测器330和转换电路310的详细电路图。如该图所示，参考电压检测器330包括一个连接在电源电压源Vcc和节点N21之间的PMOS晶体管Q20。PMOS晶体管Q20的栅极连接到节点N32。转换电路310包括一个连接在节点N31和节点N32之间的转移晶体管Q21。向节点N31施加来自加电检测器340的输出信号。该转移晶体管Q21用于在节点N21和节点N41转换电压。节点N21连接到外部参考电压缓冲器300，节点N41连接到内部参考电压发生器320。
参考图10，该图示出图7中参考电压检测器330另一个实施例的详细电路图。如该图所示，该参考电压检测器330包括一个连接在节点N21和节点N51之间的NMOS晶体管Q23。该NMOS晶体管Q23的栅极连接到电源电压源Vcc。节点N21连接到外部参考电压缓冲器300，节点N51连接到比较器350。
该参考电压检测器330进一步包括一个连接在节点N51和接地电压源Vss之间的NMOS晶体管Q24。NMOS晶体管Q24的栅极连接到节点N31，该节点N31被施加来自加电检测器340的输出信号。
该参考电压检测器330进一步包括一个连接在电源电压源Vcc和节点N21之间的NMOS晶体管Q22。NMOS晶体管Q22的栅极共时被连接到转换电路310和倒相器G12。
参考图11，该图示出图7中比较器350和锁定电路360的详细电路图。如该图所示，比较器350包括并联在节点N58和N59之间的PMOS晶体管Q25和Q26；一个连接在节点N59和节点N60之间的NMOS晶体管Q29；并联在节点N58和节点N61之间的PMOS晶体管Q27和Q28；一个连接在节点N61和节点N60之间的NMOS晶体管Q30；和一个连接在节点N60和接地电压源Vss之间的NMOS晶体管Q31。PMOS晶体管Q25的栅极连接到节点N51，PMOS晶体管Q26的栅极连接到节点N59。NMOS晶体管Q29的栅极用于输入来自电压发生器的电压2Vcc/3，PMOS晶体管Q27的栅极连接到节点N59，PMOS晶体管Q28的栅极连接到节点N51。NMOS晶体管Q30的栅极连接到外部参考电压缓冲器300，NMOS晶体管Q31的栅极连接到节点N51。锁定电路360包括两个与非门G13和G14，用于在节点N61锁定电压并将该锁定电压输出到节点N62，节点N62连接到LVTTL；和一个连接在节点N62和节点N71之间的倒相器G15，节点N71连接到高速I/O接口。
参考图12，该图示出图7中比较器350另一个实施例的详细电路图。除NMOS晶体管Q29的栅极输入来自内部参考电压发生器320的内部参考电压Vref-int，和NMOS晶体管Q30的栅极输入来自参考电压检测器330的输出电压外，图12的结构与图11中的相同。
参考图13，该图示出图7中输入缓冲器的详细电路图。如该图所示，输入缓冲器包括一个连接在节点N42和N43之间的PMOS晶体管Q32，一个连接在节点N43和节点N45之间的NMOS晶体管Q34，一个连接在节点N42和节点N44之间的PMOS晶体管Q33，和一个连接在节点N44和N45之间的NMOS晶体管Q35。PMOS晶体管Q32的栅极连接到节点N43，NMOS晶体管Q34的栅极连接到节点N41。PMOS晶体管Q33的栅极连接到节点N43，NMOS晶体管Q35的栅极用于接收输入的信号。节点N45连接到接地电压源Vss。借助这种结构，该输入缓冲器将节点N41处的电压与输入信号相互比较，并将比较结果输出到节点N44。
下面将参考图8至14详细描述根据本发明实施例的具有上述结构的半导体存储器件的自动模式选择电路的工作。图14是根据本发明实施例的半导体存储器件的自动模式选择电路的工作波形图。
首先，在图8中，当模式寄存器设定信号mregst从逻辑低电平变为逻辑高电平，和加电信号pwrup为逻辑高电平时，锁定电路341将高逻辑电平的电源接通检测信号pwron-det提供给节点N28。倒相器G5-G9、与非门G10和倒相器G11相配合在节点N28  输入电源接通检测信号pwron-det，并向转换电路310输出高电平逻辑边缘信号。此时，边缘信号具有被针对预定时间周期延迟的脉冲宽度。
图9中，响应来自加电检测器340的逻辑高电平转换信号，使转移晶体管Q21截止而PMOS晶体管Q20导通。转移晶体管Q21和PMOSQ20将它们的截止和导通状态保持到图8中的倒相器G5-G9、与非门G10  和倒相器G11的传播延迟时间(见图14)。随着PMOS晶体管Q20的导通，它将该输出电压Vd输出到节点N21。
图11中，比较器350将参考电压检测器330的输出电压Vd与来自电压发生器的电压2Vcc/3进行比较，并将比较结果提供给锁定电路360。此时，根据来自加电检测器340的转换信号控制比较器350。
再次参考图9，当来自加电检测器340的转换信号从逻辑高电平变为逻辑低电平时，转移晶体管Q21导通，而PMOS晶体管Q20截止。因此，外部参考电压缓冲器300与内部参考电压发生器320相互连接，并将来自外部参考电压缓冲器300的外部参考电压通过节点N41提供给输入缓冲器。
图10中，当节点N31的信号为逻辑高电平时，转移晶体管Q21截止，PMOS晶体管Q22导通。因此，NMOS晶体管Q23将电源电压Vcc通过节点N21传送到比较器350。
图12中，比较器350将来自参考电压检测器330的输出电压Vd与来自内部参考电压发生器320的内部参考电压Vref-int进行比较，并将比较结果提供给锁定电路360。此时，根据来自接通电源检测器340的转换信号控制比较器350。
参考图15，该图示出根据本发明另一个实施例的半导体存储器件的自动模式选择电路的方框图。如该图所示，该自动模式选择电路包括一个外部参考电压缓冲器400，用于将外部参考电压Vref提供给节点N52；一个内部参考电压发生器410，用于产生内部参考电压Vref-int，并将所产生的内部参考电压Vref-int提供给节点N54，转移晶体管Q41和Q42串联在节点N52和N54之间，用于将节点N52或节点N54的信号传送到输入缓冲器。
该自动模式选择电路进一步包括一个加电检测器450，用于检测电源接通时间点，然后将具有预定周期的脉冲信号提供给节点N59和N60，一个连接在节点N59以及节点N57和N63之间的第一转换电路420，用于根据来自加电检测器450的第一转换信号进行转换操作，和一个连接在节点N58以及节点N60和N63之间的第二转换电路430，用于根据来自加电检测器450的第二转换信号进行转换操作。
该自动模式选择电路进一步包括一个连接在节点N52和节点N61之间的参考电压检测器440，用于检测来自外部参考电压缓冲器400的外部参考电压Vref，一个比较器460，用于将参考电压检测器440的输出电压与来自内部参考电压发生器410的内部参考电压Vref-int进行比较，和一个锁定电路470，用于锁定比较器460的输出信号，并将被锁定的信号提供给节点N63。
参考图16，该图示出图15中的加电检测器450的详细电路图。如该图所示，该加电检测器450包括一个倒相器G16，一个锁定电路480，和第一和第二转换信号发生器490和500。倒相器G16连接在节点N80和N81之间。锁定电路480包括两个连接在节点N81以及节点N82和N83之间的与非门G17和G18。向节点N80施加模式寄存器设定信号mregst，向节点N82施加加电信号pwrup。第一转换信号发生器490包括三个串联在节点N83和节点N84之间的倒相器G19-G21；一个与非门G22，用于与非节点N83和N84的信号并将与非的结果提供给节点N85；一个连接在节点N85和节点N86之间的倒相器G23；一个与非门G24，用于与非节点N86的信号和节点N87的信号并将与非的结果提供给节点N88，一个连接在节点N87和节点N89之间的倒相器G27，和两个连接在节点N88、N59和N89之间的与非门G25和G26。与非门G25和G26构成一个锁定电路。通过节点N59提供第一转换信号。第二转换信号发生器500包括一个连接在节点N89和节点N90之间的倒相器G28，和两个连接在节点N90、N60和N83之间的与非门G29和G30。通过节点N60提供该第二转换信号。
下面将参考图15至17详细描述根据本发明另一个实施例的具有上述结构的半导体存储器件的自动模式选择电路的工作情况。图17是根据本发明另一个实施例的半导体存储器件的自动模式选择电路的工作波形图。
当检测到电源接通时间点时，加电检测器450分别向第一和第二转换电路420和430输出第一和第二转换信号。第一转换电路420响应来自加电检测器450的第一转换信号，使转移晶体管Q41截止。第二转换电路430响应来自加电检测器450的第二转换信号，使转移晶体管Q42导通。在转移晶体管Q41导通和转移晶体管Q42截止的情况下，来自外部参考电压缓冲器400的外部参考电压Vref被作为参考电压通过节点N53提供给输入缓冲器。这种情况下，当前模式为高速I/O接口模式。反之，在转移晶体管Q41截止和转移晶体管Q42导通的情况下，来自内部参考电压发生器41 0的内部参考电压Vref-int被作为参考电压通过节点N53提供给输入缓冲器。这种情况下，当前模式为LVTIL模式。
如上所述，根据本发明，当开始接通电源时，该自动模式选择电路检测参考电压状态。然后，该自动模式选择电路将检测的结果提供给一个部件，例如一个数据输出缓冲器，用于在LVTTL和高速I/O接口模式之间进行识别。当参考电压状态检测结束时，转换电路310将外部参考电压缓冲器300和内部参考电压发生器320相互连接，以使它们能够用来做输入缓冲器。
来自外部参考电压缓冲器300的外部参考电压以高速I/O接口模式传送到输入缓冲器，来自内部参考电压发生器410的内部参考电压Vref-int以LVTTL模式传送到输入缓冲器。因此，不需要附加装置在LVTTL和高速I/O接口模式之间进行转换。
PMOS晶体管Q20和Q22只在转移晶体管Q21保持在其截止状态的时间间隔内保持在导通状态。因此，即使在选择了高速I/O接口模式的情况下，PMOS晶体管Q20和Q22不会形成到外部参考电压缓冲器300的电流通路，因而不同于图5中的PMOS晶体管Q9。
图12中，比较器350输入来自内部参考电压发生器410的内部参考电压Vref-int。因此，不需要使用电压发生器产生电压2Vcc/3。
图10中，假设PMOSQ22的阻抗低于NMOS晶体管Q23的阻抗，并且Q23：Q24＝R：3R，其中R是电阻值，能够从下式获取来自参考电压检测器330的输出电压Vd：
Vd＝3Vref/4＝3/4x(Vcc/2)＝3Vcc/8...(1)
Vd＝3Vcc/4＝6Vcc/8...(2)
Vref-int-Vcc/2-4Vcc/8
上面的等式(1)对应于高速I/O接口模式，上面的等式(2)对应于LVTTL模式。根据上面的等式(1)和(2)能够在LVTTL和高速I/O接口模式之间进行识别。
如同上面的描述，根据本发明，该半导体存储器件的自动模式选择电路能在芯片中的LVTTL和高速I/O接口两种模式之间进行自动选择。因此，本发明具有减少占用芯片上的面积和提高工作速度的效果。
虽然是为了说明目的而公开了本发明的优选实施例，本领域的技术人员能够进行其它各种改变，补充和变换而并不脱离所附权利要求所公开的保护范围和精神。

Claims (11)

1.一种用于在半导体存储器件中自动选择低电压晶体管晶体管逻辑电路和高速输入/输出接口模式的自动模式选择电路，包括：
外部参考电压供给装置，用于供给外部参考电压；
内部参考电压发生装置，用于产生内部参考电压；
加电检测装置，用于检测电源接通的时间点，然后针对一预定时间周期产生一个脉冲信号；
转换装置，用于响应所述加电检测装置的输出信号，在来自所述外部参考电压供给装置的外部参考电压和来自所述内部参考电压发生装置的内部参考电压之间进行转换；
连接在所述外部参考电压供给装置和所述转换装置之间的参考电压检测装置，用于检测来自所述外部参考电压供给装置的外部参考电压；
比较装置，用于响应所述加电检测装置的输出信号，将来自所述参考电压检测装置的输出电压与来自所述内部参考电压发生装置的内部参考电压进行比较；和
锁定装置，用于锁定来自所述比较装置的输出信号，并将被锁定的信号提供给输出端。
2.根据权利要求1所述的自动模式选择电路，其中所述参考电压检测装置用于以高速输入/输出接口模式检测来自所述外部参考电压供给装置的外部参考电压，和以低电压晶体管晶体管逻辑电路模式检测电源电压和接地电压。
3.根据权利要求1所述的自动模式选择电路，其中所述加电检测装置包括：
倒相装置，用于倒相模式寄存器的设定信号；
锁定装置，用于响应来自所述倒相装置的输出信号和上电信号产生一加电源接通检测信号；和
延迟装置，用于延迟来自所述锁定装置的加电检测信号，并将延迟的加电检测信号作为转换信号提供给所述转换装置。
4.根据权利要求1所述的自动模式选择电路，其中所述转换装置包括一个连接在所述外部参考电压供给装置和所述内部参考电压发生装置之间的转移晶体管，用于响应所述加电检测装置的输出信号，在来自所述外部参考电压供给装置的外部参考电压和来自所述内部参考电压发生装置的内部参考电压之间进行转换。
5.根据权利要求1所述的自动模式选择电路，其中所述参考电压检测装置包括一个PMOS晶体管，上述PMOS晶体管连接在电源电压源和一个在所述外部参考电压供给装置和所述内部参考电压发生装置之间的节点之间，根据来自所述转换装置的输出信号和来自所述加电检测装置的输出信号控制所述PMOS晶体管。
6.根据权利要求1所述的自动模式选择电路，其中所述参考电压检测装置包括：
一个PMOS晶体管，所述PMOS晶体管连接在电源电压源和一个在所述外部参考电压供给装置和所述内部参考电压发生装置之间的节点之间，根据来自所述转换装置的输出信号和来自所述加电检测装置的输出信号控制所述PMOS晶体管
一个连接在所述节点和所述比较装置之间的第一NMOS晶体管，所述第一NMOS晶体管的栅极连接到所述电源电压源；和
一个连接在所述比较装置和接地电压源之间的第二NMOS晶体管，所述第二NMOS晶体管的栅极用于输入来自所述电压接通检测装置的输出信号。
7.根据权利要求1所述的自动模式选择电路，其中所述比较装置用于将来自所述参考电压检测装置的输出电压与2Vcc/3的电压电平进行比较。
8.根据权利要求1所述的自动模式选择电路，其中所述比较装置用于将来自所述参考电压检测装置的输出电压与来自所述内部参考电压发生装置的内部参考电压进行比较。
9.根据权利要求1所述的自动模式选择电路，进一步包括一个连接在所述转换装置和所述内部参考电压发生装置之间的输入缓冲器，所述输入缓冲器将所述转换装置传送的信号与输入信号进行比较。
10.一种带有输出端的用于在半导体存储器件中自动选择低电压晶体管晶体管逻辑电路和高速输入/输出接口模式的自动模式选择电路，包括：
外部参考电压供给装置，用于供给外部参考电压；
内部参考电压发生装置，用于产生内部参考电压；
加电检测装置，用于检测电源接通的时间点，然后针对一预定时间周期一个产生脉冲信号；
第一和第二转换装置，用于响应来自所述加电检测装置的第一和第二转换信号以及来自所述输出端的输出信号，在来自所述外部参考电压供给装置的外部参考电压和来自所述内部参考电压发生装置的内部参考电压之间进行转换；
连接在所述外部参考电压供给装置和所述转换装置之间的参考电压检测装置，用于检测来自所述外部参考电压供给装置的外部参考电压；
比较装置，当所述第一和第二开关装置暂时关断时，用于特来自所述参考电压检测装置的输出电压与来自所述内部参考电压发生装置的内部参考电压进行比较；和
锁定装置，用于锁定来自所述比较装置的输出信号，并将被锁定的信号提供给所述输出端。
11.根据权利要求10所述的自动模式选择电路，其中所述加电检测装置包括：
倒相装置，用于倒相模式寄存器的设定信号；
锁定装置，用于响应来自所述倒相装置的输出信号和上电信号产生一电源接通检测信号；和
第一和第二转换信号发生装置，用于响应来自所述锁定装置的加电检测信号和低电压晶体管晶体管逻辑信号产生第一和第二转换信号，并将产生的第一和第二转换信号分别提供给所述第一和第二转换装置。
CN96102021A 1994-12-31 1996-01-02 用于半导体存储器件的自动模式选择电路 Expired - Fee Related CN1121691C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019940040567A KR0120606B1 (ko) 1994-12-31 1994-12-31 반도체 기억소자의 자동모드 선택 회로
KR94-40567 1994-12-31
KR9440567 1994-12-31

Publications (2)

Publication Number Publication Date
CN1140884A CN1140884A (zh) 1997-01-22
CN1121691C true CN1121691C (zh) 2003-09-17

Family

ID=19406204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96102021A Expired - Fee Related CN1121691C (zh) 1994-12-31 1996-01-02 用于半导体存储器件的自动模式选择电路

Country Status (6)

Country Link
US (1) US5818783A (zh)
JP (1) JP2771962B2 (zh)
KR (1) KR0120606B1 (zh)
CN (1) CN1121691C (zh)
GB (1) GB2296592B (zh)
TW (1) TW291626B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100203140B1 (ko) * 1996-06-29 1999-06-15 김영환 입력 누설 전류가 없는 자동 모드 선택 장치
KR100278648B1 (ko) * 1997-04-30 2001-01-15 윤종용 반도체장치및방법
JP3022410B2 (ja) * 1997-06-17 2000-03-21 日本電気株式会社 インタフェース回路およびその判定レベル設定方法
TW381385B (en) 1997-08-20 2000-02-01 Advantest Corp Signal transmission circuit, CMOS semiconductor device and circuit board
JP3087839B2 (ja) * 1997-08-28 2000-09-11 日本電気株式会社 半導体装置、そのテスト方法
JPH1188146A (ja) * 1997-09-04 1999-03-30 Fujitsu Ltd レベルインターフェース回路
KR100321177B1 (ko) * 1999-12-29 2002-03-18 박종섭 메모리모듈의 인쇄회로기판
JP3636968B2 (ja) * 2000-06-05 2005-04-06 エルピーダメモリ株式会社 半導体装置及びそのテスト方法
US6744271B2 (en) * 2002-04-30 2004-06-01 Infineon Technologies Ag Internal generation of reference voltage
KR100596977B1 (ko) * 2004-08-20 2006-07-05 삼성전자주식회사 외부 기준 전압과 내부 기준 전압을 동시에 이용하는 기준전압 발생 회로 및 이를 이용한 기준 전압 발생 방법
US7154794B2 (en) * 2004-10-08 2006-12-26 Lexmark International, Inc. Memory regulator system with test mode
DE102004058612A1 (de) * 2004-12-04 2006-06-08 Infineon Technologies Ag Spannungsversorgungsschaltung, insbesondere für eine DRAM-Speicherschaltung sowie ein Verfahren zum Steuern einer Versorgungsquelle
CN100357856C (zh) * 2005-03-25 2007-12-26 威盛电子股份有限公司 主机板及其电源控制装置
US7343147B2 (en) * 2005-04-04 2008-03-11 Freescale Semiconductor, Inc. Method and apparatus for powering and loading software into a battery-less electronic device
KR100850272B1 (ko) * 2007-01-25 2008-08-04 삼성전자주식회사 반도체 메모리 장치의 전압 발생회로 및 사용 전압공급방법
CN101617371B (zh) 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US8374049B2 (en) * 2010-04-08 2013-02-12 Agiga Tech Inc. DIMM memory module reference voltage switching circuit
CN103163802B (zh) * 2011-12-15 2015-05-13 快捷半导体(苏州)有限公司 输出控制电路、方法、及其应用设备
CN106199297A (zh) * 2016-09-10 2016-12-07 苏州创必成电子科技有限公司 输入数据有效性检测电路
CN106226685A (zh) * 2016-09-10 2016-12-14 苏州创必成电子科技有限公司 带有开关控制的多输入数据状态并行检测电路
US10033388B1 (en) * 2017-03-21 2018-07-24 Xilinx, Inc. Circuit for and method of enabling the selection of a circuit
TWI700795B (zh) * 2019-03-26 2020-08-01 瑞昱半導體股份有限公司 積體電路晶片及用於其之組態調整方法
CN111766935B (zh) * 2019-04-02 2022-06-21 瑞昱半导体股份有限公司 集成电路芯片及用于集成电路芯片的组态调整方法
KR20220019323A (ko) * 2020-08-10 2022-02-17 에스케이하이닉스 주식회사 파워게이팅 동작을 수행하는 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130899A (en) * 1977-11-25 1978-12-19 Ncr Corporation System for operating volatile memory in normal and standby modes
US5297097A (en) * 1988-06-17 1994-03-22 Hitachi Ltd. Large scale integrated circuit for low voltage operation
DE69120483T2 (de) * 1990-08-17 1996-11-14 Sgs Thomson Microelectronics Halbleiter-Speicher mit unterdrücktem Testmodus-Eingang während des Strom-Einschaltens
KR930008886B1 (ko) * 1991-08-19 1993-09-16 삼성전자 주식회사 전기적으로 프로그램 할 수 있는 내부전원 발생회로
US5329168A (en) * 1991-12-27 1994-07-12 Nec Corporation Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources
JP2768172B2 (ja) * 1992-09-30 1998-06-25 日本電気株式会社 半導体メモリ装置

Also Published As

Publication number Publication date
KR960027303A (ko) 1996-07-22
US5818783A (en) 1998-10-06
KR0120606B1 (ko) 1997-10-30
GB2296592B (en) 1998-09-23
GB9526695D0 (en) 1996-02-28
GB2296592A (en) 1996-07-03
CN1140884A (zh) 1997-01-22
JPH0963277A (ja) 1997-03-07
TW291626B (zh) 1996-11-21
JP2771962B2 (ja) 1998-07-02

Similar Documents

Publication Publication Date Title
CN1121691C (zh) 用于半导体存储器件的自动模式选择电路
US6344765B2 (en) Signal transmission with reduced ringing of signals
US5936429A (en) Interface circuit and method for transmitting binary logic signals with reduced power dissipation
US6496033B2 (en) Universal logic chip
EP0186385B1 (en) Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise
US5311081A (en) Data bus using open drain drivers and differential receivers together with distributed termination impedances
US4987325A (en) Mode selecting circuit for semiconductor memory device
US7373114B2 (en) Signal transmission circuit, signal output circuit and termination method of signal transmission circuit
Schaper et al. Improved electrical performance required for future MOS packaging
US5576634A (en) Bus driver for high-speed data transmission with waveform adjusting means
JPH05268031A (ja) 調整されたｂｉｃｍｏｓ出力バッファ
KR0177586B1 (ko) 오실레이터 출력 발생장치
US5450023A (en) Interface circuit using a limited number of pins in LSI applications
US5345421A (en) High speed, low noise semiconductor storage device
US4970419A (en) Low-noise transmission line termination circuitry
US5600261A (en) Output enable access for an output buffer
KR100472729B1 (ko) 데이터 출력버퍼
US5313110A (en) Monostable multivibrating circuit
CN1087473C (zh) 具有高速缓冲存贮器功能的半导体存贮器件
KR100474547B1 (ko) 반도체메모리소자의데이타출력버퍼
KR19990057925A (ko) 출력버퍼 제어회로
US7005890B2 (en) Device for generating a bit line selection signal of a memory device
KR0137993B1 (ko) 신호 전달 회로
KR0155676B1 (ko) 데이터 출력 버퍼
KR0137988B1 (ko) 반도체 기억소자의 프리 디코더 회로

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1051732

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030917

Termination date: 20140102