CN111969065A - 一种半导体结构、半导体装置及其制备方法 - Google Patents

一种半导体结构、半导体装置及其制备方法 Download PDF

Info

Publication number
CN111969065A
CN111969065A CN202011136147.5A CN202011136147A CN111969065A CN 111969065 A CN111969065 A CN 111969065A CN 202011136147 A CN202011136147 A CN 202011136147A CN 111969065 A CN111969065 A CN 111969065A
Authority
CN
China
Prior art keywords
isolation structure
silicon substrate
semiconductor
drain
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011136147.5A
Other languages
English (en)
Other versions
CN111969065B (zh
Inventor
大田裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202011136147.5A priority Critical patent/CN111969065B/zh
Publication of CN111969065A publication Critical patent/CN111969065A/zh
Application granted granted Critical
Publication of CN111969065B publication Critical patent/CN111969065B/zh
Priority to JP2021056671A priority patent/JP7220735B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

本发明公开一种半导体结构、半导体装置及其制备方法。所述半导体结构包括：源极，其形成于硅衬底上；漏极，其形成于硅衬底；栅极，其形成于硅衬底；以及第一隔离结构，其在源极与漏极之间与漏极相邻地设置，靠近源极的侧壁的面取向为（111）晶面。本发明起到能够抑制热载流子的产生的效果。

Description

一种半导体结构、半导体装置及其制备方法
技术领域
本发明涉及一种半导体结构、半导体装置及其制备方法。
背景技术
存在为了高耐压的用途而使用横向金属氧化物半导体的情况（例如专利文献1）。横向金属氧化物半导体中有在源极与漏极之间设置隔离结构。
现有技术文献
专利文献
专利文献1：日本特开昭59-168676号公报
但是，存在在隔离结构的源极侧的角部电流密度增大、因碰撞电离而产生热载流子的情况。当产生热载流子时，可能造成金属氧化物半导体的性能发生劣化。
发明内容
本发明是鉴于上述情况而完成的，其目的在于提供一种半导体结构、半导体装置及其制备方法，其能够抑制横向金属氧化物半导体中热载流子的产生。
本发明提供一种半导体结构，其包括：源极，其形成于硅衬底上；漏极，其形成于所述硅衬底上；栅极，其形成于所述硅衬底上；以及第一隔离结构，其位于所述源极与所述漏极之间且与所述漏极相邻设置，所述第一隔离结构的靠近所述源极的侧壁的面取向为（111）晶面。
根据如上所述的结构，第一隔离结构在源极与漏极之间与漏极相邻地设置。并且，第一隔离结构的靠近源极的侧壁的面取向为（111）晶面。由于侧壁的面取向为（111）晶面，所以例如第一沟槽的底面（例如与硅衬底表面平行）与侧壁的角度为约55°左右，侧壁的面相对于源极与漏极之间的载流子路径倾斜。因此，能够抑制碰撞电离，抑制热载流子的产生。由此，抑制半导体的性能发生劣化。
在上述半导体结构中，也可以是，所述第一隔离结构的所述侧壁通过使用强碱性溶液的湿蚀刻来形成。
根据如上所述的结构，通过使用强碱性溶液进行湿蚀刻，能够使第一隔离结构的侧壁成为（111）晶面。例如，如果进行干蚀刻，则无法使侧壁成为（111）晶面。
在上述横向金属氧化物半导体中，也可以是，所述第一隔离结构的靠近所述漏极的侧壁的面取向为（111）晶面。
根据如上所述的结构，由于第一隔离结构的靠近漏极的侧壁的面取向也成为（111）晶面，所以能够采用相同工序与靠近源极的侧壁一起形成。
本发明还提供一种半导体装置，其包括上述的半导体结构和设置于形成有所述半导体结构的硅衬底上的电路部，形成于所述电路部中的第二隔离结构不具有（111）晶面。
根据如上所述的结构，仅半导体结构中的第一隔离结构的侧壁为（111）晶面，在混载的电路部中的第二隔离结构不具有（111）晶面，因此例如电路部的第二隔离结构能够使用干蚀刻来形成，能够提高电路元件的集成度。
在上述半导体装置中，也可以是，形成于所述半导体结构的所述第一隔离结构由单层的氧化硅膜形成，形成于所述电路部的所述第二隔离结构由多层的氧化硅膜形成。
根据如上所述的结构，形成于电路部的第二隔离结构由多层的氧化硅膜形成，由此即使在侧壁相对于硅衬底表面更接近于垂直的情况下，也能够有效地用氧化硅膜埋入第二沟槽。
本发明还提供一种半导体装置的制备方法，其包括：
通过干蚀刻工序形成电路部，所述电路部混载于形成有所述半导体结构的硅衬底上，且形成于所述电路部中的第二隔离结构不具有（111）晶面；
通过湿蚀刻工序形成半导体结构，所述半导体结构包括：
源极，其形成于硅衬底上；
漏极，其形成于所述硅衬底上；
栅极，其形成于所述硅衬底上；
第一隔离结构，其位于所述源极与所述漏极之间且与所述漏极相邻设置，所述第一隔离结构的靠近所述源极的侧壁的面取向为（111）晶面。
所述电路部的形成方法包括：
对所述硅衬底上所述电路部形成区域进行干蚀刻工序，形成预设深度的第二沟槽；
在所述第二沟槽中填充第一氧化硅膜，所述第二沟槽中的所述第一氧化硅膜的厚度小于所述第二沟槽的深度。
所述半导体结构的形成方法包括：
在所述硅衬底上所述电路部对应区域形成光阻层图案，所述光阻层图案覆盖所述电路部所在区域；
对所述光阻层图案未覆盖的半导体结构形成区域进行干蚀刻工艺，暴露所述硅衬底；
在暴露的所述硅衬底上进行湿蚀刻工序，所述湿蚀刻工序使所述硅衬底由表面向下以预设的深度形成侧壁的面取向为（111）晶面的第一沟槽。
对所述第一沟槽及所述第二沟槽所在区域沉积第二氧化硅膜，对所述硅衬底的表面进行平坦化处理后，在所述第一沟槽及所述第二沟槽内分别形成第一隔离结构及第二隔离结构。
在所述硅衬底上，且在所述第一隔离结构的面取向为（111）晶面的侧壁一侧形成源极；
在所述硅衬底上，且在所述第一隔离结构相对于所述源极的另一侧形成漏极；以及
在所述硅衬底表面的源极与漏极之间形成栅极。
根据如上所述的结构，半导体结构的第一隔离结构的侧壁的靠近源极的侧壁的面取向为（111）晶面，在其他一些实施例中，半导体结构的第一隔离结构的侧壁的靠近漏极的一侧壁的面取向也可以为（111）晶面，由于侧壁的面取向为（111）晶面，所以例如第一沟槽的底面（例如与硅衬底表面平行）与侧壁的角度为约55°左右，侧壁的面相对于源极与漏极之间的载流子路径倾斜。因此，能够抑制碰撞电离，抑制热载流子的产生。由此，可抑制半导体的性能劣化问题。
在上述半导体装置的制备方法中，也可以是，具有干蚀刻工序，通过对作为所述硅衬底的表面的所述半导体区域以外的电路部形成区域内的规定区域进行干蚀刻来形成预设深度的第二沟槽。
根据如上所述的结构，通过在电路部形成区域使用干蚀刻，能够提高电路部形成区域的集成度。
在上述半导体装置的制备方法中，也可以是，包括：氧化硅膜堆积工序，使氧化硅膜堆积在通过所述干蚀刻工序形成的第二沟槽中；以及光阻层形成工序，在所述氧化硅膜堆积工序之后在所述电路部形成区域设一掩膜，所述掩膜上设有光阻图案，之后进行湿蚀刻工序，在所述氧化硅膜形成工序中，用氧化硅膜填埋通过所述湿蚀刻工序形成的第一沟槽以及通过所述干蚀刻工序形成且堆积有氧化硅膜的第二沟槽。
根据如上所述的结构，形成于电路部形成区域的第二隔离结构由多层的氧化硅膜形成，因此通过干蚀刻，即使在侧壁相对于硅衬底表面更接近于垂直的情况下，也能够有效地用氧化硅膜埋入第二沟槽。
根据本发明，起到能够抑制热载流子的产生的效果。
附图说明
图1是本发明的一实施方式涉及的半导体结构的截面图的一例。
图2是在本发明的一实施方式涉及的半导体结构的截面图中示出角度的示例的图。
图3是表示本发明的一实施方式涉及的半导体装置的制备方法的第一工序的图的一例。
图4是表示本发明的一实施方式涉及的半导体装置的制备方法的第二工序的图的一例。
图5是表示本发明的一实施方式涉及的半导体装置的制备方法的第三工序的图的一例。
图6是表示本发明的一实施方式涉及的半导体装置的制备方法的第四工序的图的一例。
图7是表示本发明的一实施方式涉及的半导体装置的制备方法的第五工序的图的一例。
图8是表示本发明的一实施方式涉及的半导体装置的制备方法的第六工序的图的一例。
图9是表示本发明的一实施方式涉及的半导体装置的制备方法的第七工序的图的一例。
图10是表示本发明的一实施方式涉及的半导体装置的制备方法的第八工序的图的一例。
图11是参考例涉及的半导体结构的截面图。
图12是表示参考例涉及的半导体结构的碰撞电离的分布状态的示意图。
附图标记说明
1 半导体结构
5 第一隔离结构
B 底面
C1、C2 角部
D 漏极
G 栅极
PU 拾波器
S 源极
TR1～TR3 沟槽
WD 侧壁
WS 侧壁
具体实施方式
以下，参照附图，对本发明涉及的半导体结构和、半导体装置及其制备方法的一实施方式进行说明。
图1是半导体结构1的截面图。如图1所示，本实施例以横向扩散金属氧化物半导体为例，所述半导体结构1包括P型衬底（P-sub）、N型埋层（NBL：N-Buried Layer）、N型外延层（n-epi）、漏极D、源极S、栅极G和第一隔离结构5。关于外延层，也可以设为阱层（N-well）。在图1中，SI的区域为硅衬底，SF为硅衬底的表面。此外，硅衬底的表面的面取向设为（100）晶面。即，使用（100）衬底作为硅晶片。例如在晶片衬底带有被称为槽口的标记，通常在衬底中槽口方向为［011］方向（晶体取向，相对于面的法线）。此外，在45度旋转衬底的情况下，（100）衬底的槽口方向为［001］方向。由于将栅极G、金属层等层叠于硅衬底的表面，所以将如图1所示层叠的方向设为层叠方向。图1的半导体结构1的结构仅是一例，只要是在源极S与漏极D之间设置第一隔离结构5的半导体结构即可，也可以采用其他结构。
如图1所示，相对于P型衬底在层叠方向上侧形成NBL。然后，相对于NBL在层叠方向上侧形成N型外延层。N型外延层通过向硅衬底的表面掺入杂质来形成。
如图1所示，漏极D形成于硅衬底的表面。漏极D通过对被预先设定为半导体结构1的漏极的区域掺入杂质而形成。例如，通过掺入N型杂质，形成N型（n＋）的漏极D。
相对于漏极D，在集成方向下侧形成HV-nwell（阱区域）。HV-nwell和后述的第一隔离结构5以包围漏极D的方式形成。相对于HV-nwell，在集成方向下侧形成n-drift（漂移区域）。n-drift以包围HV-nwell和第一隔离结构5的方式形成。换言之，相对于N型外延层，以层叠的方式形成n-drift、HV-nwell和漏极D。
然后，如图1所示，从漏极D引出端子，作为漏极端子。
如图1所示，源极S形成于硅衬底的表面上。源极S通过对被预先设定为半导体结构1的源极的区域掺入杂质而形成。例如，通过掺入N型杂质，形成N型（n＋）的源极S。另外，在衬底表面，以与源极S相邻的方式形成拾波器（pick up）（p＋）PU。
相对于源极S，在集成方向下侧形成p-body（主体区域）。p-body以包围源极S和拾波器PU的方式形成。换言之，对于N型外延层以层叠的方式形成p-body和源极S。
第一隔离结构5在硅衬底的表面形成于源极S与漏极D之间。并且，第一隔离结构5与漏极D相邻地设置，与源极S隔开规定距离地形成。即，在第一隔离结构5与源极S之间形成有N型外延层。
第一隔离结构5例如通过CVD法向沟槽（槽）TR1中埋入氧化硅膜而形成。即，第一隔离结构5形成有底面B（与衬底表面大致平行）和侧壁，如图1所示，侧壁（侧面）包含靠近漏极D的侧壁WD和靠近源极S的侧壁WS。换言之，侧壁WD和侧壁WS为与漏极D和源极S之间的载流子路径正交的面。
在本实施方式中，第一隔离结构5的靠近源极S的侧壁WS的面取向（晶面指数，密勒指数）为（111）晶面。侧壁WS成为（111）晶面（晶体取向）的倾斜面，由此与第一隔离结构5的底面B平行的面和侧壁WS构成的角如图2所示成为55°（例如55°±1°）。即，以使侧壁WS相对于载流子路径更倾斜的方式形成第一隔离结构5。因此，底面B和侧壁WS构成的角部C1的角进一步减小。由此，角部C1的碰撞电离受到抑制，减少了热载流子的产生。此外，在45度旋转衬底的情况下，与第一隔离结构5的底面B平行的面和侧壁WS构成的角成为45°（例如45°±1°）。
第一隔离结构5如后述的那样通过使用强碱性溶液的湿蚀刻来形成。强碱性溶液例如是pH为12以上（12以上且14以下）的溶液。作为一例，TMAH为1wt%时，pH是12.9。通过进行湿蚀刻，在硅的物性方面，第一沟槽TR1的侧壁WS成为（111）晶面。即，通过湿蚀刻形成第一隔离结构5的第一沟槽TR1，由此能够使侧壁WS成为（111）晶面。另一方面，在通过干蚀刻形成第一沟槽的情况下，侧壁的倾斜不稳定，无法形成（111）晶面。
此外，关于第一隔离结构5的侧壁WD，也采用与侧壁WS相同的工序形成，因此成为（111）晶面。
然后，如图1所示的那样，从源极S引出端子成为源极端子。源极端子还与拾波器PU连接，且接地。
如图1所示，栅极G形成于硅衬底的表面。栅极G通过相对于硅衬底在栅极氧化膜上层叠多晶硅而形成。如图1所示，栅极G从层叠方向观察时与第一隔离结构5的一部分重叠，也与和第一隔离结构5隔开距离形成的源极S的一部分重叠。
这样，形成包含栅极G、漏极D及源极S的各端子和第一隔离结构5的半导体结构1。在图1中，示出了硅衬底的半导体结构1，但是也可以在其他的区域（电路部形成区域）形成其他的电路部。电路部例如是逻辑电路。这样，在混载电路部的情况下，在电路部中构成的第二隔离结构STI6也可以不具有（111）晶面。例如，通过干蚀刻形成第二沟槽TR2，由此能够使侧壁WD的角度相对于衬底表面更接近于垂直，因此能够抑制第二隔离结构STI6在表面的占有面积，从而能够提高集成度。另外，在减小了第二隔离结构STI6在表面的占有面积的情况下，更优选如后述的制备方法那样，通过多次氧化硅膜形成工序用多层的氧化硅膜埋入第二沟槽TR2中。
接着，参照附图，对本实施方式中的半导体装置的制备方法（工艺流程）的一例进行说明。图3至图10示出了半导体装置的各制造工序（第一工序至第八工序）的图。此外，在各图中，示出了在左侧形成半导体结构1（例如半导体结构1区域）而在右侧形成逻辑电路（电路部形成区域）的情况。在示出各制造工序的各图中示出了截面图。另外，在图3至图10的各图中示出了结构的一例，关于第一沟槽TR1或第二沟槽TR2与半导体结构区域和电路部形成区域的边界线（用纵直线示出的虚线）的位置关系（例如距离），不限于各图的记载。
在图3的第一工序（干蚀刻工序）中，在硅衬底表面形成氮化硅膜（SIN），然后在电路部形成区域内形成第二隔离结构STI6的区域中形成第二沟槽TR2。具体而言，通过对作为硅衬底的表面的半导体结构1区域以外的电路部形成区域内的规定区域（电路部中用于形成第二隔离结构STI6的预定的区域）进行干蚀刻，来形成预设深度的第二沟槽TR2。深度例如是300nm左右。通过干蚀刻形成第二沟槽TR2，因此侧壁相对于衬底表面接近于垂直。通过干蚀刻形成电路部形成区域内的第二沟槽TR2，由此能够抑制第二沟槽TR2在衬底表面的占有面积，从而能够提高电路的集成度。在逻辑电路中，特别是随着电路元件数增加的趋势而大量设置第二隔离结构STI6，因此能够通过抑制第二隔离结构STI6所需要的面积来有效地提高集成度。
接着，在图4的第二工序（氧化硅膜堆积工序）中堆积氧化硅膜（SIO）。即，在通过第一工序形成的第二沟槽TR2内堆积氧化硅膜。此外，堆积的氧化硅膜的厚度例如比通过第一工序形成的第二沟槽TR2的深度低。氧化硅膜的厚度例如是100nm。因此，如图4所示，通过第一工序形成的第二沟槽TR2的一部分由氧化硅膜填埋，在深度方向上未被全部填埋。由于如后述的那样另外堆积氧化硅膜，所以第二工序为第一氧化硅膜形成工序。
接着，在图5的第三工序（光阻层形成工序）中，在除了用于形成第一隔离结构5的预定区域以外的区域形成光阻层图案（PHOTORESISIT）。如图5所示，电路部形成区域被光阻层图案覆盖。
接着，在图6的第四工序（洗浄工序）中，通过进行干蚀刻，去除形成于半导体结构1区域（特别是用于形成第一隔离结构5的预定的区域）的绝缘膜（SIN或SIO）。然后，将硅衬底浸入药液中（例如在BOE或HF中30秒钟），去除半导体结构1区域的氧化膜等，使作为（100）晶面的硅衬底的表面露出。
接着，在图7的第五工序（湿蚀刻工序）中，通过对半导体结构1区域的规定区域（用于形成第一隔离结构5的预定的区域）进行湿蚀刻，形成预设深度的第一沟槽TR1。如图7所示，在本实施方式中，半导体结构1区域的第一沟槽TR1的深度与电路部形成区域内的第二沟槽TR2的深度同等，但是也可以不同。例如，第一沟槽TR1（第一隔离结构5）的深度设定为能够确保半导体结构1的耐压性即可。
湿蚀刻使用强碱性溶液进行。强碱性溶液例如使用NaOH、TMAH等。除此以外，作为强碱性溶液，也可以使用KOH、EDP、NH4OH、N2H4、CsOH等。利用基于上述其中的至少任1种的强碱性溶液进行湿蚀刻。此外，由于后述的第八工序（湿蚀刻）所使用的氢氟酸或磷酸是弱酸性溶液，所以几乎不对硅进行蚀刻。
作为具体示例，使用例如95℃的例如25%TMAH进行湿蚀刻。通过用强碱性溶液进行湿蚀刻，例如蚀刻率为0.6μm／min左右。
通过对硅衬底进行湿蚀刻，在物性方面，第一沟槽TR1的侧壁WS的面取向为（111）晶面。即，如图7所示，侧壁WS平缓的倾斜（55°左右）。这样，第一隔离结构5的侧壁WS（第一沟槽TR1的侧壁）形成为平缓的倾斜。由于第一沟槽TR1的侧壁WS形成为（111）晶面，因此，通过确认（111）晶面的形成状态，控制湿蚀刻的结束时间，能够提高控制性。另外，与干蚀刻相比，还有利于抑制蚀刻造成的损害。
接着，在图8的第六工序（氧化硅膜形成工序）中，例如通过CVD法（HDP等）堆积氧化硅膜。即，用氧化硅膜填埋通过第五工序形成的第一沟槽TR1。在第六工序中形成的氧化硅膜的厚度为通过第五工序形成的第一沟槽TR1的深度以上。例如，氧化硅膜的厚度为500nm左右。由此，用氧化硅膜埋入半导体结构1区域内的第一沟槽TR1。即，第六工序相对于第二工序成为第二氧化硅膜形成工序。
在第六工序中，对于形成在电路部形成区域内的第二沟槽TR2（通过第二工序填埋了一部分），用氧化硅膜埋入。即，在第六工序中，用氧化硅膜埋入通过第五工序形成的第一沟槽TR1、以及通过第一工序形成且通过第二工序堆积了氧化硅膜的第二沟槽TR2。这样，关于半导体结构1区域的第一沟槽TR1，堆积氧化硅膜的工序为1次（本实施方式中的第六工序），关于电路部形成区域的第二沟槽TR2，堆积氧化硅膜的工序为2次（本实施方式中的第二工序和第六工序），进行埋入。即，半导体结构1区域的第一隔离结构5由单层的氧化硅膜形成，电路部形成区域的第二隔离结构STI6由2层的氧化硅膜（图8的2nd SIO和1st SIO）形成。此外，填埋电路部形成区域的第二隔离结构STI6的氧化硅膜的层数只要是多层即可，不限于2层。
关于电路部形成区域的第二沟槽TR2，由于通过干蚀刻形成，所以第二沟槽TR2的侧壁相对于衬底表面接近于垂直，但是由于分两次堆积氧化硅膜，所以能够更有效地进行埋入。而且，在本实施方式中，在第二工序与第六工序之间，作为第四工序，对表面进行了清洗。通过该工序，去除通过第二工序堆积的第二沟槽TR2的入口附近的氧化硅膜（堆积于第二沟槽TR2的层叠方向上侧的氧化硅膜）的一部分。因此，能够预期在第六工序中堆积的氧化硅膜容易进入第二沟槽TR2的内部。因此，即使是表面的占有面积较小的第二沟槽TR2，也能够有效地堆积氧化硅膜。
接着，在图9的第七工序（平坦化工序）中，去除硅衬底的表面的多余的氧化硅膜使所述硅衬底的表面平坦化。例如通过CMP进行平坦化。通过该平坦化去除多余的氧化硅膜，继而在第一沟槽TR1中形成第一隔离结构5。
接着，在图10的第八工序（去除工序）中，通过湿蚀刻去除绝缘膜（例如SIN或SIO）。第八工序中的湿蚀刻使用氢氟酸或磷酸来进行。此外，在图10中，作为示例示出了在硅衬底的表面与用于埋入隔离结构的氧化硅膜之间产生层差的情况，但是在后面的工序中，例如存在通过前处理（例如去除光阻层掩模后，栅极氧化膜前处理等）去除氧化膜的处理，因此氧化硅膜的层差部分逐渐被蚀刻而层差消失。
这样形成隔离结构。在硅衬底的半导体结构1区域或电路部形成区域中形成隔离结构之后，按照一般的半导体结构的工艺或形成于电路部形成区域内的金属氧化物半导体等的工艺，形成各半导体元件。
例如，在半导体结构1区域中，形成构成图1所示的半导体结构1的漏极D、源极S、栅极G。此外，还形成漏极D的周围的HV-nwell或n-drift。另外，还形成源极S的周围的p-body或拾波器PU。
关于源极S和漏极D的形成，以成为图1的配置位置的方式形成。即，在漏极-源极形成工序中，与第一隔离结构5相邻地形成漏极D，并且隔着第一隔离结构5在漏极D所在一侧的相反侧形成源极S。另外，在栅极形成工序中，在硅衬底的表面上形成栅极G。
经过以上工艺，可形成图1所示那样的半导体结构1。
接着，对本实施方式涉及的半导体结构1的效果进行说明。
图11示出了参考例涉及的横向金属氧化物半导体的截面图。参考例是通过干蚀刻形成横向金属氧化物半导体内的STI7（沟槽TR3）的情况的示例。在通过干蚀刻形成用于形成STI7的沟槽TR3的情况下，沟槽TR3的侧壁相对于衬底表面接近于垂直。即，沟槽TR3的侧壁不是（111）晶面。因此，如图11所示，STI7的角部（侧壁与底面相交的角的部分）C2近似于直角。图12示出了图11的参考例中的角部C2四周的碰撞电离分布（碰撞电离率分布）。如图12所示，在角部C2的周围容易产生碰撞电离。这样，在参考例中，在角部C2的周围容易产生撞击离子化（impact ionization）。
与此相对，本实施方式中的半导体结构1通过对用于形成第一隔离结构5的第一沟槽TR1进行湿蚀刻来形成，因此能够使第一隔离结构5的侧壁成为（111）晶面。因此，使第一隔离结构5的角部（侧壁WS与底面B相交的角的部分）C1成为比直角大的角度并使其平缓，所以能够在角部C1的周围抑制碰撞电离。即，能够抑制热载流子的产生，抑制半导体结构1的性能发生劣化。
另外，干蚀刻具有因离子流的不同而带来的图案密度依存性，难以形成稳定的倾斜，但是如果是湿蚀刻则能够稳定地形成（111）晶面。
如以上说明的那样，根据本实施方式涉及的横向金属氧化物半导体和半导体装置及其制备方法，第一隔离结构5在源极S与漏极D之间与漏极D相邻地设置。并且，第一隔离结构5的靠近源极S的侧壁的面取向为（111）晶面。通过侧壁的面取向为（111）晶面，例如第一沟槽TR1的底面B（例如与硅衬底表面平行）和侧壁的角度为约55°左右，侧壁的面相对于源极S与漏极D之间的载流子路径倾斜。因此，能够抑制碰撞电离，抑制热载流子的产生。即，能够提高热载流子耐性。由此，可抑制半导体结构1的性能发生劣化。
本发明不仅仅限定于上述的实施方式，在不脱离发明要旨的范围内能够实施各种变形。
例如，在上述的各实施方式中，将横向金属氧化物半导体设为N型进行了说明，但是也可以设为P型。
以上公开的本发明选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种半导体结构，其特征在于，其包括：
源极，其形成于硅衬底上；
漏极，其形成于所述硅衬底上；
栅极，其形成于所述硅衬底上；以及
第一隔离结构，其位于所述源极与所述漏极之间且与所述漏极相邻设置，所述第一隔离结构的靠近所述源极的侧壁的面取向为（111）晶面，所述第一隔离结构的靠近所述源极的侧壁与所述第一隔离结构的底面呈倾斜角度设置。
2.根据权利要求1所述一种半导体结构，其特征在于，所述第一隔离结构的靠近所述漏极的侧壁的面取向为（111）晶面。
3.一种半导体装置，其特征在于，其包括：
半导体结构，其包括：
源极，其形成于硅衬底上；
漏极，其形成于所述硅衬底上；
栅极，其形成于所述硅衬底上；
第一隔离结构，其位于所述源极与所述漏极之间且与所述漏极相邻设置，所述第一隔离结构的靠近所述源极的侧壁的面取向为（111）晶面，所述第一隔离结构的靠近所述源极的侧壁与所述第一隔离结构的底面呈倾斜角度设置；以及
电路部，其设置于形成有所述半导体结构的硅衬底上，且形成于所述电路部中的第二隔离结构不具有（111）晶面。
4.根据权利要求3所述一种半导体装置，其特征在于，所述第一隔离结构的靠近所述漏极的侧壁的面取向为（111）晶面。
5.根据权利要求3所述一种半导体装置，其特征在于，形成于所述半导体结构的所述第一隔离结构包括单层氧化硅膜，形成于所述电路部的所述第二隔离结构包括多层氧化硅膜。
6.一种半导体装置的制备方法，其特征在于，其包括以下步骤：
通过干蚀刻工序形成电路部，所述电路部设置于形成有半导体结构的硅衬底上，且形成于所述电路部中的第二隔离结构不具有（111）晶面；
通过湿蚀刻工序形成所述半导体结构，所述半导体结构包括：
源极，其形成于硅衬底上；
漏极，其形成于所述硅衬底上；
栅极，其形成于所述硅衬底上；
第一隔离结构，其位于所述源极与所述漏极之间且与所述漏极相邻设置，所述第一隔离结构的靠近所述源极的侧壁的面取向为（111）晶面，所述第一隔离结构的靠近所述源极的侧壁与所述第一隔离结构的底面呈倾斜角度设置。
7.根据权利要求6所述一种半导体装置的制备方法，其特征在于，所述电路部的形成方法包括：
对所述硅衬底上所述电路部形成区域进行干蚀刻工序，形成预设深度的第二沟槽；
在所述第二沟槽中填充第一氧化硅膜，所述第二沟槽中的所述第一氧化硅膜的厚度小于所述第二沟槽的深度。
8.根据权利要求7所述一种半导体装置的制备方法，其特征在于，所述半导体结构的形成方法包括：
在所述硅衬底上所述电路部对应区域形成光阻层图案，所述光阻层图案覆盖所述电路部所在区域；
对所述光阻层图案未覆盖的半导体结构形成区域进行干蚀刻工艺，暴露所述硅衬底；
在暴露的所述硅衬底上进行湿蚀刻工序，所述湿蚀刻工序使所述硅衬底由表面向下以预设的深度形成侧壁的面取向为（111）晶面的第一沟槽。
9.根据权利要求8所述一种半导体装置的制备方法，其特征在于，所述制备方法还包括：对所述第一沟槽及所述第二沟槽所在区域沉积第二氧化硅膜，对所述硅衬底的表面进行平坦化处理后，在所述第一沟槽及所述第二沟槽内分别形成第一隔离结构及第二隔离结构。
10.根据权利要求8所述一种半导体装置的制备方法，其特征在于，所述第一沟槽的所述侧壁通过使用强碱性溶液的湿蚀刻来形成。
CN202011136147.5A 2020-10-22 2020-10-22 一种半导体装置的制备方法 Active CN111969065B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011136147.5A CN111969065B (zh) 2020-10-22 2020-10-22 一种半导体装置的制备方法
JP2021056671A JP7220735B2 (ja) 2020-10-22 2021-03-30 Ｌｄｍｏｓ及び半導体装置、並びにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011136147.5A CN111969065B (zh) 2020-10-22 2020-10-22 一种半导体装置的制备方法

Publications (2)

Publication Number Publication Date
CN111969065A true CN111969065A (zh) 2020-11-20
CN111969065B CN111969065B (zh) 2021-02-09

Family

ID=73387607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011136147.5A Active CN111969065B (zh) 2020-10-22 2020-10-22 一种半导体装置的制备方法

Country Status (2)

Country Link
JP (1) JP7220735B2 (zh)
CN (1) CN111969065B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4123720A1 (en) * 2021-07-20 2023-01-25 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168676A (ja) * 1983-02-28 1984-09-22 モトロ−ラ・インコ−ポレ−テツド Ｌｄｍｏｓ装置及び方法
CN101375404A (zh) * 2005-12-19 2009-02-25 Nxp股份有限公司 具有sti区的非对称场效应半导体器件
CN101944505A (zh) * 2010-07-06 2011-01-12 中国科学院上海微系统与信息技术研究所 具有沟槽结构的soi高压功率器件芯片的制备方法
US20130187227A1 (en) * 2012-01-20 2013-07-25 Texas Instruments Incorporated Flatband shift for improved transistor performance

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466616A (en) * 1994-04-06 1995-11-14 United Microelectronics Corp. Method of producing an LDMOS transistor having reduced dimensions, reduced leakage, and a reduced propensity to latch-up
DE10026924A1 (de) 2000-05-30 2001-12-20 Infineon Technologies Ag Kompensationsbauelement
US6855985B2 (en) 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
JP4590884B2 (ja) 2003-06-13 2010-12-01 株式会社デンソー 半導体装置およびその製造方法
JP2005129654A (ja) 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2007059710A (ja) 2005-08-25 2007-03-08 Denso Corp 半導体装置およびその製造方法
TWI633660B (zh) 2017-05-22 2018-08-21 Powerchip Technology Corporation 半導體元件及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168676A (ja) * 1983-02-28 1984-09-22 モトロ−ラ・インコ−ポレ−テツド Ｌｄｍｏｓ装置及び方法
CN101375404A (zh) * 2005-12-19 2009-02-25 Nxp股份有限公司 具有sti区的非对称场效应半导体器件
CN101944505A (zh) * 2010-07-06 2011-01-12 中国科学院上海微系统与信息技术研究所 具有沟槽结构的soi高压功率器件芯片的制备方法
US20130187227A1 (en) * 2012-01-20 2013-07-25 Texas Instruments Incorporated Flatband shift for improved transistor performance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4123720A1 (en) * 2021-07-20 2023-01-25 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US11830944B2 (en) 2021-07-20 2023-11-28 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
CN111969065B (zh) 2021-02-09
JP2022068820A (ja) 2022-05-10
JP7220735B2 (ja) 2023-02-10

Similar Documents

Publication Publication Date Title
KR100473733B1 (ko) 반도체 소자 및 그의 제조방법
KR100473731B1 (ko) 반도체 소자의 제조 방법
JP2004235313A (ja) 半導体装置
US6251747B1 (en) Use of an insulating spacer to prevent threshold voltage roll-off in narrow devices
US7791163B2 (en) Semiconductor device and its manufacturing method
US9431286B1 (en) Deep trench with self-aligned sinker
CN111969065B (zh) 一种半导体装置的制备方法
CN116525536B (zh) 用于半导体器件的浅沟槽隔离结构及其制备方法
KR20070011828A (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
US6949795B2 (en) Structure and method of fabricating a transistor having a trench gate
KR100673224B1 (ko) 플래시 메모리 소자의 제조 방법
KR101078720B1 (ko) 반도체 소자의 소자분리막 형성방법
CN113013086B (zh) 深沟道隔离结构及其制作方法
CN113506819B (zh) Ldmos器件及其制作方法
US11417736B2 (en) Dual shield oxide damage control
KR101026474B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100624329B1 (ko) 반도체 소자의 소자 분리막 절연성 강화 방법
US20070114581A1 (en) Transistor of semiconductor device and method for manufacturing the same
KR20060009422A (ko) 반도체 소자의 제조방법
KR100808590B1 (ko) 반도체 소자의 소자분리막 및 그의 형성방법
KR101289121B1 (ko) 반도체 소자 및 이의 제조방법
CN117116750A (zh) 一种沟槽器件及其制作方法
KR100511917B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20050117330A (ko) 반도체소자의 소자분리막 형성방법
US20060199352A1 (en) Method of manufacturing shallow trench isolation structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant