CN111953301B - 振荡电路、半导体装置、振荡器ic、振荡电路的校正方法 - Google Patents

振荡电路、半导体装置、振荡器ic、振荡电路的校正方法 Download PDF

Info

Publication number
CN111953301B
CN111953301B CN202010411489.7A CN202010411489A CN111953301B CN 111953301 B CN111953301 B CN 111953301B CN 202010411489 A CN202010411489 A CN 202010411489A CN 111953301 B CN111953301 B CN 111953301B
Authority
CN
China
Prior art keywords
circuit
frequency
clock
oscillator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010411489.7A
Other languages
English (en)
Other versions
CN111953301A (zh
Inventor
辻将信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN111953301A publication Critical patent/CN111953301A/zh
Application granted granted Critical
Publication of CN111953301B publication Critical patent/CN111953301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供一种降低温度相关性的振荡电路。频率可变振荡器(102)生成具有与控制信号SCTRL相应的频率fOSC的振荡器时钟CLKOSC。可编程分频器(140)将振荡器时钟CLKOSC分频，生成分频时钟CLKDIV。F/V转换电路(120)包括以与电容器C和分频时钟CLKDIV相应的频率fSW进行开关的开关SW，生成与基准电流IREF1相应的检测电压VC。基准电压源(130)输出与基准电流IREF2在电阻R产生的电位相应的基准电压VR。反馈电路(110)以检测电压VC接近基准电压VR的方式调节控制信号SCTRL。校正电路(150)基于根据与温度T相应的校正系数K被调制的调制信号MOD，改变可编程分频器(140)的分频比N。

Description

振荡电路、半导体装置、振荡器IC、振荡电路的校正方法
技术领域
本发明涉及可以集成于半导体芯片的振荡电路。
背景技术
数字电路、频率合成器在其工作中需要基准时钟。在基准时钟的产生中使用振荡器。振荡器有使用了水晶或陶瓷、MEMS(Micro Electro Mechanical Systems：微机电系统)的振动器、LC振荡器、CR振荡器、环形振荡器、多谐振动器、松弛振荡器等。
使用水晶、陶瓷、MEMS等的振荡器虽然可以得到高精度的时钟，但由于不能通过标准的半导体工艺制造，所以需要追加外置的振荡器，成为成本上升的主要原因。
当要将振荡器集成在半导体芯片上时，使用CR振荡器、环形振荡器、多谐振荡器或松弛振荡器，但由于振荡频率取决于制造偏差、温度变动、电压变动，因此难以得到较高的频率稳定精度。
作为能够集成于半导体芯片的相对高精度的振荡器，提出了反馈环形的振荡器。图1是反馈环形振荡器的框图。反馈环形振荡器1包括电压控制振荡器(VCO：VoltageControlled Oscillator)2、分频器4、F/V(频率-电压)转换电路6、基准电压源8、误差放大器10和滤波器12。
电压控制振荡器2以对应于控制电压VCTRL的频率振荡。分频器4将电压控制振荡器2的输出时钟CLKOSC进行1/N分频。F/V转换电路6能够采用包括电容器C和开关SW的开关电容器电路。开关电容器电路由于具有1/(C×fSW)的等效电阻，通过基准电流IREF1流经该等效电阻，生成式(1)的检测电压VC。
VC∝IREF1/(C×fSW)…(1)
该检测电压VC与电容器C和开关频率fSW(即分频时钟的频率fDIV)成反比，与基准电流IREF1成正比。
基准电压源8包括电阻R，生成与电阻R和基准电流IREF2成正比的基准电压VR。
VR∝IREF2×R…(2)
误差放大器(比较器)10放大基准电压VR和检测电压VC的误差。滤波器12使误差放大器10的输出平滑，生成控制电压VCTRL。
根据该反馈环形振荡器1，以VC＝VR成立的方式，换言之以式(3)成立的方式施加反馈。
IREF1/(C×fDIV)＝IREF2×R…(3)
因此IREF1＝IREF2成立时，在反馈环稳定化后，分别以式(4)、(5)得到分频时钟CLKDIV的频率fDIV和振荡器时钟CLKOSC的频率fOSC。
fDIV＝1/CR…(4)
fOSC＝N×fDIV＝N/CR…(5)
发明内容
[发明要解决的课题]
本发明的发明人针对图1的反馈环形振荡器1进行了研究，最终认识到以下的课题。
作为频率基准的电容器C的电容和电阻R的电阻值具有温度相关性。因此，式(4)的频率fDIV具有温度相关性。另外，在用这些振荡器进行工作过程中，为了高精度地控制任意的频率，需要高精度地控制作为基准的电容C或电阻R，难以进行意图的频率的变迁和调制控制。
本发明是鉴于相关课题而提出的，其一方式的例示性的目的之一在于，提供一种振荡电路，其可以降低温度相关性，及/或高精度地生成、控制工作中的任意频率。
[用于解决技术问题的方法]
本发明的一方式涉及振荡电路。振荡电路包括：频率可变振荡器，生成具有与控制信号相应的频率的振荡器时钟；可编程分频器，对振荡器时钟分频，生成分频时钟；F/V(频率-电压)转换电路，包括电容器和以与分频时钟相应的频率进行开关的开关，生成与基准电流相应的检测电压；基准电压源，包括电阻，输出与基准电流在电阻产生的电位相应的基准电压；反馈电路，具有以检测电压接近基准电压的方式调节控制信号的低通滤波器特性；温度传感器，检测温度；以及校正电路，基于根据与温度相应的校正系数被调制的调制信号，改变可编程分频器的分频比。
[发明效果]
根据本发明的一方式，可以降低振荡电路的温度相关性，及/或可以高精度地生成、控制任意频率。
附图说明
图1是反馈环形振荡器的框图。
图2是实施方式的振荡电路的电路图。
图3是第一实施例的振荡电路的电路图。
图4是图3的振荡电路的工作波形图。
图5是示出ΔΣ调制器的结构例的电路图。
图6是示出图3的振荡电路的校正前的振荡频率的温度特性的图。
图7是第二实施例的振荡电路的框图。
图8的(a)、(b)是示出校正前的频率和校正后的频率的关系的图(仿真结果)。
图9是第三实施例的振荡电路的电路图。
图10是变形例1的振荡电路的电路图。
图11是图10的振荡电路的工作波形图。
图12的(a)、(b)是示出包括振荡电路的半导体装置的图。
具体实施方式
(实施方式的概要)
本说明书所公开的一实施方式涉及振荡电路。振荡电路包括：频率可变振荡器，生成具有与控制信号相应的频率的振荡器时钟；可编程分频器，对振荡器时钟分频，生成分频时钟；F/V(频率-电压)转换电路，包括以与电容器和分频时钟相应的频率进行开关的开关，生成与基准电流相应的检测电压；基准电压源，包括电阻，输出与基准电流使电阻产生的电位相应的基准电压；以及反馈电路，具有以检测电压接近基准电压的方式调节控制信号的低通滤波器特性。振荡电路还包括：温度传感器，检测温度；以及校正电路，基于根据与温度相应的校正系数被调制的调制信号，改变可编程分频器的分频比。
根据该实施方式，通过根据与温度相应的校正系数来调制分频器的分频比，使其进行分数(fractional)工作，从而能够使频率的温度特性平坦化。另外，可以高精度地生成、控制任意频率。
也可以是，校正电路基于将根据与温度相应的校正系数所生成的控制值和根据任意的频率所生成的控制值进行加减运算后的值，生成调制信号。
也可以是，校正电路包括输出与温度相应的校正系数的运算部以及调制校正系数的ΔΣ调制器。
反馈电路的低通滤波器的次数可以与ΔΣ调制器的次数相同或比它大。由此，可以适当地除去由ΔΣ调制器所导入的量化噪声。
反馈电路还可以包括比较基准电压和检测电压的时钟比较器和滤波器电路。F/V转换电路包括与电容器并联连接的初始化开关，可以被构成为通过基准电流对电容器充电或放电，能够生成检测电压。振荡电路还可以包括定时(timing)发生器，其具有将分频时钟分频的固定分频器，生成控制初始化开关和时钟比较器的定时信号。可编程分频器和定时发生器的固定分频器及ΔΣ调制器也可以作为脉冲吞没计数器工作。
在F/V转换电路中，通过与分频时钟的周期成正比的时间TCHG、基准电流IREF1对电容器C充电或放电。其结果，在充电时间(放电时间)TCHG期间，检测电压VC产生IREF1×TCHG/C的电压变化。通过以该电压变化与基准电压VR＝IREF2×R一致的方式施加反馈，充电时间TCHG被稳定化为CR。充电时间与分频时钟、进而振荡器时钟的周期成正比，因此可以得到与N/CR成正比的频率的振荡器时钟。
运算部也可以采用以温度为变量的多项式计算校正系数。由此，实现充分的校正精度，并且可以抑制硬件资源的膨大化。多项式的次数可以是2次。
运算部还可以包括保持温度和校正系数的关系的LUT(Lookup Table：对照表)。
振荡电路还可以包括FLL(Frequency Locked Loop：锁频环)电路，其在校准模式下被激活，改变校正系数，以使振荡器时钟的频率接近从外部所输入的基准时钟的频率。
也可以是，在校准模式中，在多个温度下使FLL电路工作，根据在多个温度下分别得到的多个温度系数来获取校正电路的参数。
也可以是，电容器包括能够根据控制码进行控制的可变电容。也可以是，能将FLL电路的输出作为控制码使用。
振荡电路还可以包括路径选择器，其将基准电流时分地分配给第一路径和第二路径。可以是，F/V转换电路的电容器被连接至第一路径，基准电压源的电阻被连接至第二路径。通过将基准电压和检测电压的生成中使用的基准电流共通化，可以降低基准电流的偏差的影响，从而可以生成频率精度高的振荡器时钟。
(实施方式)
下面，基于优选的实施方式参照附图说明本发明。对于各附图所示的相同或同等的构成要素、部件、处理，标注相同的附图标记，适当省略重复的说明。另外，实施方式并不用于限定发明而是例示，实施方式记述的所有特征或其组合并不代表发明的本质。
在本说明书中，所谓“部件A与部件B连接的状态”，除部件A和部件B物理地直接地连接的情况外，还包含部件A和部件B经由对它们的电气连接状态不产生实质影响的、或不损害通过它们的耦合所实现的功能或效果的其他部件间接地连接的情况。
同样地，所谓“部件C被设置在部件A和部件B之间的状态”，是指，除直接连接部件A和部件C，或直接连接部件B和部件C的情况外，还包含对它们的电气连接状态不产生实质影响地，或不损害通过它们的耦合所实现的功能或效果地，经由其他部件间接地连接的情况。
图2是实施方式的振荡电路100的电路图。振荡电路100生成振荡器时钟CLKOSC，其具有根据电阻R、电容器C确定的频率fOUT。振荡电路100包括频率可变振荡器102、温度传感器156、A/D转换器158、F/V转换电路120、基准电压源130、反馈电路110、可编程分频器140和校正电路150，被集成在一个半导体基板上。
频率可变振荡器102生成振荡器时钟CLKOSC，其具有对应于控制信号SCTRL的频率fOSC。
可编程分频器140将振荡器时钟CLKOSC分频，生成分频时钟CLKDIV。作为可编程分频器140的基础的分频比(基本分频比)N可以根据频率设定数据FSET进行设定。
由基准电流源CS1所生成的电流IREF0通过电流镜电路CM1被复制，相同量的基准电流IREF1、IREF2被供给至F/V转换电路120和基准电压源130。
F/V(频率-电压)转换电路120包括以与电容器C和分频时钟CLKDIV相应的频率fSW进行开关的开关SW，生成与基准电流IREF1相应的检测电压VC。
基准电压源130包括电阻R，输出与基准电流IREF2在电阻R产生的电位R×IREF2相应的基准电压VR。
反馈电路110调节控制信号SCTRL，以使检测电压VC接近基准电压VR。
温度传感器156检测振荡电路100的温度T。通过A/D转换器158将温度传感器156的输出转换为数字值。
校正电路150基于根据与温度T相应的校正系数K被调制的调制信号MOD，将可编程分频器140的分频比N’自基本分频比N进行增减。例如将调制信号MOD的瞬时值设为可取0、－1、+1三值。在将基本分频比设为N＝16时，可编程分频器140的分频比N’在15、16、17三值变化。
校正电路150包括运算部152和ΔΣ调制器154。运算部152输出与温度T相应的校正系数K(－1～+1)。运算部152可以根据规定的运算式计算系数K，也可以是包括保持温度T和系数K的关系的LUT(Lookup Table：对照表)，通过参照表输出系数K。ΔΣ调制器154对校正系数K进行ΔΣ调制，输出调制信号MOD。调制信号MOD的平均值为校正系数K。温度T和校正系数K的关系被固定为振荡器时钟CLKOSC的频率无关于温度变动地固定。该关系可以通过后述的校准，或者通过仿真取得。
以上为振荡电路100的结构。接着说明其工作。
调制信号MOD的时间平均值为K，故可编程分频器140的分频比N’的时间平均值为NAVE＝N+K。K可取非整数，因此可编程分频器140作为分数分频器工作。
频率可变振荡器102的振荡频率fOSC用式(6)表示。
fOSC＝N/CR…(6)
温度变化时，C或R变化。在图2的振荡电路100中，通过调节分频比N’，使得C或R的变化相抵，可以实现与温度不相关的固定的振荡频率fOSC。
本发明作为图2的框图或电路图进行把握，或者也及于根据上述说明而导出的各种装置、方法，并不局限于特定的结构。下面，为了辅助对发明的本质或工作的理解，或为了明确它们，而不是为了缩小本发明的范围，说明更具体的构成例或实施例。
＜第一实施例＞
图3是第一实施例的振荡电路100I的电路图。反馈电路110包括时钟比较器112、电荷泵114和环形滤波器116。时钟比较器112与定时发生器170生成的定时信号之一即比较(COMP)信号同步，比较基准电压VR和检测电压VC。电荷泵114根据与时钟比较器112的输出相应的上升信号UP、下降信号DN，对电容器CCP充放电。电容器CCP的电压VCP经由环形滤波器116被输入至频率可变振荡器102。频率可变振荡器102为VCO(Voltage ControlledOscillator：压控振荡器)，以对应于控制电压VCTRL的频率振荡。
F/V转换电路120包括电容器C和初始化开关SW11。初始化开关SW11与电容器C并联连接。初始化开关SW11根据定时发生器170生成的定时信号之一即初始化(RST)信号被控制接通、关断。在初始化开关SW11关断的充电期间TCHG的期间，通过基准电流IREF1对电容器C充电，生成检测电压VC。充电期间TCHG经过后，检测电压VC以式(7)表示。
VC＝IREF1×TCHG/C…(7)。
基准电压源130生成的基准电压VR用式(8)表示。
VR＝IREF2×R…(8)
定时发生器170包括固定分频器172和逻辑电路174。固定分频器172将分频时钟CLKDIV以规定的分频比(例如1/4)进一步分频。
定时发生器170通过逻辑合成固定分频器172的输出CLKDIV’和原分频时钟CLKDIV，生成定时信号(RST，COMP)。
至此，为作为振荡器的基本结构。接着，说明其例示性的工作。图4是图3的振荡电路100I的工作波形图。在此，说明忽视温度的变动，固定可编程分频器140的分频比的情况。在图4中，示出连续的3个动作循环的波形，f1、f2、f3表示第1、第2、第3个动作循环的振荡频率fOSC。
在该示例中，振荡电路100I将分频时钟CLKDIV的四个周期作为一个动作循环工作。
分频时钟CLKDIV的四周期中，在最初的两周期通过基准电流IREF1对电容器C充电。在第三周期COMP信号被置于有效，比较检测电压VC和基准电压VR，根据比较结果，UP信号或DN信号被置于有效。COMP信号被置于有效，在比较完成后RST信号变为高电平，检测电压VC被复位。
着眼于第一动作循环。在相当于分频时钟CLKDIV的两周期的充电时间TCHG1期间，向电容器C供给基准电流IREF1，检测电压VC上升。响应于COMP信号的有效，时钟比较器112比较检测电压VC和基准电压VR。在第一动作循环中，VC＜VR，DN信号被置于有效。响应于DN信号的有效，电荷泵电压VCP降低，控制电压VCTRL上升，下一动作循环的振荡频率f2降低(f1＞f2)。频率可变振荡器102的频率fOSC相对于控制电压VCTRL具有负相关。
第二动作循环也同样地工作。分频时钟CLKDIV的频率fDIV降低，因此充电时间TCHG2变长。因此，检测电压VC的峰值高于前面的动作循环。然后，根据COMP信号进行电压比较。在该动作循环中也为VC＜VR，DN信号被置于有效。响应于DN信号的有效，电荷泵电压VCP降低，控制电压VCTRL上升，下一动作循环的振荡频率f3进一步降低(f2＞f3)
在第三动作循环中，充电时间TCHG3进一步变长。因此，检测电压VC的波峰高于前面的动作循环。在该动作循环中变成VR＜VC，UP信号被置于有效。响应于UP信号的有效，电荷泵电压VCP增加，控制电压VCTRL降低，下一动作循环的振荡频率f4上升。(f3＜f4)。
通过重复该工作，以VR＝VC成立的方式施加反馈。在VC被稳定化在VR的状态(频率锁定状态)下，式(9)成立。
TCHG＝CR×IREF2/IREF1…(9)
IREF1＝IREF2成立时，得到式(10)。
TCHG＝CR…(10)
即，充电时间TCHG被稳定在时间常数CR。充电时间TCHG与分频时钟CLKDIV的周期成正比，因此将比例常数设为A时，分频时钟的周期变为A·CR，其频率fDIV用式(11)表示。
fDIV＝1/A·CR…(11)
在图4的例子中，充电时间TCHG相当于分频时钟的两周期，因此A＝2。
式(11)成立时，频率可变振荡器102的频率fOSC用式(12)表示。
fOSC＝N·fDIV＝N/A·CR…(12)
以上是作为振荡器的基本工作。返回图3，说明温度校正相关的结构。
对ΔΣ调制器154，输入固定分频器172的输出CLKDIV’。ΔΣ调制器154的输出与CLKDIV’信号同步变化。即通过固定分频器172、可编程分频器140和ΔΣ调制器154，提供脉冲吞没计数器的功能。此外，固定分频器172的分频比M以能够生成在适当的定时控制时钟比较器112和F/V转换电路120的定时信号的方式决定即可。
ΔΣ调制器154例如能够2次地构成。在该情况下，优选反馈电路110具备2次的低通滤波器的特性。由此，可以良好地除去由ΔΣ调制器154所导入的噪声。
随着温度变动、C和R变动时，以抵消该变动的方式，将式(12)的分频比N微调整成非整数，稳定振荡频率fOSC。
图5是示出ΔΣ调制器154的结构例的电路图。该ΔΣ调制器154为2次的误差反馈型。ΔΣ调制器154的输入信号DIN[15：0]是MSB(DIN[15])的符号比特与作为固定小数点的DIN[14：0]的15比特的合计16比特，表示上述校正系数K。另外，ΔΣ调制器154的输出OUT[1：0]相当于上述的调制信号MOD，MSB(DOUT[1])表示符号，LSB(DOUT[0])表示值，取－1、0、1三值。
ΔΣ调制器154由几个加减器A1、A2、A3、系数电路B1、量化器155、延迟元件D1、D2、D3所构成。
也可以对加减器A3施加抖动(dither)。抖动可以使用输入信号DIN的最低位比特DIN[0](自抖动)，也可以通过未图示的模拟随机信号PRBS发生器生成。该ΔΣ调制器154针对噪声显示出2次的高通滤波器的特性。
＜关于校准＞
图6是示出图3的振荡电路100的校正前的振荡频率的温度特性的图。标绘点是针对固定可编程分频器140的分频比(即，使温度校正无效化)，将目标频率fTGT设为6MHz而设计的3个试样测定的实测值。实线表示2次近似曲线(回归曲线)。相关系数R2为0.979、0.9985、0.9897，温度特性为2次多项式，可知足够近似。
将以基本分频比固定可编程分频器140的分频比时的振荡频率fOSC作为温度T的函数，假定以fOSC＝f(T)给出。此时，将可编程分频器140的分频比N’校正为N×fTGT/f(T)，则可以消除温度变动的影响。校正系数K相当于(N－N×fTGT/f(T))＝N(1－fTGT/f(T))。
即，可知的是，校正系数K通过用以温度T为变量的2次多项式进行计算，可以得到充分的校正精度。
＜第二实施例＞
图7是第二实施例的振荡电路100J的框图。振荡电路100J除图2的振荡电路100之外，还包括FLL电路190。FLL电路190在校准模式下被激活。在校正电路150设置有选择器153。选择器153在校准模式下选择FLL电路190的输出(称作第二校正系数K’)，在通常的工作模式下选择运算部152的输出(称作第一校正系数K)，并供给至ΔΣ调制器154。
在校准模式下，向振荡电路100J施加具有正确的基准频率fREF的基准时钟CLKREF。FLL电路190使其的输出(校正系数)K’变化，以使振荡器时钟CLKOSC(输出时钟CLKOUT)的频率fOSC接近从外部所输入的基准时钟CLKREF的频率fREF。在某个温度T，施加频率锁定时的校正系数K’肯定是在实际工作中运算部152应生成的校正系数K。
校正系数K以温度T的多项式函数(优选为2次，或者1次，或者也可以是更高次)可以近似。因此，在一实施例中，也可以是，在多个温度T1、T2、…，使FLL电路190工作，获取在多个温度T1、T2、…分别所得到的多个校正系数K1’、K2’、…，求得回归曲线K＝f(T)。
在以2次函数近似的情况下，运算部152保持的运算式以式(13)表示。
K＝f(T)＝aT2+bT+c…(13)
通过在常温(标准温度，例如30℃)T1、高温T2、低温T3三点取得校正系数K1’、K2’、K3’，可以计算回归系数a、b、c，作为运算部152的参数被保持。
图8的(a)、(b)是分别示出校正前的频率的温度相关性和校正后的频率的温度相关性的图(仿真结果)。图8的(a)示出针对校正前的频率由8个温度标绘点求得回归曲线进行校正的情况。图8的(b)示出针对校正前的频率由3个温度标绘点求得回归曲线进行校正的情况。从该结果可知，进行2次校正时，作为温度，测量3点便足够。
根据第二实施例，不仅是电容器C或电阻R的温度变动，工艺偏差也能够通过校正电路150校正。
＜第三实施例＞
图9是第三实施例的振荡电路100K的电路图。F/V转换电路120的电容器C包括固定电容C以及可以根据控制码DCNT控制的可变电容Cv。FLL电路190的输出与解复用器198连接，FLL电路190的输出作为控制码DCNT可以被供给至可变电容Cv。
说明图9的振荡电路100K的校准工作。
在校准模式中，从外部供给基准时钟CLKREF。首先，振荡电路100的温度被稳定为标准温度T0(例如常温30℃)。此时校正电路150被无效化，解复用器198将FLL电路190的输出与可变电容Cv连接。
在该状态下使振荡电路100K工作时，可变电容Cv的电容值被控制，以使频率fOSC与基准频率fREF一致。施加了频率锁定的状态下的FLL电路190的输出被非易失性地保持在OTP(One Time Programmable：单次可编程)存储器199，其以后，可变电容Cv的电容被固定。另外，保持此时的A/D转换器158的输出(温度T0)。
通过该工作，电容C或电阻R的工艺偏差通过电容C的微调而被消除。在温度T0，校正系数K成为零。即，在第三实施例中，运算部152所保持的运算式以式(14)表示。
K＝f(T)＝a(T－T0)2+b(T－T0)…(14)
接着，切换解复用器198，将FLL电路190的输出供给至校正电路150，将校正电路150设为激活。该状态与第二实施例相同。
然后，将温度T稳定在低温的某温度T1，使FLL电路190工作，获取校正系数K1’。另外，将温度T稳定在高温的某温度T2，使FLL电路190工作，获取校正系数K2’。然后，将2点(T1，K1’)和(T2，K2’)代入式(14)，通过解联立方程，可以得到系数a，b。
以上，针对本发明，基于实施方式进行了说明。该实施方式为例示，本领域技术人员应当理解的是，对它们的各构成要素或各处理程序的组合可以形成多个变形例，并且这样得到的变形例也包含在本发明的范围内。下面，针对这些变形例进行说明。
(变形例1)
图10是变形例1的振荡电路100L的电路图。该振荡电路100L除图9的振荡电路100K之外，还包括路径选择器106。路径选择器106根据定时发生器170生成的定时信号之一即选择信号SEL(以及反转信号SELx)，将基准电流IREF0时分地分配给第一路径108和第二路径109。流经第一路径108的基准电流IREF1和流经第二路径109的基准电流IREF2均与基准电流IREF0相等。
IREF1＝IREF2＝IREF0
路径选择器106包括第一开关SW21和第二开关SW22。第一开关SW21、第二开关SW22被根据SEL信号和其反转信号SELx互补地进行控制。
以上为振荡电路100L的结构。接着，说明其例示性的工作。图11是图10的振荡电路100L的工作波形图。基本工作与图4相同，但不同之处在于，在图10的振荡电路100L中，时分地交替生成基准电压VR和检测电压VC。在适当的定时对两个电压VR、VC采样并保持，通过比较，可以实现与上述的实施例相同的工作。需要留意的是，在该变形例中，F/V转换电路120的电容器C自身还可以具备保持检测电压VC的功能。
根据该变形例，除上述几个实施例的效果之外，还可以得到以下的效果。
在第一实施例(图3)中，由于构成电流镜电路CM1的晶体管的制造偏差等的影响，基准电流IREF1和IREF2可能会产生误差。IREF1≠IREF2时，振荡电路100的频率为
fDIV＝1/CR×IREF1/IREF2
会受到基准电流的偏差的影响。
根据变形例1的振荡电路100L，由于保证IREF1＝IREF2，故可以消除基准电流IREF1、IREF2的偏差的问题，从而能够生成频率精度高的时钟。
(变形例2)
可以用DCO(Digital Controlled Oscillator：数字控制振荡器)构成频率可变振荡器102。在该情况下，将电荷泵114替换为上下计数器，用环形滤波器116构成数字滤波器即可。
(变形例3)
在实施方式中，F/V转换电路120通过基准电流IREF1对电容器C充电，将充电后的电压作为检测电压，但并不限定于此。与其相反，可以通过基准电流IREF将电容器C放电，将放电后的电压作为检测电压VC。
(变形例4)
定时信号SEL、RST、COMP的波形、时序仅为例示，只要能够进行相同的工作，可以适当改变各信号的波形。在图4或图11中，将充电时间TCHG设为分频时钟CLKDIV的两周期，但并不局限于此，也可以设为一周期。此时，式(11)、(12)的系数A为1。
可以适当决定固定分频器172的分频比，使得能够适当地生成合适的RST信号、COMP信号、SEL信号等即可。
(变形例6)
在实施方式中，根据2比特的调制信号MOD使可编程分频器140的分频比在0、－1、+1三值变化，但并不限定于此。当仅需要在使频率fOSC增加(减少)的方向上校正时，可以使调制信号在0，+1(0，－1)两值变化。也就是说，调制信号MOD的比特数根据所要求的频率的校正范围决定即可。
＜用途＞
图12的(a)、(b)是示出包括振荡电路100的半导体装置的图。图12的(a)的半导体装置200A包括振荡器202和电路块204。振荡器202是上述的振荡电路100，产生根据电容器C、电阻R确定的频率的基准时钟CLKREF。电路块204也可以包括与(i)基准时钟CLKREF同步进行运算处理的逻辑电路。或者，电路块204也可以包括将(ii)基准时钟CLKREF递增N倍，生成高频(RF)信号的PLL频率合成器。RF信号也可以作为A/D转换器或D/A转换器的时钟进行利用。或者电路块204还可以包含利用RF信号的无线通信的调制器或解调器。
图12的(b)的半导体装置200B是具备振荡电路100的硅振荡器IC。硅振荡器IC作为现有的水晶振荡器(CXO)的替代而被安装到电路系统210中，基准时钟CLKREF被供给至微型电脑212或ASIC(Application Specific Integrated Circuit：专用集成电路)214等。
基于实施方式，采用具体的语言说明了本发明，但实施方式仅表示出本发明的原理、应用，在不脱离权利要求书所规定的本发明的主旨的范围内，对实施方式可以得到多个变形例或进行配置的变更。
[附图标记说明]
100 振荡电路
102 频率可变振荡器
104 基准电流源
105 伪电流源
106 路径选择器
108 第一路径
109 第二路径
SW21 第一开关
SW22 第二开关
120F/V 转换电路
C 电容器
SW11 初始化开关
130 基准电压源
R 基准电阻
VR 基准电压
VC 检测电压
140 可编程分频器
150 校正电路
152 运算部
153 选择器
154 ΔΣ调制器
156 温度传感器
158A/D 转换器
110 反馈电路
112 时钟比较器
114 电荷泵
116 环形滤波器
170 定时发生器
172 固定分频器
174 逻辑电路
190FLL 电路
198 解复用器

Claims (10)

1.一种振荡电路，其特征在于，包括：
频率可变振荡器，生成具有与控制信号相应的频率的振荡器时钟；
可编程分频器，对所述振荡器时钟分频，生成分频时钟；
F/V(频率-电压)转换电路，包括被供给基准电流的电容器和与所述电容器并联连接的初始化开关，输出所述电容器中产生的检测电压；
基准电压源，包括电阻，输出与所述基准电流在所述电阻产生的电位相应的基准电压；
反馈电路，包括比较所述基准电压和所述检测电压的时钟比较器、接收所述时钟比较器的输出的电荷泵或上下计数器、以及接收所述电荷泵或上下计数器的输出的滤波器电路，所述反馈电路具有以所述检测电压接近所述基准电压的方式调节所述控制信号的低通滤波器特性；
定时发生器，包括对所述分频时钟分频的固定分频器、以及基于所述固定分频器的输出和所述分频时钟来生成控制所述初始化开关和所述时钟比较器的定时信号的逻辑电路；
温度传感器，检测温度；以及
校正电路，基于根据与所述温度相应的校正系数被调制后的调制信号，改变所述可编程分频器的分频比，
所述校正电路包括：
运算部，输出与温度相应的所述校正系数；以及
ΔΣ调制器，接收所述固定分频器的输出，对所述校正系数，与所述固定分频器的输出同步地进行调制。
2.根据权利要求1所述的振荡电路，其特征在于，
所述运算部采用以温度为变量的多项式计算所述校正系数。
3.根据权利要求2所述的振荡电路，其特征在于，
所述多项式的次数为2次。
4.根据权利要求1至3中任一项所述的振荡电路，其特征在于，
所述反馈电路具有的所述低通滤波器特性的次数与所述ΔΣ调制器的次数相同或者比它大。
5.根据权利要求1至3中任一项所述的振荡电路，其特征在于，
还包括FLL(Frequency Locked Loop：锁频环)电路，其在校准模式下被激活，改变所述校正系数，以使所述振荡器时钟的频率接近从外部所输入的基准时钟的频率。
6.根据权利要求1至3中任一项所述的振荡电路，其特征在于，
还包括路径选择器，其与所述定时信号同步，时分地将所述基准电流分配给第一路径和第二路径，
所述F/V转换电路的所述电容器被连接于所述第一路径，
所述基准电压源的所述电阻被连接于所述第二路径。
7.一种半导体装置，其特征在于，包括：
权利要求1至3中任一项所述的振荡电路；以及
接收所述振荡电路生成的时钟的电路块。
8.一种振荡器IC(Integrated Circuit：集成电路)，其特征在于，
包括权利要求1至3中任一项所述的振荡电路。
9.一种振荡电路的校正方法，其特征在于，
所述振荡电路包括：
频率可变振荡器，生成具有与控制信号相应的频率的振荡器时钟，
可编程分频器，对所述振荡器时钟分频，生成分频时钟，
F/V(频率-电压)转换电路，包括电容器和以与所述分频时钟相应的频率进行开关的开关，生成与基准电流相应的检测电压，
基准电压源，包括电阻，输出与所述基准电流在所述电阻产生的电位相应的基准电压，
反馈电路，以所述检测电压接近所述基准电压的方式调节所述控制信号，
FLL(Frequency Locked Loop：锁频环)电路，改变其输出值，以使所述振荡器时钟的频率接近从外部所输入的基准时钟的频率，
温度传感器，检测温度，
运算部，输出与温度相应的校正系数，
ΔΣ调制器，生成根据输入信号被调制了的调制信号，改变所述可编程分频器的分频比，以及
选择器，选择所述校正系数和所述FLL电路的输出的一者，输入至所述ΔΣ调制器；
所述校正方法包括：
所述选择器选择所述FLL电路的输出的步骤，
使所述振荡电路在多个温度下工作的步骤，
在所述多个温度下分别将所述FLL电路激活，获取施加了频率锁定的状态下的所述FLL电路的输出值的步骤，以及
根据在所述多个温度下分别得到的所述FLL电路的输出值，获取所述运算部的参数的步骤。
10.根据权利要求9所述的校正方法，其特征在于，
所述电容器包括能够根据控制码进行控制的可变电容，
所述振荡电路被构成为能够将所述FLL电路的输出作为所述控制码使用，
所述校正方法还包括：
在标准温度下，将所述FLL电路的输出与所述可变电容连接，将所述可编程分频器的分频比固定在基准值，获取施加了频率锁定的状态的所述FLL电路的输出值的步骤，以及
将该输出值作为供给至所述可变电容的所述控制码而非易失性地存储的步骤。
CN202010411489.7A 2019-05-17 2020-05-15 振荡电路、半导体装置、振荡器ic、振荡电路的校正方法 Active CN111953301B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019094027A JP7350512B2 (ja) 2019-05-17 2019-05-17 発振回路、半導体装置、オシレータｉｃ、発振回路の校正方法
JP2019-094027 2019-05-17

Publications (2)

Publication Number Publication Date
CN111953301A CN111953301A (zh) 2020-11-17
CN111953301B true CN111953301B (zh) 2024-07-05

Family

ID=73228153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010411489.7A Active CN111953301B (zh) 2019-05-17 2020-05-15 振荡电路、半导体装置、振荡器ic、振荡电路的校正方法

Country Status (3)

Country Link
US (1) US11070168B2 (zh)
JP (1) JP7350512B2 (zh)
CN (1) CN111953301B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11539328B2 (en) * 2020-07-15 2022-12-27 Semiconductor Components Industries, Llc Timing circuit for locking a voltage controlled oscillator to a high frequency by use of low frequency quotients and resistor to switched capacitor matching
JP2022052507A (ja) * 2020-09-23 2022-04-04 キオクシア株式会社 半導体集積回路、電子機器、および周波数検知方法
CN112327596B (zh) * 2021-01-04 2021-04-13 南京芯视界微电子科技有限公司 一种用于单光子检测芯片的时钟系统及其校准方法
US11256288B1 (en) * 2021-02-02 2022-02-22 Allegro Microsystems, Llc Clock monitoring using a switched capacitor
CN113131930B (zh) * 2021-04-26 2022-11-29 广州鸿博微电子技术有限公司 一种用于mcu高频时钟的频率温度补偿电路及其实现方法
CN114679135B (zh) * 2022-05-27 2022-09-13 浙江地芯引力科技有限公司 振荡器电路、频率调节方法、芯片、电子设备及存储介质
CN116979933B (zh) * 2023-09-22 2024-01-09 广东海洋大学 一种与温度和电源无关的高频张弛振荡器及其振荡方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138870A (ja) * 2010-12-28 2012-07-19 Renesas Electronics Corp 半導体装置
JP2018137512A (ja) * 2017-02-20 2018-08-30 セイコーエプソン株式会社 回路装置、発振器、電子機器、移動体及び発振器の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028905A (en) * 1997-08-28 2000-02-22 Ericsson Inc. Charge pump steering systems and methods for loop filters of phase locked loops
JP2003069426A (ja) * 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
JP4575816B2 (ja) * 2005-03-23 2010-11-04 株式会社アドバンテスト 基準信号に基づいて信号を発生させる発振装置
CN102959861A (zh) * 2010-06-28 2013-03-06 松下电器产业株式会社 基准频率生成电路、半导体集成电路及电子设备
JP6503671B2 (ja) * 2014-09-26 2019-04-24 セイコーエプソン株式会社 Ｐｌｌ回路、集積回路装置、電子機器及び移動体
JP6728652B2 (ja) * 2015-11-30 2020-07-22 セイコーエプソン株式会社 回路装置、発振器、電子機器、移動体及び発振器の製造方法
TWI625042B (zh) * 2017-03-14 2018-05-21 芯籟半導體股份有限公司 一種訊號處理系統及其方法
US10635130B2 (en) * 2018-02-01 2020-04-28 Atlazo, Inc. Process, voltage and temperature tolerant clock generator
US10985762B2 (en) * 2018-06-06 2021-04-20 Microchip Technology Incorporated Compensating for frequency variation of a crystal oscillator and related systems, methods and devices
JP7474566B2 (ja) * 2019-03-29 2024-04-25 ローム株式会社 発振回路、半導体装置、オシレータｉｃ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138870A (ja) * 2010-12-28 2012-07-19 Renesas Electronics Corp 半導体装置
JP2018137512A (ja) * 2017-02-20 2018-08-30 セイコーエプソン株式会社 回路装置、発振器、電子機器、移動体及び発振器の製造方法

Also Published As

Publication number Publication date
CN111953301A (zh) 2020-11-17
JP7350512B2 (ja) 2023-09-26
JP2020191486A (ja) 2020-11-26
US20200366241A1 (en) 2020-11-19
US11070168B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
CN111953301B (zh) 振荡电路、半导体装置、振荡器ic、振荡电路的校正方法
US9479177B1 (en) Self-calibrating fractional divider circuits
USRE48275E1 (en) Digital-to-time converter
JP7474566B2 (ja) 発振回路、半導体装置、オシレータｉｃ
US9531394B1 (en) Calibration of digital-to-time converter
US7129793B2 (en) Device for calibrating the frequency of an oscillator, phase looked loop circuit comprising said calibration device and related frequency calibration method
WO2018145326A1 (en) Gain calibration for direct modulation synthesizer using look-up table searched by reduced count from overflow counter
JP2012023626A (ja) 周波数シンセサイザ装置及び変調周波数変位調整方法
WO2010077981A1 (en) System and method for wideband phase-adjustable common excitation
WO2021212554A1 (en) Advanced multi-gain calibration for direct modulation synthesizer
CN110022153B (zh) 半导体装置和操作半导体装置的方法
TWI533614B (zh) 具有迴路頻寬校正功能的鎖相迴路裝置及其方法
JP4381975B2 (ja) 位相同期ループ
TWI638526B (zh) 頻率合成裝置及其方法
WO2016032665A1 (en) Foreground and background bandwidth calibration techniques for phase-locked loops
CN116671015A (zh) 数字到时间转换器的参数误差校准
US7724093B2 (en) Phase locked loop with two-step control
US10862487B2 (en) Locked loop circuit with reference signal provided by un-trimmed oscillator
KR20010040162A (ko) 보정된 주파수 변조 위상 고정 루프 방법 및 장치
CN114665869A (zh) 具有操作参数校准电路的锁相环（pll）和方法
JP2005538595A (ja) 位相ロックループに関する改良
JP7224771B2 (ja) 発振周波数校正回路及び発振周波数校正方法
Jakobsson et al. Frequency synthesizer with dual loop frequency and gain calibration
JP7373917B2 (ja) 発振回路、半導体装置、オシレータｉｃ
US10340902B1 (en) Multiplying delay locked loops with compensation for realignment error

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant